KR20080108754A - 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 - Google Patents

박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 Download PDF

Info

Publication number
KR20080108754A
KR20080108754A KR1020070056722A KR20070056722A KR20080108754A KR 20080108754 A KR20080108754 A KR 20080108754A KR 1020070056722 A KR1020070056722 A KR 1020070056722A KR 20070056722 A KR20070056722 A KR 20070056722A KR 20080108754 A KR20080108754 A KR 20080108754A
Authority
KR
South Korea
Prior art keywords
layer
gate
low dielectric
dielectric insulating
substrate
Prior art date
Application number
KR1020070056722A
Other languages
English (en)
Inventor
김혁진
김경욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070056722A priority Critical patent/KR20080108754A/ko
Publication of KR20080108754A publication Critical patent/KR20080108754A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는 액정 표시 장치에 관한 것이다.
본 발명에 따른 박막 트랜지스터 기판은 기판상의 일 방향으로 연장되어 형성된 복수의 게이트 라인과, 게이트 라인과 수직 방향으로 형성된 복수의 광 차단막과, 광 차단막 상부에 형성된 저유전 절연막과, 광 차단막과 중첩되며, 상기 저유전 절연막 상부에 연장 형성된 복수의 데이터 라인과, 게이트 라인 및 데이터 라인이 교차되는 영역에 형성된 화소 전극을 포함한다.
본 발명에 의하면 광 차단막과 데이터 라인 사이에 저유전 절연막을 형성하여 광 차단막과 데이터 라인 사이의 간격을 넓힘으로써 광 차단막과 데이터 라인 사이의 정전 용량을 줄여 데이터 라인의 RC 딜레이를 줄이고, 그에 따라 데이터 라인을 통한 신호 지연을 줄일 수 있다.
LCD, 광 차단막, 정전 용량, RC 딜레이, 저유전 절연막

Description

박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는 액정 표시 장치{Thin film transistor substrate and method of manufacturing the same, and liquid crystal display having the same}
도 1은 본 발명의 일 실시 예에 따른 액정 표시 패널의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.
도 3은 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.
도 4 내지 도 8은 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 평면도 및 단면도.
도 9는 박막 트랜지스터 상부에 저유전 절연막이 형성될 경우의 신호 전달 특성을 설명하기 위한 그래프.
도 10은 박막 트랜지스터 상부에 저유전 절연막이 형성된 경우 화소 수에 따른 지연 시간을 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
121 : 게이트 라인 122 : 게이트 전극
123 : 유지 전극 라인 124 : 광 차단막
131 : 게이트 절연막 132 : 활성층
133 : 저유전 절연막 134 : 오믹 콘택층
141 : 데이터 라인 142 : 소오스 전극
143 : 드레인 전극 151 : 화소 전극
본 발명은 액정 표시 장치(Liquid Crystal Display; LCD)에 관한 것으로, 특히 광 차단막을 이용하는 액정 표시 장치의 데이터 라인의 신호 지연을 줄일 수 있는 박막 트랜지스터, 그 제조 방법 및 이를 구비하는 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 현재 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극이 형성된 박막 트랜지스터 기판과 공통 전극이 형성된 컬러 필터 기판, 그리고 이들 사이에 삽입된 액정층으로 구성되어, 화소 전극 및 공통 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층에 투과되는 빛의 양을 조절하는 방식으로 화상을 표시한다.
컬러 필터 기판에는 화소 전극이 형성되지 않은 부분에 의한 빛샘을 방지하기 위해 블랙 매트릭스를 형성한다. 이러한 블랙 매트릭스는 박막 트랜지스터 기판과 컬러 필터 기판의 결합시 오정렬을 고려하여 수 ㎛, 예를들어 약 3∼5㎛ 폭의 마진(Margin)이 추가로 필요하게 된다. 이는 곧 개구율 감소에 의한 휘도 저하로 이어져 LCD의 품질을 떨어뜨리는 요인이 된다. 블랙 매트릭스를 줄여 개구율을 향상시키기 위해 박막 트랜지스터 기판에 광차단막을 형성하는 구조가 제시되었다. 광 차단막은 게이트 라인 형성 시 게이트 라인과 직교하는 방향으로 형성되고, 데이터 라인이 광 차단막과 중첩되도록 형성된다. 그런데, 광 차단막과 데이터 라인이 중첩되기 때문에 광 차단막과 데이터 라인이 그 사이에 형성된 게이트 절연막과 함께 캐패시터를 이루게 된다. 따라서, 데이터 라인을 통해 전달되는 신호가 RC 딜레이에 의해 지연된다.
이러한 문제를 해결하기 위해 게이트 절연막의 두께를 증가시켜 광 차단막과 데이터 라인 사이의 정전 용량을 줄일 수 있으나, 이 경우 박막 트랜지스터의 게이트 전극과 소오스 및 드레인 전극 사이의 게이트 절연막 두께 또한 두꺼워져 박막 트랜지스터를 통해 신호가 전달되지 않을 수도 있다.
본 발명은 광 차단막과 데이터 라인의 정전 용량을 줄여 데이터 라인의 신호 지연을 줄일 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공한다.
본 발명은 광 차단막과 데이터 라인 사이에 저유전 절연막을 형성하여 광 차단막과 데이터 라인 사이의 정전 용량을 줄일 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공한다.
본 발명은 박막 트랜지스터 상부에 저유전 절연막을 형성하여 게이트 라인으 로부터의 신호 전달 특성을 향상시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 박막 트랜지스터 기판은 기판상의 일 방향으로 연장되어 형성된 복수의 게이트 라인; 상기 게이트 라인과 수직 방향으로 형성된 복수의 광 차단막; 상기 광 차단막 상부에 형성된 저유전 절연막; 상기 광 차단막과 중첩되며, 상기 저유전 절연막 상부에 연장 형성된 복수의 데이터 라인; 및 상기 게이트 라인 및 상기 데이터 라인이 교차되는 영역에 형성된 화소 전극을 포함한다.
상기 광 차단막은 상기 데이터 라인의 폭보다 넓게 형성된다.
상기 광 차단막과 상기 저유전 절연막 사이에 형성된 게이트 절연막과 상기 저유전 절연막과 상기 데이터 라인 사이에 형성된 활성층 및 오믹 콘택층을 더 포함한다.
상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극과 연결되는 박막 트랜지스터를 더 포함하며, 상기 박막 트랜지스터는, 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극; 상기 게이트 전극 상부에 적층된 활성층 및 상기 저유전 절연막; 상기 저유전 절연막 상부에 소정 간격 이격되어 형성된 오믹 콘택층; 상기 게이트 전극과 일부 중첩되며, 상기 데이터 라인으로부터 돌출되어 형성된 소오스 전극; 및 상기 게이트 전극과 일부 중첩되며, 상기 화소 전극과 연결된 드레인 전 극을 포함한다.
본 발명의 다른 양태에 따른 박막 트랜지스터 기판의 제조 방법은 기판상에 제 1 도전층을 형성한 후 패터닝하여 일 방향으로 연장되는 게이트 라인을 형성하는 동시에 상기 게이트 라인과 수직 방향으로 연장되는 광 차단막을 형성하는 형성하는 단계; 상기 기판 상부에 게이트 절연막을 형성한 후 상기 광 차단막 상부에 저유전 절연막을 형성하는 단계; 상기 기판상에 제 2 도전층을 형성한 후 패터닝하여 상기 광 차단막과 중첩되어 연장하는 복수의 데이터 라인을 형성하는 단계; 상기 기판상에 보호막을 형성한 후 소정 영역을 식각하여 콘택홀을 형성하는 단계; 및 상기 기판상에 제 3 도전층을 형성한 후 패터닝하여 상기 게이트 라인 및 상기 데이터 라인이 교차되는 영역에 화소 전극을 형성하는 단계를 포함한다.
상기 저유전 절연막은 SiNx막, SiO2막 또는 SiOF막중 적어도 하나를 포함한다.
본 발명의 또다른 양태에 따른 액정 표시 장치는 제 1 기판상의 일 방향으로 연장되어 형성된 복수의 게이트 라인과, 상기 게이트 라인과 교차하는 방향으로 형성된 복수의 광 차단막과, 상기 광 차단막 상부에 형성된 저유전 절연막과, 상기 광 차단막과 중첩되며, 상기 저유전 절연막 상부에 연장 형성된 복수의 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인이 교차되는 영역에 형성된 화소 전극과, 상기 게이트 라인, 데이터 라인 및 화소 전극과 연결되는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판; 제 2 기판상에 박막 트랜지스터에 대응하여 형성 된 블랙 매트릭스, 상기 화소 영역에 대응하여 형성된 컬러 필터 및 공통 전극을 포함하는 컬러 필터 기판; 및 상기 박막 트랜지스터 기판 및 컬러 필터 기판 사이에 형성된 액정층을 포함한다.
상기 상기 박막 트랜지스터는, 상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극; 상기 게이트 전극 상부에 적층된 게이트 절연막, 활성층 및 상기 저유전 절연막; 상기 저유전 절연막 상부에 소정 간격 이격되어 형성된 오믹 콘택층; 상기 게이트 전극과 일부 중첩되며, 상기 데이터 라인으로부터 돌출되어 형성된 소오스 전극; 및 상기 게이트 전극과 일부 중첩되며, 상기 화소 전극과 연결된 드레인 전극을 포함한다.
상기 광 차단막과 상기 저유전 절연막 사이에 형성된 게이트 절연막 및 활성층과, 상기 저유전 절연막과 상기 데이터 라인 사이에 형성된 오믹 콘택층을 더 포함한다.
상기 블랙 매트릭스는 상기 박막 트랜지스터에 대응되는 부분에만 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 패널의 평면도이고, 도 2는 도 1의 액정 표시 장치를 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도이며, 도 3은 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 액정 표시 패널은 서로 대향하는 박막 트랜지스터 기판(100)과 컬러 필터 기판(200), 그리고 이들 사이에 위치하는 액정층(미도시)을 포함한다.
박막 트랜지스터 기판(100)은 제 1 절연 기판(111) 상부에 서로 소정 간격 이격되어 일 방향으로 연장되어 형성된 복수의 게이트 라인(121)과, 두 게이트 라인(121) 사이에 게이트 라인(121)과 평행하게 형성된 유지 전극 라인(123)과, 서로 소정 간격 이격되어 유지 전극 라인(123)으로부터 게이트 라인(121) 및 유지 전극 라인(123)과 교차하는 타 방향으로 연장되어 형성된 광 차단막(124)과, 광 차단막(124) 상부 및 게이트 전극(122) 상부에 형성된 저유전 절연막(133), 서로 소정 간격 이격되어 게이트 라인(121)과 교차하는 타 방향으로 연장되며 광 차단막(124)과 중첩되어 형성된 복수의 데이터 라인(141)과, 게이트 라인(121)과 데이터 라인(141)에 의해 정의된 화소 영역에 형성된 화소 전극(151)과, 게이트 라인(121), 데이터 라인(141) 및 화소 전극(151)에 접속된 박막 트랜지스터(125)를 포함한다.
게이트 라인(121)은 일 방향, 예를들어 가로 방향으로 연장되어 형성되며, 게이트 라인(121)의 일부가 상부 또는 하부로 돌출되어 게이트 전극(122)이 형성된다.
유지 전극 라인(123)은 게이트 라인(121) 사이에서 게이트 라인(121)과 평행하게 형성되며, 게이트 라인(121) 사이의 중앙부에 형성될 수도 있고, 일 게이트 라인(121)에 근접하게 형성될 수도 있는데, 일 게이트 라인(121)에 근접하게 형성되는 것이 바람직하다. 또한, 유지 전극 라인(123)은 게이트 라인(121)과 데이터 라인(141)이 교차하여 이루는 화소 영역에서 게이트 절연막(131)을 사이에 두고 화소 전극(151)과 함께 유지 캐패시터를 이룬다.
광 차단막(124)은 유지 전극 라인(123)과 일측이 연결되어 게이트 라인(121) 및 유지 전극 라인(123)과 교차하는 방향, 예를들어 세로 방향으로 연장되어 형성되며, 게이트 라인(121)과 이격되어 형성된다. 또한, 광 차단막(124)은 유지 전극 라인(123)과 연결되지 않은 타측의 일부가 박막 트랜지스터(125)의 게이트 전극(122)의 반대편으로 연장 돌출되어 형성될 수 있다. 이는 박막 트랜지스터(125)와 광 차단막(124) 사이에서 발생되는 빛샘을 더욱 차단하기 위함이다. 한편, 광 차단막(124)은 게이트 라인(121) 및 유지 전극 라인(123)의 폭보다 넓게 형성될 수 있다. 게이트 전극(122)을 포함한 게이트 라인(121), 유지 전극 라인(123) 및 광 차단막(124)은 동시에 형성되는 것이 바람직하다.
데이터 라인(141)은 게이트 라인(121)과 교차되는 방향, 예를들어 세로 방향으로 연장되어 형성되며, 광 차단막(124)과 중첩되도록 형성된다. 또한, 데이터 라인(141)은 그 일부가 돌출하여 소오스 전극(142)이 형성되며, 소오스 전극(142)과 소정 간격 이격되어 드레인 전극(143)이 형성된다.
또한, 게이트 라인(121), 유지 전극 라인(123) 및 광 차단막(124)은 Al, Nd, Ag, Cr, Ti, Ta 및 Mo 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성되는 것이 바람직하다. 또한, 게이트 라인(121), 유지 전극 라인(123) 및 광 차단막(124)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성될 수 있다. 즉, 물리 화학적 특성이 우수한 Cr, Ti, Ta, Mo 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다. 또한, 상술한 데이터 라인(141), 소오스 전극(142) 및 드레인 전극(143)도 상술한 금속으로 형성될 수 있고, 다중층으로 형성될 수도 있다.
박막 트랜지스터(125)는 게이트 라인(121)에 공급되는 신호에 응답하여 데이터 라인(141)에 공급되는 화소 신호가 화소 전극(151)에 충전되도록 한다. 따라서, 박막 트랜지스터(125)는 게이트 라인(121)에 접속된 게이트 전극(122)과, 데이터 라인(141)에 접속된 소오스 전극(142)과, 화소 전극(151)에 접속된 드레인 전극(143)과, 게이트 전극(122)과 소오스 전극(142) 및 드레인 전극(143) 사이에 순차적으로 형성된 게이트 절연막(131), 활성층(132) 및 저유전 절연막(133)과, 저유전 절연막(133)의 적어도 일부에 형성된 오믹 콘택층(134)을 포함한다. 이때 오믹 콘택층(134)은 채널부를 제외한 저유전 절연막(133) 상에 형성될 수 있다.
또한, 게이트 절연막(131), 활성층(132), 저유전 절연막(133) 및 오믹 콘택층(134)은 광 차단막(124) 상부에 적층 형성된다. 활성층(132) 및 저유전 절연막(133)은 광 차단막(124)의 폭보다 좁고 데이터 라인(141)의 폭보다 넓게 형성될 수 있으며, 오믹 콘택층(134)은 데이터 라인(141)과 동일 폭으로 형성될 수 있다. 여기서, 활성층(132)은 비정질 실리콘층을 이용하여 형성하고, 저유전 절연막(133)은 SiOF 및 SiNx 등을 이용하여 형성하고, 오믹 콘택층(134)은 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 이용하여 형성한다. 저유전 절연 막(133)은 활성층(132) 식각 공정에서 식각 정지막으로 이용되고, 광 차단막(124)과 데이터 라인(141) 사이에 잔류하여 이들 사이의 간격을 넓힘으로써 광 차단막(124)과 데이터 라인(141) 사이의 정전 용량을 줄이는 역할을 한다. 또한, 저유전 절연막(124)은 박막 트랜지스터(125) 상에 형성되어 게이트 라인(121)을 통한 게이트 신호의 전달 특성이 향상되도록 한다.
보호막(161)은 전체 상부에 형성되며, 보호막(161)은 무기 절연막 또는 유기 절연막으로 형성될 수 있고, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
화소 전극(151)은 보호막(161) 상에 형성되며 드레인 전극(143)과 제 1 콘택홀(162)을 통해 연결되고, 화소 전극(151)과 유지 전극 라인(123)이 유지 전극 라인을 형성하는데, 예를들어 제 2 콘택홀(163)을 통해 게이트 절연막(131)을 사이에 두고 유지 전극 라인(123)과 유지 캐패시터를 이룬다.
또한, 화소 전극(151)은 액정의 배열 방향을 조정하기 위한 도메인 규제수단으로 절개 패턴(미도시)을 가질 수도 있다. 화소 전극(151)은 액정 분자의 배향을 위한 도메인 규제수단으로 절개 패턴(미도시) 대신에 돌기를 포함할 수도 있다. 한편, 화소 전극(151)의 절개 패턴(미도시)은 후술할 공통 전극(251)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 분할하기 위해 형성된다.
한편, 컬러 필터 기판(200)은 제 2 절연 기판(211) 상에 블랙 매트릭스(221)와, 컬러 필터(231)와, 오버 코트막(241)과, 공통 전극(251)을 포함한다.
블랙 매트릭스(221)는 박막 트랜지스터(125)에 대응되는 영역에만 형성되어 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 즉, 박막 트랜지스터 기판(100) 상에 데이터 라인(141)과 중첩되도록 광 차단막(124)이 형성되기 때문에 블랙 매트릭스(221)는 데이터 라인(141)과 대응되는 부분에는 형성되지 않는다.
컬러 필터(231)는 블랙 매트릭스(221)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러 필터(231)는 광원으로부터 조사되어 액정층을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러 필터(231)는 감광성 유기 물질로 형성된다.
오버 코트막(241)은 컬러 필터(231)와 컬러 필터(231)가 덮고 있지 않은 블랙 매트릭스(221)의 상부에 형성된다. 오버 코트막(241)은 컬러 필터(231)를 평탄화하면서, 컬러 필터(231)를 보호하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성한다.
오버 코트막(241)의 상부에는 공통 전극(251)이 형성된다. 공통 전극(251)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 이루어진다. 공통 전극(251)은 박막 트랜지스터 기판의 화소 전극(151)과 함께 액정층에 직접 전압을 인가한다. 공통 전극(251)에는 절개 패턴(미도시)이 형성될 수도 있는데, 공통 전극(251)의 절개 패턴(미도시)은 화소 전극(151)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 나누는 역할을 한다.
도 4 내지 도 8은 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판의 제 조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 각 도의 (a)는 공정 순서에 따라 도시된 평면도이고, 각 도의 (b)는 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도이며, 각 도의 (c)는 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도이다.
도 4(a), 도 4(b) 및 도 4(c)를 참조하면, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질의 기판(111) 상부에 제 1 도전층을 형성한 후 제 1 마스크를 이용한 사진 및 식각 공정으로 제 1 도전층을 패터닝한다. 이에 의해 소정 간격 이격되며 일 방향으로 연장된 복수의 게이트 라인(121)과 이로부터 일부 돌출된 복수의 게이트 전극(122)이 형성된다. 또한, 이와 동시에 게이트 라인(121) 사이에 게이트 라인(121)과 평행하게 유지 전극 라인(123)이 형성되며, 유지 전극 라인(123)으로부터 게이트 라인(121)과 수직 방향으로 광 차단막(124)이 형성된다. 광 차단막(124)은 게이트 라인(121)과 이격되어 형성된다.
도 5(a), 도 5(b) 및 도 5(c)를 참조하면, 전체 상부면에 게이트 절연막(131)을 형성한다. 여기서, 게이트 절연막(131)은 SiO2막 또는 SiNx막을 포함하는 무기 절연막을 이용하여 형성한다. 이어서, 전체 상부에 예컨데 비정질 실리콘막 및 저유전 절연막(133)을 형성한다. 여기서, 비정질 실리콘막은 수소화 비정질 실리콘막을 포함하고, 저유전 절연막(133)은 SiNx막, SiO2막 또는 SiOF막 중 적어도 어느 하나를 포함할 수 있다. 저유전 절연막(133) 상부에 감광막을 형성한 후 제 2 마스크를 이용한 사진 및 식각 공정으로 비정질 실리콘막 및 저유전 절연막(133)을 패터닝하여 게이트 전극(121) 및 광 차단막(124) 상부에 활성층(132) 및 저유전 절 연막(133)이 잔류하도록 한다. 이때, 제 2 마스크를 이용한 노광 공정 후 기판(111) 후면으로부터 노광 공정을 다시 실시할 수 있는데, 게이트 라인(121), 게이트 전극(122) 및 광 차단막(124)이 마스크 역할을 하여 노광 공정이 실시된다. 이는 제 2 마스크를 이용한 노광 공정시 노광되지 않아 잔류할 수 있는 부분을 완전히 노광시켜 이후 현상 및 식각 공정에서 잔류할 수 있는 비정질 실리콘막 및 저유전 절연막(133)을 완전히 제거하기 위함이다.
도 6(a), 도 6(b) 및 도 6(c)를 참조하면, 전체 구조 상부에 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 형성한 후 제 2 도전층을 형성한다. 제 3 마스크를 이용한 사진 및 식각 공정으로 제 2 도전층을 패터닝한다. 이때, 제 2 도전층 하부의 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층도 패터닝되어 오믹 콘택층(134)이 형성된다. 이에 의해 게이트 라인(121)과 교차되고 광 차단막(124)과 중첩되어 서로 소정 간격 이격된 복수의 데이터 라인(141)이 형성된다. 또한, 이와 동시에 게이트 전극(121) 상부에서 일부 중첩되고 서로 소정 간격 이격된 소오스 전극(142) 및 드레인 전극(143)이 형성된다. 이때, 소오스 전극(142)은 데이터 라인(141)에서 돌출되어 형성되며, 소오스 전극(142) 및 드레인 전극(143)에 의해 노출된 활성층(132)이 채널 영역이 된다. 여기서, 제 2 도전층으로는 금속 단일층 또는 다중층을 이용하는 것이 바람직하며, 제 2 도전층은 게이트 라인(121)을 형성하기 위한 제 1 도전층과 동일한 물질을 이용할 수도 있고, 다중층으로 형성될 수도 있다. 그리고, 연속된 식각 공정으로 노출된 오믹 콘택층(134)을 식각한다.
도 7(a), 도 7(b) 및 도 7(c)를 참조하면, 전체 상부에 보호막(161)을 형성한다. 보호막(161)은 유기 절연막을 이용하여 형성할 수 있으며, 무기 절연막과 유기 절연막을 적층하여 형성할 수도 있다. 유기 절연막으로는 BCB(Benzocyclobutane), 아크릴계 수지(acryl resine) 등이 이용되고, 무기 절연막으로는 산화 실리콘막 또는 질화 실리콘막 등이 이용된다. 그리고, 제 4 마스크를 이용한 사진 및 식각 공정으로 드레인 전극(143)의 일부를 노출시키는 제 1 콘택홀(162)과 유지 전극 라인(123) 상부를 노출시키는 제 2 콘택홀(163)을 형성한다.
도 4(e) 및 도 5(e)를 참조하면, 전체 구조 상부에 제 3 도전층을 형성한 후 제 5 마스크를 이용한 사진 및 식각 공정으로 제 3 도전층을 패터닝하여 화소 전극(151)을 형성한다. 화소 전극(151)은 드레인 전극(143)과 제 1 콘택홀(162)을 통해 접속되며, 제 2 콘택홀(163)을 통해 게이트 절연막(131)을 사이에 유지 전극 라인(123)과 유지 캐패시터를 이룬다. 여기서, 제 3 도전층은 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 인듐 아연 산화물(Indium Zinc Oxide : IZO)을 포함하는 투명 도전막을 사용하는 것이 바람직하다.
상기한 바와 같이 저유전 절연막(133)을 형성하여 광 차단막(124)과 데이터 라인(141) 사이에 게이트 절연막(131), 활성층(132), 저유전 절연막(133) 및 오믹 콘택층(134)이 적층되도록 함으로써 광 차단막(124)과 데이터 라인(141) 사이의 간격을 넓혀 정전 용량을 줄일 수 있고, 데이터 라인(141)의 신호 지연을 줄일 수 있다. 이 뿐만 아니라 박막 트랜지스터(125) 상에 저유전 절연막(133)을 형성하게 되 면 게이트 라인(121)로부터의 신호 전달 속도도 향상시킬 수 있는데, 이는 도 6 및 도 7의 그래프를 통해 설명될 수 있다.
도 6은 박막 트랜지스터 상부에 저유전 절연막이 형성될 경우의 신호 전달 특성을 설명하기 위한 그래프로서, 게이트 드라이버로부터의 게이트 전압이 저전압에서 고전압으로 상승하여 인가될 때 SiOF막이 저유전 절연막으로 박막 트랜지스터에 형성된 경우(A), SiNx막이 저유전 절연막으로 박막 트랜지스터에 형성된 경우(B) 및 저유전 절연막이 형성되지 않은 경우(C)의 신호 전달 특성을 나타낸 것이다. 도시된 바와 같이 저유전 절연막이 형성된 경우, 특히 SiOF막이 저유전 절연막으로 이용된 경우 신호 전달 속도가 더 빠른 것을 알 수 있다.
또한, 도 7은 박막 트랜지스터 상부에 저유전 절연막이 형성된 경우 화소 수에 따른 지연 시간을 나타낸 그래프로서, XGA(1024×768) 뿐만 아니라 UXGA(1600×1200)에서도 SiOF막이 저유전 절연막으로 박막 트랜지스터에 형성된 경우 및 SiNx막이 저유전 절연막으로 박막 트랜지스터에 형성된 경우가 저유전 절연막이 형성되지 않은 경우에 비해 지연 시간이 짧음을 알 수 있다.
상술한 바와 같이 본 발명에 의하면 광 차단막과 데이터 라인 사이에 저유전 절연막을 형성하여 광 차단막과 데이터 라인 사이에 게이트 절연막, 활성층, 저유전 절연막 및 오믹 콘택층이 적층되도록 함으로써 광 차단막과 데이터 라인 사이의 정전 용량을 줄여 데이터 라인의 RC 딜레이를 줄이고, 그에 따라 데이터 라인을 통한 신호 지연을 줄일 수 있다.
그리고, 박막 트랜지스터 상부에도 저유전 절연막을 이용하여 저유전 절연막을 형성함으로써 게이트 라인을 통한 신호 전달 속도를 향상시킬 수 있어 표시 장치의 동작 속도를 향상시킬 수 있다.

Claims (12)

  1. 기판상의 일 방향으로 연장되어 형성된 복수의 게이트 라인;
    상기 게이트 라인과 교차하는 방향으로 형성된 복수의 광 차단막;
    상기 광 차단막 상부에 형성된 저유전 절연막;
    상기 광 차단막과 중첩되며, 상기 저유전 절연막 상부에 형성된 복수의 데이터 라인; 및
    상기 게이트 라인 및 상기 데이터 라인이 교차되는 영역에 형성된 화소 전극을 포함하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서, 상기 광 차단막은 상기 데이터 라인의 폭보다 넓게 형성되는 박막 트랜지스터 기판.
  3. 제 1 항에 있어서, 상기 광 차단막과 상기 저유전 절연막 사이에 형성된 게이트 절연막 및 활성층과, 상기 저유전 절연막과 상기 데이터 라인 사이에 형성된 오믹 콘택층을 더 포함하는 박막 트랜지스터 기판.
  4. 제 1 항에 있어서, 상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극과 연결되는 박막 트랜지스터를 더 포함하는 박막 트랜지스터 기판.
  5. 제 4 항에 있어서, 상기 박막 트랜지스터는,
    상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극;
    상기 게이트 전극 상부에 적층된 게이트 절연막, 활성층 및 상기 저유전 절연막;
    상기 저유전 절연막 상부에 소정 간격 이격되어 형성된 오믹 콘택층;
    상기 게이트 전극과 일부 중첩되며, 상기 데이터 라인으로부터 돌출되어 형성된 소오스 전극; 및
    상기 게이트 전극과 일부 중첩되며, 상기 화소 전극과 연결된 드레인 전극을 포함하는 박막 트랜지스터 기판.
  6. 기판상에 제 1 도전층을 형성한 후 패터닝하여 일 방향으로 연장되는 게이트 라인을 형성하는 동시에 상기 게이트 라인과 교차하는 방향으로 연장되는 광 차단막을 형성하는 형성하는 단계;
    상기 기판 상부에 게이트 절연막, 활성층 및 저유전 절연막을 형성한 후 상기 광 차단막 상부의 게이트 절연막 상부에 저유전 절연막을 형성하는 단계;
    상기 기판상에 제 2 도전층을 형성한 후 패터닝하여 상기 광 차단막과 중첩되어 연장하는 복수의 데이터 라인을 형성하는 단계;
    상기 기판상에 보호막을 형성한 후 소정 영역을 식각하여 콘택홀을 형성하는 단계; 및
    상기 기판상에 제 3 도전층을 형성한 후 패터닝하여 상기 게이트 라인 및 상기 데이터 라인이 교차되는 영역에 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제 6 항에 있어서, 상기 저유전 절연막은 SiNx막, SiO2막 또는 SiOF막중 적어도 하나를 포함하는 박막 트랜지스터 기판의 제조 방법.
  8. 제 6 항에 있어서, 상기 저유전 절연막을 형성하는 단계는,
    상기 기판 상부에 게이트 절연막, 활성층 및 저유전 절연막을 형성하는 단계;
    상기 저유전 절연막 상부에 감광막을 형성한 후 소정의 마스크를 이용한 제 1 노광 공정을 실시하는 단계;
    상기 기판 후면으로부터 제 2 노광 공정을 실시하는 단계;
    상기 감광막을 현상한 후 상기 감광막을 마스크로 상기 저유전 절연막 및 활성층을 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  9. 제 1 기판상의 일 방향으로 연장되어 형성된 복수의 게이트 라인과, 상기 게이트 라인과 교차하는 방향으로 형성된 복수의 광 차단막과, 상기 광 차단막 상부에 형성된 저유전 절연막과, 상기 광 차단막과 중첩되며, 상기 저유전 절연막 상부에 형성된 복수의 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인이 교차되는 영역에 형성된 화소 전극과, 상기 게이트 라인, 데이터 라인 및 화소 전극과 연결되는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판;
    제 2 기판상에 박막 트랜지스터에 대응하여 형성된 블랙 매트릭스, 상기 화소 영역에 대응하여 형성된 컬러 필터 및 공통 전극을 포함하는 컬러 필터 기판;
    상기 박막 트랜지스터 기판 및 컬러 필터 기판 사이에 형성된 액정층을 포함하는 액정 표시 장치.
  10. 제 9 항에 있어서, 상기 상기 박막 트랜지스터는,
    상기 게이트 라인으로부터 돌출되어 형성된 게이트 전극;
    상기 게이트 전극 상부에 적층된 게이트 절연막, 활성층 및 상기 저유전 절연막;
    상기 저유전 절연막 상부에 소정 간격 이격되어 형성된 오믹 콘택층;
    상기 게이트 전극과 일부 중첩되며, 상기 데이터 라인으로부터 돌출되어 형성된 소오스 전극; 및
    상기 게이트 전극과 일부 중첩되며, 상기 화소 전극과 연결된 드레인 전극을 포함하는 액정 표시 장치.
  11. 제 9 항에 있어서, 상기 광 차단막과 상기 저유전 절연막 사이에 형성된 게이트 절연막 및 활성층과, 상기 저유전 절연막과 상기 데이터 라인 사이에 형성된 오믹 콘택층을 더 포함하는 액정 표시 장치.
  12. 제 9 항에 있어서, 상기 블랙 매트릭스는 상기 박막 트랜지스터에 대응되는 부분에만 형성된 액정 표시 장치.
KR1020070056722A 2007-06-11 2007-06-11 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 KR20080108754A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070056722A KR20080108754A (ko) 2007-06-11 2007-06-11 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070056722A KR20080108754A (ko) 2007-06-11 2007-06-11 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20080108754A true KR20080108754A (ko) 2008-12-16

Family

ID=40368317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056722A KR20080108754A (ko) 2007-06-11 2007-06-11 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20080108754A (ko)

Similar Documents

Publication Publication Date Title
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI457653B (zh) 液晶顯示裝置及其製造方法
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US7688417B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101515382B1 (ko) 박막 트랜지스터 표시판
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
EP2521180A1 (en) Active matrix substrate and method for manufacturing same
KR101981279B1 (ko) 액정표시장치 및 그 제조방법
US20070188682A1 (en) Method for manufacturing a display device
KR20130030975A (ko) 액정표시장치
KR101265675B1 (ko) 고개구율 액정표시장치 및 그 제조방법
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR20080073573A (ko) 액정패널과 이의 제조방법
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080108754A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR101389466B1 (ko) 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination