KR20080106135A - 신호 송수신 방법 및 신호 송수신 장치 - Google Patents

신호 송수신 방법 및 신호 송수신 장치 Download PDF

Info

Publication number
KR20080106135A
KR20080106135A KR1020080051678A KR20080051678A KR20080106135A KR 20080106135 A KR20080106135 A KR 20080106135A KR 1020080051678 A KR1020080051678 A KR 1020080051678A KR 20080051678 A KR20080051678 A KR 20080051678A KR 20080106135 A KR20080106135 A KR 20080106135A
Authority
KR
South Korea
Prior art keywords
symbol
data
pilot
frame
signal
Prior art date
Application number
KR1020080051678A
Other languages
English (en)
Inventor
문상철
곽국연
송원규
전정식
고우석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20080106135A publication Critical patent/KR20080106135A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/155—Shortening or extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/28—Arrangements for simultaneous broadcast of plural pieces of information
    • H04H20/33—Arrangements for simultaneous broadcast of plural pieces of information by plural channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H04H60/07—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information characterised by processes or methods for the generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 신호 송수신 방법 및 신호 송수신 장치에 관한 것이다. 본 발명은 신호 송수신 과정에서 에너지 스크램블과 디스크램블, 블록 단위의 심볼 맵핑 및 심볼 디맵핑 등을 이용하여 데이터 전송률을 향상시킬 수 있다.
기존의 신호 송수신 네트워크 망을 이용하여 제안된 신호 송수신 시스템으로의 전환이 용이하며, 비용을 절감할 수 있는 효과가 있다. 또한, SNR 이득을 바탕으로 데이터 전송률을 향상시킬 수 있고, 긴 지연 확산을 갖는 전송 채널에 대해서 채널 추정이 가능하게 되어 신호 송신 거리를 증가시킬 수 있는 효과가 있다. 그리고, 제안된 프레임 구조를 이용하여, 보다 정확한 채널 추정을 할 수 있다.
DTV, 송수신

Description

신호 송수신 방법 및 신호 송수신 장치{Method for signal transmitting and apparatus for the same, Method for signal receiving and apparatus for the same}
본 발명은 신호 송수신 방법 및 신호 송수신 장치에 관한 것으로서, 더욱 자세하게는 데이터 전송 효율을 높일 수 있는 신호 송수신 방법 및 송수신 장치에 관한 것이다.
사용자는 디지털 방송(Digital Broadcasting) 기술의 발전으로 인해 HD(High Definition)급의 동영상과 디지털 음향 등의 뛰어남을 경험하게 되었고, 압축 알고리즘의 계속적인 발전과 하드웨어의 고성능화에 의해 앞으로 더 나은 환경을 접하게 될 것이다. 디지털 텔레비전(DTV)은 상기 디지털 방송신호를 수신하여 영상, 음성과 더불어 다양한 부가 서비스를 사용자에게 제공할 수 있다.
상기 디지털 방송의 보급과 더불어 더 나은 영상, 음향 등과 같은 서비스에 대한 요구가 증가하고 있고, 사용자가 원하는 데이터의 크기나 방송 채널의 수가 점차 커지고 있다.
그러나, 기존의 신호 송수신 방식으로는 증가하는 데이터의 크기나 방송 채 널의 수를 감당하기 어렵게 되었다. 따라서, 기존의 신호 송수신 방식보다 채널의 대역폭 효율이 높고, 신호 송수신 네트워크 망을 구성하는 비용이 적게 요구되는 새로운 신호 송수신 기술에 대한 요구가 늘어나고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 기존의 신호 송수신 네트워크 망을 이용할 수 있고, 데이터의 전송 효율을 높일 수 있는 신호 송수신 방법 및 송수신 장치를 제공하는 데 목적이 있다.
본 발명은 입력된 데이터를 스크램블하여 상기 데이터를 분산하는 에너지 스크램블부, 상기 스크램블된 데이터를 순방향 오류 정정 부호화하는 오류 정정 부호화부, 상기 오류 정정 부호화된 데이터를 복수의 심볼 매핑 방식에 따라 데이터 심볼로 매핑하는 심볼 매퍼, 홀수 캐리어에만 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 매핑된 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 제 1 변조 프레임을 형성하는 제 1 프레임 형성부, 짝수 캐리어에만 상기 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 매핑된 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 제 2 변조 프레임을 형성하는 제 2 프레임 형성부, 상기 형성된 제 1 변조 프레임을 직교 주파수 다중 분할 방식으로 변조하는 제 1 변조부, 상기 형성된 제 2 변조 프레임을 직교 주파수 다중 분할 방식으로 변조하는 제 2 변조부, 상기 제 1 변조부가 출력한 신호를 전송하는 제 1 전송부 및 상기 제 2 변조부가 출력한 신호를 전송하는 제 2 전송부를 포함하는 신호 송신 장치 및 그 장치의 신호 송신 방법을 포함한다.
상기 심볼 매퍼는, 하나의 오류 정정 부호화 모드에 따라 부호화된 데이터 블록을 적어도 하나 이상 포함하는 오류 정정 부호 프레임을 상기 복수의 심볼 매핑 블록으로 나누는 불록 분배부 및 상기 나뉘어진 블록을 각각 심볼 매핑하는 블록 분배부를 포함할 수 있다.
상기 심볼 매퍼는, 상기 복수의 심볼 매핑 블록을 블록 인터리빙하는 블록 인터리버를 더 포함할 수 있다.
다른 관점에서 본 발명은 홀수 캐리어에만 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 형성된 제 1 변조 프레임을 가진 신호를 복조하는 제 1 복조부, 짝수 캐리어에만 상기 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 형성된 제 2 변조 프레임을 가진 신호를 복조하는 제 2 복조부, 상기 제 1 변조 프레임을 파싱하는 제 1 프레임 파싱부, 상기 제 2 변조 프레임을 파싱하는 제 2 프레임 파싱부, 상기 제 1 변조 프레임과 상기 제 2 변조 프레임에 각각 포함된 데이터 심볼을 하나의 심볼열로 출력하는 다중 입출력 디코더, 상기 심볼 열을 복수의 심볼 매핑 방식에 대응하여 각각 디매핑하는 심볼 디맵퍼, 상기 디매핑한 데이터를 오류 정정 복호하는 오류 정정 복호부 및 상기 오류 정정 복호한 데이터를 디스크램블하는 에너지 디스크램블부를 포함하는 신호 수신 장치를 제공한다.
상기 심볼 디맵퍼는, 상기 심볼 열을 블록 디인터리빙하는 블록 디인터리버,상기 블록 디인터리빙된 블록을 각각 심볼 디매핑하는 복수의 서브 심볼디맵퍼 및 상기 복수의 서브 심볼 디맵퍼를 하나의 오류 정정 부호화 프레임으로 출력하는 블 록 결합부를 포함할 수 있다.
상기 오류 정정 복호부는 상기 오류 정정 부호화 프레임에 포함되고, 하나의 오류 정정 부호화 모드에 따라 부호화된 데이터 블록들을 각각 오류 정정 복호할 수 있다.
이상에서 설명한 바와 같이 본 발명의 신호 송수신 방법 및 신호 송수신 장치에 따르면, 기존의 신호 송수신 네트워크 망을 이용하여 제안된 신호 송수신 시스템으로의 전환이 용이하며, 비용을 절감할 수 있는 효과가 있다.
또한, SNR 이득을 바탕으로 데이터 전송률을 향상시킬 수 있고, 긴 지연 확산을 갖는 전송 채널에 대해서 채널 추정이 가능하게 되어 신호 송신 거리를 증가시킬 수 있는 효과가 있다. 그리고, 제안된 프레임 구조를 이용하여, 보다 정확한 채널 추정을 할 수 있다.
따라서, 전체적인 송수신 시스템의 신호 송수신 성능을 높일 수 있는 효과가 있다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다. 아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발 명을 파악하여야 함을 밝혀 두고자 한다.
이와 같이 구성된 본 발명에 따른 신호 송수신 방법 및 신호 송수신 장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 일 실시예로서, 신호 송신 장치를 개략적으로 나타낸 블록도이다. 상기 송수신 시스템은 다중 입출력을 위한 MIMO(Multi Input Multi Output)를 사용할 수 있다.
상기 도 1의 신호 송신 장치는 방송 신호 등 비디오 데이터를 전송하는 신호 송신 시스템이 될 수 있다. 예를 들어, DVB(digital video broadcasting) 시스템에 따른 신호 송신 시스템일 수 있다. 도 1을 참조하여 본 발명에 따른 신호 송신 시스템의 실시예를 설명하면 다음과 같다.
도 1의 실시예는 아웃터 인코더(outer encoder)(100) 제1인터리버(interleaver)(110), 인너 인코더(inner encoder)(120), 제2인터리버(130), 심볼맵퍼(symbol mapper)(140), 선형 프리코딩부(150), 제3인터리버(160), 다중 입출력 인코더(170), 제1프레임 형성부(frame builder)(180), 제2프레임 형성부(185), 제1변조부(190), 제2변조부(192), 제1전송부(194) 및 제2전송부(196)를 포함한다.
아웃터 인코더(100)와 인너 인코더(120)는 입력된 신호를 부호화하여 출력함으로써, 전송되는 데이터에 발생한 오류를 수신기에서 검출하고, 상기 오류를 수정할 수 있도록 한다. 상기 인코더로서 순방향 오류정정 인코딩(Forward Error Correction : FEC)을 사용할 수 있다. 제1인터리버(110)는 상기 아웃터 인코더(100)에서 출력된 데이터 열을 섞어 랜덤한 위치로 분산시킨다. 상기 제1인터리 버(110)에는 컨벌루션 인터리버(convolution interleaver), 블록 인터리버(block interleaver) 등을 사용할 수 있으며, 이는 전송 시스템에 따라 달라질 수 있다. 또한, 상기 제1인터리버(110)는 구현 예에 따라 사용되지 않을 수도 있다.
도 2는 본 발명에 따른 일 실시예로서, 인터리버와 순방향 오류정정 인코더를 개략적으로 나타낸 블록도이다. 상기 순방향 오류정정 인코더는 아웃터 인코더(outer encoder)와 인너 인코더(inner encoder)로서 BCH(Bose-Chaudhuri-Hocquenghem) 인코더(100)와 LDPC(Low Density Parity Check) 인코더(120)를 포함한다.
LDPC 코드는 오류정정부호의 일종으로 데이터의 정보유실 확률을 가능한 한 적게 할 수 있다. 상기 LDPC 인코더(120)는 블록의 길이를 크게 하여 전송 데이터가 전송 에러에 강인한 특성을 가지도록 할 수 있다. 또한, 블록 사이즈의 증가로 인한 하드웨어 복잡도 증가를 막기 위해서, 패리티 비트(parity bit)의 밀도를 작게 하여 복호화기의 복잡도를 감소시켜 줄 수 있다.
수신측의 출력 데이터에 에러 플로어(error floor)가 발생하는 것을 방지하기 위해, 추가적인 아웃터 인코더(outer encoder)로 BCH 인코더(100)를 사용한다. 만약, 에러 플로어를 무시할 수 있을 정도의 LDPC 인코더(120)가 사용된다면 상기 BCH 인코더(100)는 사용되지 않을 수도 있다. 또는, 상기 BCH 인코더 이외의 다른 인코더를 아웃터 인코더로 사용할 수도 있다.
상기 BCH 인코더(100)에서 인코딩되고 제1인터리버(110)에서 인터리빙된 데이터는 LDPC 인코더(120)를 거쳐 제2인터리버(130)로 출력된다.
상기 제2인터리버(130)는 전송 시 발생하는 버스트 에러(burst error)에 강인하도록, 상기 순방향 오류정정된 데이터 열을 섞어 랜덤한 위치로 분산시킨다. 상기 제2인터리버(110)는 컨벌루션 인터리버(convolution interleaver), 블록 인터리버(block interleaver) 등을 사용할 수 있으며, 이는 전송 시스템에 따라 달라질 수 있다.
도 3은 본 발명에 따른 일 실시예로서, 입력 데이터를 인터리빙시키는 인터리버를 나타낸 도면이다. 상기 도 3의 인터리버는 블록 인터리버의 한 종류로 상기 제2인터리버(130)에 사용될 수 있는 인터리버의 한 예이다.
상기 도 3의 인터리버는 매트릭스(Matrix) 형태의 저장 공간(memory space)에 입력되는 데이터를 일정 패턴으로 저장하고, 상기 저장 패턴과 다른 패턴으로 데이터를 읽어 출력한다. 예를 들어, 도 3의 인터리버는 Nr의 행과 Nc의 열로 이루어진 저장공간(Nr×Nc)을 가지며, 상기 인터리버에 입력된 데이터는 상기 저장공간의 1열 1행 위치에서부터 채워진다. 1열의 1행에서부터 시작하여 1열의 Nr행까지 데이터를 저장하며, 상기 1열이 다 채워지면 그 다음 열(2열)의 1행에서부터 시작하여 Nr행까지 데이터를 저장한다. 상기와 같은 순서로 Nc열의 Nr행까지 데이터를 저장할 수 있다.
그리고 상기 저장공간에 저장된 데이터를 읽는 경우에는, 저장공간의 1행 1열의 데이터에서부터 시작하여 1행 Nc열까지 해당 행의 데이터를 읽어서 출력한다. 그리고 해당 행의 데이터를 모두 읽으면, 다음 아래 행(2행)의 1열부터 시작하여 우측 방향으로 해당 행의 데이터를 읽어서 출력한다. 상기와 같은 순서로 Nr행의 Nc열까지 데이터를 읽어서 출력할 수 있다. 이때, 데이터 블록의 MSB(Most Significant Bit) 위치는 좌측 최상단이며, LSB(Least Significant Bit) 위치는 우측 최하단이다.
상기 인터리버의 저장 블록의 크기, 저장 패턴, 읽기 패턴 등은 하나의 실시 예이며 이는 구현 예에 따라 달라질 수 있다.
상기 제2인터리버(130)에서 인터리빙된 데이터는 심볼맵퍼(140)에 입력된다. 심볼맵퍼(symbol mapper)(140)는 전송 모드에 따른 파일럿 신호와 전송 매개 변수 신호 등을 고려하여, 송신 신호를 심볼로 맵핑(mapping)할 수 있다. 상기 맵핑 방식으로 QAM(Quadrature Amplitude Modulation), QPSK(Quadrature Phase Shift Keying), APSK(Amplitude Phase Shift Keying), PAM(Pulse Amplitude Modulation), 옵티멀 성상(optimal constellation) 등이 사용될 수 있다. 또는, 상기 심볼 맵퍼(140)에는 부호화된 심볼 맵핑 방식을 사용할 수도 있다. 예를 들어, 트렐리스(trellis) 코드 변조 등의 방식을 사용하여 부호화된 심볼로 맵핑할 수도 있다.
선형 프리코딩부(150)는 입력된 심볼 데이터를 여러 개의 출력 심볼 데이터에 분산시켜, 주파수 선택적 페이딩 채널을 겪었을 때 모든 정보가 페이딩으로 손실될 확률을 줄여준다. 상기 선형 프리코딩부(150)는 입력된 데이터를 병렬(parallel) 데이터로 변환하여 인코딩 매트릭싱(matrixing)을 통해 여러 개의 데이터에 분산시킨 후 다시 직렬(Serial) 데이터로 변환하여 출력한다.
상기 인코딩 매트릭스는 출력 심볼과 입력 심볼을 비교해서, 상기 두 심볼이 틀릴 확률인 PEP(Pairwise Error Probability)가 최소화되도록 설계한다. PEP를 최 소화하도록 설계하여 선형 프리코딩을 통해서 얻는 다이버시티 이득(diversity gain)과 코딩 이득(coding gain)을 최대로 할 수 있다. 또한, 상기 인코딩 매트릭스를 통해 선형 프리코딩된 심볼의 최소 유클리드 거리(Euclidean distance)가 최대가 되도록 하면, 수신단에서 ML(Maximum Likelihood) 디코더를 사용할 경우 오류 확률(error probability)을 최소화시킬 수 있다.
상기 인코딩 매트릭스의 예로, vanderMonde 매트릭스, Hadamard 매트릭스, Golden code 등을 사용할 수 있다. 상기 매트릭스는 일 예이며, 구현 예에 따라 적정한 매트릭스를 사용하여 데이터를 분산시킬 수 있다.
또한, 상기 선형 프리코딩부(150)는 구현 예에 따라 사용되지 않을 수도 있다.
제3인터리버(160)는 상기 선형 프리코딩부(150)에서 출력된 심볼 데이터를 다시 인터리빙(interleaving)한다. 즉, 상기 제3인터리버(160)에서 인터리빙을 수행하여, 상기 선형 프리코딩부(150)에서 출력된 데이터들에 분산되어 있는 심볼 데이터가 동일한 주파수 선택적 페이딩을 겪지 않도록 한다. 상기 제3인터리버(160)에는 컨벌루션 인터리버(convolution interleaver), 블록 인터리버(block interleaver) 등을 사용할 수 있다.
도 4는 본 발명에 따른 일 실시예로서, 인터리버의 일 예를 나타낸 도면이다. 상기 도 4의 인터리버는 심볼 길이 N을 갖는 OFDM 시스템에 대한 인터리버의 실시예로서 상기 도 1과 같은 송신 장치의 제3인터리버(160)에 사용될 수 있다.
N은 인터리버의 길이를 나타내며, i는 상기 인터리버의 길이만큼의 값 즉, 0 에서 N-1까지의 정수 값을 갖는다. n은 송신 시스템에서 유효 전송 캐리어 만큼의 개수를 가진다. ∏(i)는 modulo-N 연산으로 이루어진 순열을 가리키며, dn은 N/2 값을 제외하고 유효 전송 캐리어 영역에 있는 ∏(i)값을 순서대로 갖는다. k는 실제 전송 캐리어의 인덱스 값을 나타내며, 상기 dn에서 N/2을 빼서 전송 대역폭의 가운데가 DC가 되도록 한다. P는 순열 상수로 구현 예에 따라 달라질 수 있다.
도 5는 본 발명에 따른 일 실시예로서, 도 4의 인터리버의 구체적인 예를 나타낸 도면이다. 상기 도 5의 예는 OFDM 심볼의 길이와 인터리버의 길이(N)는 2048로 설정되었고, 유효 전송 캐리어의 개수는 1536(1792-256)개로 설정되었다.
따라서, i는 0~2047의 정수이고, n은 0~1535의 정수이다. ∏(i)는 modulo-2048 연산으로 이루어진 순열이고, dn은 256≤∏(i)≤1792인 값에 대하여, 1024(N/2)를 제외하고 순서대로 ∏(i)값을 갖는다. k는 상기 dn에서 1024를 뺀 값이다. P는 13을 갖는다.
상기와 같은 인터리버를 이용하여, 입력되는 데이터(i)에 대응되는 데이터(k)를 출력하므로, 인터리버의 길이(N) 만큼의 데이터에 대하여 순서를 섞어서 전송할 수 있다.
상기 선형 프리코딩부(150)와 제3인터리버(160)는 전송하고자 하는 데이터를 채널의 주파수 선택적 페이딩에 강인하도록 처리한다.
다중 입출력 인코더(170)는 상기 제3인터리버(160)에서 인터리빙된 데이터를 복수의 전송 안테나에 실리도록 인코딩한다. 다중 입출력 인코딩 방식에는 크게 공 간 다중화(Spatial Multiplexing) 방식과 공간 다이버시티(Spatial Diversity) 방식이 있다. 공간 다중화는 송신기와 수신기에 다중의 안테나를 이용하여, 서로 다른 데이터를 동시에 전송함으로써 시스템의 대역폭을 더 증가시키지 않고, 보다 고속의 데이터를 전송할 수 있는 방식이다. 공간 다이버시티는 다중의 송신 안테나에서 같은 정보의 데이터를 전송하여 송신 다이버시티(diversity)를 얻는 방식이다.
이때, 공간 다이버시티(spatial diversity) 방식의 다중 입출력 인코더(170)로는 STBC(space-time block code)와 SFBC(space-frequency block code), STTC(space-time trellis code) 등이 사용될 수 있다. 공간 다중화(Spatial multiplex) 방식의 다중 입출력 인코더(170)로는 단순히 데이터열을 송신 안테나 개수만큼 분리하여 전송하는 방식과 FDFR(full-diversity full-rate) code, LDC(linear dispersion code), V-BLAST(Vertical-Bell Lab. layered space-time)와 D-BLAST (diagonal-BLAST) 같은 방식이 사용될 수 있다.
도 6은 본 발명에 따른 일 실시예로서, 다중 입출력 인코딩 방식의 일 예를 나타낸 도면이다. 상기 도 6의 실시예는 다중 입출력 인코딩 방식 가운데 하나인 STBC로 상기 도 1과 같은 송신 장치에 사용될 수 있다. 상기 인코딩 방식은 하나의 예이며, 다른 다중 입출력 인코딩 방식의 적용이 배제되지 않는다.
상기 STBC 인코더의 예에서 T는 심볼 전송 주기를 나타내며, s는 전송할 입력 심볼을, y는 출력 심볼을 나타낸다. *는 켤레 복소수(complex conjugate)를 나타내며, Tx #1, Tx #2는 각각 전송 안테나 1, 2를 나타낸다.
상기 예에 따르면, 시간 t에서 Tx #1은 s0를, Tx #2는 s1을 전송하고, 시간 t+T에서 Tx #1은 -s1 *를, Tx #2는 s0 *을 전송한다. 각 전송 안테나에서는 전송 주기 내에서 s0와 s1의 같은 정보의 데이터를 송신한다. 따라서, 상기 인코딩 방식은 공간 다이버시티 방식의 하나임을 알 수 있다.
상기 다중 입출력 인코더(170)는 입력된 심볼 데이터를 복수의 전송 안테나에 실리도록 인코딩하여 출력한다. 예를 들어, 두 개의 전송 경로를 갖는 경우, 상기 다중 입출력 인코더(170)는 인코딩된 데이터를 제1프레임 형성부(180) 또는 제2프레임 형성부(185)로 출력한다. 상기 전송 경로의 수는 예에 불과하며, 다중 입출력 인코딩 방식에 따라 수개의 전송 경로를 가질 수 있다.
제1프레임 형성부(180)와 제2프레임 형성부(185)는 상기 다중 입출력 인코더(170)에서 출력된 신호를 OFDM(Orthogonal Frequency Division Multiplex) 방식으로 변조할 수 있도록 파일럿(pilot) 신호를 삽입하여 프레임을 형성한다.
도 7은 본 발명에 따른 일 실시예로서, 전송 프레임의 구조를 나타낸 도면이다. 상기 전송 프레임은 파일럿 캐리어(pilot carrier) 정보를 포함하는 파일럿 심볼 구간과 데이터 정보만을 포함하는 데이터 심볼 구간으로 구성된다.
상기 도 7에서 하나의 프레임은 M개의 구간을 포함하며, M-1개의 데이터 심볼 구간과 프리앰블(preamble)로 사용되는 한 개의 파일럿 심볼 구간으로 나뉜다. 그리고 상기와 같은 구조를 갖는 프레임이 반복된다.
각 심볼 구간에는 직교 주파수 다중 분할 (Orthogonal Frequency Division Multiplex : OFDM)방식의 각 서브 캐리어(sub carrier)의 수만큼 캐리어 정보가 포함된다. 파일럿 심볼 구간의 파일럿 캐리어 정보는 PAPR(Peak to Average Power Ratio)을 낮추기 위해 랜덤한 데이터로 구성된다. 그리고 상기 파일럿 캐리어 정보는 주파수 도메인(frequency domain)에서 자기상관값(auto-correlation)이 임펄스(impulse)인 형태를 갖는다.
데이터 심볼 구간에는 파일럿 캐리어 정보가 포함되지 않으며, 따라서 데이터 양(data capacity)을 늘릴 수 있다. DVB(Digital Video Broadcasting)의 경우를 예를 들면, 파일럿 캐리어가 전체 유효 캐리어에서 차지하는 비율이 약 10%정도 되므로, 데이터 양(data capacity)의 증가율은 다음 수학식 1과 같다.
Figure 112008039495349-PAT00001
상기 수학식 1에서 △는 증가율을 나타내며, M은 하나의 프레임에 포함된 구간의 수이다.
상기 도 1의 송신 시스템이 복수 개의 안테나를 사용하여 다중 입출력 인코딩을 수행하는 경우, 수신측에서 각 전송 경로(path)를 구별할 수 있도록 파이럿 심볼의 구조가 결정되어야 한다.
도 8(a)는 본 발명에 따른 일 실시예로서, 파일럿 심볼구간의 구조를 나타낸 도면이다. 상기 도 8(a)의 파일럿 심볼구간의 구조는 도 1과 같이 2개의 전송 경로를 갖도록 다중 입출력 인코딩을 수행하는 경우에 사용될 수 있다.
상기 도 8(a)의 경우, 두 전송 경로를 구별하기 위해 파일럿 캐리어 정보를 인터리빙시켜 짝수(even), 홀수(odd) 파일럿으로 나눈다. 예를 들어, 파일럿 심볼 구간에 짝수의 파일럿 캐리어 정보를 포함하는 프레임 데이터의 경우 0번 안테나를 통해서 전송하며, 파일럿 심볼 구간에 홀수의 파일럿 캐리어 정보를 포함하는 프레임 데이터의 경우 1번 안테나를 통해서 전송한다. 따라서, 수신측에서는 상기 파일럿 심볼 구간의 해당 캐리어 인덱스를 이용하여 각 전송 경로를 구별할 수 있다.
상기 실시예의 경우, 하나의 심볼에서 절반의 서브 캐리어(subcarrier)에 해당하는 채널을 추정할 수 있다. 따라서, 짧은 코히어런스 시간(coherence time)을 갖는 전송 채널에 대해서도 높은 채널 추정(channel estimation) 성능을 얻을 수 있다.
도 8(b)는 본 발명에 따른 일 실시예로서, 파일럿 심볼구간의 다른 구조를 나타낸 도면이다. 상기 도 8(b)의 경우에도 도 1과 같이 2개의 전송 경로를 갖도록 다중 입출력 인코딩을 수행하는 경우에 사용될 수 있다.
상기 도 8(b)의 경우 Hadamard 타입의 파일럿 심볼 구간의 실시예를 나타낸다. 상기 실시 예는 두 전송 경로를 구별하기 위해 심볼 구간 단위로 Hadamard 변환을 수행한다. 따라서 짝수 심볼 구간에는 각 전송 경로를 위한 두 파일럿 캐리어 정보가 합해진 값을 포함하고, 홀수 심볼 구간에는 두 파일럿 캐리어 정보의 차 값을 포함한다.
예를 들어, 짝수 심볼 구간에는 0번 안테나를 통해 전송할 파일럿 캐리어 정보(a)와 1번 안테나를 통해 전송할 파일럿 캐리어 정보(b)가 합해진 값(a+b)을 포 함하며, 홀수 심볼 구간에는 0번 안테나를 통해 전송할 파일럿 캐리어 정보(a)와 1번 안테나를 통해 전송할 파일럿 캐리어 정보(b)의 차 값(a-b)을 포함한다. 수신측에서는 수신된 파일럿 인덱스를 통해 두 파일럿 캐리어 정보의 합/차를 알고 있는 경우, 각 전송 경로를 구별할 수 있다.
상기 실시예의 경우, 모든 서브 캐리어에 해당하는 채널을 추정할 수 있으므로, 각 전송 경로에 대해서 처리할 수 있는 채널의 지연 확산(delay spread)이 심볼 길이만큼 확장될 수 있다.
상기 도 8(b)의 도면은 상기 두 파일럿 캐리어 정보의 구분이 용이하도록 도시된 것으로, 주파수 영역에서의 두 파일럿 캐리어 정보를 모두 도시하였다. 짝수 심볼 구간과 홀수 심볼 구간 도면의 경우, 두 파일럿 캐리어 정보의 임펄스는 같은 주파수 지점에 위치한다. 짝수 심볼 구간 도면의 경우, 구분의 용이를 위해 0번 안테나를 통해 전송할 파일럿 캐리어 정보와 1번 안테나를 통해 전송할 파일럿 캐리어 정보의 위치를 차이가 나도록 도시한 것이고, 상기 파일럿 캐리어 정보는 같은 주파수 지점에 위치한다.
상기 도 8(a)와 8(b)의 실시예는 전송 경로가 2개인 경우의 예이며, 전송 경로가 그 이상인 경우에는 파일럿 캐리어 정보를 홀,짝수가 아닌 전송 경로의 수만큼 구분될 수 있도록 나누거나, 심볼 구간 단위로 Hadamard 변환을 수행할 수 있다.
제1변조부(190)와 제2변조부(192)는 상기 제1프레임 형성부(180)와 제2프레임 형성부(185)에서 출력된 데이터들을 각각 OFDM의 서브 캐리어(sub carrier)들에 실어 전송할 수 있도록 보호 구간(guard interval)을 삽입하여 변조한다.
제1전송부(194)와 제2전송부(196)는 각각 제1변조부(190)와 제2변조부(192)에서 출력된 보호 구간과 데이터 구간을 가진 디지털 형식의 신호를 아날로그 신호로 변환하고, 상기 변환된 아날로그 신호를 송신(transmit)한다.
상기에서 설명한 도 1의 신호 송신 장치는 일 예이며, 송신 시스템에 따라 필요한 구성요소가 더 추가되거나, 또는 필요하지 않은 구성요소는 사용되지 않을 수 있다.
도 9는 본 발명에 따른 일 실시예로서, 신호 수신 장치를 개략적으로 나타낸 블록도이다. 상기 도 9의 실시예는 DVB 수신 장치 등에 포함될 수 있다.
도 9의 본 발명에 따른 실시예는 제1수신부(900), 제2수신부(905), 제1동기부(910), 제2동기부(915), 제1복조부(920), 제2복조부(925), 제1프레임 파싱(parsing)부(930), 제2프레임 파싱부(935), 다중 입출력 디코더(940), 제1디인터리버(deinterleaver)(950), 선형 프리코딩 디코더(960), 심볼디맵퍼(970), 제2디인터리버(980), 인너 디코더(990), 제3디인터리버(992) 및 아웃터 디코더(994)를 포함한다. 상기 도 9의 실시예는 설명의 편의를 위해 2개의 수신 경로를 사용한 것으로, 수신 경로의 수가 정해진 것은 아니다.
제1수신부(900)와 제2수신부(905)는 RF 신호를 각각 수신하여, 주파수 대역을 다운 컨버전(down conversion)한 후 디지털 신호로 변환하여 출력한다. 제1동기부(910)와 제2동기부(915)는 각각 제1수신부(900)와 제2수신부(905)에서 출력된 수신 신호의 주파수 영역과 시간 영역의 동기를 획득하여 출력한다. 상기 제1동기 부(910)와 제2동기부(915)는 주파수 영역 신호의 동기 획득을 위해 각각 제1복조부(920)와 제2복조부(925)가 출력하는 데이터의 주파수 영역의 오프셋(offset) 결과를 이용할 수 있다.
제1복조부(920)는 제1동기부(910)에서 출력된 수신 데이터를 복조한다. 이를 위해 제1복조부(920)는 수신 데이터를 주파수 영역으로 변환시키고, 서브 캐리어에 분산된 데이터 값을 각각의 서브 캐리어에 할당되었던 값으로 디코딩한다. 제2복조부(925)는 제2동기부(915)에서 출력된 수신 데이터를 복조한다.
제1프레임 파싱부(930)와 제2프레임 파싱부(935)는 각각 제1복조부(920)와 제2복조부(925)에서 복조된 신호의 프레임 구조에 따라 수신 경로를 구별하여, 파일럿 심볼을 제외한 데이터 심볼 구간의 심볼 데이터를 출력할 수 있다.
다중 입출력 디코더(940)는 상기 제1프레임 파싱부(930)와 제2프레임 파싱부(935)에서 각각 출력한 데이터를 수신하여 디코딩한 후 하나의 데이터 열을 출력한다. 상기 다중 입출력 디코더(940)는 상기 도 1의 다중 입출력 인코더(170)에서 복수의 전송 안테나에 실리도록 인코딩한 방식에 대응되는 방식에 따라 디코딩하여 하나의 데이터 열을 출력한다.
도 10은 본 발명에 따른 일 실시예로서, 다중 입출력 디코딩 방식의 일 예를 나타낸 도면이다. 상기 도 10은 송신측에서 STBC 방식으로 다중 입출력 인코딩하여 데이터를 전송한 경우에, 수신측에서의 대응되는 디코딩 예를 나타낸 것으로서 송신측에서 2개의 송신 안테나를 사용한 경우이다. 이는 하나의 예이며 다른 다중 입출력 방식의 적용이 배제되는 것은 아니다.
상기 수식의 r(k), h(k), s(k), n(k)는 각각 수신측에 수신된 심볼, 채널 응답, 송신측에서 전송한 심볼 값, 채널 잡음(noise)을 나타낸다. 그리고 아래 첨자의 s, i, 0, 1은 각각 s번째 전송 심볼, i번째 수신 안테나, 0번 송신 안테나, 1번 송신 안테나를 나타낸다. '*'는 켤레 복소수(complex conjugate)를 나타낸다. 예를 들어, hs ,1,i(k)는 1번 송신 안테나에서 s번째로 전송된 심볼이 i번째 수신 안테나에 수신된 경우, 상기 전송된 심볼이 겪은 채널의 응답을 나타낸다. rs +1,i(k)는 i번째 수신 안테나에 수신된 s+1번째 수신 심볼을 나타낸다.
상기 도 10의 수식에 따르면, i번째 수신 안테나에 수신된 s번째 수신 심볼인 rs ,i(k)는 0번째 송신 안테나에서 i번째 수신 안테나에 채널을 거쳐 송신된 s번째 심볼 값, 1번째 송신 안테나에서 i번째 수신 안테나에 채널을 거쳐 송신된 s번째 심볼 값, 그리고 상기 각 채널의 채널 잡음의 합(ns(k))을 더한 값이 된다.
그리고 i번째 수신 안테나에 수신된 s+1번째 수신 심볼인 rs +1,i(k)는 0번째 송신 안테나에서 i번째 수신 안테나에 채널을 거쳐 송신된 s+1번째 심볼 값, 1번째 송신 안테나에서 i번째 수신 안테나에 채널을 거쳐 송신된 s+1번째 심볼 값, 그리고 상기 각 채널의 채널 잡음의 합(ns(k))을 더한 값이 된다.
도 11은 본 발명에 따른 일 실시예로서, 도 10의 구체적인 예를 나타낸 도면이다. 상기 도 11은 송신측에서 STBC 방식으로 다중 입출력 인코딩하여 데이터를 전송한 경우의 디코딩 예로, 송신측에서 두 개의 전송 안테나를 이용하여 전송하 고, 수신측의 하나의 안테나를 통해 수신한 경우의 디코딩 수식이다. 송신측에서 두 개의 전송 안테나를 이용하는 경우, 수신측의 하나의 안테나에 대한 전송 채널은 2개가 될 수 있다.
상기 수식의 h0, s0는 각각 송신측 0번 안테나로부터 수신안테나까지의 전송 채널 응답, 송신측 0번 안테나에서 전송하는 심볼을 나타내며, h1, s1은 각각 송신측 1번 안테나로부터 수신 안테나까지의 전송 채널 응답, 송신측 1번 안테나에서 전송하는 심볼을 나타낸다. '*'는 켤레 복소수(complex conjugate)를 나타내며, 아래 식의 s0'와 s1'는 복원된 심볼을 나타낸다.
그리고, r0와 r1은 각각 t시간에 수신 안테나에 수신된 심볼, 전송주기(T)가 지난 t+T시간에 수신 안테나에 수신된 심볼을 나타내며, n0와 n1은 상기 각 수신시간에서 각 전송경로의 채널 잡음이 더해진 값을 나타낸다.
상기 도 11의 수식과 같이 수신 안테나에 수신된 신호는 각 송신 안테나에서 전송한 신호가 각 전송 채널을 겪은 값을 더한 값으로 표현될 수 있다. 그리고 복원된 심볼은 상기 수신된 값과 각 채널 응답값을 이용하여 산출한다.
제1디인터리버(950)는 상기 다중 입출력 디코더(940)에서 출력된 데이터 열에 대해 디인터리빙(de-interleaving)을 수행하여 데이터를 인터리빙되기 전의 순서로 복원시킨다. 상기 제1디인터리버(950)는 상기 도 1의 제3인터리버(160)에서 인터리빙한 방식에 대응되는 방식에 따라 디인터리빙하여 데이터 열의 순서를 복원 한다.
선형 프리코딩 디코더(1360)는 신호 송신 장치에서 데이터를 분산한 과정의 역과정을 수행하여 데이터를 복원한다. 상기 선형 프리코딩 디코더(1360)는 상기 도 1의 선형 프리코딩부(150)의 인코딩 방식에 대응되는 방식으로 디코딩을 수행한다.
상기 선형 프리코딩 디코더(1360)는 입력된 데이터를 병렬(parallel) 데이터로 변환한 후 디코딩 매트릭싱(matrixing)을 통해 분산되어진 데이터들로부터 본래의 데이터를 복원한다. 상기 디코딩을 수행하는 디코딩 매트릭스는 신호 송신 장치의 인코딩 매트릭스의 역 매트릭스(inverse matrix)를 사용할 수 있다. 또는, 수신된 심볼 데이터를 상기 전송 방식에 대응되도록 ML(Maximum Likelyhood) 디코딩하여 상기 병렬 데이터에 분산되어 있는 본래의 데이터를 복원할 수 있다. 즉, 송신 측에서의 인코딩 룰(encoding rule)을 고려하여, 수신된 심볼 데이터를 ML 디코딩할 수 있다. 상기 복원된 데이터는 다시 직렬(serial) 데이터로 변환되어 출력된다.
상기 선형 프리코딩 디코더(1360)는 송신 측에서의 선형 프리코딩부(150)의 사용 여부에 따라, 수신 측에서 사용되거나 사용되지 않을 수 있다.
심볼디맵퍼(970)는 상기 선형 프리코딩 디코더(960)에서 디코딩된 심볼 데이터를 비트열로 복원할 수 있다. 제2디인터리버(980)는 상기 심볼디맵퍼(970)에서 출력된 데이터 열에 대해 디인터리빙(de-interleaving)을 수행하여 데이터를 인터리빙되기 전의 순서로 복원시킨다. 상기 제2디인터리버(980)는 상기 도 1의 제2인 터리버(130)에서 인터리빙한 방식에 대응되는 방식에 따라 디인터리빙하여 데이터 열의 순서를 복원한다.
인너 디코더(990)와 아웃터 디코더(994)는 상기 순서가 복원된 데이터를 각각 순방향 오류정정 복호화하여 수신 데이터에 발생한 오류를 검출하고, 상기 오류를 수정할 수 있다. 제3디인터리버(992)는 상기 인너 디코더(990)에서 디코딩되어 출력된 데이터를 디인터리빙하여 데이터의 순서를 복원한다. 상기 제3디인터리버(992)는 상기 도 1의 제1인터리버(110)에서 인터리빙한 방식에 대응되는 방식에 따라 디인터리빙을 수행한다. 마찬가지로 상기 제3디인터리버(992)는 상기 제1인터리버(110)의 사용 여부에 따라 수신 측에서 사용되거나 사용되지 않을 수 있다.
도 12는 본 발명에 따른 일 실시예로서, 디인터리버와 순방향 오류정정 디코더를 개략적으로 나타낸 블록도이다. 상기 인너 디코더(990), 제3디인터리버(992), 및 아웃터 디코더(994)는 도 1의 인너 인코더(120), 제1인터리버(110), 및 아웃터 인코더(100)에 각각 대응되며, 인너 디코더(inner decoder)와 아웃터 디코더(outer decoder)로서 LDPC 디코더(990)와 BCH 디코더(994)를 포함한다.
LDPC 디코더(990)는 채널에서 발생한 전송 에러를 검출하여 오류를 정정하고, 제3디인터리버(992)는 입력된 데이터를 디인터리빙하여 출력한다. BCH 디코더(994)는 상기 LDPC 디코더(990)에서 디코딩된 데이터의 잔류 오류를 정정하여 에러 플로어(error floor)를 제거한다.
도 13은 본 발명에 따른 일 실시예로서, 신호 송신 장치의 다른 예를 개략적으로 나타낸 블록도이다. 도 14는 본 발명에 따른 일 실시예로서, 신호 수신 장치 의 다른 예를 개략적으로 나타낸 블록도이다.
상기 도 13과 도 14는 다중 입출력 방식이 아닌 단일 입력 단일 출력(Single Input Single Output : SISO) 방식의 시스템에 적용된 예이다.
상기 도 13의 신호 송신 장치는 아웃터 인코더(1300), 제1인터리버(1310), 인너 인코더(1320), 제2인터리버(1330), 심볼맵퍼(symbol mapper)(1340), 선형 프리코딩부(1350), 제3인터리버(1360), 프레임 형성부(frame builder)(1370), 변조부(1380) 및 전송부(1390)를 포함한다.
그리고 상기 도 14의 신호 수신 장치는 수신부(1400), 동기부(1410), 복조부(1420), 프레임 파싱(parsing)부(1430), 제1디인터리버(1440), 선형 프리코딩 디코더(1450), 심볼디맵퍼(1460), 제2디인터리버(1470), 인너 디코더(1480), 제3디인터리버(1490) 및 아웃터 디코더(1495)를 포함한다.
상기 신호 송신 장치와 신호 수신 장치는 각각 도 1과 도 9에서 설명한 바와 같은 처리과정을 거친다. 다만, 도 13과 도 14의 송수신 장치는 다중 입출력 방식이 아닌 단일 입력 단일 출력 방식이 적용되므로, 다중 입출력 인코딩 과정과 다중 입출력 디코딩 과정은 사용되지 아니한다.
즉, 채널의 주파수 선택적 페이딩에 강인하도록 제3인터리버(1370)에서 인터리빙을 거친 심볼 데이터는 프레임 형성부(1370)에 입력되며, 상기 프레임 형성부(1370)는 상기 입력된 심볼 데이터를 이용하여 프레임 데이터를 형성하여 출력한다. 마찬가지로, 상기 제1인터리빙 과정이나 선형 프리코딩 과정 등은 구현 예에 따라 사용되지 않을 수도 있다. 그리고 상기 단일 입력 단일 출력 방식의 경우에 는, 상기 도 8(a), 도 8(b)와 같은 다중 입출력에 따른 전송 경로의 구분이 필요하지 아니하다.
신호 수신 장치의 경우, 프레임 파싱부(1430)에서 파싱(parsing)된 심볼 데이터를 제1디인터리버(1440)에 출력하여 송신 장치에서 채널의 주파수 선택적 페이딩에 강인하도록 처리한 과정의 역과정을 수행하도록 한다.
상기 도 1 또는 도 13의 신호 송신 장치에서, 심볼 맵퍼(140 또는 1340)는 입력된 신호를 옵티멀 성상(optimal constellation) 방식에 따라 심볼 맵핑하여 출력할 수 있다.
도 15는 본 발명에 따른 일 실시예로서, 옵티멀 성상(optimal constellation) 포인트의 위치를 개략적으로 나타낸 도면이다. 옵티멀 성상 맵핑을 위해 상기 포인트가 사용될 수 있다. 상기 성상 포인트의 숫자는 파워를 나타낸다.
상기 옵티멀 성상 포인트들의 x축 값은 홀수(1, 3, 5, …) 또는 짝수(2, 4, 6, …)가 될 수 있으며, y축 값은
Figure 112008039495349-PAT00002
의 정수배가 될 수 있다.
예를 들어, x축 위에 위치한 포인트의 경우 1, 3, 5, …의 홀수 값을 가지며, 파워는 각각 1, 9, 25, … 이다. y축 위에 위치한 포인트의 경우
Figure 112008039495349-PAT00003
,
Figure 112008039495349-PAT00004
,
Figure 112008039495349-PAT00005
의 값을 가지며, 파워는 각각 3, 27, 75, … 이다. 파워가 13인 포인트의 경우, x축 값은 1이고, y축 값은
Figure 112008039495349-PAT00006
이다. 파워가 7인 포인트의 경 우, x축 값은 2이고, y축 값은
Figure 112008039495349-PAT00007
이다.
상기와 같이 포인트를 원형에 가깝게 위치시키고, 가능한 포인트의 위치를 DC위치에서 멀리함으로써, 전송 파워를 효율적으로 사용할 수 있다.
상기 도 15와 같은 포인트들의 위치 이외에, 상기 포인트들을 x축, y축, 또는 원점에 대하여 대칭 시켜 얻어진 위치를 사용할 수도 있다. 또는, 상기 포인트들의 위치를 원점을 축으로 임의의 각도로 회전시켜 얻어진 위치를 사용할 수도 있다. 이는 구현 예에 따라 달라질 수 있다.
도 16은 본 발명에 따른 일 실시예로서, 옵티멀 성상의 포인트를 결정하는 순서를 나타낸 순서도이다. 상기 도 15와 같은 성상 포인트 가운데 필요한 수의 옵티멀 성상 포인트를 얻는다.
먼저, 상기 도 15와 같은 성상 포인트 가운데 가장 작은 파워를 가지는 성상 포인트를 선택한다(S1600). 그리고 상기 선택된 성상 포인트의 수와 필요한 성상 포인트의 수를 비교한다(S1610). 만약, 상기 선택된 성상 포인트의 수가 더 적으면, 다시 S1600 단계를 수행하여 선택되지 않은 포인트 가운데 가장 작은 파워를 가지는 성상 포인트를 선택한다. 만약 상기 선택된 성상 포인트의 수가 더 크면, 넘은 포인트의 수만큼 파워가 큰 순서대로 성상 포인트를 제거한다(S1620). 상기와 같은 과정을 통해 원하는 수의 성상 포인트를 얻을 수 있으며, 상기 얻어진 성상 포인트를 이용하여 입력된 데이터를 심볼 데이터로 맵핑할 수 있다.
도 17 내지 도 20은 본 발명에 따른 일 실시예로서, 상기와 같은 방식에 따 라 선택된 포인트를 갖는 옵티멀 성상을 개략적으로 나타낸 도면이다. 즉, 도 17 내지 도 20은 각각 16포인트, 64포인트, 256포인트, 256포인트를 갖는 옵티멀 성상을 개략적으로 나타낸 도면이다. 다만, 도 19의 경우에는 상기 도 15에서 설명한 성상 포인트 위치와 다른 위치를 가지는 다른 실시예의 경우로서, DC위치에 가까운 성상 포인트를 가지는 경우이다.
상기에서 설명한 바와 같이, 상기 도 17 내지 도 20의 포인트들의 위치 이외에, 상기 포인트들을 x축, y축, 또는 원점에 대하여 대칭 시켜 얻어진 위치를 사용할 수도 있다. 또는, 상기 포인트들의 위치를 원점을 축으로 임의의 각도로 회전시켜 얻어진 위치를 사용할 수도 있다. 이는 구현 예에 따라 달라질 수 있다.
상기 심볼맵퍼(140 또는 1340)는 상기와 같이 정해진 포인트 수를 갖는 옵티멀 성상 맵핑 방식에 따라, 입력된 데이터를 심볼 맵핑하여 출력한다.
상기와 같은 옵티멀 성상 방식에 따라 심볼 맵핑하여 전송하는 경우, 상기 도 9 또는 도 14의 신호 수신 장치에서, 심볼 디맵퍼(970 또는 1460)는 입력된 신호를 옵티멀 성상(optimal constellation) 방식에 따라 심볼을 디맵핑하여 출력한다. 이하 설명의 편의를 위해, 상기 도 1 또는 도 13의 심볼맵퍼(140 또는 1340)에서 64포인트를 갖는 옵티멀 성상 맵핑 방식에 따라 심볼 데이터를 맵핑하였다고 가정한다. 상기 포인트의 수는 설명의 편의를 위해 정한 하나의 실시 예에 불과하다.
도 21은 64포인트를 갖는 옵티멀 성상의 결정 경계(decision boundary)를 개략적으로 나타낸 블록도이다. 심볼디맵퍼(970 또는 1460)는 상기 도 21과 같은 결정 경계를 이용하여, 수신된 심볼 데이터를 디맵핑한다. 옵티멀 성상 맵핑 방식의 경우, 전송 파워를 효율적으로 사용하기 위해 벌집 구조의 성상을 가지며, 심볼디맵퍼(970 또는 1460)에서는 상기 도 21과 같이 심볼마다 육각형의 결정 경계를 갖는다. 다만, 가장 가장자리에 위치한 포인트에 해당하는 심볼은 육각형이 아닌 한 쪽면이 터진 형태의 결정 경계를 갖는다.
입력된 심볼 데이터가 상기 도 21과 같은 결정 경계 가운데 특정 육각형 내에 위치한 것으로 인식되면, 심볼디맵퍼(970 또는 1460)는 상기 입력된 심볼 데이터를 상기 특정 육각형에 해당하는 포인트의 심볼로 디맵핑한다.
도 22a는 본 발명에 따른 일 실시예로서, 수신된 옵티멀 성상 심볼을 디맵핑하는 심볼 디맵퍼를 개략적으로 나타낸 도면이고, 도 22b는 본 발명에 따른 일 실시예로서, 수신된 옵티멀 성상 심볼을 디맵핑하는 다른 심볼 디맵퍼를 개략적으로 나타낸 도면이다.
심볼디맵퍼(970 또는 1460)는 상기 도 21과 같은 옵티멀 성상의 결정 경계 전체를 한번에 이용하여 심볼 디맵핑을 할 수도 있고, 상기 도 22a, 22b의 심볼디맵퍼와 같이 직사각형 형태의 결정 경계를 사용하여 심볼 디맵핑을 할 수도 있다.
상기 도 22a의 심볼디맵퍼는 제1결정부(2200), 제2결정부(2202), 제1회전부(2204), 제3결정부(2206), 제4결정부(2208), 제2회전부(2210), 제5결정부(2212), 제6결정부(2214), 및 비트 변환부(2216)를 포함한다.
상기 심볼디맵퍼(970 또는 1460)에 심볼 데이터가 입력되면, 제1결정부(2200)는 육각형의 결정 경계 영역마다 마주보는 두 면을 이용한 직사각형 형태의 결정 경계 영역을 이용하여, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 위치하는지 결정한다. 제2결정부(2202)는 입력된 심볼 데이터가 성상 가장자리(constellation edge) 영역, 즉, 도 21과 같은 전체 결정 경계에서 도형을 이루지 않는 가장자리 영역에 위치하는 지에 대하여 결정을 내린다. 상기 제2결정부(2202)는 상기 가장자리 영역 가운데 실선으로 구분되는 결정 경계 영역에 위치하는지 결정한다. 상기 제1결정부(2200)와 제2결정부(2202)는 회전하지 않은 결정 경계를 이용하여, 입력된 심볼 데이터의 위치를 결정하는 결정부이다.
제1회전부(2204)는 상기 제1결정부(2200)와 제2결정부(2202)에서 사용된 결정 경계 전체를 60도 회전시키는 역할을 한다. 상기 제1회전부(2204)에서 출력된 데이터는 제3결정부(2206)에 입력된다. 상기 제3결정부(2206)는 상기 60도 회전된 전체 결정 경계 영역 가운데, 육각형의 결정 경계 영역마다 마주보는 두 면을 이용한 직사각형 형태의 결정 경계 영역을 이용하여, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 위치하는지 결정한다. 제4결정부(2208)는 입력된 심볼 데이터가 성상 가장자리 영역에 위치하는지에 대하여 결정을 내린다. 상기 제4결정부(2208)는 상기 가장자리 영역 가운데 1점 쇄선으로 구분되는 결정 경계 영역에 위치하는지 결정한다. 상기 제3결정부(2206)와 제4결정부(2208)는 1회 회전, 즉 60도 회전한 결정 경계를 이용하여, 입력된 심볼 데이터의 위치를 결정하는 결정부이다.
제2회전부(2210)는 상기 제3결정부(2206)와 제4결정부(2208)에서 사용된 결정 경계 전체를 다시 60도 회전시키는 역할을 한다. 상기 제2회전부(2210)에서 출력된 데이터는 제5결정부(2212)에 입력된다. 제5결정부(2212)는 상기 다시 60도가 회전된 전체 결정 경계 영역 가운데 육각형의 결정 경계 영역마다 마주보는 두 면을 이용한 직사각형 형태의 결정 경계를 이용하여, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계에 위치하는지 결정한다. 제6결정부(2214)는 입력된 심볼 데이터가 성상 가장자리 영역에 위치하는지에 대하여 결정을 내린다. 상기 제6결정부(2214)는 상기 가장자리 영역 가운데 점선으로 구분되는 결정 경계 영역에 위치하는지 결정한다. 상기 제5결정부(2212)와 제6결정부(2214)는 2회 회전, 즉 본래 결정 경계와 비교하여 120도 회전한 결정 경계를 이용하여, 입력된 심볼 데이터의 위치를 결정하는 결정부이다.
상기 제2결정부(2202), 제4결정부(2208), 제6결정부(2214)에서 성상 가장자리 영역에 대하여 결정하는 경우, x축, y축에 평행한 위치에 대한 결정은 새츄레이션(saturation) 기법을 사용하고, 사선 형태의 위치에 대한 결정은 상기 사선에 해당하는 직선 방정식을 이용하여 결정한다.
비트 변환부(2216)는 상기 각 결정부에서 결정된 정보 즉, 입력된 심볼 데이터를 대응되는 포인트의 심볼로 결정한 값을 이용하여, 상기 결정된 심볼 값에 해당하는 비트 데이터로 변환한다.
상기와 같이 2회의 회전과 6번의 결정 과정을 모두 수행할 수도 있고, 상기 6번의 결정 가운데 특정 결정에 의하여, 수신된 심볼 데이터에 대응되는 포인트의 심볼이 결정되면, 더 이상의 회전이나 결정은 하지 않고 바로 비트 변환부(2216)에 상기 결정 정보를 출력하여 비트 데이터로 변환할 수도 있다. 이는 구현 예에 따라 달라질 수 있다. 또한, 상기 각 회전부에서는 결정 경계를 각각 60도씩 회전시켰으 나, 반대로 각각 -60도씩 회전시킬 수도 있다.
도 22b는 본 발명에 따른 일 실시예로서, 수신된 옵티멀 성상 심볼을 디맵핑하는 다른 심볼 디맵퍼를 개략적으로 나타낸 도면이다. 상기 도 22b의 심볼 디맵퍼는 피드백(feed-back)을 이용한 반복(recursive) 디코딩 방식의 실시예이다.
상기 도 22b의 심볼 디맵퍼는 버퍼(2220), 선택부(2222), 제1결정부(2224), 제2결정부(2226), 회전부(2228), 및 비트 변환부(2230)를 포함한다.
버퍼(2220)는 입력된 심볼 데이터를 임시 저장하였다 출력한다. 선택부(2222)는 상기 버퍼(2220)에서 출력된 심볼 데이터와 회전부(2228)에서 출력된 심볼 데이터를 입력받아, 하나의 심볼 데이터를 출력한다. 상기 선택부(2222)는 반복 디코딩을 수행하는 경우 상기 회전부(2228)에서 피드백된 심볼 데이터를 출력하며, 새로운 심볼 데이터에 대하여 결정 과정을 수행하는 경우 상기 버퍼(2220)로부터 입력된 심볼 데이터를 출력한다.
제1결정부(2224)는 육각형의 결정 경계 영역마다 마주보는 두 면을 이용한 직사각형 형태의 결정 경계 영역을 이용하여, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 위치하는지 결정한다. 그리고 제2결정부(2226)는 입력된 심볼 데이터가 성상 가장자리(constellation edge) 영역, 즉, 도 21과 같은 전체 결정 경계에서 도형을 이루지 않는 가장자리 영역에 위치하는 지에 대하여 결정을 내린다. 상기 제2결정부(2226)는 회전된 횟수에 따라, 각각 실선(0회 회전), 1점 쇄선(1회 회전), 점선(2회 회전)으로 구분되는 결정 경계 영역에 위치하는지 결정한다. 회전부(2228)는 상기 제1결정부(2224)와 제2결정부(2226)에서 사용된 결정 경계 전체를 60도 회전시키는 역할을 한다. 또는, 구현 예에 따라 -60도씩 회전시키도록 할 수도 있다.
비트 변환부(2230)는 상기 각 결정부에서 결정된 정보 즉, 입력된 심볼 데이터를 대응되는 포인트의 심볼로 결정한 값을 이용하여, 상기 결정된 심볼 값에 해당하는 비트 데이터로 변환한다.
상기 22b의 심볼 디맵퍼는 2회의 회전과 6번의 결정 과정을 모두 수행할 수도 있고, 반복 디코딩 과정 중에 상기 제1결정부(2224)와 제2결정부(2226)에서, 입력된 심볼 데이터에 대응되는 포인트의 심볼을 결정하면 바로 비트 변환부(2230)에 상기 결정 정보를 출력하여 비트 데이터로 변환할 수도 있다. 이는 구현 예에 따라 달라질 수 있다.
도 23은 본 발명에 따른 일 실시예로서, 수신된 옵티멀 성상 심볼을 디맵핑하는 과정을 개략적으로 나타낸 도면이고, 도 24는 본 발명에 따른 일 실시예로서, 가장자리(edge) 영역의 수신된 옵티멀 성상 심볼을 디맵핑하는 과정을 개략적으로 나타낸 도면이다.
상기 도 23은 전체 결정 경계 가운데 4개의 육각형 형태의 결정 경계 영역을 나타낸 도면이다. 상기 도면은 상기 도 22a 또는 도 22b의 결정부 가운데, 육각형의 결정 경계 영역에서 마주보는 두 면을 이용한 직사각형 형태의 결정 경계 영역을 이용하여, 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 위치하는지 결정하는 결정부의 결정 과정을 나타낸다.
우선, 회전하지 않은 첫 번째 결정 경계 형태에서, 육각형의 결정 경계 영역 마다 좌우의 마주보는 두 면을 이용한 직사각형 형태의 결정 경계 영역을 이용하여, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 위치하는지 결정한다. 상기 결정이 끝나면 상기 결정 경계 전체를 60도 회전시켜, 다시 육각형의 결정 경계 영역마다 좌우의 마주보는 두 면을 이용한 직사각형 형태의 결정 경계 영역을 이용하여, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 포함되는지 결정한다. 그리고 결정 경계 전체를 다시 60도 회전시켜, 육각형의 결정 경계 영역마다 좌우의 마주보는 두 면을 이용한 직사각형 형태의 결정 경계를 이용하여, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 포함되는지 결정한다. 상기 도 23에서 두 번째 결정 경계 형태와 세 번째 결정 경계 형태는 상기 회전을 거치면서 결정과정을 거치는 영역을 중첩적으로 표현하였다.
상기와 같이 2회 회전을 통해, 상기 직사각형 형태의 결정 경계 영역은 육각형 내부의 모든 영역을 커버할 수 있다. 따라서, 상기 육각형의 결정 경계 영역 각각에 대해, 상기 육각형의 결정 경계 영역을 갖는 포인트에 대응되는 심볼로 디맵핑할 수 있다.
구현 예에 따라, 입력된 심볼 데이터가 상기 직사각형 형태의 결정 경계 영역에 위치한 것으로 인식되면, 남은 회전과 결정을 수행하지 않고 결정 과정을 마무리할 수도 있다. 그리고, 상기 설명에서는 육각형의 좌우 마주보는 두 면을 이용한 직사각형 형태의 결정 경계 영역을 이용하였으나, 좌우 면 이외, 다른 마주보는 두 면을 이용한 영역, 예를 들어, 비스듬히 기울어진 직사각형 형태의 결정 경계 영역을 이용할 수도 있다.
상기 도 24는 64포인트 옵티멀 성상 맵핑 방식의 전체 결정 경계를 나타낸 도면이다. 상기 도 24는 상기 도 22a, 22b의 결정부 가운데 입력된 심볼 데이터가 성상 가장자리(constellation edge) 영역, 즉, 도형을 이루지 않는 가장자리 영역에 위치하는 지에 대하여 결정을 내리는 결정부의 결정 과정을 나타낸다.
우선, 회전하지 않은 첫 번째 결정 경계 형태에서, 입력된 심볼 데이터가 성상 경계 영역 가운데, 실선으로 구분되는 영역에 위치하는지 결정한다. 상기 결정이 끝나면 상기 결정 경계 전체를 60도 회전시켜, 성상 경계 영역 가운데, 1점 쇄선으로 구분되는 영역에 위치하는지 결정한다. 그리고 결정 경계 전체를 다시 60도 회전시켜, 점선으로 구분되는 영역에 위치하는지 결정한다.
구현 예에 따라, 상기 실선으로 구분되는 영역, 1점 쇄선으로 구분되는 영역, 점선으로 구분되는 영역의 순서가 바뀔 수도 있다. 예를 들어, 도 24의 첫 번째 결정 경계 형태에서 점선으로 구분되는 영역의 결정 후에, 회전에 따라 각각 실선(1회 회전), 1점 쇄선(2회 회전)으로 구분되는 영역의 결정을 할 수도 있다.
마찬가지로 상기 도 23과 24의 예에서는 60도씩 회전시켰으나, 구현 예에 따라 반대로 -60도씩 회전시킬 수도 있다.
도 25는 본 발명에 따른 일 실시예로서, 다른 신호 송신 장치를 개략적으로 나타낸 블록도이다. 상기 도 25의 신호 송신 장치는 도 1과 같은 신호 송신 장치에 다중 맵핑 방식을 사용하는 경우의 예이다.
도 25의 실시예는 아웃터 인코더(Outer encoder)(2500), 인너 인코더(Inner encoder)(2510), 제1인터리버(interleaver)(2520), 다중 맵퍼(mapper)(2530), 선형 프리코딩부(2540), 제2인터리버(2550), 프레임 형성부(frame builder)(2560), 변조부(modulator)(2570) 및 전송부(2580)를 포함한다. 그리고, 구현 예에 따라 상기 아웃터 인코더(2500)와 인너 인코더(2510) 사이에 아웃터 인터리버가 추가될 수도 있고, 제2인터리버(2550)와 프레임형성부(2560) 사이에 다중 입출력 인코더가 추가될 수도 있다.
상기 아웃터 인코더(2500)와 인너 인코더(2510)는 각각 입력된 신호를 부호화하여 출력함으로써, 전송되는 데이터에 발생한 오류를 수신기에서 검출하고, 상기 오류를 수정할 수 있도록 한다. 즉, 상기 아웃터 인코더(2500)와 인너 인코더(2510)는 순방향 오류정정 인코더(Forward Error Correcting : FEC)로 볼 수 있다. 상기 각 인코더의 종류는, 해당하는 신호 송신 시스템에서 사용하는 코딩 방식에 따라 다를 수 있다.
제1인터리버(2520)는 상기 인너 인코더(2510)에서 출력된 신호가 전송될 경우 겪을 수 있는 버스트 에러(burst error)에 강인하도록 데이터 열을 랜덤한 위치로 분산시키는 역할을 한다. 예를 들어, 상기 제1인터리버(2520)에는 블록(block) 인터리빙 방식이나 컨벌루션(convolution) 인터리빙 방식 등이 사용될 수 있다. 상기 제1인터리버(2520)의 종류는 해당하는 신호 송신 시스템에서 사용하는 방식에 따라 다를 수 있다.
다중 맵퍼(2530)는 상기 제1인터리버(2520)에서 인터리빙된 데이터를 전송 방식에 따른 심볼(symbol)로 맵핑한다. 상기 다중 맵퍼(2530)는 복수의 맵핑 방식을 혼합하여 사용함으로써, 입력된 데이터를 심볼 데이터로 맵핑한다. 상기 맵핑 방식으로 QAM(Quadrature Amplitude Modulation), QPSK(Quadrature Phase Shift Keying), APSK(Amplitude Phase Shift Keying), PAM(Pulse Amplitude Modulation), 옵티멀 성상(optimal constellation) 등이 사용될 수 있다.
상기와 같은 다중 맵핑방식을 사용하여, 작은 성상(constellation) 사이즈(size)에 맵핑하는 방식으로부터는 SNR(Signal to Noise Ratio) 이득을 얻을 수 있고, 큰 성상 사이즈에 맵핑하는 방식으로부터는 전송률 이득(capacity gain)을 얻을 수 있다. 따라서, 상기 맵핑방식의 혼합 비율을 조절하여 SNR과 전송률 사이의 이득을 조정할 수 있고, 전송 효율을 높일 수 있다.
도 26은 본 발명에 따른 일 실시예로서, 다중 맵퍼를 개략적으로 나타낸 블록도이다. 상기 다중 맵퍼(2530)는 비트 스트림 분배부(2531), 제1맵퍼(2532), 제2맵퍼(2533), …, 제N맵퍼(2534), 및 심볼 인터리버(2535)를 포함한다.
상기 비트 스트림 분배부(2531)는 입력된 비트 데이터를 여러 개의 맵퍼에 분배한다. 상기 비트 스트림 분배부(2531)는 상기 각 맵퍼의 맵핑 방식에 따라 심볼에 맵핑하기 위해 필요한 수의 비트 데이터를 분배한다.
도 27은 본 발명에 따른 일 실시예로서, 비트 스트림 분배 방식을 나타낸 도면이다. 즉, 상기 비트 스트림 분배 방식은 상기 비트 스트림 분배부(2531)에서 비트 스트림을 분배하는 방식의 일 예를 나타낸다.
상기 도 27의 비트 스트림 분배 방식은, 입력되는 비트 데이터를 매트릭스(Matrix) 형태의 저장 공간(memory space)에 일정 패턴으로 저장하고, 상기 저장 패턴과 다른 패턴으로 데이터를 읽어 출력한다. 상기와 같은 경우, 일종의 가상 인 터리버(virtual interleaver)의 효과를 얻을 수 있다.
설명의 편의를 위해, 입력된 비트 데이터를 분배할 맵퍼의 개수가 2개인 경우를 가정한다. 예를 들어, 상기 비트 스트림 분배부(2531)에 입력된 한 블럭의 길이를 M×N 비트(bit)라고 할 때, 상기 블록을 M등분으로 나누어 저장공간에 1열 1행 위치에서부터 채운다. 1열의 1행에서부터 시작하여 1열의 M행까지 데이터를 저장하며, 상기 1열이 다 채워지면 그 다음 열(2열)의 1행에서부터 시작하여 M행까지 데이터를 저장한다. 상기와 같은 순서로 N열의 M행까지 데이터를 저장할 수 있다. 이때, 상기 저장공간의 MSB(Most Significant Bit) 위치는 좌측 최상단이며, LSB(Least Significant Bit) 위치는 우측 최하단이다.
상기 2개의 맵퍼에서, 첫 번째와 두 번째 맵퍼의 심볼에 대한 비트 비율이 M-R : M 이라고 할 경우, 상기 저장공간에 저장된 데이터를 각각 M-R개의 행과 R개의 행으로 나누어 분배한다. 상기 나누어진 비트 데이터는 행 방항으로 출력된다. 즉, 1행 1열의 데이터에서부터 시작하여 1행 N열까지 해당 행의 데이터를 읽어서 출력하고, 해당 행의 데이터를 모두 읽으면, 다음 아래 행(2행)의 1열부터 시작하여 우측 방향으로 해당 행의 데이터를 읽어서 출력한다. 상기와 같은 순서로 M-R행까지 데이터를 읽어서 첫 번째 맵퍼에 출력한다. 그리고 나머지 R개의 행에 대해서도 행 방향으로 데이터를 읽어서 두 번째 맵퍼에 출력한다.
상기 실시 예에서 블록의 크기, 저장 패턴, 읽기 패턴 등은 하나의 실시 예이며 이는 구현 예에 따라 달라질 수 있다. 예를 들어, 입력된 비트 데이터를 입력된 순서대로 각 맵퍼에 분배하는 것도 가능하다.
상기 비트 스트림 분배부(2531)에서 분배된 비트 데이터는 각 맵퍼(제1맵퍼(2532) 내지 제N맵퍼(2534))에 출력된다. 상기 제1맵퍼(2532) 내지 제N맵퍼(2534)는 입력된 비트 데이터를 심볼 데이터로 맵핑하는 맵핑부로 볼 수 있다. 상기 각 맵퍼는 해당 맵핑 방식에 따라서, 입력된 비트 데이터를 심볼 데이터로 맵핑한다. 상기 맵핑 방식으로 QAM, QPSK, APSK, PAM, 옵티멀 성상(optimal constellation) 등이 사용될 수 있다.
상기 각 맵퍼(제1맵퍼(2532) 내지 제N맵퍼(2534))는 같은 종류의 맵핑 방식을 사용하면서, 한 심볼에 포함되는 비트 데이터의 수를 다르게 할 수도 있고, 각 맵퍼마다 다른 종류의 맵핑 방식을 사용할 수도 있다. 예를 들어, 제1맵퍼(2532) 내지 제N맵퍼(2534) 모두 QAM 방식을 사용하면서, 제1맵퍼(2532)는 16QAM, 제2맵퍼(2533)는 64QAM, 제N맵퍼(2534)는 256QAM으로 심볼 맵핑하도록 할 수 있다. 또는, 제1맵퍼(2532)는 QAM 방식으로 맵핑하고, 제N맵퍼(2534)는 옵티멀 성상 방식으로 맵핑할 수 있다. 상기 예는 구현 예에 따라 달라질 수 있다.
상기 각 맵퍼(제1맵퍼(2532) 내지 제N맵퍼(2534))는 정해진 맵핑 방식에 따라, 입력된 데이터를 심볼 맵핑하여 출력한다.
심볼 인터리버(2535)는 상기 각 맵퍼에서 출력된 심볼데이터를 인터리빙하여 하나의 심볼열로 정렬하여 출력한다. 상기 인터리빙 방식으로 블록 인터리빙 방식, 컨벌루션 인터리빙, 또는 상기 심볼들을 하나의 블럭(block)으로 정한 후 블럭의 순서에 해당하는 어드레스(address)를 비트 역전시킨 순서로 출력하는 비트 역전 어드레싱(bit-reversed addressing)을 이용한 인터리빙 방식 등을 사용할 수 있다. 또는 상기 심볼을 인터리빙 시키지 않고, 단순히 상기 각 맵퍼에서 출력된 심볼데이터를 정해진 순서대로 단순히 정렬하여 출력할 수도 있다. 이는 구현 예에 따라 달라질 수 있다.
선형 프리코딩부(2540)는 입력된 심볼 데이터를 여러 개의 출력 심볼 데이터에 분산시켜, 주파수 선택적 페이딩(frequency selective fading) 채널을 겪었을 때 모든 정보가 페이딩으로 손실될 확률을 줄여준다. 상기 선형 프리코딩부(2540)는 구현 예에 따라 사용되지 않을 수도 있다.
제2인터리버(2550)는 상기 선형프리코딩부(2540)에서 출력된 심볼 데이터를 다시 인터리빙하여, 상기 심볼 데이터가 동일한 주파수 선택적인 페이딩을 겪지 않도록 한다. 상기 제2인터리버(2550)에는 블록 인터리빙 방식이나 컨벌루션 인터리빙 방식 등이 사용될 수 있다.
프레임 형성부(2560)는 상기 인터리빙된 신호를 직교 주파수 다중 분할(Orthogonal Frequency Division Multiplex : OFDM) 방식으로 변조할 수 있도록, 데이터 구간에 파일럿(pilot) 신호를 삽입하여 프레임을 형성한다. 변조부(2570)는 상기 프레임 형성부(2560)에서 출력된 데이터들을 각각 OFDM의 서브 캐리어들에 실어 전송할 수 있도록 보호 구간(guard interval)을 삽입하여 변조한다. 전송부(2580)는 변조부(2570)에서 출력된 보호 구간과 데이터 구간을 가진 디지털 형식의 신호를 아날로그 신호로 변환하여 송신(transmit)한다.
도 28은 본 발명에 따른 일 실시예로서, 신호 수신 장치를 개략적으로 나타낸 블록도이다. 상기 도 28의 실시예는 상기 도 25의 송신 장치에 대응되는 수신 장치로, 도 9와 같은 신호 수신 장치에 다중 맵핑 방식이 사용된 경우의 예이다.
도 28의 본 발명에 따른 실시예는 수신부(2800), 동기부(2810), 복조부(2820), 프레임 파싱(parsing)부(2830), 제1디인터리버(deinterleaver)(2840), 선형 프리코딩 디코더(2850), 다중 디맵퍼(demapper)(2860), 제2디인터리버(2870), 인너 디코더(inner decoder)(2880) 및 아웃터 디코더(outer decoder)(2890)를 포함한다. 그리고, 구현 예에 따라 상기 인너 디코더(2880)와 아웃터 디코더(2890) 사이에 아웃터 디인터리버가 추가될 수 있고, 프레임 파싱부(2830)와 제1디인터리버(2840) 사이에 다중 입출력 디코더가 추가될 수도 있다.
수신부(2800)는 수신된 RF 신호의 주파수 대역을 다운 컨버전(down conversion)한 후 디지털 신호로 변환하여 출력한다. 동기부(2810)는 수신부(2800)에서 출력된 수신 신호의 주파수 영역과 시간 영역의 동기를 획득하여 출력한다. 상기 동기부(2810)는 주파수 영역 신호의 동기 획득을 위해 복조부(2820)가 출력하는 데이터의 주파수 영역의 오프셋(offset) 결과를 이용할 수 있다.
복조부(2820)는 상기 동기부(2810)에서 출력된 수신 데이터를 복조하고, 보호 구간(guard interval)을 제거한다. 이를 위해 복조부(2820)는 수신 데이터를 주파수 영역으로 변환시키고, 서브 캐리어(sub carrier)에 분산된 데이터 값을 각각의 서브 캐리어에 할당되었던 값으로 디코딩한다. 프레임 파싱부(2830)는 상기 복조부(2820)에서 복조된 신호의 프레임 구조에 따라 파일럿 심볼을 제외하고 데이터 심볼 구간의 심볼 데이터를 출력할 수 있다.
제1디인터리버(2840)는 상기 프레임 파싱부(2830)에서 출력된 데이터 열에 대해 디인터리빙(de-interleaving)을 수행하여 데이터를 인터리빙되기 전의 순서로 복원시킨다. 상기 제1디인터리버(2840)는 상기 도 25의 제2인터리버(2550)에서 인터리빙한 방식에 대응되는 방식에 따라 디인터리빙하여 데이터 열의 순서를 복원한다.
선형 프리코딩 디코더(2850)는 신호 송신 장치에서 데이터를 분산한 과정의 역과정을 수행하여, 상기 선형 프리코딩 디코더(2850)에 입력된 데이터에 분산되어 있는 본래의 데이터를 복원한다. 상기 선형 프리코딩 디코더(2850)는 송신 측에서 선형 프리코딩과정을 거친 경우에만 사용된다.
다중 디맵퍼(2860)는 상기 선형 프리코딩 디코더(2850)에서 복원된 심볼 데이터를 비트열로 복원할 수 있다. 상기 다중 디맵퍼(2860)의 디맵핑 방식은 상기 도 25와 같은 송신 장치의 다중 맵퍼(2530)에서 사용한 맵핑 방식에 대응되는 방식을 사용한다.
도 29는 본 발명에 따른 일 실시예로서, 다중 디맵퍼를 개략적으로 나타낸 블록도이다. 상기 다중 디맵퍼(2860)는 심볼 디인터리버(2861), 제1디맵퍼(2862), 제2디맵퍼(2863), …, 제N디맵퍼(2864), 및 비트 스트림 복원부(2865)를 포함한다.
심볼 디인터리버(2861)는 입력된 심볼 데이터를 디인터리빙(deinterleaving)하여 본래의 심볼 데이터 순서를 복원한다. 상기 디인터리버(2861)의 디인터리빙 방식은 상기 도 26의 다중 맵퍼(2530)에서 심볼 인터리버(2535)가 인터리빙한 방식에 대응되는 방식을 사용한다. 그리고 상기 심볼 디인터리버(2861)는 디인터리빙된 심볼 데이터를, 맵핑된 방식에 해당하는 디맵퍼로 전송한다.
각 디맵퍼(제1디맵퍼(2862) 내지 제N디맵퍼(2864))는 상기 수신된 심볼 데이터를 해당하는 디맵핑 방식에 따라 비트 데이터로 변환한다. 상기 제1디맵퍼(2862) 내지 제N디맵퍼(2864)는 입력된 심볼 데이터를 비트 데이터로 디맵핑하는 디맵핑부로 볼 수 있다. 상기 제1디맵퍼(2862) 내지 제N디맵퍼(2864)의 디맵핑 방식은 도 26의 제1맵퍼(2532) 내지 제N맵퍼(2534)의 맵핑 방식에 각각 대응된다.
비트 스트림 복원부(2865)는 각 디맵퍼에서 출력된 비트 데이터를 수신하여 하나의 비트 스트림을 출력한다. 상기 비트 스트림 복원부(2865)는 상기 도 26의 비트 스트림 분배부(2531)에서 분배한 방식에 대응되는 방식을 사용하여 비트 스트림을 복원한다.
제2디인터리버(2870)는 상기 다중 디맵퍼(2860)에서 디맵팽된 비트 데이터 열에 대해 인터리빙의 역과정을 수행한다. 상기 제2디인터리버(2870)는 도 25의 제1인터리버(2520)에 대응되는 디인터리빙을 수행한다. 인너 디코더(inner decoder)(2880)는 상기 디인터리빙된 데이터를 복호하여 데이터에 포함된 에러를 정정할 수 있다. 그리고, 아웃터 디코더(outer decoder)(2890)는 상기 인너 디코더(2880)에서 디코딩된 비트 데이터에 대해 다시 에러 정정 복호 과정을 수행하여 출력한다. 상기 인너 디코더(2880)과 아웃터 디코더(2890)는 각각 도 25의 인너 인코더(2510), 아웃터 인코더(2500)에 대응되는 디코딩 방식에 따라 데이터를 디코딩한다.
도 30은 본 발명에 따른 일 실시예로서, 다중 인코딩을 이용한 신호 송신 장치를 개략적으로 나타낸 블록도이다. 상기 도 30의 신호 송신 장치는 도 1과 같은 신호 송신 장치에 다중 인코딩 방식을 사용하는 경우의 예이다.
상기 도 30의 실시예는 아웃터 인코더(3000), 다중 인코더(3010), 제1인터리버(interleaver)(3020), 심볼 맵퍼(3030), 선형 프리코딩부(3040), 제2인터리버(3050), 프레임 형성부(frame builder)(3060), 변조부(modulator)(3070) 및 전송부(3080)를 포함한다. 그리고, 구현 예에 따라 아웃터 인터리버, 다중 입출력 인코더가 추가될 수도 있다.
상기 아웃터 인코더(3000)와 다중 인코더(3010)는 각각 입력된 신호를 부호화하여 출력함으로써, 전송되는 데이터에 발생한 오류를 수신기에서 검출하고, 상기 오류를 수정할 수 있도록 한다. 상기 아웃터 인코더(3000)는 입력된 신호에 대한 송신 성능을 향상시키기 위해 입력 데이터를 부호화한다. 상기 인코더의 종류는, 해당하는 신호 송신 시스템에서 사용하는 코딩 방식에 따라 다를 수 있다.
다중 인코더(3010)는 송신 과정에서 발생할 수 있는 에러에 대비하여 상기 아웃터 인코더(3000)에서 인코딩된 데이터를 다시 부호화한다. 상기 다중 인코더(3010)는 복수의 인코딩 방식을 혼합하여 사용함으로써, 입력된 데이터를 부호화한다. 예를 들어, 상기 인코딩 방식으로 컨벌루션(convolution) 코딩, RS(Reed-Solomon) 코딩, LDPC(Low Density Parity Check) 코딩, 터보(Turbo) 코딩 방식 등이 사용될 수 있다.
상기와 같은 다중 인코딩 방식을 사용하여, 낮은 코드율(code rate)을 갖는 인코딩 방식으로부터는 SNR(Signal to Noise Ratio) 이득을 얻을 수 있고, 높은 코드율(code rate)을 갖는 인코딩 방식으로부터는 전송률 이득(capacity gain)을 얻 을 수 있다. 따라서, 상기 인코딩 방식의 혼합 비율을 조절하여 SNR과 전송률 사이의 이득을 조정할 수 있고, 전송 효율을 높일 수 있다.
도 31은 본 발명에 따른 일 실시예로서, 다중 인코더를 개략적으로 나타낸 블록도이다. 상기 다중 인코더(3010)는 비트 스트림 분배부(3011), 제1인코더(3012), 제2인코더(3013), …, 제N인코더(3014), 및 비트 스트림 복원부(3015)를 포함한다.
상기 비트 스트림 분배부(3011)는 입력된 비트 데이터를 여러 개의 인코더에 분배한다. 상기 비트 스트림 분배부(3011)는 상기 각 인코더의 인코딩 방식에 따라 필요한 수의 비트 데이터를 분배한다. 상기 비트 스트림 분배부(3011)는 입력된 비트 데이터를 상기 도 27과 같은 비트 스트림 분배 방식에 따라 분배할 수도 있고, 입력된 비트 데이터가 입력된 순서대로 각 맵퍼에 분배할 수도 있다. 상기와 같은 분배 방식은 구현 예에 따라 달라질 수 있다.
상기 비트 스트림 분배부(3011)에서 분배된 비트 데이터는 각 인코더(제1인코더(3012) 내지 제N인코더(3014))에 출력된다. 상기 제1인코더(3012) 내지 제N인코더(3014)는 입력된 비트 데이터를 부호화하여 출력하는 인코딩부로 볼 수 있다. 각 인코더는 해당 인코딩 방식에 따라서, 입력된 비트 데이터를 부호화한다. 예를 들어, 상기 인코딩 방식으로 컨벌루션(convolution) 코딩, RS(Reed-Solomon) 코딩, LDPC(Low Density Parity Check) 코딩, 터보(Turbo) 코딩 방식 등이 사용될 수 있다.
상기 각 인코더(제1인코더(3012) 내지 제N인코더(3014))는 같은 종류의 인코 딩 방식을 사용하면서, 코드율을 다르게 할 수도 있고, 각 인코더마다 다른 종류의 인코딩 방식을 사용할 수도 있다. 예를 들어, 제1인코더(3012) 내지 제N인코더(3014) 모두 LDPC 방식을 사용하면서, 각 맵퍼의 코드 율을 다르게 할 수 있다. 또는, 제1인코더(3012)는 LDPC 방식으로 인코딩하고, 제N맵퍼(3014)는 터보 코딩 방식으로 인코딩할 수 있다. 상기 예는 구현예에 따라 달라질 수 있다.
비트 스트림 복원부(3015)는 상기 각 인코더에서 출력된 비트 데이터를 수신하여 하나의 비트 데이터 열로 복원(merging)한다. 상기 비트 스트림 복원부(3015)는 상기 비트 스트림 분배부(3015)의 분배 방식의 역으로 복원할 수도 있으나, 다른 정하여진 룰에 따라 하나의 비트 데이터 열로 복원할 수도 있다. 이는 구현 예에 따라 달라질 수 있으며, 상기 복원 방식에 따라 가상 인터리빙(virtual interleaving) 효과를 얻을 수도 있다.
제1인터리버(3020)는 상기 다중 인코더(3010)에서 출력된 신호가 전송될 경우 겪을 수 있는 버스트 에러(burst error)에 강인하도록 데이터 열을 랜덤한 위치로 분산시키는 역할을 한다. 심볼 맵퍼(3030)는 상기 제1인터리버(3020)로부터 수신된 비트 데이터를 심볼 데이터로 맵핑한다. 또는, 상기 심볼 맵퍼(3030)에는 부호화된 심볼 맵핑 방식을 사용할 수도 있다. 예를 들어, 트렐리스(trellis) 코드 변조 등의 방식을 사용하여 부호화된 심볼로 맵핑할 수도 있다.
선형 프리코딩부(3040)는 입력된 심볼 데이터를 여러 개의 출력 심볼 데이터에 분산시켜, 주파수 선택적 페이딩(frequency selective fading) 채널을 겪었을 때 모든 정보가 페이딩으로 손실될 확률을 줄여준다. 상기 선형 프리코딩부(3040) 는 구현 예에 따라 사용되지 않을 수도 있다.
제2인터리버(3050)는 상기 선형 프리코딩부(3040)에서 출력된 심볼 데이터를 다시 인터리빙하여, 상기 심볼 데이터가 동일한 주파수 선택적인 페이딩을 겪지 않도록 한다. 상기 제2인터리버(3050)에는 블록 인터리빙 방식이나 컨벌루션 인터리빙 방식 등이 사용될 수 있다.
프레임 형성부(3060)는 상기 인터리빙된 신호를 직교 주파수 다중 분할(Orthogonal Frequency Division Multiplex : OFDM) 방식으로 변조할 수 있도록, 데이터 구간에 파일럿(pilot)을 삽입하여 프레임을 형성한다. 변조부(3070)는 상기 프레임 형성부(3060)에서 출력된 데이터들을 각각 OFDM의 서브 캐리어들에 실어 전송할 수 있도록 보호 구간(guard interval)을 삽입하여 변조한다. 전송부(2080)는 변조부(2070)에서 출력된 보호 구간과 데이터 구간을 가진 디지털 형식의 신호를 아날로그 신호로 변환하여 송신(transmit)한다.
도 32는 본 발명에 따른 일 실시예로서, 다중 인코딩된 신호를 수신하는 신호 수신 장치를 개략적으로 나타낸 블록도이다. 상기 도 32의 수신 장치는 도 30의 송신 장치에 대응되는 수신 장치를 나타낸다.
도 32의 본 발명에 따른 실시예는 수신부(3200), 동기부(3210), 복조부(3220), 프레임 파싱(parsing)부(3230), 제1디인터리버(deinterleaver)(3240), 선형 프리코딩 디코더(3250), 심볼 디맵퍼(3260), 제2디인터리버(3270), 다중 디코더(decoder)(3280) 및 아웃터 디코더(3290)를 포함한다.
상기 도 32의 수신 장치는 도 28에서 설명한 바와 동일하다. 이하 상기 도 28과 다른 부분에 대해 설명하도록 한다.
트렐리스 코드 복호부(3260)는 선형 프리코딩 디코더(3250)에서 복원된 심볼 데이터를 비트열로 복원할 수 있다. 상기 심볼 디맵퍼(3260)는 상기 도 30의 심볼 맵퍼(3030)에서 맵핑한 방식에 대응되는 방식을 사용하여 심볼 데이터를 디맵핑한다.
다중 디코더(3280)는 제2디인터리버(3270)에서 디인터리빙된 비트 데이터를 입력받아 송신 측에서 인코딩한 방식에 따라 각각 디코딩한다.
도 33은 본 발명에 따른 일 실시예로서, 다중 디코더를 개략적으로 나타낸 블록도이다. 상기 다중 디코더(3280)는 비트 스트림 분배부(3281), 제1디코더(3282), 제2디코더(3283), …, 제N디코더(3284), 및 비트 스트림 복원부(3285)를 포함한다.
비트 스트림 분배부(3281)는 입력된 비트 데이터를 여러 개의 디코더에 분배한다. 상기 비트 스트림 분배부(3281)는 상기 도 31의 다중 인코더에서 비트 스트림 복원부(3015)가 하나의 비트 데이터 열로 복원(merging)한 방식에 대응되는 방식에 따라 비트 데이터를 분배한다. 즉, 다중 인코더의 비트 스트림 복원부(3015)가 비트 데이터를 입력받아 비트 데이터 열을 만든 방식의 반대로 비트 데이터를 분배한다.
상기 비트 스트림 분배부(3281)에서 분배된 비트 데이터는 각 디코더(제1디코더(3282) 내지 제N디코더(3284))에 출력된다. 상기 제1디코더(3282) 내지 제N디코더(3284)는 입력된 비트 데이터를 디코딩하여 출력하는 디코딩부로 볼 수 있다. 각 디코더는 해당 디코딩 방식에 따라서, 입력된 비트 데이터를 부호화한다. 상기 디코딩 방식은 상기 도 31의 다중 인코더에서 인코딩한 방식에 대응되는 방식을 사용한다.
비트 스트림 복원부(3285)는 상기 각 디코더에서 출력된 비트 데이터를 수신하여 하나의 비트 데이터 열로 복원(merging)한다. 상기 비트 스트림 복원부(3285)는 상기 비트 스트림 분배부(3011)에서 비트 데이터를 분배한 방식의 역으로 순서를 복원한다.
아웃터 디코더(outer decoder)(3290)는 상기 다중 디코더(3280)에서 디코딩된 비트 데이터에 대해 다시 에러 정정 복호 과정을 수행하여 출력한다. 즉, 상기 다중 디코더(3280)과 아웃터 디코더(3290)는 각각 도 30의 다중 인코더(3010), 아웃터 인코더(3000)에 대응되는 디코딩 방식에 따라 데이터를 디코딩한다.
도 34는 본 발명에 따른 일 실시예로서, 다중 인코딩과 다중 맵핑을 이용한 신호 송신 장치를 개략적으로 나타낸 블록도이다. 상기 도 34와 같이 도 25와 도 30에서 설명한 다중 인코딩 방식과 다중 맵핑 방식을 모두 사용하여 신호 송신 장치를 구현할 수도 있다.
상기 신호 송신 장치는, 아웃터 인코더(3400), 다중 인코더(3410), 제1인터리버(3420), 다중 맵퍼(3430), 선형 프리코딩부(3440), 제2인터리버(3450), 프레임 형성부(3460), 변조부(3470), 및 전송부(3480)를 포함하며, 상기 각 블록에 대한 설명은 상기 도 25와 도 30에서 각각 설명한 바와 같다.
도 35는 본 발명에 따른 일 실시예로서, 다중 인코딩과 다중 맵핑된 신호를 수신하는 신호 수신 장치를 개략적으로 나타낸 블록도이다. 상기 도 35의 신호 수신 장치는 상기 도 34와 같은 신호 송신 장치에 대응되며, 수신부(3500), 동기부(3510), 복조부(3520), 프레임 파싱(parsing)부(3530), 제1디인터리버(deinterleaver)(3540), 선형 프리코딩 디코더(3550), 다중 디맵퍼(3560), 제2디인터리버(3570), 다중 디코더(decoder)(3580) 및 아웃터 디코더(3590)를 포함한다. 마찬가지로 상기 신호 수신 장치의 각 블록에 대한 설명은 상기 도 28과 도 32에서 각각 설명한 바와 같다.
도 36은 본 발명에 따른 일 실시예로서, 다중 인코딩과 다중 맵핑된 신호를 수신하는 다른 신호 수신 장치를 개략적으로 나타낸 블록도이다. 상기 신호 수신 장치는 수신부(3600), 동기부(3610), 복조부(3620), 프레임 파싱(parsing)부(3630), 제1디인터리버(deinterleaver)(3640), 등화부(equalizer)(3650), 선형 프리코딩 디코더(3660), 다중 디맵퍼(3670), 채널 추정부(channel estimator)(3680), 제2디인터리버(3690), 다중 디코더(3692) 및 아웃터 디코더(3694)를 포함한다.
다중 맵핑 방식이 적용되는 시스템의 경우, 작은 성상(constellation) 사이즈(size)를 갖는 심볼은 큰 성상 사이즈를 갖는 심볼에 비해서 상대적으로 낮은 최소 요구 SNR을 가진다. 따라서, 전송률(capacity)을 더욱 증가시키기 위해서 작은 성상 사이즈를 갖는 심볼을 파일럿(pilot) 심볼처럼 활용할 수 있다. 즉, 별도의 파일럿을 사용하지 않거나, 또는 일부 파일럿의 기능을 작은 성상 사이즈를 갖는 심볼을 이용하여 수행함으로써, 줄어든 파일럿의 수만큼 전송률이 증가한다. 상기 작은 성상 사이즈를 갖는 심볼을 이용하는 경우, 상기 심볼을 수신하여 결정한 값을 기준으로 채널을 추정한다.
상기 큰 성상 사이즈를 갖는 심볼의 최소 요구 SNR은 상대적으로 작은 성상 사이즈를 갖는 심볼의 최소 요구 SNR보다 높다. 따라서, 큰 성상 사이즈를 갖는 심볼이 복호화되는 SNR 구간에서는 작은 성상 사이즈를 갖는 심볼의 신뢰도(reliability)가 상대적으로 높아 파일럿 심볼로 사용할 수 있다.
상기 작은 성상 사이즈를 갖는 심볼과 큰 성상 사이즈를 갖는 심볼의 구분은 구현자의 구현 예에 따라 달라질 수 있다. 예를 들어, 특정 성상 포인트 이상을 큰 성상 사이즈로 구분하는 경우, 상기 기준이 되는 포인트의 수는 구현 예에 따라 달라질 수 있다.
상기와 같이 작은 성상 사이즈를 갖는 심볼 데이터와 큰 성상 사이즈를 갖는 심볼 데이터로 다중 맵핑한 경우, 신호 송신 장치에서는 상기 다중 맵핑된 심볼 데이터에 대해 파일럿을 삽입하여 전송할 수 있다. 상기에서 설명한 바와 같이 작은 성상 사이즈를 갖는 심볼 데이터를 파일럿 심볼로 사용하는 경우, 신호 송신 장치는 상기 파일럿의 삽입 위치에 파일럿 대신 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하여 전송할 수 있다.
상기 작은 성상 사이즈를 갖는 심볼 데이터를 파일럿 삽입 위치에 삽입하는 경우, 파일럿의 삽입 위치 전부에 대해 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입할 수도 있고, 일부 위치에만 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하고 나머지 위치에는 파일럿을 삽입할 수도 있다.
예를 들어, 상기 도 34와 같은 신호 송신장치에서 프레임 형성부(3460)는 파일럿 삽입 위치 전부에 대해 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하여 프레임을 형성할 수 있다. 또는, 상기 프레임 형성부(3460)는 일부 위치에만 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하고 나머지 위치에는 파일럿을 삽입하여 프레임을 형성할 수 있다. 채널 상황, 송수신 시스템 등을 고려하여 상기 방식 가운데 적당한 방식을 선택하여 구현할 수 있다.
상기 도 34의 경우 다중 인코딩 방식도 사용되었으나, 상기 다중 인코딩 방식이 아닌 일반적인 인너 인코딩 방식으로 인코딩한 경우에도 적용 가능하다.
상기 도 36은, 상기 도 34와 같은 신호 송신 장치에서 작은 사이즈를 갖는 심볼 데이터를 파일럿 심볼로 사용하여 신호를 전송한 경우, 상기 신호를 수신하여 처리하는 장치를 나타낸 도면이다.
이하 설명의 편의를 위해, 상기 도 36의 블록 가운데 상기 도 35의 블록과 중복되지 않는 부분을 중심으로 설명한다.
프레임 파싱부(3630)는 복조부(3620)에서 복조된 프레임 데이터를 파싱한다. 상기와 같이 신호 송신 장치에서 파일럿 삽입 위치 전부에 대해 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하여 프레임을 형성한 경우, 상기 프레임 파싱부(3630)는 파일럿 위치에 삽입된 상기 심볼 데이터를 추출하여 나머지 심볼 데이터와 함께 복원한다. 만약, 상기 신호 송신 장치에서 파일럿 삽입 위치 가운데 일부 위치에만 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하고, 나머지 위치에는 파일럿을 삽입하여 프레임을 형성한 경우, 상기 프레임 파싱부(3630)는 상기 작은 성상 사이즈를 갖는 심볼 데이터와 함께 파일럿을 추출하여 심볼 데이터를 복원한다.
이하 설명의 편의를 위해 파일럿 삽입 위치 가운데 일부 위치에만 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하고, 나머지 위치에는 파일럿을 삽입하여 프레임을 형성한 경우를 중심으로 설명한다.
채널 추정부(3680)는 상기 프레임 파싱부(3630)에서 출력된 파일럿과 다중 디맵퍼(3670)의 입출력 정보를 이용하여 전송 채널을 추정한다. 상기 프레임 파싱부(3630)에서 출력된 파일럿을 이용하여 채널을 추정하는 경우, k번째 반송파(carrier)에 실려 수신된 파일럿을 Pr(k)라 하고, 수신 측에서 알고 있는 약속된 파일럿을 Pt(k)라고 할 경우, 채널 전달 함수(Channel Transfer Function : CTF)는 다음 수학식 2와 같다.
Figure 112008039495349-PAT00008
상기 Hp(k)는 파일럿을 이용하여 추정된 채널 전달 함수를 말한다.
또한, 파일럿 삽입 위치에 삽입된 작은 성상 사이즈를 갖는 심볼 데이터를 이용하여 채널을 추정하는 경우, 상기 수신된 심볼 데이터, 즉, 다중 디맵퍼(3670)에 입력되는 심볼 데이터를 Yr(k)라 하고, 결정된 심볼 데이터, 즉, 다중 디맵퍼(3670)에서 출력되는 심볼 데이터를 Yt(k)라고 할 경우, 채널 전달 함수는 다음 수학식 3과 같다.
Figure 112008039495349-PAT00009
상기 Hd(k)는 작은 성상 사이즈를 갖는 심볼 데이터를 이용하여 추정된 채널 전달 함수를 말한다. 상기 나누기 연산은 직접 디바이더(divider)를 설계하여 수행할 수도 있고, 분모의 역수를 계산하거나 분자와 곱하여 수행할 수도 있다. 또는, 상기 분모의 역수 값을 저장하는 롬 테이블(ROM Table)을 참조하여 분자와 곱하여 수행할 수도 있다. 또는, 분모와 분자에 각각 분모의 켤레 복소수(complex conjugate) 값을 곱하여 상기 켤레 복소수가 곱해진 분모의 역수 값을 롬 테이블을 사용하여 구하고, 상기 분모의 켤레 복소수 값이 곱해진 분자와 상기 역수 값을 곱하여 수행할 수도 있다. 이는 구현 예에 따라 달라질 수 있다.
신호 송신 장치에서 파일럿 심볼을 전혀 사용하지 않은 경우에는, 상기 수학식 3과 같이 작은 성상 사이즈를 갖는 심볼 데이터를 이용한 채널 전송 함수만을 얻을 수 있다.
상기 수학식 2 또는 3에서 추정된 채널 전송 함수는 채널 등화에 사용될 수 있다. 수신기에서는 상기 추정된 값 가운데, 하나의 값을 선택하여 채널을 등화하거나, 상기 추정된 2개의 값을 보간하여 등화할 수 있다. 예를 들어, 채널 상황 등을 고려하여 하나의 값을 선택하거나, 특정 추정 값이 급격히 변동하는 경우 다른 추정 값을 선택하여 사용하는 등 구현 예에 따라 선택 방법이 달라질 수 있다. 또는, 상기 추정된 2개의 값을 선형 보간 등을 통해 보간하여 얻어진 값으로 등화할 수도 있다.
도 37은 본 발명에 따른 일 실시예로서, 채널 추정부를 개략적으로 나타낸 블록도이다. 상기 채널 추정부는 결정부(3700), 제1연산부(3710), 제1곱셈부(3720), 제2곱셈부(3730), 제2연산부(3740), 파일럿 생성부(3750), 제3연산부(3760), 제3곱셈부(3770), 제4곱셈부(3780), 및 제4연산부(3790)를 포함한다. 만약, 파일럿 심볼을 삽입하지 않는 방식을 사용하는 경우라면, 상기 파일럿 생성부(3750), 제3연산부(3760), 제3곱셈부(3770), 제4곱셈부(3780), 및 제4연산부(3790)는 사용되지 아니한다.
상기 도 37의 채널 추정부는 분모와 분자에 각각 분모의 켤레 복소수(complex conjugate) 값을 곱하여 상기 켤레 복소수가 곱해진 분모의 역수 값을 구하고, 상기 분모의 켤레 복소수 값이 곱해진 분자와 상기 역수 값을 곱하여 채널 전송 함수를 구하는 예를 나타낸다.
우선, 상기 심볼 디맵퍼(3670)에 입력되는 파일럿 심볼 데이터(상기 예에서는 작은 성상 사이즈를 갖는 심볼 데이터)와 상기 심볼 디맵퍼(3670)에서 출력된 파일럿 심볼 데이터는 결정부(3700)로 입력된다. 상기 결정부(3700)는 상기 심볼 디맵퍼(3670)에서 출력된 심볼 데이터를 제1연산부(3710)와 제1곱셈부(3720)로 출력한다.
상기 제1연산부(3710)는 상기 입력된 심볼 데이터의 켤레 복소수(complex conjugate) 값을 구하여 제1곱셈부(3720)와 제2곱셈부(3730)로 출력한다. 제1곱셈부(3720)는 상기 결정부(3700)에서 출력된 심볼 데이터와 제1연산부(3710)에서 출력된 켤레 복소수 값을 곱하여 제2연산부(3740)로 출력한다. 제2곱셈부(3730)는 상기 결정부(3700)에 입력되는 심볼 데이터 가운데 심볼 디맵퍼(3670)에 입력되는 심볼 데이터와 제1연산부(3710)에서 출력된 켤레 복소수 값을 곱하여 제2연산부(3740)로 출력한다.
제2연산부(3740)는 제1곱셈부(3720)에서 출력된 값에 대응되는 역수 값을 구하고, 상기 역수 값을 제2곱셈부(3730)에서 출력된 값과 곱하여 출력한다.
파일럿 심볼을 이용하여 채널 전송 함수를 추정하는 경우, 프레임 파싱부(3630)에서 추출된 파일럿 심볼을 이용한다. 파일럿 생성부(3750)는 송신 측과 미리 약속된 파일럿 심볼을 생성한다. 상기 생성된 파일럿 심볼은 제3연산부(3760)와 제3곱셈부(3770)로 출력된다.
상기 제3연산부(3760)는 상기 입력된 파일럿 심볼의 켤레 복소수(complex conjugate) 값을 구하여 제3곱셈부(3770)와 제4곱셈부(3780)로 출력한다. 제3곱셈부(3770)는 상기 파일럿 생성부(3750)에서 출력된 파일럿 심볼과 제3연산부(3760)에서 출력된 켤레 복소수 값을 곱하여 제4연산부(3790)로 출력한다. 제4곱셈부(3780)는 상기 프레임 파싱부(3630)에서 추출된 파일럿 심볼과 제3연산부(3760)에서 출력된 켤레 복소수 값을 곱하여 제4연산부(3790)로 출력한다.
제4연산부(3790)는 제3곱셈부(3770)에서 출력된 값에 대응되는 역수 값을 구하고, 상기 역수 값을 제4곱셈부(3780)에서 출력된 값과 곱하여 출력한다.
제1디인터리버(3640)는 상기 프레임 파싱부(3630)에서 출력된 심볼 데이터를 디인터리빙하여 순서를 복원한다. 상기 디인터리빙된 데이터는 등화부(3650)로 출력된다. 상기 등화부(3650)는 채널 추정부(3680)에서 추정된 채널에 대한 채널 전송 함수를 이용하여 상기 순서가 복원된 심볼 데이터에 대해 전송 채널에 의한 왜곡을 보상한다.
예를 들어, 상기 등화부(3650)는 상기 채널 왜곡을 보상하기 위해 제로 포싱(zero forcing) 등화 방식을 사용할 수 있다. 수신 측에 수신된 심볼은 전송 심볼과 채널 전송 함수의 곱의 형태로 나타낼 수 있으므로, 수신된 심볼을 추정된 채널 전송 함수로 나누어 주면 전송 심볼 데이터 값을 복원할 수 있다. 즉, 수신된 심볼 데이터 값을 Yr(k), 추정된 채널 전송 함수를 H(k)라고 하면, 복원된 심볼 데이터 값 Yeq(k)는 수학식 4와 같다.
Figure 112008039495349-PAT00010
도 38은 본 발명에 따른 일 실시예로서, 등화부를 개략적으로 나타낸 블록도이다. 상기 등화부(3650)는 보간부(3800), 제5연산부(3810), 제5곱셈부(3820), 제6곱셈부(3830), 및 제6연산부(3840)를 포함한다. 상기 도 38의 등화부는 상기에서 설명한 바와 같은 제로 포싱 등화 방식을 구현한 예이다.
나누기 연산을 수행하는 데에는 상기에서 설명한 바와 같이 여러가지 방법이 있으나, 도 38의 등화부에서는 상기 도 37에서 나누기 연산을 수행한 것과 동일한 과정을 사용한다.
보간부(3800)는 입력된 채널 전송 함수 값을 전 대역(bandwidth)의 값으로 보간(interpolation)한다. 상기 보간부(3800)에서 보간된 채널 전송 함수 값은 제5연산부(3810)와 제5곱셈부(3820)로 출력된다. 제5연산부(3810)는 상기 보간부(3800)에서 출력된 채널 전송 함수의 켤레 복소수(complex conjugate) 값을 계산하여 출력한다.
제5곱셈부(3820)는 상기 보간부(3800)에서 출력된 채널 전송 함수 값과 상기 제5연산부(3810)에서 출력된 채널 전송 함수의 켤레 복소수 값을 곱셈 연산하여 제6연산부(3840)로 출력한다. 제6곱셈부(3830)는 제5연산부(3810)에서 출력된 켤레 복소수 값을 수신된 심볼 데이터에 곱셈 연산하여 제6연산부(3840)로 출력한다.
제6연산부(3840)는 제5곱셈부(3820)에서 출력된 값에 대응되는 역수 값을 구하고, 상기 역수 값을 제6곱셈부(3830)에서 출력된 값과 곱하여 출력한다.
상기 등화부(3650)에서 등화된 심볼 데이터는 선형 프리코딩 디코더(3660)로 출력된다. 상기 선형 프리코딩 디코더(3660)는 분산된 심볼 데이터를 복원하여 출력하며, 상기 복원된 심볼 데이터는 다중 디맵퍼(3670)와 채널 추정부(3680)로 입력된다.
다중 디맵퍼(3670)는 각 디맵퍼를 이용하여 수신된 심볼 데이터를 디맵핑하여 대응되는 비트 데이터를 출력한다. 그리고, 상기 다중 디맵퍼(3670)는 작은 성상 사이즈를 가지는 심볼 데이터에 대하여 결정된 심볼 데이터 값을 채널 추정 부(3680)로 전송한다. 또는, 상기 작은 성상 사이즈를 가지는 심볼 데이터에 대하여 디맵핑된 비트 데이터를 상기 채널 추정부(3680)로 출력할 수 있다. 채널의 추정은 심볼 데이터 단위에서 이루어지므로, 작은 성상 사이즈를 가지는 심볼 데이터에 대하여 디맵핑된 비트 데이터를 상기 채널 추정부(3680)로 출력하는 경우, 상기 도 37의 결정부(3700)는 상기 입력받은 비트 데이터에 해당하는 심볼 데이터를 다시 결정하여야 한다.
제2디인터리버(3690)는 상기 다중 디맵퍼(3670)에서 수신된 비트 데이터를 디인터리빙하여 순서를 복원한다. 다중 디코더(3692)는 상기 순서가 복원된 비트 데이터를 다중 인코딩된 방식에 따라 다중 디코딩하여 출력한다. 만약 신호 송신 장치에서 다중 인코딩 방식을 사용하지 않고 하나의 인코딩 방식을 사용한 경우, 다중 디코더는 사용되지 않으며 상기 인코딩 방식에 대응되는 하나의 디코딩 방식이 사용된다.
도 39는 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 신호 송신 장치를 개략적으로 나타낸 블록도이다. 상기 신호 송신 장치는 아웃터 인코더(3900), 인너 인코더(3910), 제1인터리버(3920), 심볼 맵퍼(3930), 선형 프리코딩부(3940), 제2인터리버(3950), 프레임 형성부(3960), 변조부(3970), 및 전송부(3980)를 포함한다.
상기에서 설명한 바와 같이 파일럿의 삽입 위치 전부에 대해 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하거나, 일부 위치에만 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하고 나머지 위치에는 파일럿을 삽입한 경우, 상기 파일럿 삽입 위치에 삽입된 심볼 데이터를 결정하고, 상기 결정된 심볼 데이터를 기반으로 채널을 추정할 수 있다. 상기 방식의 경우 채널 추정 성능을 높일 수 있고, 파일럿 심볼을 사용하지 않거나 일부만을 사용함으로써, 시스템 전체의 전송률(capacity)을 높일 수 있다.
그러나, 낮은 SNR 환경에서 결정 오류(decision error)가 발생하게 되면, 채널 추정에 오류가 발생할 수 있고, 상기 에러를 갖는 채널 추정 값으로 보상된 데이터의 에러는 더욱 커지게 되어 에러 확산(error propagation) 현상이 발생할 수 있다.
상기 에러 확산 현상을 방지하기 위해, 상기 수신된 심볼 데이터에 대한 결정 값 가운데 신뢰도(reliability)가 높은 결정 값만을 이용하여 채널을 추정하도록 한다.
예를 들어, 상기 도 39와 같은 신호 송신 장치에서 파일럿의 삽입 위치 전부에 대해 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입한 경우를 가정한다. 상기 도 39의 신호 송신 장치와 도 34의 신호 송신 장치의 각 블록은 동일하며, 다만 다중 맵핑 방식 대신에 다른 심볼 맵핑 방식을 사용한 경우이다. 예로서 QAM, QPSK, 옵티멀 성상 방식 등과 같은 심볼 맵핑 방식이 사용될 수도 있고, 부호화된 심볼 맵핑 방식으로 트렐리스 코드 변조 등이 사용될 수도 있다. 상기 도 39의 신호 송신 장치에 대한 설명은 상기 도 34의 경우와 동일하다.
다만, 상기 도 39의 프레임 형성부(3960)는 파일럿을 삽입하지 않고, 파일럿 삽입 위치에 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입하였으므로, 상기 파일럿 삽입 위치에 삽입된 심볼 데이터를 추출하여 나머지 심볼 데이터와 함께 복원한다.
도 40은 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 신호 수신 장치를 개략적으로 나타낸 블록도이다. 상기 신호 수신 장치는 수신부(4000), 동기부(4002), 복조부(4004), 프레임 파싱(parsing)부(4008), 제1디인터리버(deinterleaver)(4010), 등화부(equalizer)(4012), 선형 프리코딩 디코더(4014), 심볼 디맵퍼(4016), 채널 상태(channel state) 추정부(4018), 채널 추정부(channel estimator)(4020), 제2디인터리버(4022), 인너 디코더(4024) 및 아웃터 디코더(4026)를 포함한다. 상기 도 40의 신호 수신 장치는 상기 도 39와 같은 신호 송신 장치에서 송신한 신호를 수신하여 처리한다.
상기 도 40의 신호 수신 장치는 상기 도 36의 신호 수신 장치와 대응되며, 이하 설명의 편의를 위해, 공통되는 부분의 설명은 생략하도록 한다.
수신된 프레임 데이터에는 파일럿이 삽입되어 있지 않고, 파일럿 삽입 위치에 상기 작은 성상 사이즈를 갖는 심볼 데이터를 삽입되어 있으므로, 상기 도 40의 프레임 파싱부(4008)는 상기 파일럿 삽입 위치에 삽입된 심볼 데이터를 추출하여 나머지 심볼 데이터와 함께 복원한다.
채널 상태 추정부(4018)는 각 심볼 데이터 위치 즉, 각 서브 캐리어에 대한 전송 채널의 상태를 추정한다. 상기 채널 상태를 추정하기 위해 심볼 데이터 결정에 사용하는 LLR(Log-Likelihood Ratio) 값이나, 채널의 SNR 등을 사용할 수 있다. 상기 채널 상태를 추정하는 서브 캐리어는 상기 파일럿 삽입 위치에 삽입된 심볼 데이터를 전송하는 서브 캐리어일 수도 있고, 프레임에 포함된 그 이외의 심볼 데이터를 전송하는 서브 캐리어일 수도 있다.
채널 추정부(4020)는 상기 채널 상태 추정부(4018)에서 추정된 각 채널의 상태를 이용하여 상태가 좋은 채널을 판단하고, 상기 상태가 좋은 채널에서 수신된 심볼 데이터를 이용하여 채널을 추정한다. 예를 들어, 상기 상태가 좋은 채널은 채널의 SNR이 높거나, LLR 값이 큰 경우를 들 수 있다. 또한, 상기와 같은 정보들 이외에 작은 성상 사이즈를 갖는 심볼 데이터나 낮은 코드율로 코딩된 심볼 데이터를 수신한 채널에 대해 높은 신뢰도를 적용하면, 채널 추정 에러를 더욱 줄일 수 있다.
상기 채널 추정부(4020)는 상기 상태가 좋은 채널에 대하여 수신된 심볼 데이터와 심볼 디맵퍼(4016)에서 결정된 심볼 데이터를 이용하여 채널 추정 함수를 얻을 수 있다. 등화부(4012)는 상기 채널 추정부(4020)에서 출력된 채널 추정 함수를 이용하여 수신된 심볼 데이터의 채널 왜곡을 보상한다.
상기에서 설명한 결정된 심볼 데이터를 이용하여 채널을 추정하는 방식과 함께 다중 인코딩 방식 또는 다중 맵핑 방식을 사용할 수 있다. 즉, 상기 결정된 심볼 데이터를 이용하여 채널을 추정하는 방식에 상기 다중 인코딩방식과 다중 맵핑 방식을 개별적으로 함께 사용할 수도 있고, 모두 적용하여 사용할 수도 있다.
도 41은 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 다른 신호 송신 장치를 개략적으로 나타낸 블록도이고, 도 42는 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 다른 신호 수신 장치를 개략적으로 나타낸 블록도이다.
상기 도 41의 신호 송신 장치는 아웃터 인코더(4100), 다중 인코더(4110), 제1인터리버(4120), 다중 맵퍼(4130), 선형 프리코딩부(4140), 제2인터리버(4150), 프레임 형성부(4160), 변조부(4170), 및 전송부(4180)를 포함하며, 도 42의 신호 수신 장치는 상기 신호 수신 장치는 수신부(4200), 동기부(4202), 복조부(4204), 프레임 파싱(parsing)부(4206), 제1디인터리버(deinterleaver)(4208), 등화부(equalizer)(4210), 선형 프리코딩 디코더(4212), 다중 디맵퍼(4214), 채널 상태(channel state) 추정부(4216), 채널 추정부(channel estimator)(4218), 제2디인터리버(4220), 다중 디코더(4222) 및 아웃터 디코더(4224)를 포함한다.
상기 도 41과 도 42의 예는 결정된 심볼 데이터를 이용하여 채널을 추정하는 방식에 다중 인코딩 방식과 다중 맵핑 방식을 모두 사용한 예이며, 각 블록에 대한 설명은 상기 각 실시 예에서 설명한 바와 같다.
상기 도 25 내지 도 42에서 설명한 각 실시 예의 경우, 도 1 또는 도 9와 같이 다중 입출력(Multi Input Multi Output : MIMO) 방식을 사용하여 송수신할 수도 있다. 상기와 같이 다중 입출력 방식을 사용하는 경우, 송신 측은 인터리버와 프레임 형성부 사이에 다중 입출력 인코더가 추가되며, 수신 측은 프레임 파싱부와 디인터리버 사이에 다중 입출력 디코더가 추가된다.
도 43은 본 발명에 따른 일 실시예로서, 전송 프레임의 구조를 나타낸 도면이다. 상기 각 실시 예에서 설명한 송신 장치의 프레임 형성부에서는 상기 도 43과 같은 구조를 갖는 전송 프레임 데이터를 형성하여 출력할 수 있다.
상기 도 43의 전송 프레임은 파일럿 캐리어(pilot carrier) 정보를 포함하는 파일럿 심볼 구간, 데이터 정보와 추적 파일럿(tracking pilot) 정보를 포함하는 데이터 심볼 구간으로 구성된다. 상기 도 43의 전송 프레임은 상기 도 7의 전송 프레임 가운데 데이터 심볼 구간에 파일럿 신호가 삽입(또는 맵핑)된 실시 예이다.
상기 도 43과 같은 구조를 갖는 프레임을 전송하는 경우, 수신 측에서는 상기 파일럿 심볼 구간에 위치한 파일럿 캐리어 정보를 이용하여 상기 프레임에 대한 채널 추정 등을 수행한다. 그러나, 채널 상태가 변동하는 경우, 수신 측에서는 상기 파일럿 심볼 구간에 위치한 파일럿 캐리어 정보만으로는 정확한 채널 추정을 하기 어렵다. 따라서, 상기 파일럿 심볼 구간에 위치한 파일럿 캐리어 정보 이외에 상기 데이터 심볼 구간에 포함된 추적 파일럿을 이용하여 상기 추적 파일럿이 포함되어 있는 구간에 대한 채널 추정을 정확하게 할 수 있다. 상기 추적 파일럿은 도 45에 나타난 바와 같이 스캐터드 파일럿(scattered pilot) 형태로 삽입될 수 있다.
도 44는 본 발명에 따른 일 실시예로서, 프레임에 따른 추적 파일럿(tracking pilot)의 수를 나타낸 도면이다. OFDM 방식의 경우 푸리에 변환(Fourier Transform)을 이용하여 각 서브 캐리어에 심볼을 실어 전송할 수 있다.
상기 도 44는 패스트 푸리에 변환(Fast Fourier Transform : 이하 FFT)을 이용하여 심볼을 전송하는 경우, FFT 모드에 따른 사용 가능한 서브 캐리어의 수, 추적 파일럿의 수, 심볼 데이터의 수를 나타낸다. 상기 사용 가능한 서브 캐리어의 수는 총 서브 캐리어의 수에서 TPS(Transmission Parameter Signaling) 등을 위한 서브 캐리어의 수를 뺀 값을 나타내며, 추적 파일럿의 수는 데이터 심볼 구간에 삽 입되는 추적 파일럿의 수를 나타낸다. 심볼 데이터의 수는 상기 사용 가능한 서브 캐리어의 수에서 추적 파일럿의 수를 뺀 값으로 심볼 데이터를 전송할 수 있는 서브 캐리어의 수를 나타낸다. 예를 들어, 2k 모드의 경우, 1688개의 사용 가능한 서브 캐리어 가운데 68개를 추적 파일럿을 전송하는 데 사용하며, 나머지 1620개의 서브 캐리어를 심볼 데이터를 전송하는 데 사용한다.
도 45는 본 발명에 따른 일 실시예로서, 추적 파일럿이 포함된 프레임을 나타낸 도면이다. 상기 도 45는 상기 도 44의 각 전송 모드 가운데 2k 모드에 따라 하나의 데이터 심볼 구간에 추적 파일럿이 삽입된 형태를 나타낸다.
즉, 상기 도 45는, 1710개(0번째 ~ 1709번째)의 서브 캐리어에서 TPS 등을 위한 서브 캐리어를 제외한 1688개의 서브 캐리어 가운데, 68개의 서브 캐리어가 추적 파일럿 정보를 전송하는데 사용되며, 1620개의 서브 캐리어가 심볼 데이터를 전송하는데 사용되는 것을 나타낸다.
상기 예에서 추적 파일럿은 5개의 패턴(패턴0 내지 패턴4)을 갖고, 스캐터드 파일럿(scattered pilot) 형태로 삽입된다. 한 패턴과 다음 패턴의 추적 파일럿간의 심볼 거리는 5이고, 한 패턴에서 추적 파일럿간의 심볼 거리는 25이다.
도 46은 본 발명에 따른 일 실시예로서, 상기 도 45의 프레임에 따른 마진(margin)을 나타낸 도면이다. 상기 도 45와 같은 형태로 추적 파일럿을 삽입할 경우, 좌우로 각각 4 심볼 거리, 5 심볼 거리 만큼의 마진이 발생한다. 상기 마진이 발생한 영역에서는 채널 추정시 추적을 할 수 없으므로, 정확한 채널 추정을 위해 상기 마진을 줄여야 한다.
상기 도 46은 상기 도 45와 같은 형태의 프레임에 대해 FFT 각 모드에 따른 추적 파일럿의 수와 좌, 우 마진의 거리 수를 나타낸다. 예를 들어, 2k 모드의 경우, 좌우로 각각 4 심볼 거리, 5 심볼 거리 만큼의 마진이 발생하지만, 8k 모드에서는 좌우로 각각 48 심볼 거리, 58 심볼 거리 만큼의 마진이 발생한다. 즉, FFT 모드에 따라 심볼의 길이가 길수록 마진 영역이 커짐을 알 수 있다.
도 47은 본 발명에 따른 일 실시예로서, 추적 파일럿이 포함된 다른 프레임을 나타낸 도면이다. 상기 도 47은 상기 도 44의 각 전송 모드 가운데 2k 모드에 따라 하나의 데이터 심볼 구간에 추적 파일럿이 삽입된 다른 형태를 나타낸다.
즉, 상기 도 47은, 1710개(0번째 ~ 1709번째)의 서브 캐리어에서 TPS 등을 위한 서브 캐리어를 제외한 1688개의 서브 캐리어 가운데, 71개의 서브 캐리어가 추적 파일럿 정보를 전송하는데 사용되며, 1617개의 서브 캐리어가 심볼 데이터를 전송하는데 사용되는 것을 나타낸다.
상기 추적 파일럿은 6개의 패턴(패턴0 내지 패턴6)을 갖고, 스캐터드 파일럿(scattered pilot) 형태로 삽입된다. 한 패턴과 다음 패턴의 추적 파일럿간의 심볼 거리는 4이고, 한 패턴에서 추적 파일럿간의 심볼 거리는 24이다.
도 48은 본 발명에 따른 일 실시예로서, 상기 도 47의 프레임에 따른 마진(margin)을 나타낸 도면이다. 상기 도 47과 같은 형태로 추적 파일럿을 삽입할 경우, 좌우로 각각 2 심볼 거리, 2 심볼 거리 만큼의 마진이 발생한다.
상기 도 48은 상기 도 47과 같은 형태의 프레임에 대해 FFT 각 모드에 따른 추적 파일럿의 수와 좌, 우 마진의 거리 수를 나타낸다. 상기와 같은 형태의 프레 임은, 각 모드(2k, 4k, 8k)에 대해, 좌우로 각각 2 심볼 거리, 2 심볼 거리 만큼의 마진이 발생한다. 즉, 상기 도 47과 같은 형태의 프레임의 경우, 추적 파일럿의 수가 다소 늘었으나, 마진 영역을 줄여 좀 더 정확하게 채널을 추정할 수 있다.
도 49는 본 발명에 따른 일 실시예로서, LDPC 블록에 포함되는 심볼의 개수를 나타낸 도면이다. 상기 각 실시예에서 설명한 송신 장치의 인너 인코더로 LDPC(Low Density Parity Check) 인코더를 사용하는 경우, 상기 LDPC 프레임의 크기와 상기 OFDM 방식의 프레임의 크기가 다르므로, 수신 측에서는 상기 LDPC 프레임의 동기를 맞추기 위한 별도의 과정이 필요하다. 따라서, 상기 OFDM 방식의 프레임을 효율적으로 구성하여 상기 LDPC 프레임의 동기를 용이하게 맞출 수 있도록 한다.
상기 도 49는 LDPC 모드와 심볼 맵핑 방식에 따라 하나의 LDPC 블록(block)에 해당하는 심볼의 개수를 각각 나타낸다. LDPC의 모드는 LDPC의 코드워드(codeword)의 길이가 64800비트인 경우와 16200비트인 경우를 예로 들며, 심볼 맵핑 방식으로 다중 맵핑 방식을 사용한 경우를 예로 든다. 상기 도 49는 256, 64, 16, 4 QAM(Quadrature Amplitude Modulation)을 사용하여 다중 맵핑한 경우의 예이다. 즉, 인너 인코더에서 LDPC로 인코딩된 데이터를 상기 256, 64, 16, 4 QAM 방식을 혼합하여 다중 맵핑한 경우의 예이다. 상기 맵핑 방식은 일 예이며, 상기 예로 든 수치나 방식에 본 발명의 사상이 한정되지 아니한다.
상기 도 49에서 성상(constellation) 열은 다중 맵핑에서 사용된 맵핑 방식과 상기 맵핑 방식의 비율을 나타낸다. 예를 들어, 256 QAM은 256 QAM 방식만을 사 용하여 맵핑한 경우이고, Hyb256-64_r8은 256 QAM과 64 QAM방식의 두 가지 맵핑방식을 사용하면서 상기 256 QAM방식의 비율이 전체의 80%인 경우를 나타낸다. 두번째 열은 큰 성상 사이즈를 갖는 맵핑 방식의 비율(Rate of larger constellation)을 나타낸다. 상기 비율이 1이면 큰 성상 사이즈를 갖는 맵핑 방식만을 사용하는 경우이다.
상기 도 49에서 256 QAM 방식만으로 맵핑하여 전송한 경우를 살펴본다. 상기 256 QAM 방식은 심볼 당 8비트를 전송할 수 있으므로, LDPC 코드워드의 길이가 64800인 경우 하나의 LDPC 블록에 해당하는 심볼의 개수는 64800/8 = 8100개가 된다. 그리고, LDPC 코드워드의 길이가 16200인 경우에는 하나의 LDPC 블록에 해당하는 심볼의 개수는 2025개가 된다.
256 QAM 방식의 비율이 80%이고, 64 QAM 방식의 비율이 20%인 경우 즉, Hyb256-64_r8인 다중 맵핑 방식을 사용하여 전송한 경우를 살펴본다. 상기와 같은 경우, LDPC 코드워드의 길이가 64800이면 하나의 LDPC 블록에 해당하는 심볼의 개수는 8640개이며, LDPC 코드워드의 길이가 16200이면 하나의 LDPC 블록에 해당하는 심볼의 개수는 2160개이다. 나머지 예에 대한 심볼의 개수는 상기 도 49에 나타낸 바와 같다. 다만 상기 도 49의 맵핑 방식의 종류와 수는 일 예에 불과하며, 256 QAM 방식의 비율이 80%이고, 16 QAM 방식의 비율이 20%인 경우 즉, Hyb256-16_r8과 같은 다중 맵핑 방식도 사용될 수 있다. 또한, 상기 도 49와 같이 2가지 종류의 맵핑 방식을 혼합할 수도 있고, 2 종류 이상의 맵핑 방식을 혼합하여 사용할 수도 있다.
도 50은 본 발명에 따른 일 실시예로서, LDPC 프레임에 포함되는 LDPC 블록의 개수를 나타낸 도면이다. 상기 도 50은 LDPC의 코드워드 길이가 64800인 경우, 다중 맵핑 방식과 전송 모드(또는 FFT 모드)에 따라 하나의 LDPC 프레임을 구성하는 데 필요한 LDPC 블록의 수를 나타낸다.
상기 도 50에서와 같이 256 QAM만을 이용하여 맵핑하는 경우, 8k FFT 모드에 대해서는 4개의 LDPC 블록이 포함되며, 2k FFT 모드에 대해서는 1개의 LDPC 블록이 포함됨을 알 수 있다. 그리고, 256 QAM 방식의 비율이 80%이고, 64 QAM 방식의 비율이 20%인 경우, 8k FFT 모드에 대해서는 3개의 LDPC 블록이 포함되며, 2k FFT 모드에 대해서도 3개의 LDPC 블록이 포함됨을 알 수 있다.
도 51은 본 발명에 따른 일 실시예로서, LDPC 프레임에 포함되는 OFDM 블록의 개수를 나타낸 도면이다. 상기 도 51은 LDPC의 코드워드 길이가 64800인 경우, 심볼 맵핑 방식과 FFT 모드에 따라 하나의 LDPC 프레임을 구성하는 데 필요한 OFDM 블록의 수를 나타낸다.
상기 도 51에서와 같이 256 QAM만을 이용하여 심볼 맵핑하는 경우, 8k FFT 모드에 대해서는 5개의 OFDM 블록이 포함되며, 2k FFT 모드에 대해서는 5개의 OFDM 블록이 포함됨을 알 수 있다. 그리고, 256 QAM 방식의 비율이 80%이고, 64 QAM 방식의 비율이 20%인 경우, 8k FFT 모드에 대해서는 4개의 OFDM 블록이 포함되며, 2k FFT 모드에 대해서는 16개의 OFDM 블록이 포함됨을 알 수 있다.
도 52a와 도 52b는 본 발명에 따른 일 실시예로서, 다른 모드의 LDPC 프레임에 포함되는 LDPC 블록의 개수를 나타낸 도면이고, 도 53은 본 발명에 따른 일 실 시예로서, 다른 모드의 LDPC 프레임에 포함되는 OFDM 블록의 개수를 나타낸 도면이다. 상기 도 52a와 도 52b, 도 53은 각각 LDPC의 코드워드 길이가 16200인 경우의 예이다.
LDPC의 코드워드 길이가 16200인 경우 상기 도 52a에서와 같이 별도의 계산에 의해 하나의 LDPC 프레임을 구성하는 LDPC 블록의 개수를 구할 수도 있고, 도 52b와 같이 LDPC의 코드워드 길이가 64800인 경우의 LDPC 블록의 개수(도 50)를 이용하여 하나의 LDPC 프레임을 구성하는 LDPC 블록의 개수를 구할 수도 있다.
즉, LDPC의 코드워드 길이가 64800인 경우 코드워드 길이가 16200인 경우보다 코드워드의 길이가 4배 길다. 따라서, LDPC의 코드워드 길이가 64800인 경우의 LDPC 프레임을 기준으로, 상기 LDPC 프레임에는 코드워드의 길이가 16200인 LDPC 블록이 코드워드의 길이가 64800인 LDPC 블록보다 4배 많이 포함된다. 상기 도 52b는 도 50의 LDPC 블록의 개수에 4를 곱한 값을 나타낸다.
상기 도 52b와 같이 LDPC의 코드워드 길이가 16200인 경우나 코드워드 길이가 64800인 경우에 같은 크기의 LDPC 프레임을 기준으로 사용하면, 도 51의 OFDM 블록의 개수 정보를 같이 사용할 수 있다. 따라서, 도 53과 같이 코드워드 길이가 16200인 경우에 대해서 별도로 OFDM 블록 개수 정보를 사용하지 않아도 되며, 필요한 파라미터의 개수를 줄일 수 있다. 즉, 도 51의 OFDM 블록의 개수 정보를 코드워드 길이가 64800인 경우나 16200인 경우 모두 사용할 수 있다.
도 54는 본 발명에 따른 일 실시예로서, LDPC 프레임 구조를 나타낸 도면이다. 상기 도 54는 하나의 LDPC 프레임과 LDPC 블록, OFDM 블록의 관계를 나타낸다.
상기 도 54의 예는 LDPC의 코드워드 길이가 64800이고, 심볼 맵핑 방식은 256 QAM, FFT 모드는 8k인 경우이다. 하나의 LDPC 프레임은 4개의 LDPC 블록을 포함하며, 5개의 OFDM 블록에 대응된다. 상기와 같은 조건에 대해, 도 50에서는 하나의 LDPC 프레임에 포함되는 LDPC 블록의 개수가 4개인 것을 확인할 수 있고, 도 51에서는 하나의 LDPC 프레임에 포함되는 OFDM 블록의 개수가 5개인 것을 확인할 수 있다.
상기 도 54에서 LDPC 블록의 시작점과 OFDM 블록의 시작점이 서로 일치하지 않는 것을 확인할 수 있다. 따라서, 수신 측의 프레임 파싱부에서는 수신된 OFDM 블록들로부터 다시 LDPC 블록을 구성하기 위해, LDPC 블록의 시작점을 알아내는 동기화(synchronization) 과정이 필요하다.
즉, OFDM 블록의 시작점과 LDPC 시작점이 일치하는 곳을 LPDC 프레임의 시작점으로 할 수 있다. 따라서, LPDC 프레임의 시작점은 FDM 블록의 시작점과 LDPC 시작점이 일치한다. 바꾸어 말하면, LDPC 블록의 시작점은 LDPC 프레임 시작점과 일치하는 OFDM 블록의 시작점으로부터 알 수 있다. 따라서, 상기 동기화를 위해 하나의 LDPC 프레임을 구성하는 데 사용되고 있는 OFDM 블록의 인덱스(index)를 전송하는 방식을 사용할 수 있다. 이하 상기 방식에 대해 설명하도록 한다.
도 55는 본 발명에 따른 일 실시예로서, TPS의 구조를 나타낸 도면이다. TPS는 매 OFDM 블록마다 한 비트씩 전송되며, 한 개의 TPS 프레임은 총 68비트로 이루어져 있다. 따라서, 한 개의 TPS 프레임은 총 68개의 OFDM 블록을 통해 전송된다. 도 55의 비트 넘버는 하나의 TPS 프레임에 포함된 68개의 비트 넘버를 나타내며, 상기 비트 넘버는 상기 비트를 전송하는 OFDM 블록 넘버와 일치한다.
상기 하나의 TPS 프레임에 포함된 68개의 비트를 이용하여 상기 도 55의 우측 열에 도시한 정보를 전송할 수 있다. 예를 들어, 0번째 비트를 이용하여 초기화(initialization) 정보를 전송할 수 있으며, 25번째와 26번째 비트를 이용하여 성상(constellation) 정보, 즉 맵핑 정보를 전송할 수 있다. 38번째 비트와 39번째 비트는 전송 모드에 대한 정보를 전송할 수 있다.
도 56은 본 발명에 따른 일 실시예로서, 성상(constellation) 정보를 나타낸 도면이다. 상기 도 55의 TPS 비트 가운데 25번째와 26번째 비트를 이용하는 경우 최대 4가지 종류에 대한 성상 정보를 전송할 수 있으므로, 더 많은 종류의 성상 정보를 전송하는 경우 상기 비트의 수를 늘려야 한다. 상기 도 56은 상기 두 비트가 늘어난 4개의 비트를 이용하여 식별되는 성상 정보를 나타낸다.
즉, 25번째 내지 28번째 비트를 사용하여 상기 25번째 내지 28번째 비트가 '0000'(25번째 비트 '0' , 26번째 비트 '0', 27번째 비트 '0' , 28번째 비트 '0')인 경우 QPSK만으로 맵핑된 심볼 데이터가 전송되며, '0111'인 경우 64 QAM 방식의 비율이 40%이고, 16 QAM 방식의 비율이 60%인 다중 맵핑 방식으로 맵핑된 심볼 데이터가 전송되는 것을 나타낸다.
상기 도 56의 예에서는 도 49 내지 도 53에서 예로 든 다중 맵핑 방식의 16가지 종류를 이용하였으므로, 4개(25번째 내지 28번째)의 비트를 사용하였으나, 다중 맵핑 방식의 종류가 늘어나거나 줄어드는 경우 상기 종류 수에 따라 사용하는 비트의 수를 조정할 수 있다.
수신 측에서 LDPC 블록의 시작점을 알아내기 위한 동기화를 위해 상기 TPS에 맵핑 정보 이외에 LDPC 모드에 대한 정보를 더 포함하여 전송한다.
도 57은 본 발명에 따른 일 실시예로서, LDPC 모드 정보를 나타낸 도면이다. 상기 도 55에는 LDPC 모드에 대한 정보를 전송하는 비트가 포함되어 있지않다. 따라서, 40비트 내지 53비트의 리저브드(reserved) 비트 가운데 42번째 비트와 43번째 비트를 이용하여 LDPC 모드 정보를 전송하도록 한다. 상기 도 57은 상기 두 개의 비트를 이용하여 식별되는 LDPC 모드 정보를 나타낸다.
즉, 42번째와 43번째 비트가 '00'인 경우 사용된 LDPC는 64800의 코드워드 길이를 가지며, '01'인 경우 사용된 LDPC는 16200의 코드워드 길이를 가진다. 상기 예에서는 64800과 16200의 두 가지 모드를 예로 들었으므로, 두 개(42번째, 43번째)의 비트를 사용하였으나, 모드의 수가 늘어나는 경우 상기 모드 수에 따라 사용하는 비트의 수를 늘릴 수 있다.
도 58은 본 발명에 따른 일 실시예로서, 확장된 TPS의 구조를 나타낸 도면이다. 상기 도 58은 상기 도 56과 도 57의 정보를 포함하여 확장된 TPS의 구조를 나타낸다. 상기 도 58의 TPS 프레임에서는 도 56과 같이 성상 정보가 2비트 더 늘어남에 따라, 성상 정보 이후의 비트의 순서가 2비트씩 밀려 위치가 조정되었다. 수신 측에서는 상기 도 58과 같은 TPS 프레임을 수신하여 성상 정보와 LDPC 모드 정보, 전송 모드 정보 등을 알 수 있다.
도 59는 본 발명에 따른 일 실시예로서, OFDM 블록 인덱스 정보를 나타낸 도면이다. 상기 도 55의 TPS 프레임에는 OFDM 블록 인덱스에 대한 정보를 전송하는 비트가 포함되어 있지않다. 따라서, 리저브드(reserved) 비트 가운데 44번째 비트 내지 48번째 비트를 이용하여 OFDM 블록 인덱스 정보를 전송하도록 한다. 상기 도 59는 상기 5개의 비트를 이용하여 식별되는 OFDM 블록 인덱스 정보를 나타낸다.
도 51과 도 53의 예에서는, 하나의 LDPC 프레임은 최대 28개의 OFDM 블록으로 구성될 수 있다. 따라서, 상기 28개의 OFDM 블록을 구분할 수 있는 OFDM 블록 인덱스를 상기 TPS 프레임에 포함하여 전송하여야 한다. 상기 OFDM 블록 인덱스가 가리키는 OFDM 블록은 TPS 프레임이 시작하는 OFDM 블록으로부터 마지막 OFDM 블록 가운데 임의의 블록이 될 수 있다. 예를 들어, 상기 인덱스는 상기 최대 28개의 OFDM 블록 가운데 첫번째 블록을 가리키는 인덱스일 수도 있고, 마지막 블록을 가리키는 인덱스일 수도 있다. 이는 구현 예에 따라 달라질 수 있으며, 송신 측과 수신 측의 약속에 따라 해당 블록을 식별할 수 있으면 된다.
상기 도 59에서 44번째 비트 내지 48번째 비트가 '00000'인 경우 OFDM 블록 인덱스는 1이며, '11111'인 경우 OFDM 블록 인덱스는 32이다. 비트 값이 1씩 늘어날 때마다 상기 인덱스 값도 1씩 증가한다. 상기 예에서는 최대 28개의 블록을 구별하여야 하므로, 5개(44번째 내지 48번째)의 비트를 사용하였으나, 최대 블록의 수에 따라 사용하는 비트의 수를 조정할 수 있다.
도 60은 본 발명에 따른 일 실시예로서, OFDM 블록 인덱스 정보를 포함하는 TPS 구조를 나타낸 도면이다. 상기 TPS 프레임은 상기 도 56과 도 57에 대한 정보 및 도 59에 대한 정보를 포함한다.
수신 측에서는 상기 도 60과 같은 TPS 프레임을 수신하여 성상 정보와 LDPC 모드 정보, 전송 모드 정보, 및 하나의 LDPC 프레임에 포함된 특정 OFDM 블록에 대한 인덱스 정보를 알 수 있다. 따라서, 상기 TPS 프레임에서 얻어진 성상 정보, LDPC 모드 정보, 및 전송 모드 정보와 상기 도 50 내지 도 53의 정보를 이용하여, 하나의 LDPC 프레임에 포함되는 LDPC 블록의 개수, OFDM 블록의 개수를 알 수 있다. 예를 들어, 상기에서 설명한 바와 같이 16200 코드워드 길이에 대해 도 52b의 정보를 사용하여 전송한 경우에는, 수신 측에서는 도 51과 도 52b의 정보를 이용하여 하나의 LDPC 프레임에 포함되는 LDPC 블록의 개수, OFDM 블록의 개수를 알 수 있다.
수신 측에서는 상기 하나의 LDPC 프레임에 포함되는 LDPC 블록의 개수 정보와 OFDM 블록의 개수 정보, 및 상기 LDPC 프레임에 포함된 특정 OFDM 블록 정보를 이용하여, LDPC 블록의 시작점을 알아낼 수 있다.
예를 들어, 상기 OFDM 블록 인덱스 정보가 하나의 LDPC 프레임 내에 포함되는 OFDM 블록 가운데 3번째 블록을 가리킨다고 가정한다. 상기에서 설명한 바와 같이 하나의 LDPC 프레임에 포함되는 LDPC 블록의 개수와 OFDM 블록의 개수를 알 수 있고, 상기 OFDM 블록 가운데 상기 OFDM 블록 인덱스가 가리키는 블록의 2블록 앞에서 LDPC 블록과 OFDM 블록이 시작함을 알 수 있다. 다만, 수신 측에서는 상기 도 50 내지 도 53에 대한 정보를 미리 알고 있어야 한다.
상기에서 설명한 바와 같이 도 60과 같은 구조를 가지는 TPS 프레임 정보를 이용하여, 수신 측에서는 LDPC 블록의 시작점을 알아낼 수 있다. 다만, 수신 측에서는 상기 도 50 내지 도 53에 대한 정보를 미리 알고 있어야 하며, 상기 정보와 수신된 TPS 프레임에 포함된 정보를 이용하여 LDPC 블록의 시작점을 알아낼 수 있다.
이하에서는, 수신 측에서 상기 도 50 내지 도 53에 대한 정보를 사용하지 않고 바로 LDPC 블록의 시작점을 알아낼 수 있도록 하는 방법에 대해 설명한다.
도 61은 본 발명에 따른 일 실시예로서, LDPC 블록 정보를 나타낸 도면이다. 상기 도 61의 경우, TPS 프레임의 비트 가운데 사용하지 않는 리저브드(reserved) 영역의 비트를 이용하여 하나의 LDPC 프레임에 포함된 LDPC 블록의 개수에 대한 정보를 전송할 수 있다.
예를 들어, 49번째 비트 내지 52번째 비트를 이용하여 상기 LDPC 블록의 개수에 대한 정보를 전송한다. 상기 도 50과 도 52a, 도 52b에서 확인한 바와 같이, 각 LDPC 모드에 따라 하나의 LDPC 프레임에 포함될 수 있는 최대 LDPC 블록의 개수는 48개이다. 그러나, 상기에서 사용되는 블록 개수의 종류는 10개(1, 2, 3, 4, 6, 8, 12, 16, 24, 48)에 불과하므로 상기 도 61에서는 4비트를 이용하여 상기 LDPC 블록의 개수 정보를 전송한다.
상기 도 61에서 49번째 비트 내지 52번째 비트가 '0000'인 경우 하나의 LDPC 프레임에 포함된 LDPC 블록의 개수는 1이며, '0111'인 경우 16이다. 상기 도 61에서는 상기 도 50와 도 52a, 도 52b에서 사용되는 블록 개수의 종류 10개에 대응되는 값 이외의 나머지 값은 리저브드 영역으로 남겨둔다. 상기 예에서는 10 종류의 값을 구별하여야 하므로, 4개(49번째 내지 52번째)의 비트를 사용하였으나, 상기 사용되는 블록 개수의 값 종류에 따라 사용하는 비트의 수를 조정할 수 있다. 또 한, 상기 블록 개수 값에 대응되는 비트 값은 일 예이며, 구현 예에 따라 달라질 수 있다.
도 62는 본 발명에 따른 일 실시예로서, OFDM 블록 정보를 나타낸 도면이다. 상기 도 62의 경우, 53번째 비트 내지 57번째 비트를 이용하여 상기 OFDM 블록의 개수에 대한 정보를 전송한다. 상기 도 51과 도 53에서 확인한 바와 같이, 각 LDPC 모드에 따라 하나의 LDPC 프레임에 포함될 수 있는 최대 OFDM 블록의 개수는 28개이다. 따라서, 상기 도 62에서는 5비트를 이용하여 상기 OFDM 블록의 개수 정보를 전송한다. 상기 도 62에서는 5비트를 이용하였으나, 상기 도 61과 같이 블록 개수의 종류에 따라 필요한 비트 수를 사용할 수도 있다.
상기 도 62에서 53번째 비트 내지 57번째 비트가 '00000'인 경우 하나의 LDPC 프레임에 포함된 OFDM 블록의 개수는 1이며, '11111'인 경우 32이다. 비트 값이 1씩 늘어날 때마다 상기 블록 개수의 값도 1씩 증가한다.
상기 예에서는 최대 28개의 블록 개수 값을 구별하기 위해 5개(53번째 내지 57번째)의 비트를 사용하였으나, 구별하여야 하는 블록 개수 값에 따라 사용하는 비트의 수를 조정할 수 있다.
도 63은 본 발명에 따른 일 실시예로서, 제안된 정보를 포함하는 TPS의 구조를 나타낸 도면이다. 상기 도 63은 상기 도 55의 TPS 프레임 구조에 상기 도 56, 도 57, 도 59, 도 61, 및 도 62의 정보가 포함된 구조이다. 따라서, 수신 측에서는 상기 도 63과 같은 구조를 갖는 TPS 프레임을 수신하여, 성상 정보와 LDPC 모드 정보, 전송 모드 정보, 하나의 LDPC 프레임에 포함된 특정 OFDM 블록에 대한 인덱스 정보, 하나의 LDPC 프레임에 포함되는 LDPC 블록 개수 정보, 하나의 LDPC 프레임에 포함되는 OFDM 블록 개수 정보 등을 얻을 수 있다.
따라서, 수신 측에서는 도 50 내지 도 53에 대한 정보를 이용하지 않고, 상기 수신된 TPS 프레임에 포함된 정보를 이용하여 LDPC 블록의 시작점을 알 수 있다.
상기 도 63과 같은 TPS 구조를 갖는 경우, 58번째 비트 내지 71번째 비트는 BCH 에러 프로텍션(error protection) 정보를 포함한다. DVB의 경우, BCH(127,113,t=2)인 오리지널 시스테매틱 코드(original systematic code)를 이용하여 상기 BCH 에러 프로텍션 정보를 얻을 수 있다. 상기 127은 총 전송 비트의 수를, 113은 메시지 비트의 수를 나타내며, 상기 총 전송 비트의 수에서 메시지 비트의 수를 뺀 만큼의 비트 수는 패리티 비트의 수를 나타낸다. 그리고, t=2는 오류 정정 가능한 비트의 수를 나타낸다.
상기 BCH 에러 프로텍션 정보를 얻기 위해, BCH 인코더의 입력 비트열에 60비트의 제로를 삽입하여 인코딩한다. 상기 인코딩되어 출력된 비트 중에서 삽입된 60비트의 제로를 제거하면 BCH(67,53,t=2)인 단축(shortened) BCH 코드를 얻을 수 있다.
상기 도 63과 같이 57비트의 메시지 비트, 71비트의 총 전송 비트를 갖는 TPS에 대해 BCH 코드를 얻기 위해서는, BCH 인코더의 입력 비트열에 56비트의 제로를 삽입하여 인코딩한다. 그리고 상기 인코딩되어 출력된 비트 중에서 56비트의 제로를 제거하여 BCH(71,57,t=2)인 단축 BCH 코드를 얻을 수 있다.
도 64는 본 발명에 따른 일 실시예로서, 프리앰블 주기정보를 나타낸 도면이다. 상기 도 64의 경우, TPS 프레임에 프리앰블 주기 정보를 포함하여 전송할 수 있다. 상기에서 설명한 바와 같이 도 7 또는 도 43과 같은 전송 프레임에서 파일럿 심볼 구간이 프리앰블로 사용될 수 있으며, 이러한 경우, 상기 프리앰블의 주기는 상기 파일럿 심볼 구간의 주기를 말한다.
상기 파일럿 심볼 구간은 파일럿으로 사용될 수 있는 기지(known) 신호를 포함하며, 수신단에서는 상기 파일럿 신호를 이용하여 신호 동기, 채널 추정, 채널 보상 등을 수행한다. 전송하고자 하는 데이터를 포함하는 데이터 심볼 구간은 상기 파일럿 심볼 구간과 다음 파일럿 심볼 구간 사이에 포함되어 전송된다. 송신단에서는 상기 파일럿 심볼 구간의 주기를 조정하여 데이터 전송량(capacity)과 전송 신뢰성 사이의 트레이드 오프를 얻을 수 있다.
예를 들어, 채널 환경이 좋지 않거나, 이동 수신환경과 같이 채널 환경이 변하는 경우에는 상기 파일럿 심볼 구간을 더 자주 삽입하여 주기를 빠르게 할 수 있다. 또는, 채널 환경이 좋거나, 고정 수신하는 경우 등은 상기 파일럿 심볼 구간을 덜 삽입할 수 있다.
상기와 같이 구현 예에 따라 상기 파일럿 심볼 구간의 주기를 다르게 할 수 있다. 따라서, 송신단에서는 수신단에서 상기 파일럿 심볼 구간의 주기를 알 수 있도록 상기 도 64와 같은 프리앰블 주기 정보를 포함하여 수신단에 전송한다. 상기 도 64의 예는 58번째 비트와 59번째 비트 2개의 비트를 이용하여, 프리앰블이 10심볼, 15심볼, 20심볼, 25심볼 구간마다 삽입되는 경우를 나타낸다. 다만, 상기 비트 의 수나 주기 정보는 일 실시예이며, 상기 수치에 의해 본 발명의 사상이 한정되는 것은 아니다.
도 65는 본 발명에 따른 일 실시예로서, 프리앰블 주기 정보를 포함하는 TPS 구조를 나타낸 도면이다. 상기 도 65는 상기 도 63의 TPS에 프리앰블 주기 정보가 더 포함된 구조를 나타낸다.
BCH(127,113,t=2)인 오리지널 시스테매틱 코드를 이용하여 상기 도 65와 같이 59비트의 메시지 비트, 73비트의 총 전송 비트를 갖는 TPS에 대해 BCH 코드를 얻기 위해서는, BCH 인코더의 입력 비트열에 54비트의 제로를 삽입하여 인코딩한다. 그리고 상기 인코딩되어 출력된 비트 중에서 54비트의 제로를 제거하여 BCH(73,59,t=2)인 단축 BCH 코드를 얻을 수 있다.
도 66은 본 발명에 따른 일 실시예로서, 파일럿 심볼 구간과 단일 주파수 망의 관계를 나타낸 도면이다. 상기 도 7 또는 도 43에서 설명한 바와 같은 전송 프레임에서, 파일럿 심볼 구간은 상기 도 8(a)에서 설명한 바와 같은 구조를 가질 수 있다.
상기 도 66에 도시된 파일럿 심볼 구간은 파일럿 캐리어 정보를 인터리빙시켜 짝수(even), 홀수(odd) 파일럿으로 나눈다. 그리고 단일 주파수 망(SFN : Single Frequency Network)을 짝수 캐리어 지역(A)과 홀수 캐리어 지역(B)으로 나누어, 각각 짝수 파일럿, 홀수 파일럿에 해당하는 정보를 이용하여 데이터를 송신한다.
도 67은 본 발명에 따른 일 실시예로서, 파일럿 심볼의 구조를 나타낸 도면 이다. 상기 도 67의 상부 있는 도면은 짝수 파일럿 캐리어를 포함하는 파일럿 심볼 구간의 구조이며, 하부에 있는 도면은 홀수 파일럿 캐리어를 포함하는 파일럿 심볼 구간의 구조이다. 각 짝수 파일럿 캐리어, 홀수 파일럿 캐리어 정보 이외에는 널(NULL) 캐리어 정보가 포함된다.
즉, 짝수 캐리어 지역(A)의 안테나에서는 상기 도 67의 상부에 있는 도면과 같이 짝수 파일럿 캐리어를 포함하는 파일럿 심볼 구간을 이용하여 데이터를 전송하며, 홀수 캐리어 지역(B)의 안테나에서는 상기 도 67의 하부에 있는 도면과 같이 홀수 파일럿 캐리어를 포함하는 파일럿 심볼 구간을 이용하여 데이터를 전송한다. 상기 짝수 캐리어 지역(A)과 홀수 캐리어 지역(B)에서 전송되는 데이터 심볼 구간의 데이터는 동일하며, 다만 파일럿 심볼 구간의 파일럿 캐리어 정보가 홀수 캐리어와 짝수 캐리어로 다르다.
상기와 같이 짝수 파일럿과 홀수 파일럿을 나누어 파일럿 심볼 구간을 구성하는 경우, 파일럿 심볼 구간에 포함된 파일럿의 파워를 2배로 크게 하더라도 전체적인 파워에서는 변화가 없다. 따라서, 수신단에서는 상기 2배 크기의 파워를 갖는 파일럿을 이용하여 채널을 추정할 수 있으며, 더 정확한 채널 추정이 가능하다.
또한, 상기 도 66과 같이 짝수 캐리어 지역(A)과 홀수 캐리어 지역(B)이 겹치는 지역(C)에서는 짝수 파일럿, 홀수 파일럿 신호를 동시에 수신할 수 있다. 따라서, 상기 C지역에서는 짝수 파일럿과 홀수 파일럿 신호를 이용하여 더욱 정확한 채널 추정을 할 수 있다. 예를 들어, 채널 상황이 더 좋은 쪽의 파일럿을 이용하여 채널 추정을 하거나, 양쪽 파일럿을 이용하여 채널을 보상하고 채널 추정을 할 수 있다. 따라서, 상기 도 66과 같이 하나의 캐리어 지역(ex, A) 주변에 다른 종류의 캐리어 지역(ex, B)이 일부 겹치도록 안테나를 배치하여, 상대적으로 안테나로부터 먼 지역이더라도 정확한 채널 추정을 할 수 있다.
상기와 같이 짝수 파일럿, 홀수 파일럿을 각각 포함하는 파일럿 심볼 구간을 이용하는 경우, 수신단에서는 상기 파일럿 심볼 구간을 용이하게 검출하여 동기를 맞출 수 있다. 상기 도 67과 같이 파일럿 심볼 구간에는 널(NULL) 정보(에너지 0) 캐리어가 포함되나, 데이터 심볼 구간에는 상기와 같이 에너지가 0인 캐리어가 존재하지 않으므로, 캐리어의 파워를 검출하는 방식만으로 파일럿 심볼 구간(또는 프리앰블)의 동기를 맞출 수 있다.
도 68은 본 발명에 따른 일 실시예로서, 신호 송신 장치의 다른 예를 개략적으로 나타낸 블록도이다. 상기 도 68은 상기에서 설명한 각 실시예의 신호 송신 장치 가운데, 다중 인코딩, 다중 맵핑 방식과 상기 도 67에서 설명한 파일럿 심볼 구조를 이용하여 신호를 송신하는 장치를 나타낸다. 즉, 상기 도 67에서 설명한 파일럿 심볼 구조는 상기 실시예 이외에 도 1, 도 13, 도 25, 도 30, 도 34, 도 39, 도 41 등과 같은 모든 실시예에서도 사용될 수 있다. 또한, 상기 도 68의 구성요소에서 아웃터 인코더와 인너 인코더 사이에 인터리빙 과정을 수행하거나, 선형 프리코딩 과정을 수행하지 않는 실시예 등과 같이 구현 예에 따라 필요한 구성요소가 더 추가되거나 필요하지 않은 구성요소가 사용되지 않을 수 있다. 상기 도 68의 신호 송신 장치의 각 구성 요소는 상기 각 실시예에서 설명한 바와 같으며, 이하 차이가 있는 부분을 중심으로 설명하기로 한다.
제2인터리버(6850)에서 인터리빙된 심볼 데이터는 프레임 형성부(6860)로 입력된다. 상기 프레임 형성부(6860)는 출력된 신호를 OFDM 방식으로 변조할 수 있도록 파일럿 신호를 삽입하여 프레임을 형성한다. 이때, 상기 프레임 형성부(6860)는 상기 도 67과 같은 구조의 파일럿 심볼 구간을 갖는 프레임을 형성한다. 예를 들어, 짝수 캐리어 지역의 프레임 형성부는 상기 도 67의 상부 도면과 같은 구조의 파일럿 심볼 구간을 갖는 프레임을 형성하며, 홀수 캐리어 지역의 프레임 형성부는 상기 도 67의 하부 도면과 같은 구조의 파일럿 심볼 구간을 갖는 프레임을 형성한다.
상기 프레임 형성부(6860)에서 각각 형성된 전송 프레임은 변조부(6870)를 거쳐 OFDM 변조되어 전송된다.
도 69는 본 발명에 따른 일 실시예로서, 신호 수신 장치의 다른 예를 개략적으로 나타낸 블록도이다. 상기 도 69는 상기에서 설명한 각 실시예의 신호 수신 장치 가운데, 다중 인코딩, 다중 맵핑 방식과 상기 도 67에서 설명한 파일럿 심볼 구조를 이용하여 송신된 신호를 수신하는 장치를 나타낸다. 상기 도 69의 수신장치는 상기 도 68의 송신 장치에 대응된다.
마찬가지로 상기 도 69의 신호 수신 장치의 각 구성 요소는 상기 각 실시예에서 설명한 바와 같으며, 이하 차이가 있는 부분을 중심으로 설명하기로 한다.
복조부(6920)에서 복조된 데이터는 프레임 파싱부(6930)에 입력된다. 상기 프레임 파싱부(6930)는 상기 복조부(6920)에서 입력된 프레임을 파싱(parsing)하여, 파일럿 심볼을 제외한 데이터 심볼 구간의 심볼 데이터를 출력할 수 있다. 이 때, 상기 프레임 파싱부(6930)는 캐리어의 파워를 검출하는 방식만으로 파일럿 심볼 구간(또는 프리앰블)의 동기를 맞출 수 있다.
상기 프레임 파싱부(6930)에서 파싱된 심볼 데이터는 제1디인터리버(6950)로 출력된다. 제1디인터리버(6950)는 상기 도 68의 제2인터리버(6850)에서 인터리빙한 방식에 대응되는 방식으로 디인터리빙하여 심볼 데이터의 순서를 복원한다.
상기 프레임 파싱부(6930)에서 파싱된 파일럿 데이터는 채널 추정부(6940)로 출력된다. 상기 채널 추정부(6940)는 상기 프레임 파싱부(6930)에서 출력된 파일럿과 기지(known) 파일럿 정보를 이용하여 채널을 추정하며, 상기 추정된 결과 값을 등화부(6960)로 출력한다. 등화부(6960)는 상기 채널 추정 값을 이용하여 제1디인터리버(6950)에서 순서가 복원된 심볼 데이터를 등화한다.
도 70a와 70b는 본 발명에 따른 일 실시예로서, 제안된 프레임 구조를 나타낸 도면이다. 상기 도 70a와 도 70b의 1 행은 파일럿 심볼 구간(프리앰블)을 나타낸다. 상기 프리앰블과 프리앰블 사이에는 프리앰블 주기(P)보다 하나 적은 수(1 ~ P-1)의 데이터 심볼 구간이 포함된다.
상기 도 67에서 설명한 바와 같이, 도 7 또는 도 43과 같은 프레임의 파일럿 심볼 구간에는 짝수 또는 홀수 파일럿 캐리어 정보만을 포함하여 전송할 수 있다. 상기 도 70a는 짝수 파일럿 캐리어 정보만을 포함하는 파일럿 심볼 구간과, 전송할 심볼 데이터와 함께 CP(Continual Pilot) 파일럿 정보를 포함하는 데이터 심볼 구간으로 구성된 프레임을 나타낸 도면이다. 상기 CP 파일럿은 수신단에서 채널 변화를 추적하고 주파수 오프셋(offset)을 추정하는 데 사용될 수 있다.
상기 도 44에서 설명한 바와 같이, 2k 모드의 경우, 데이터 심볼 구간에는 1688개의 데이터 전송 가능한 서브 캐리어가 있다. 도 70a는 그 가운데 68개를 CP 파일럿을 전송하는 데 사용하며, 나머지 1620개의 서브 캐리어를 심볼 데이터를 전송하는 데 사용하는 경우의 실시 예이다.
상기 도 70a와 같이, 2k 모드의 경우 하나의 심볼 구간은 1705(0 ~ 1704)개의 서브 캐리어 정보를 포함한다. 파일럿 심볼 구간에는 상기 캐리어 가운데 짝수 캐리어(k=0, 2, 4, …, 1704)의 위치에만 파일럿 정보가 포함된다. 데이터 심볼 구간에는 심볼 데이터와 함께 CP 파일럿 정보가 포함된다. 각 데이터 심볼 구간에는 68개의 서브 캐리어에 CP 파일럿 정보가 삽입된다. 상기 도 70a은 짝수 캐리어 위치에 68개의 CP 파일럿 정보가 삽입된 예이다. 예를 들어, 0번째, 24번째, …, 1682번째, 1704번째 서브 캐리어에 CP 파일럿 정보가 삽입된다. 상기 CP 파일럿의 위치는 일 실시예이다. CP 파일럿의 위치는 모든 채널에서 평균 CP의 SNR이 유지되도록 불규칙적으로 배치하여 채널에 상관없이 채널 추적 성능을 확보할 수 있도록 한다. 상기 70a에서 짝수가 아닌 홀수 캐리어 위치에 CP 파일럿을 삽일할 수도 있고, 짝, 홀수를 가리지 않고 삽입할 수도 있다.
도 70b는 홀수 파일럿 캐리어 정보만을 포함하는 파일럿 심볼 구간과, 전송할 심볼 데이터와 함께 CP 파일럿 정보를 포함하는 데이터 심볼 구간으로 구성된 프레임을 나타낸 도면이다. 도 70b는 1688개의 데이터 전송 가능한 서브 캐리어 가운데 68개를 CP 파일럿 정보를 전송하는 데 사용하며, 나머지 1620개의 서브 캐리어를 심볼 데이터를 전송하는 데 사용하는 경우의 실시 예이다.
파일럿 심볼 구간에는 상기 캐리어 가운데 홀수 캐리어(k=1, 3, 5, …, 1703)의 위치에만 파일럿 정보가 포함된다. 데이터 심볼 구간에는 심볼 데이터와 함께 CP 파일럿 정보가 포함된다. 각 데이터 심볼 구간에는 68개의 서브 캐리어에 CP 파일럿 정보가 삽입된다. 상기 도 70b는 홀수 캐리어 위치에 68개의 CP 파일럿 정보가 삽입된 예이다. 마찬가지로 상기 CP 파일럿의 위치는 일 실시예이며, 홀수가 아닌 짝수 캐리어 위치에 CP 파일럿을 삽입할 수도 있고, 짝, 홀수를 가리지 않고 삽입할 수도 있다.
도 71 내지 도 73은 본 발명에 따른 일 실시예로서, 각 모드에 따른 CP 파일럿 정보의 삽입 위치를 나타내는 도면이다. 도 71은 2k 모드의 경우, 68개의 CP 파일럿 정보가 삽입되는 위치를 나타내며, 도 72는 4k 모드의 경우, 135개의 CP 파일럿 정보가 삽입되는 위치를 나타낸다. 또한, 도 73은 8k 모드의 경우, 269개의 CP 파일럿 정보가 삽입되는 위치를 나타낸다. 상기 도 72의 4k 모드와 도 73의 8k 모드의 위치는 상기 도 71의 2k 모드의 배치를 각각 2번, 4번 반복시킨 예이다. 다만, 4k 모드와 8k 모드의 경우, 상기 도 72, 도 73과 같이 2k 모드의 배치를 각각 2번, 4번 반복한 위치를 이용할 수도 있고, 다른 위치를 이용할 수도 있다.
상기 도 71 내지 도 73의 예에서는 짝수 캐리어 위치에 CP 파일럿 정보를 삽입하였으나, 홀수 캐리어 위치에 CP 파일럿 정보를 삽입할 수도 있고, 짝, 홀수를 가리지 않고 삽입할 수도 있다.
도 74a와 도 74b는 본 발명에 따른 일 실시예로서, 동일한 CP 파일럿 위치를 갖는 프레임의 구조를 나타낸 도면이다. 상기 도 74a와 도 74b의 파일럿 심볼 구 간(프리앰블)에는, 각각 짝수 캐리어 위치, 홀수 캐리어 위치에 파일럿정보가 삽입된다. 그리고 데이터 심볼 구간에는 동일한 캐리어 위치에 CP 파일럿 정보를 삽입(common CP)하여 데이터를 전송한다. 예를 들어, 상기 도 74a와 도 74b에는 0번째, 25번째, …, 1682번째, 1704번째 서브 캐리어 위치에 각각 CP 파일럿 정보가 삽입되어 있다. 다만, 상기 CP 파일럿의 위치는 일 실시예이며, 짝수 캐리어 위치 또는, 홀수 캐리어 위치에 삽입될 수도 있고, 또는 짝, 홀수 캐리어 위치를 구분하지 않고 삽입될 수도 있다.
상기 도 74a와 도 74b와 같은 구조를 갖는 프레임은, 상기 도 66에서 설명한 바와 같이, 단일 주파수 망에서 짝수 캐리어 지역(A)과 홀수 캐리어 지역(B)을 구분하여 신호를 송신하는 경우에 사용될 수 있다. 짝수 캐리어 지역(A)의 송신 신호에는 파일럿 심볼 구간에 짝수 파일럿 캐리어 정보가 포함되고, 홀수 캐리어 지역(B)의 송신 신호에는 파일럿 심볼 구간에 홀수 파일럿 캐리어 정보가 포함된다. 이때, 상기 각 지역의 송신 신호에 포함되어 있는 데이터 심볼 구간에는 CP 파일럿 정보가 삽입되며, 상기 CP 파일럿 정보는 동일한 위치에 삽입된다.
예를 들어, 상기 도 74a와 같이 파일럿 심볼 구간에 짝수 파일럿 캐리어 정보를 포함하는 프레임은 짝수 캐리어 지역(A)의 안테나를 통하여 송신될 수 있으며, 도 74b와 같이 파일럿 심볼 구간에 홀수 파일럿 캐리어 정보를 포함하는 프레임은 홀수 캐리어 지역(B)의 안테나를 통하여 송신될 수 있다.
도 75는 본 발명에 따른 일 실시예로서, common CP 파일럿 정보의 삽입 위치를 나타내는 도면이다. 상기 도 75는 2k 모드의 경우, 68개의 CP 파일럿 정보가 삽 입되는 위치를 나타낸다. 4k 모드와 8k 모드의 경우에는, 상기 도 75의 2k 모드의 배치를 각각 2번, 4번 반복한 위치를 이용할 수도 있고, 다른 위치를 이용할 수도 있다. 마찬가지로 상기 common CP 파일럿 정보는 짝수 캐리어 위치에 삽입할 수도 있고, 홀수 캐리어 위치에 삽입할 수도 있다. 또는, 짝, 홀수를 가리지 않고 삽입할 수도 있다.
상기 도 74a, 74b에서는 단일 주파수 망을 이용한 단일 입출력(SISO) 송수신의 경우를 예로 들었으나, 상기와 같은 프레임 구조를 다중 입출력(MIMO) 송수신에 사용할 수도 있다.
도 76a 내지 도 76c는 본 발명에 따른 일실시예로서, 다중 입출력 전송 프레임의 구조를 나타낸 도면이다. 상기 도 76a 내지 도 76c는 각각 전송 경로에 따른 프리앰블의 파일럿과 CP 파일럿의 위치 등을 한 도면에 도시한 도면이다. 상기 도 76a 내지 도 76c의 예에서는 2개의 전송경로(ant 1, ant 2)를 이용하여 데이터를 송신한다. 그리고, 데이터 심볼 구간에 삽입된 CP 파일럿의 서브 캐리어 위치는 2개의 전송경로에 대해 모두 동일하다.
상기 도 1에서 설명한 바와 같이 다중 입출력 방식의 경우, 수신단에서 각 전송경로를 구분하도록 하여야 한다. 상기 도 76a 내지 도 76c의 예에서는, 파일럿 심볼 구간(프리앰블)의 파일럿 삽입위치를 이용하여 전송 경로를 구분할 수 있다.
예를 들어, 제1 전송경로(ant 1)의 송신 신호에는 파일럿 심볼 구간에 짝수 파일럿 캐리어 정보를 포함하며, 제2 전송경로(ant 2)의 송신 신호에는 파일럿 심볼 구간에 홀수 파일럿 캐리어 정보를 포함한다. 수신단에서는 수신된 프레임의 파 일럿 심볼 구간에 삽입된 파일럿의 위치를 이용하여 전송경로를 구분할 수 있다.
상기 각 전송경로를 통해 송신되는 신호의 데이터 심볼 구간에는 CP 파일럿 정보가 삽입된다. 상기 CP 파일럿 정보는 각 전송경로마다 동일한 위치에 삽입할 수도 있고, 다른 위치에 삽입할 수도 있다.
상기 도 76a 내지 도 76c는 각 전송경로마다 동일한 위치에 CP 파일럿 정보를 삽입한 예이다. 도 76a는 짝수 캐리어 위치에 CP 파일럿 정보를 삽입한 예이며, 도 76b는 홀수 캐리어 위치에 CP 파일럿 정보를 삽입한 예이다. 그리고, 도 76c는 짝, 홀수 캐리어 위치를 가리지 않고 CP 파일럿 정보를 삽입한 예이다.
상기 도 76a 내지 도 76c의 CP 파일럿 정보의 위치는 일 실시예이며, 구현 예에 따라 다른 위치를 이용할 수 있다.
상기에서 설명한 파일럿 심볼 구간과 CP 파일럿 정보를 포함하는 프레임 구조에서, 파일럿 심볼 구간의 파일럿과 데이터 심볼 구간의 CP 파일럿 정보를 스크램블(scramble)하여 사용할 수 있다. 상기 파일럿 정보의 스크램블을 이용하여 송신 신호의 DC 성분을 제거하고, 수신단에서 프리앰블의 검출과 주파수 오프셋 보정을 용이하게 할 수 있도록 한다.
예를 들어, 상기 파일럿 정보의 스크램블을 위해 슈도 랜덤 이진열(Pseudo Random Binary Sequence : 이하 PRBS)을 이용할 수 있다. 이때, 상기 파일럿 심볼 구간의 파일럿과 데이터 심볼 구간의 CP 파일럿 정보에 대해 같은 PRBS를 사용할 수도 있고, 다른 PRBS를 사용하여 스크램블할 수도 있다.
이하 수학식 5는 상기 스크램블을 위한 일 실시예이다. 수학식 5와 같은 수 학식을 이용하여 파일럿 심볼 구간의 파일럿과 데이터 심볼 구간의 CP 파일럿 정보를 스크램블 할 수 있다. 또는, CP 파일럿 정보를 수학식 5를 이용하여 스크램블하고, 파일럿 심볼 구간의 파일럿은 수학식을 이용하여 스크램블하거나 스크램블을 안 할 수도 있다. 상기 예로 든 수학식을 이용하여 스크램블할 파일럿을 정하는 것은 구현 예에 따라 달라질 수 있다.
Figure 112008039495349-PAT00011
Figure 112008039495349-PAT00012
상기 수학식 5에서 'Ck'는 'k'에 대응되는 위치에서의 파일럿 정보, 'Wk'는 스크램블을 위한 PRBS 값을 나타낸다. 그리고 'Re(Ck)'는 상기 'Ck' 값의 실수(real) 값을, 'Im(Ck)'는 'Ck' 값의 허수(imaginary) 값을 나타낸다. 상기 'bf'는 파워 부스팅 팩터(power boosting factor)이다. 상기 파워 부스팅 팩터의 수치는 일 실시예이며, 상기 수치를 조정하여 채널 추정 성능과 데이터의 SNR 향상 사이에 트레이드 오프를 얻을 수 있다.
상기 수학식 5를 이용하여 상기에서 설명한 각 프레임 구조의 CP 파일럿 정보를 스크램블하는 경우, CP 파일럿만을 사용하므로 DVB-T에 비해 부스팅으로 인한 데이터의 파워 감소가 적고, DVB-T보다 더 많은 CP 파일럿을 사용하므로 더 나은 채널 추적 성능을 얻을 수 있다.
도 77은 본 발명에 따른 일 실시예로서, 슈도 랜덤 이진열(PRBS) 발생기를 나타낸 도면이다. 상기 발생기를 이용하여 상기 수학식 5의 PRBS 값(Wk)을 얻을 수 있다.
상기 PRBS 발생기는 비트 지연부(7700)와 연산부(7710)를 포함한다. 상기 도 77의 실시예에서는 11개의 1비트 지연부와 XOR 게이트를 포함한다. 상기 비트 지연부의 수와 게이트의 종류는 일 실시예이며, 구현 예에 따라 상기 지연부의 수나 게이트의 종류, 위치는 달라질 수 있다.
상기 도 77의 PRBS 발생기의 각 비트 지연부에는 초기값으로 1이 입력되어 있으며, XOR 게이트(7710)는 9번째 비트 지연부의 출력과 11번째 비트 지연부의 출력을 입력으로 하여 XOR 연산을 수행한다. 상기 XOR 게이트(7710)에서 연산된 출력은 1번째 비트 지연부로 입력되며, 11번째 비트 지연부의 출력 값은 상기 수학식 5의 PRBS 값(Wk)으로 사용될 수 있다. 상기 도 77의 PRBS 발생기의 경우, 11개의 초기값이 모두 출력된 후에 XOR 게이트(7710)에서 연산된 값이 출력된다.
상기와 같이 PRBS 발생기에서는 1 또는 0 값이 출력될 수 있으며, 상기 1 또는 0 값을 수학식 5에 대입하면, 파일럿의 실수 값(Re(Ck))으로
Figure 112008039495349-PAT00013
또는
Figure 112008039495349-PAT00014
를 얻을 수 있다.
도 78은 본 발명에 따른 일 실시예로서, 신호 송신 장치의 다른 예를 개략적으로 나타낸 블록도이다. 상기 도 78은 상기에서 설명한 각 실시예의 신호 송신 장치 가운데, 다중 인코딩, 다중 맵핑 방식과 상기 실시 예에서 설명한 CP 파일럿 정보를 포함하는 프레임 구조를 이용하여 신호를 송신하는 장치를 나타낸다.
상기 도 78의 신호 송신 장치는 상기 도 68의 신호 송신 장치에서 설명한 바와 같으며, 다만 전송 프레임의 데이터 심볼 구간에 상기에서 설명한 각 실시예에서와 같이 CP 파일럿 정보가 삽입되는 것이 다르다. 상기 도 78의 신호 송신 장치에서 아웃터 인코더와 인너 인코더 사이에 인터리빙 과정을 수행하거나, 선형 프리코딩 과정을 수행하지 않는 실시예 등과 같이 구현 예에 따라 필요한 구성요소가 더 추가되거나 필요하지 않은 구성요소가 사용되지 않을 수 있다. 이하 차이가 있는 부분을 중심으로 설명하기로 한다.
제2인터리버(7850)에서 인터리빙된 심볼 데이터는 프레임 형성부(7860)로 입력된다. 상기 프레임 형성부(7860)는 출력된 신호를 OFDM 방식으로 변조할 수 있도록 파일럿 신호를 삽입하여 프레임을 형성한다. 이때, 상기 프레임 형성부(7860)는 상기 각 실시예에서 설명한 바와 같이 파일럿 심볼 구간과 데이터 심볼 구간을 포함하는 프레임을 형성한다. 상기 데이터 심볼 구간에는 상기에서 설명한 바와 같은 CP 파일럿 정보를 삽입한다. 상기 프레임 형성부(7860)에서 형성된 전송 프레임은 변조부(7870)를 거쳐 OFDM 변조되어 전송된다.
도 79는 본 발명에 따른 일 실시예로서, 신호 수신 장치의 다른 예를 개략적으로 나타낸 블록도이다. 상기 도 79의 수신장치는 상기 도 78의 송신 장치에 대응 된다. 상기 도 79의 신호 수신 장치는 구현 예에 따라 필요한 구성요소가 더 추가되거나 필요하지 않은 구성요소가 사용되지 않을 수 있다.
마찬가지로 상기 도 79의 신호 수신 장치의 각 구성 요소는 상기 각 실시예에서 설명한 바와 같으며, 이하 차이가 있는 부분을 중심으로 설명하기로 한다.
상기 제1동기부(7910)는 주파수 영역 신호의 동기 획득을 위해 복조부(7920)와 제2동기부(7930)에서 출력하는 데이터의 주파수 영역의 오프셋(offset) 결과를 이용할 수 있다. 제2동기부(7930)는 복조부(7920)에서 출력된 프레임을 파싱하여 CP 파일럿 정보를 추출하고 채널을 추적(tracking)한다. 즉, 상기 제2동기부(7930)는 프레임의 각 데이터 심볼 구간에 포함된 CP 파일럿 정보를 이용하여 수신신호의 주파수 오프셋 보정 정보를 제1동기부(7910)로 출력한다. 상기 제1동기부(7910)에서는 상기 제2동기부(7930)에서 출력된 주파수 오프셋 보정 정보를 이용하여 더 정확하게 동기를 맞출 수 있다.
복조부(7920)에서 복조된 데이터는 프레임 파싱부(7940)로 출력된다. 상기 프레임 파싱부(7940)는 상기 복조부(7920)에서 입력된 프레임을 파싱하여, 파일럿 심볼을 제외한 데이터 심볼 구간의 심볼 데이터를 출력할 수 있다. 이때, 상기 프레임 파싱부(7940)는 캐리어의 파워를 검출하는 방식만으로 파일럿 심볼 구간(또는 프리앰블)의 동기를 맞출 수 있다.
만약, 상기 송신 장치에서 PRBS를 이용하여 CP 파일럿 또는 파일럿 심볼 구간의 파일럿 정보를 스크램블한 경우, 상기 제2동기부(7930) 또는 프레임 파싱부(7940)에서는 이를 디스크램블(descramble)하여야 한다.
도 80은 본 발명에 따른 일 실시예로서, 디스크램블 장치를 나타낸 도면이다. 상기 디스크램블 장치는 PRBS 생성부(8000), 선택 출력부(8010), 및 연산부(8020)를 포함한다.
PRBS 생성부(8000)는 상기 도 77에서 설명한 PRBS 발생기와 같은 이진열(binary sequence)를 생성하여 출력한다. 상기 PRBS 생성부(8000)에서는 0 또는 1이 출력되며, 상기 출력은 선택 출력부(8010)에 입력된다.
상기 선택 출력부(8010)는 0(false) 또는 1(true) 값을 제어 값으로 하여, 두 개의 입력(1 또는 -1) 가운데 하나를 선택적으로 출력한다. 예를 들어, 상기 도 80에서 PRBS 생성부(8000)로부터 0이 입력되면 선택 출력부(8010)는 1을 출력하고, PRBS 생성부(8000)로부터 1이 입력되면 선택 출력부(8010)는 -1을 출력한다. 상기 선택 출력부(8010)에서 출력된 값은 연산부(8020)로 입력된다.
연산부(8020)는 채널을 거쳐 수신된 파일럿과 상기 선택 출력부(8010)에서 출력된 값을 곱셈 연산하여 출력한다. 만약 수학식 5와 같은 형식에 따라 파일럿을 스크램블하여 송신한 경우, 상기 채널을 거친 파일럿은
Figure 112008039495349-PAT00015
값을 갖는다. 즉, 상기 채널을 거친 파일럿은 스크램블된 파일럿(
Figure 112008039495349-PAT00016
)에 채널 전달함수(CTF : Channel Transfer Function)를 컨벌루션(convolution)한 값이 된다.
상기 수학식 5에서 설명한 바와 같이 스크램블된 파일럿은 Wk가 0인 경우 bf×1 값을 가지며, Wk가 1인 경우 bf×-1 값을 가진다. 그리고, 상기 도 80의 선택 출력부(8010) 는 0이 입력되면 1을 출력하고, 1이 입력되면 -1을 출력한다.
따라서, 연산부(8020)에서는 송신 장치에서 PRBS에 따라 스크램블한 파일럿을 디스크램블하여 출력할 수 있다. 상기 도 80에서 상기 디스크램블된 값은
Figure 112008039495349-PAT00017
이 된다.
상기 프레임 파싱부(7940)에서 파싱된 심볼 데이터는 제1디인터리버(7960)로 출력된다. 제1디인터리버(7960)는 상기 도 78의 제2인터리버(7850)에서 인터리빙한 방식에 대응되는 방식으로 디인터리빙하여 심볼 데이터의 순서를 복원한다.
상기 프레임 파싱부(7940)에서 파싱된 파일럿 데이터는 채널 추정부(7950)로 출력된다. 상기 채널 추정부(7950)는 상기 프레임 파싱부(7940)에서 출력된 파일럿과 기지(known) 파일럿 정보를 이용하여 채널을 추정하며, 상기 추정된 결과 값을 등화부(7970)로 출력한다. 등화부(7970)는 상기 채널 추정 값을 이용하여 제1디인터리버(7960)에서 순서가 복원된 심볼 데이터를 등화한다.
도 81은 본 발명에 따른 일 실시예로서, 심볼 당 TPS 전송 비트의 수를 비교한 도면이다. 수신단에서는 한 주기의 TPS 정보를 모두 받아야 TPS 정보를 디코딩할 수 있으며, 상기 TPS의 경우 하나의 심볼에 하나의 TPS 비트가 포함되어 전송된다. 이러한 경우, TPS 동기를 위해 TPS 비트 수만큼의 심볼 시간이 걸린다.
따라서, 상기 CP 파일럿의 일부를 TPS를 전송하는 데 사용하여 TPS 동기를 위한 시간을 줄일 수 있다. 예를 들어, 기존의 TPS 정보 전송을 위한 서브 캐리어 이외에, 상기 데이터 심볼 구간의 CP 파일럿 정보 삽입 위치에 상기 파일럿 정보 대신에 적어도 하나 이상의 TPS 정보를 더 포함하여 전송할 수 있다. 또한, 데이터 심볼 구간에 하나의 CP 파일럿 정보 삽입 위치에만 TPS 비트를 포함하여 전송할 수도 있고, 하나의 데이터 심볼 구간의 다수의 CP 파일럿 정보 삽입 위치에 상기 TPS 비트를 반복적으로 포함하여 전송할 수도 있다.
예를 들어, 상기 하나의 데이터 심볼 구간에 하나의 TPS 비트가 17번 반복적으로 포함되어 전송되는 경우를 가정한다. 이러한 경우, 2k 모드에서는 68개의 파일럿 캐리어 위치 가운데 17개의 서브 캐리어에 TPS 비트를 포함하여 전송하고, 남은 51개의 서브 캐리어에 CP 파일럿 정보를 포함하여 전송할 수 있다. 그리고, 4k 모드와 8k 모드에서는 각각 101개, 201개의 서브 캐리어에 CP 파일럿 정보를 포함하여 전송할 수 있다.
상기 도 81은 상기 도 63에서 제안된 TPS를 기준으로, 하나의 심볼에 1비트의 TPS 비트를 전송할 때와 2비트의 TPS 비트를 전송할 때 걸리는 TPS 동기 대기 시간(latency)을 나타낸 도면이다. 상기 도면에서 시간(time)은 하나의 심볼 길이를 1120usec(DVB-T, 8k-mode)로 가정했을 때의 예상 대기 시간을 나타내며, 이는 total symbol에 상기 심볼 길이를 곱한 값이다.
하나의 심볼에 1비트의 TPS 비트를 전송하는 경우, TPS 동기를 위해 72개의 심볼이 수신되어야 하며, 8k-mode의 경우 도 51에서와 같이 LDPC 동기를 위해 최대 19개의 심볼이 수신되어야 한다. total symbol은 하나의 심볼을 놓친 경우, 다음 동기를 위해 걸리는 최대 심볼 시간을 말한다. 예를 들어, 첫 심볼을 놓친 경우에 다음 동기를 위해 최대 심볼 시간이 걸린다. 하나의 심볼에 1비트의 TPS 비트를 전송하는 경우, 최대 심볼 시간은 72(TPS 동기)×2 + 19(LDPC 동기) - 1 = 162이 되며, 하나의 심볼에 2비트의 TPS 비트를 전송하는 경우, 최대 심볼 시간은 36(TPS 동기)×2 + 19(LDPC 동기) - 1 = 90이 된다. 상기에서 든 예와 같이 대기 시간(latency)이나 데이터 측면에서 효율적으로 데이터를 전송할 수 있다.
도 82는 본 발명에 따른 일 실시예로서, 스크램블을 이용한 신호 송신 장치를 개략적으로 나타낸 블록도이다. 상기 신호 송신 장치는 에너지 스크램블부(8200), 아웃터 인코더(8210), 인너 인코더(8220), 제1 인터리버(8230), 다중 맵퍼(8240), 제2 인터리버(8250), 프레임 형성부(8260), 변조부(8270), D/A 컨버터(8280), 및 전송부(8290)를 포함한다.
상기 도 82의 신호 송신 장치는 에너지 분산 스크램블(energy dispersal scramble)을 사용하여 송신신호의 PAPR(Peak to Average Power Ratio)를 낮출 수 있다.
에너지 스크램블부(8200)는 입력된 비트 데이터를 스크램블하여 상기 데이터의 에너지를 분산한다. 예를 들어, 입력된 비트 데이터와 랜덤하게 발생된 스크램블 패턴 값을 XOR(eXclusive OR) 연산하여 출력한다. 상기 스크램블 패턴 값이나, 연산 방법 등은 구현 예에 따라 달라질 수 있다. 상기 에너지 스크램블을 통해 입력된 비트열의 상관성을 줄일 수 있다.
아웃터 인코더(8210)와 인너 인코더(8220)는 입력된 신호를 부호화하여 출력 함으로써, 전송되는 데이터에 발생한 오류를 수신기에서 검출하고, 상기 오류를 수정할 수 있도록 한다. 상기 아웃터 인코더(8210)와 인너 인코더(8220)로서 각각 BCH 인코더, LDPC 인코더 등을 사용할 수 있다. 또한, 구현 예에 따라 상기 아웃터 인코더(8210)와 인너 인코더(8220) 사이에 인터리버를 사용할 수도 있다. 또는, 상기 아웃터 인코더(8210)와 인너 인코더(8220)에 상기에서 설명한 다중 인코딩 방식을 사용할 수도 있다.
제1인터리버(8230)는 상기 아웃터 인코더(8210)에서 출력된 데이터 열을 섞어 랜덤한 위치로 분산시킨다. 다중 맵퍼(8240)는 상기 제1인터리버(8230)에서 인터리빙된 데이터를 전송 방식에 따른 심볼로 맵핑한다. 상기 다중 맵퍼(8240)는 복수의 맵핑 방식을 혼합하여 사용함으로써, 입력된 데이터를 심볼 데이터로 맵핑한다. 상기 맵핑 방식으로 QAM, QPSK, APSK, PAM, 옵티멀 성상(optimal constellation) 등이 사용될 수 있다.
상기 다중 맵퍼(8240)에는 비트 데이터 단위로 각각의 맵핑 방식에 따라 심볼로 맵핑하는 방식이 사용될 수도 있고, 블록 단위로 심볼로 맵핑하는 방식이 사용될 수도 있다. 예를 들어, 입력되는 비트 데이터를 각각의 맵핑 방식에서 필요한 비트 데이터의 수만큼 순서대로 분류하여 각각 맵핑할 수도 있고, 입력되는 비트 데이터를 블록 단위로 나누어 각각의 맵핑 방식에 따라 심볼 맵핑할 수도 있다.
도 83은 본 발명에 따른 일 실시예로서, 블록 단위의 다중 맵퍼를 개략적으로 나타낸 도면이다. 상기 다중 맵퍼는 블록 분배부(8241), 제1심볼 맵퍼(8242), 제2심볼 맵퍼(8243), 및 블록 인터리버(8244)를 포함한다. 상기 도 83의 예에서는 2개의 심볼 맵퍼를 사용하였으나, 이는 일 실시예이며, 적어도 하나 이상의 심볼 맵퍼가 사용될 수 있다.
블록 분배부(8241)는 입력된 비트 데이터를 블록 단위로 나누어 여러 개의 맵퍼에 분배한다. 상기 블록 분배부(8241)는 상기 각 맵퍼의 맵핑 방식에 따라 심볼에 맵핑하기 위해 필요한 수의 블록으로 나누어 비트 데이터를 분배한다.
도 84는 본 발명에 따른 일 실시예로서, 블록 분배 방식을 나타낸 도면이다. 즉, 상기 분배 방식은 상기 블록 분배부(8241)에서 비트 스트림을 분배하는 방식의 일 예를 나타낸다. 상기 도 84의 상부에 도시된 An은 블록 분배부(8241)로 입력되는 비트 데이터가 5개의 블록(subBlock 0 ~ 4)으로 나뉜 것을 나타낸다. 하부에 도시된 Bn은 상기 나뉜 블록을 각 심볼 맵퍼에 따라서 분배한 것을 나타낸다.
만약, 상기 도 56에서와 같이 두 종류의 심볼 맵핑 방식을 5 레벨(100:0(r=5), 80:20(r=4), 60:40(r=3), 40:60(r=2), 20:80(r=1))로 나누어 사용하는 경우, 입력된 비트열을 도 84의 상부에 도시된 바와 같이 5개의 균등한 블록으로 나누어 사용한다. 예를 들어, LDPC에 따라 인코딩된 데이터를 분배하는 경우, 만약 상기 LDPC의 코드워드의 길이가 64,800비트이면 하나의 블록의 길이는 12,960비트가 되고, 코드워드의 길이가 16,200비트이면 하나의 블록의 길이는 3,240비트가 된다.
그리고, 상기 'r' 값에 따라 나누어진 블록을 병합(merge)하여 출력한다. 즉, 상기 'r'값에 따라 상기 두 종류의 심볼 맵핑 방식에는 'r'개의 블록과 '5-r' 개의 블록이 각각 분배된다. 상기 블록의 병합은, 순서대로 앞의 'r'개와 나머지 '5-r'개로 나누어 병합할 수도 있고, 상기 나누어진 블록 가운데 약속에 따라 정해진 부분의 블록을 추출하여 병합할 수도 있다. 상기 병합의 예는 구현 예에 따라 달라질 수 있다.
예를 들어, 상기 다중 맵퍼(8240)에서 256QAM 맵핑 방식과 64QAM 맵핑 방식을 80%:20%로 혼합하여 입력된 데이터를 심볼 맵핑하는 경우, 상기 'r'값은 4가 된다. 따라서, 256QAM 맵핑 방식에는 '4'개의 블록이 분배되며, 64QAM 맵핑 방식에는 '1'개의 블록이 분배된다. 그리고, 상기 각각의 심볼 맵핑 방식에 따라 맵핑되는 비트 데이터의 길이는 '4×subBlock'와 '1×subBlock'이 된다.
제1심볼 맵퍼(8242)와 제2심볼 맵퍼(8243)는 상기 블록 분배부(8241)에서 분배된 블록 단위의 비트 데이터를 해당 심볼 맵핑 방식에 따라 심볼로 맵핑한다.
블록 인터리버(8244)는 상기 제1심볼 맵퍼(8242)와 제2심볼 맵퍼(8243)에서 출력된 심볼 데이터를 인터리빙하여, 심볼 데이터를 랜덤한 위치로 분산시킨다. 다만, 상기 인터리버를 사용하지 않고, 제1심볼 맵퍼(8242)와 제2심볼 맵퍼(8243)에서 출력된 심볼 데이터를 순서대로 정렬하여 출력할 수도 있다.
도 85와 86은 본 발명에 따른 일 실시예로서, 상기 심볼 데이터를 인터리빙하는 방식을 나타낸 도면이다.
상기 도 85의 실시예에서는 매트릭스(matrix) 모양의 메모리에 열 방향으로 심볼 데이터를 저장(write)하고, 행 방향으로 상기 저장된 심볼 데이터를 읽어서 출력한다. 따라서, 상기 제1심볼 맵퍼(8242)와 제2심볼 맵퍼(8243)에서 출력된 데 이터를 랜덤하게 섞어서 출력할 수 있다. 상기 심볼의 저장은 제1심볼 맵퍼(8242)에서 출력된 심볼 데이터를 먼저 저장할 수도 있고, 제2심볼 맵퍼(8243)에서 출력된 심볼 데이터를 먼저 저장할 수도 있다. 상기 저장 순서는 구현 예에 따라 달라질 수 있다. 상기 도 85에서 제1행 제1열의 위치는 최상위 심볼(Most Significant Symbol : MSS)로, 마지막행 마지막열의 위치는 최하위 심볼(Least Significant Symbol : LSS)로 정의한다.
도 86은 상기 심볼 데이터를 인터리빙하는 다른 방식을 나타낸 도면이다. 상기 도 85와 마찬가지로 상기 입력되는 심볼 데이터는 열 방향으로 메모리에 저장하고, 행 방향으로 상기 저장된 심볼 데이터를 읽어서 출력한다. 다만, 상기 저장된 심볼 데이터를 읽는 경우, 각 행에서 읽기 시작하는 위치를 다르게 정할 수 있다.
예를 들어, 상기 도 86의 경우, 제1행에서는 제1열 위치부터 시작하여 마지막 열까지 읽어서 출력한다. 그리고 제2행에서는 제2열 위치부터 시작하여 마지막 열까지 읽은 후 제1열 위치를 읽어 출력한다. 제3행에서는 제3열 위치부터 시작하여 마지막 열까지 읽은 후 제1열과 제2열의 위치를 읽어 출력한다. 즉, 제n행에서는 제n열 위치부터 시작하여 마지막 열까지 읽은 후, 제1열부터 제n-1열의 위치까지 읽어 출력한다. 상기 도 86의 예 또한, 일 실시예이며 구현 예에 따라 상기 읽기 시작하는 위치는 달라질 수 있다.
도 87은 본 발명에 따른 일실시예로서, 메모리의 열(column)의 길이를 나타낸 도면이다. 상기 도 85와 도 86에서 메모리의 크기는 구현 예에 따라 달라질 수 있다. 예를 들어, 상기 도 87은 LDPC 코드워드가 64,800비트인 경우 행(row)의 길 이를 540 심볼로 하고, LDPC 코드워드가 16,200비트인 경우 행의 길이를 135 심볼로 한 경우의 예이다. 즉, 상기 도 87의 예에서, 상기 256QAM 맵핑 방식과 64QAM 맵핑 방식을 80%:20%로 혼합(Hyb256-64_r8)하여 입력된 데이터를 심볼 맵핑하는 경우, 상기 메모리의 열의 길이는 16이 된다.
상기 다중 맵퍼(8240)에서 맵핑된 심볼 데이터는 제2 인터리버(8250)로 출력된다. 상기 제2 인터리버(8250)는 입력된 심볼 데이터를 랜덤한 위치로 분산시키다. 상기 제1 인터리버(8230)와 제2 인터리버(8250)에는 각각 상기 각 실시예에서 설명한 인터리버 등이 사용될 수 있다.
프레임 형성부(8260)는 상기 제2 인터리버(8250)에서 출력된 심볼 데이터를 OFDM 방식으로 변조할 수 있도록 파일럿 신호를 삽입하여 프레임을 형성한다. 마찬가지로, 상기 프레임 형성부(8260)는 상기 각 실시예에서 설명한 프레임 형식을 이용하여 프레임을 형성할 수 있다.
변조부(8270)는 상기 형성된 프레임을 OFDM 변조하여 출력하고, D/A 컨버터(8280)는 상기 변조된 신호를 디지털(Digital) 신호에서 아날로그(Analog) 신호로 변환한다. 상기 변환된 아날로그 신호는 전송부(8290)를 통해 RF(Radio Frequency) 신호로 송신된다.
도 88은 본 발명에 따른 일 실시예로서, 디스크램블을 이용한 신호 수신 장치를 개략적으로 나타낸 블록도이다. 상기 신호 수신 장치는, 상기 도 82의 신호 송신 장치에 대응된다. 상기 신호 수신 장치는 튜너(8800), A/D 컨버터(8810), 동기부(8820), 복조부(8830), 프레임 파싱부(8840), 채널 추정/등화부(8850), 제1 디 인터리버(8860), 다중 디맵퍼(8870), 제2 디인터리버(8880), 인너 디코더(8890), 아웃터 디코더(8892), 및 에너지 디스크램블부(8894)를 포함한다.
튜너(8800)는 선택된 채널의 신호를 튜닝(tuning)하여 수신한다. 상기 튜너(8800)을 통하여 수신된 RF 신호는 A/D 컨버터(8810)에서 디지털 신호로 변환되어 출력된다. 동기부(8820)는 복조된 데이터의 주파수 영역의 오프셋(offset) 결과를 이용하여 주파수 영역 신호의 동기를 획득한다. 복조부(8830)는 상기 동기가 얻어진 신호를 복조하여 출력하고, 프레임 파싱부(8840)는 상기 복조된 프레임을 파싱하여 심볼 데이터와 파일럿을 추출한다.
채널 추정/등화부(8850)는 상기 프레임 파싱부(8840)에서 추출된 파일럿을 이용하여 채널을 추정하고, 상기 추정된 채널을 이용하여 심볼 데이터를 등화한다. 제1 디인터리버(8860)는 상기 채널 추정/등화부(8850)에서 등화된 심볼 데이터를 디인터리빙하여 인터리빙되기 전의 위치로 복원한다. 상기 제1 디인터리버(8860)는 상기 도 82의 제2 인터리버(8250)에 대응된다.
상기 도 88에서는 상기 채널 추정부와 등화부가 하나의 블록으로 표시되어 있으며, 등화된 심볼 데이터를 디인터리빙하고 있으나, 상기 도 69나 도 79에서와 같이 채널 추정부와 등화부가 다른 블록으로 표현될 수도 있고, 프레임에서 추출된 심볼 데이터를 디인터리빙한 후 등화할 수도 있다. 즉, 이는 구현 예에 따라 달라질 수 있다.
상기 디인터리빙된 심볼 데이터는 다중 디맵퍼(8870)에서 비트 데이터로 디맵핑되어 출력된다. 상기 다중 디맵퍼(8870)는 상기 도 82의 다중 맵퍼(8240)에 대 응되는 방식에 따라 심볼 데이터를 디맵핑하여 출력한다.
도 89는 본 발명에 따른 일실시예로서, 블록 단위의 다중 디맵퍼를 개략적으로 나타낸 도면이다. 상기 다중 디맵퍼는 블록 디인터리버(8871), 제1심볼 디맵퍼(8872), 제2심볼 디맵퍼(8873), 및 블록 결합부(8874)를 포함한다. 상기 도 89의 예에서는 2개의 심볼 디맵퍼를 사용하였으나, 이는 일 실시예이며, 상기 다중 맵퍼(8240)의 심볼 맵퍼의 수만큼 심볼 디맵퍼가 사용될 수 있다.
블록 디인터리버(8871)는 입력된 심볼 데이터를 디인터리빙하여 여러 개의 심볼 디맵퍼에 분배한다. 상기 블록 디인터리버(8271)는 상기 도 83의 블록 인터리버(8244)에서 인터리빙한 방식에 대응되는 방식에 따라 심볼 데이터를 디인터리빙하여 분배한다.
제1심볼 디맵퍼(8872)와 제2심볼 디맵퍼(8873)는 상기 디인터리빙되어 분배된 심볼 데이터를, 해당 디맵핑 방식에 따라 비트 데이터로 디맵핑한다. 상기 제1심볼 디맵퍼(8872)와 제2심볼 디맵퍼(8873)는 상기 도 83의 제1심볼 맵퍼(8242)와 제2심볼 맵퍼(8243)와 대응된다.
블록 결합부(8874)는 상기 제1심볼 디맵퍼(8872)와 제2심볼 디맵퍼(8873)에서 디맵핑된 비트 데이터를 입력받아, 하나의 비트 데이터열을 출력한다. 상기 블록 결합부(8874)는 상기 도 83의 블록 분배부(8241)에서 블록 단위로 분배한 방식의 역으로 비트 데이터를 결합하여 출력한다.
제2디인터리버(8880)는 상기 다중 디맵퍼(8870)에서 출력된 데이터 열에 대해 디인터리빙(de-interleaving)을 수행하여 데이터를 인터리빙되기 전의 순서로 복원시킨다. 상기 제2디인터리버(8880)는 상기 도 82의 제1인터리버(8230)에서 인터리빙한 방식에 대응되는 방식에 따라 디인터리빙하여 데이터 열의 순서를 복원한다.
인너 디코더(8890)와 아웃터 디코더(8892)는 상기 순서가 복원된 데이터를 각각 순방향 오류정정 복호화하여 수신 데이터에 발생한 오류를 검출하고, 상기 오류를 수정할 수 있다. 구현 예에 따라 상기 인너 디코더(8890)와 아웃터 디코더(8892) 사이에 디인터리버를 사용할 수도 있다. 즉, 디인터리버는 상기 도 82의 수신기에서 아웃터 인코더(8210)와 인너 인코더(8220) 사이에 인터리버를 사용하였는지 여부에 따라 수신 측에서 사용되거나 사용되지 않을 수 있다.
상기 아웃터 디코더(8892)에서 디코딩된 데이터는 에너지 디스크램블부(8894)에서 디스크램블된다. 상기 에너지 디스크램블부(8894)는 상기 도 82의 에너지 스크램블부(8200)에서 스크램블한 방식의 역과정을 수행하여, 데이터를 복원한다.
상기 도 82와 도 88에서 설명한 송수신기에는 구현 예에 따라 필요한 구성요소가 더 추가되거나, 특정 구성요소가 사용되지 않을 수 있다. 예를 들어, 상기 인너 인코더와 아웃터 인코더 사이에 인터리버가 사용되거나, 선형 프리코딩 디코더 등이 사용될 수 있고, 다중 입출력 방식에 사용하는 경우 제2인터리버(8250)와 프레임 형성부(8260) 사이에 다중 입출력 인코더 등이 사용될 수 있다. 또는 상기 제1인터리버(8230)나 제2인터리버(8250) 등이 사용되지 않을 수도 있다. 또한, 상기에서 설명한 블록 단위의 맵핑이나 디맵핑, 에너지 스크램블, 디스크램블은 상기 도 1 내지 도 81에서 설명한 각 실시예에서도 적용될 수 있다.
도 90 내지 도 92는 복수의 심볼 매핑 방식에 따른 송수신 시스템의 성능 실험 결과를 나타낸 도면이다. 도 90 내지 도 92의 실험에서 오류 정정 부호화 코드는 LDPC를 사용하고 64800 비트 길이의 LDPC 모드에 따라 데이터를 부호화시킨다.
각 도면에서 가로축은 정보 전달을 위해 필요한 SNR을, 세로축은 capacity를 나타낸다. 도면 내에 오른쪽 상단으로 향하는 실선은 Shannon의 이론에 따른 정보 전달율을 나타낸다.
복수의 심볼 매핑 방식에 따른 심볼 매핑 비율은 왼쪽 상단의 테이블에 포함된다. 예를 들어 도 90은 4QAM과 16QAM을 각각 사용하여 심볼 매핑한 결과와, 4QAM과 16QAM을 혼합한 심볼 매핑 방식에 대한 결과를 나타낸다. HYB1은 많은 심볼이 매핑되는 방식(도 90에서는 16QAM)에 대한 적은 심볼이 매핑되는 방식(도 90에서는 4QAM)의 비로서, 1/5를 나타낸다 (즉 4QAM : 16QAM = 1 : 4). HYB2는 2 : 3, HYB3은 3 :2, HYB4는 4:1을 각각 나타낸다. cr은 오류 정정 부호화 코드 레잇으로서 1/2, 2/3, 3/4, 5/6 을 사용한다.
도 90에서 복수의 심볼 매핑 방식은 4QAM과 16QAM에 대해 4QAM과 16QAM에 대한 정보 전송율을 나타내는 선과 겹치는 부분에서 0.5dB 정도의 SNR 게인이 있음을 나타낸다.
도 90 내지 도 92는 복수의 심볼 매핑 방식이 특정 하나의 심볼 매핑 방식보다 데이터 전송 커퍼시트(capacity)에서 우수하거나 동일한 SNR 요구치에 대해서 더 많은 데이터를 전송할 수 있음을 나타낸다.
도 91은 16QAM과 64QAM을 각각 사용하여 심볼 매핑한 결과와, 16QAM과 64QAM을 혼합한 심볼 매핑 방식에 대한 결과를, 도 92는 64QAM과 256QAM을 각각 사용하여 심볼 매핑한 결과와, 64QAM과 256QAM을 혼합한 심볼 매핑 방식에 대한 결과를 각각 나타낸다.
도 91과 도 92에서도 복수의 심볼 매핑 방식에 따르면 각각 단일 심볼 매핑 방식보다 단일 심볼 매핑 방식 사이의 구간에서 SNR 게인이 있다. 즉, 동일한 SNR에 대해서 복수의 심볼 매핑 방식은 단일 심볼 매핑 방식보다 많은 데이터 전송율을 나타내고, 보다 강인한(robust) 특성으로 데이터가 전송될 수 있다.
따라서, 복수의 심볼 매핑 방식을 적절히 조절하여 송수신 시스템의 유연성을 높일 수 있다.
도 93 및 도 94는 오류 정정 부호화 프레임에 따른 프레임 동기에 필요한 시간을 나타낸 도면이다. 도 84를 참조하면 오류 정정 부호화로 LDPC를 사용할 경우, 하나의 오류 정정 부호화 모드에 따라 오류 정정 부호화 블록을 생성하고, 적어도 하나의 오류 정정 부호화 블록이 오류 정정 부호화 프레임을 형성할 수 있다. 그리고, 각 오류 정정 부호화 프레임은 복수의 심볼 매핑 방식에 따른 비율로 하이브리드 심볼 매핑될 수 있다.
도 93은 가각의 신호 전송 대역폭과 FFT 모드에 따라 LDPC 프레임을 동기시키는데 필요한 시간을 밀리세컨드 단위로 나타낸다. 예를 들어 FFT 가 8k모드이고, 대역폭이 8MHz인 경우 최대 5.60ms정도의 시간이 소요된다. 어떤 경우라도 8ms를 넘지 않는다.
그리고, 도 94는 오류 정정 부호화 프레임을 얻기 위해 TPS로부터 오류 정정 부호화 프레임을 동기시키는데 필요한 정보를 얻고 그 정보를 이용하여 오류 정정 부호화 프레임을 동기시키는데 필요한 최대 시간을 나타낸다.
도 95 및 도 96은 도 93 및 도 94와 동일하지만, 다만 다수의 심볼 매핑 방식을 사용한 경우, 오류 정정 부호화 프레임을 동기화에 필요한 시간과 TPS 정보를 얻은 후 오류 정정 부호화 프레임을 동기화에 필요한 시간을 각각 나타낸다. 도 95에서 예시한 어떤 실험 조합도 최대 시간은 24ms보다 빠르게 동기를 얻을 수 있다.
도 97은 위에서 예시한 프리엠블 구조로 파일럿을 전송한 경우(proposed로 표시) DVB-T에 대한 파워 이득(enhancement)를 나타낸다.
위에서 예시한 프리엠블 구조로 파일럿을 전송한 경우 DVB-T 보다 0.512dB정도의 파워 측면의 이득이 있다. 그리고 density는 파일럿의 비율을 나타낸 것으로서, DVB-T는 1/3의 파워 density가 포함되지만, 위에서 예시한 프리엠블 구조로 파일럿을 전송할 경우 1/2의 파워 density 가 포함된다. 따라서, 파일럿이 포함되는 비율을 고려한 경우, 프리엠블에 홀수 또는 짝수 캐리어에 파일럿을 전송한 경우 2.272의 파워 이득을 얻을 수 있다.
도 98은 DVB-T 시스템에 대한 예시한 연속 파일럿 구조에 따른 파워 이득을 나타낸다. 파워 부스팅 팩터를 16/9를 사용한 경우, 각 FFT 모드에 대해 연속 파일럿이 포함되는 개수와 각각의 FFT 모드에 대한 파워 이득이 예시된다. 예를 들어 FFT 모드가 2k일 경우, DVB-T 시스템은 45개의 연속 파일럿이 하나의 OFDM 심볼에 포함되지만, 본 발명의 실시예에 따르면 68개가 포함된다. 그리고, 위에서 예시한 연속 파일럿 구조에 따르면 FFT 모드가 2k일 경우,1.793dB의 파워 이득을 얻을 수 있다.
도 99는 위에서 예시한 프레임 구조에 대한 데이터 심볼 캐리어에 대한 파워 이득을 예시한다. DVB-T시스템에서는 파일럿 심볼 캐리어는 OFDM 심볼의 10. 3% 정도를 차지하지만, 위에서 예시한 프레임 구조에서 파일럿 심볼 캐리어는 OFDM 심볼의 4% 정도를 차지한다. 파워 부스팅 팩터에 의해 데이터 심볼 캐리어의 파워는 감쇄되지만, 파일럿 심볼 캐리어의 파워는 높아지므로 데이터 심볼 캐리어의 파워는 파일럿 심볼 캐리어의 수와 관련된다. DVB-T시스템에 대해 위에서 예시한 프레임 구조가 약 0.27dB의 파워 이득이 있음을 나타낸다.
도 100은 위에서 예시한 프레임 구조에 따른 데이터 전송율의 감소율을 나타낸다. DVB-T시스템에서는 연속 파일럿과 분산 파일럿이 함께 포함되지만, 위에서 위에서 예시한 프레임 구조는 연속 파일럿만을 포함한다. 여기에서는 프리앰블 주기가 20, 즉 19개의 데이터 심볼에 1개의 프리앰블이 포함되는 경우를 나타낸 것이 다. 예를 들어 8k FFT 모드에서 위에서 예시한 프레임 구조는 DVB-T 시스템보다 1.549% 정도의 데이터 전송율의 이득이 있다.
도 101 및 도 102는 위에서 예시한 프레임 구조에 따른 모빌리티 특성을 예시한다. 도 101은 2k FFT 모드의 모빌리티 특성을 도 102는 8k FFT 모드의 모빌리티 특성을 나타낸다.
모빌리티에 의한 도플러 효과는 프리앰블 주기가 짧을수록 좋은 특성을 나타내는데, 예를 들어 프리앰블 주기가 10인 경우 1/32의 가드 인터벌(guard interval; GI)모드에서 216.45 Hz(2k mode)와 54.11 Hz(8k mode)를 각각 나타낸다. 그리고, 프리앰블 주기가 20인 경우 1/4의 가드 인터벌(GI)모드에서 89 Hz(2k mode)와 22Hz(8k mode)를 각각 나타낸다.
도 103은 본 발명에 따른 일 실시예로서, 신호 송신 과정을 나타낸 순서도이다.
신호 송신 장치에서는 전송하고자 하는 데이터를 에너지 스크램블링하여, 데이터간의 상관성을 줄인다(S9000). 그리고 상기 스크램블링된 데이터에 대해 전송 과정에서의 오류를 발견하고 정정할 수 있도록 순방향 오류정정 인코딩한다(S9002). 상기 순방향 오류정정 인코딩된 데이터는 심볼 데이터로 맵핑한다(S9004). 예를 들어, 상기 순방향 오류정정 인코딩을 위해 LDPC 인코딩 Turbo 인코딩 등을 사용할 수 있으며, 또한 다중 인코딩 방식을 사용할 수도 있다. 그리고 상기 맵핑 방식으로 QAM, QPSK, 옵티멀 성상 맵핑 방식 등을 사용할 수 있으며, 또한 다중 맵핑 방식을 사용할 수도 있다. 상기 심볼 맵핑은 비트 데이터 단위로 이루어질 수도 있고, 블록 단위로 이루어질 수도 있다.
상기 맵핑된 심볼 데이터는 전송 방식에 따른 전송 프레임으로 변환하며, 송신 장치에서는 상기 전송 프레임을 변조하여 전송한다(S9006). 예를 들어, OFDM 방식을 사용하여 데이터를 전송하는 경우, 송신 장치는 OFDM 전송 프레임을 형성하여 전송한다. 상기 OFDM 전송 프레임은 상기에서 설명한 파일럿 심볼 구간과 데이터 심볼 구간을 포함할 수 있다.
만약, 신호 송신 장치가 상기 짝수 파일럿 캐리어 정보만을 포함하는 파일럿 심볼 구간과 홀수 파일럿 캐리어 정보만을 포함하는 파일럿 심볼 구간을 이용하여 데이터를 전송하는 경우, 도 66과 같이 짝수 캐리어 지역과 홀수 캐리어 지역을 구분하여 데이터를 전송할 수도 있다.
도 104는 본 발명에 따른 일 실시예로서, 신호 수신 과정을 나타낸 순서도이다.
신호 수신 장치에서는 신호를 수신하여 동기화하고, 프레임 데이터로 복조한다. 그리고 상기 복조된 프레임 데이터를 파싱하여, 상기 프레임에 포함된 파일럿과 심볼 데이터를 추출한다(S9010).
수신 장치에서는 상기 파일럿 심볼 구간에서 추출된 파일럿 정보를 이용하여 전송 채널을 추정하고, 상기 추정된 채널을 이용하여 상기 추출된 심볼 데이터를 등화한다.
그리고 상기 등화된 심볼 데이터를 디맵핑하여 대응되는 비트 데이터로 복원한다(S9012). 상기 신호 수신장치는 상기 신호 송신장치에서의 맵핑한 방식에 대응되는 방식에 따라 심볼 데이터를 디맵핑한다. 예를 들어, 상기 신호 송신장치에서 블록 단위로 맵핑하여 전송한 경우, 신호 수신장치에서도 블록 단위로 디맵핑한다.
신호 수신 장치는 상기 디맵핑되어 출력된 비트 데이터를 순방향 오류정정 디코딩하여 에러를 정정한다(S9014). 상기 오류정정 디코딩 방식은 송신 장치에서 오류정정 인코딩한 방식에 대응되는 방식을 이용할 수 있다. 상기 오류정정 디코딩된 데이터는 송신 장치에서 스크램블링한 방식의 역으로 에너지 디스크램블링되어 출력된다(S9016).
상기 신호 송수신 방법 및 신호 송수신 장치는 상기 예에 한정되지 않으며, 방송이나 통신 등의 모든 신호 송수신 시스템에 적용될 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
도 1은 본 발명에 따른 일 실시예로서, 신호 송신 장치를 개략적으로 나타낸 블록도
도 2는 본 발명에 따른 일 실시예로서, 인터리버와 순방향 오류 정정 인코더를 개략적으로 나타낸 블록도
도 3은 본 발명에 따른 일 실시예로서, 입력 데이터를 인터리빙시키는 인터리버를 나타낸 도면
도 4는 본 발명에 따른 일 실시예로서, 다른 인터리버의 일 예를 나타낸 도면
도 5는 본 발명에 따른 일 실시예로서, 도 4의 인터리버의 구체적인 예를 나타낸 도면
도 6은 본 발명에 따른 일 실시예로서, 다중 입출력 인코딩 방식의 일 예를 나타낸 도면
도 7은 본 발명에 따른 일 실시예로서, 전송 프레임의 구조를 나타낸 도면
도 8(a)는 본 발명에 따른 일 실시예로서, 파일럿 심볼구간의 구조를 나타낸 도면
도 8(b)는 본 발명에 따른 일 실시예로서, 파일럿 심볼구간의 다른 구조를 나타낸 도면
도 9는 본 발명에 따른 일 실시예로서, 신호 수신 장치를 개략적으로 나타낸 블록도
도 10은 본 발명에 따른 일 실시예로서, 다중 입출력 디코딩 방식의 일 예를 나타낸 도면
도 11은 본 발명에 따른 일 실시예로서, 도 10의 구체적인 예를 나타낸 도면
도 12는 본 발명에 따른 일 실시예로서, 디인터리버와 순방향 오류정정 디코더를 개략적으로 나타낸 블록도
도 13은 본 발명에 따른 일 실시예로서, 신호 송신 장치의 다른 예를 개략적으로 나타낸 블록도
도 14는 본 발명에 따른 일 실시예로서, 신호 수신 장치의 다른 예를 개략적으로 나타낸 블록도
도 15는 본 발명에 따른 일 실시예로서, 옵티멀 성상(optimal constellation) 포인트의 위치를 개략적으로 나타낸 도면
도 16은 본 발명에 따른 일 실시예로서, 옵티멀 성상의 포인트를 결정하는 순서를 나타낸 순서도
도 17은 본 발명에 따른 일 실시예로서, 16포인트를 갖는 옵티멀 성상을 개략적으로 나타낸 도면
도 18은 본 발명에 따른 일 실시예로서, 64포인트를 갖는 옵티멀 성상을 개략적으로 나타낸 도면
도 19는 본 발명에 따른 일 실시예로서, 256포인트를 갖는 옵티멀 성상을 개략적으로 나타낸 도면
도 20은 본 발명에 따른 일 실시예로서, 256포인트를 갖는 다른 옵티멀 성상 을 개략적으로 나타낸 도면
도 21은 64포인트를 갖는 옵티멀 성상의 결정 경계(decision boundary)를 개략적으로 나타낸 블록도
도 22a는 본 발명에 따른 일 실시예로서, 수신된 옵티멀 성상 심볼을 디맵핑하는 심볼 디맵퍼를 개략적으로 나타낸 도면
도 22b는 본 발명에 따른 일 실시예로서, 수신된 옵티멀 성상 심볼을 디맵핑하는 다른 심볼 디맵퍼를 개략적으로 나타낸 도면
도 23은 본 발명에 따른 일 실시예로서, 수신된 옵티멀 성상 심볼을 디맵핑하는 과정을 개략적으로 나타낸 도면
도 24는 본 발명에 따른 일 실시예로서, 경계(edge) 영역의 수신된 옵티멀 성상 심볼을 디맵핑하는 과정을 개략적으로 나타낸 도면
도 25는 본 발명에 따른 일 실시예로서, 신호 송신 장치를 개략적으로 나타낸 블록도
도 26은 본 발명에 따른 일 실시예로서, 다중 맵퍼를 개략적으로 나타낸 블록도
도 27은 본 발명에 따른 일 실시예로서, 비트 스트림 분배 방식을 나타낸 도면
도 28은 본 발명에 따른 일 실시예로서, 신호 수신 장치를 개략적으로 나타낸 블록도
도 29는 본 발명에 따른 일 실시예로서, 다중 디맵퍼를 개략적으로 나타낸 블록도
도 30은 본 발명에 따른 일 실시예로서, 다중 인코딩을 이용한 신호 송신 장치를 개략적으로 나타낸 블록도
도 31은 본 발명에 따른 일 실시예로서, 다중 인코더를 개략적으로 나타낸 블록도
도 32는 본 발명에 따른 일 실시예로서, 다중 인코딩된 신호를 수신하는 신호 수신 장치를 개략적으로 나타낸 블록도
도 33은 본 발명에 따른 일 실시예로서, 다중 디코더를 개략적으로 나타낸 블록도
도 34는 본 발명에 따른 일 실시예로서, 다중 인코딩과 다중 맵핑을 이용한 신호 송신 장치를 개략적으로 나타낸 블록도
도 35는 본 발명에 따른 일 실시예로서, 다중 인코딩과 다중 맵핑된 신호를 수신하는 신호 수신 장치를 개략적으로 나타낸 블록도
도 36은 본 발명에 따른 일 실시예로서, 다중 인코딩과 다중 맵핑된 신호를 수신하는 다른 신호 수신 장치를 개략적으로 나타낸 블록도
도 37은 본 발명에 따른 일 실시예로서, 채널 추정부를 개략적으로 나타낸 블록도
도 38은 본 발명에 따른 일 실시예로서, 등화부를 개략적으로 나타낸 블록도
도 39는 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 신호 송신 장치를 개략적으로 나타낸 블록도
도 40은 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 신호 수신 장치를 개략적으로 나타낸 블록도
도 41은 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 다른 신호 송신 장치를 개략적으로 나타낸 블록도
도 42는 본 발명에 따른 일 실시예로서, 데이터 심볼 채널 추정 방식의 다른 신호 수신 장치를 개략적으로 나타낸 블록도
도 43은 본 발명에 따른 일 실시예로서, 전송 프레임의 구조를 나타낸 도면
도 44는 본 발명에 따른 일 실시예로서, 프레임에 따른 추적 파일럿(tracking pilot)의 수를 나타낸 도면
도 45는 본 발명에 따른 일 실시예로서, 추적 파일럿이 포함된 프레임을 나타낸 도면
도 46은 본 발명에 따른 일 실시예로서, 상기 도 45의 프레임에 따른 마진(margin)을 나타낸 도면
도 47은 본 발명에 따른 일 실시예로서, 추적 파일럿이 포함된 다른 프레임을 나타낸 도면
도 48은 본 발명에 따른 일 실시예로서, 상기 도 47의 프레임에 따른 마진을 나타낸 도면
도 49는 본 발명에 따른 일 실시예로서, LDPC(Low Density Parity Check) 블록에 포함되는 심볼의 개수를 나타낸 도면
도 50은 본 발명에 따른 일 실시예로서, LDPC 프레임에 포함되는 LDPC 블록 의 개수를 나타낸 도면
도 51은 본 발명에 따른 일 실시예로서, LDPC 프레임에 포함되는 OFDM 블록의 개수를 나타낸 도면
도 52는 본 발명에 따른 일 실시예로서, 다른 모드의 LDPC 프레임에 포함되는 LDPC 블록의 개수를 나타낸 도면
도 53은 본 발명에 따른 일 실시예로서, 다른 모드의 LDPC 프레임에 포함되는 OFDM 블록의 개수를 나타낸 도면
도 54는 본 발명에 따른 일 실시예로서, LDPC 프레임 구조를 나타낸 도면
도 55는 본 발명에 따른 일 실시예로서, TPS의 구조를 나타낸 도면
도 56은 본 발명에 따른 일 실시예로서, 성상(constellation) 정보를 나타낸 도면
도 57은 본 발명에 따른 일 실시예로서, LDPC 모드 정보를 나타낸 도면
도 58은 본 발명에 따른 일 실시예로서, 도 58과 도 59의 정보를 포함하는 TPS의 구조를 나타낸 도면
도 59는 본 발명에 따른 일 실시예로서, OFDM 블록 인덱스 정보를 나타낸 도면
도 60은 본 발명에 따른 일 실시예로서, OFDM 블록 인덱스 정보를 포함하는 TPS 구조를 나타낸 도면
도 61은 본 발명에 따른 일 실시예로서, LDPC 블록 정보를 나타낸 도면
도 62는 본 발명에 따른 일 실시예로서, OFDM 블록 정보를 나타낸 도면
도 63은 본 발명에 따른 일 실시예로서, 제안된 정보를 포함하는 TPS의 구조를 나타낸 도면
도 64는 본 발명에 따른 일 실시예로서, 프리앰블(preamble) 주기 정보를 나타낸 도면
도 65는 본 발명에 따른 일 실시예로서, 프리앰블 주기 정보를 포함하는 TPS 구조를 나타낸 도면
도 66은 본 발명에 따른 일 실시예로서, 파일럿 심볼 구간과 단일 주파수 망의 관계를 나타낸 도면
도 67은 본 발명에 따른 일 실시예로서, 파일럿 심볼의 구조를 나타낸 도면
도 68은 본 발명에 따른 일 실시예로서, 신호 송신 장치의 다른 예를 개략적으로 나타낸 블록도
도 69는 본 발명에 따른 일 실시예로서, 신호 수신 장치의 다른 예를 개략적으로 나타낸 블록도
도 70a와 70b는 본 발명에 따른 일 실시예로서, 제안된 프레임 구조를 나타낸 도면
도 71 내지 도 73은 본 발명에 따른 일 실시예로서, 각 모드에 따른 CP 파일럿의 삽입 위치를 나타내는 도면
도 74a와 도 74b는 본 발명에 따른 일 실시예로서, 동일한 CP 파일럿 위치를 갖는 프레임의 구조를 나타낸 도면
도 75는 본 발명에 따른 일 실시예로서, common CP 파일럿의 삽입 위치를 나 타내는 도면
도 76a 내지 도 76c는 본 발명에 따른 일실시예로서, 다중 입출력 전송 프레임의 구조를 나타낸 도면
도 77은 본 발명에 따른 일 실시예로서, 슈도 랜덤 이진열(PRBS) 발생기를 나타낸 도면
도 78은 본 발명에 따른 일 실시예로서, 신호 송신 장치의 다른 예를 개략적으로 나타낸 블록도
도 79는 본 발명에 따른 일 실시예로서, 신호 수신 장치의 다른 예를 개략적으로 나타낸 블록도
도 80은 본 발명에 따른 일 실시예로서, 디스크램블 장치를 나타낸 도면
도 81은 본 발명에 따른 일 실시예로서, 심볼 당 TPS 전송 비트의 수를 비교한 도면
도 82는 본 발명에 따른 일 실시예로서, 스크램블을 이용한 신호 송신 장치를 개략적으로 나타낸 블록도
도 83은 본 발명에 따른 일 실시예로서, 블록 단위의 다중 맵퍼를 개략적으로 나타낸 도면
도 84는 본 발명에 따른 일 실시예로서, 블록 분배 방식을 나타낸 도면
도 85와 86은 본 발명에 따른 일 실시예로서, 상기 심볼 데이터를 인터리빙하는 방식을 나타낸 도면
도 87은 본 발명에 따른 일실시예로서, 메모리의 열(column)의 길이를 나타 낸 도면
도 88은 본 발명에 따른 일 실시예로서, 디스크램블을 이용한 신호 수신 장치를 개략적으로 나타낸 블록도
도 89는 본 발명에 따른 일실시예로서, 블록 단위의 다중 디맵퍼를 개략적으로 나타낸 도면
도 90 내지 도 92는 복수의 심볼 매핑 방식에 따른 송수신 시스템의 성능 실험 결과를 나타낸 도면
도 93 및 도 94는 오류 정정 부호화 프레임에 따라 프레임 동기에 필요한 시간을 나타낸 도면
도 95 및 도 96은 다수의 심볼 매핑 방식을 사용한 경우 오류 정정 부호화 프레임을 동기화에 필요한 시간을 각각 나타낸 도면
도 97은 위에서 예시한 프리엠블 구조로 파일럿을 전송한 경우 파워 이득(enhancement)를 나타낸 도면
도 98은 예시한 연속 파일럿 구조에 따른 파워 이득을 나타낸 도면
도 99는 예시한 프레임 구조에 대한 데이터 심볼 캐리어에 대한 파워 이득을 예시한 도면
도 100은 예시한 프레임 구조에 따른 데이터 전송율의 감소율을 나타낸 도면
도 101 및 도 102는 위에서 예시한 프레임 구조에 따른 모빌리티 특성을 예시한 도면
도 103은 본 발명에 따른 일 실시예로서, 신호 송신 과정을 나타낸 순서도
도 104는 본 발명에 따른 일 실시예로서, 신호 수신 과정을 나타낸 순서도
*도면의 주요 부분에 대한 부호의 설명
8200 : 에너지 스크램블부 8210 : 아웃터 인코더
8220 : 인너 인코더 8230 : 제1인터리버
8240 : 다중 맵퍼 8250 : 제2인터리버
8260 : 프레임 형성부 8270 : 변조부
8280 : D/A 컨버터 8290 : 전송부

Claims (12)

  1. 입력된 데이터를 스크램블하여 상기 데이터를 분산하는 단계;
    상기 스크램블된 데이터를 순방향 오류 정정 부호화하는 단계;
    상기 오류 정정 부호화된 데이터를 복수의 심볼 매핑 방식에 따라 데이터 심볼로 매핑하는 단계;
    홀수 캐리어에만 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 매핑된 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 제 1 변조 프레임을 형성하고, 짝수 캐리어에만 상기 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 매핑된 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 제 2 변조 프레임을 형성하는 단계;
    상기 형성된 제 1 및 제 2 변조 프레임을 직교 주파수 다중 분할 방식으로 각각 변조하는 단계; 및
    상기 변조한 신호를 각각 전송하는 단계를 포함하는 신호 송신 방법.
  2. 제 1 항에 있어서,
    상기 데이터 심볼로 맵핑하는 단계는,
    하나의 오류 정정 부호화 모드에 따라 부호화된 데이터 블록을 적어도 하나 이상 포함하는 오류 정정 부호 프레임을 생성하고, 상기 오류 정정 부호 프레임을 상기 복수의 심볼 매핑 블록으로 나누어 각각 심볼 매핑하는 신호 송신 방법.
  3. 제 2 항에 있어서,
    상기 심볼 데이터로 맵핑하는 단계는,
    상기 복수의 심볼 매핑 블록을 블록 인터리빙하는 신호 송신 방법.
  4. 홀수 캐리어에만 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 형성된 제 1 변조 프레임을 가진 신호를 복조하고, 짝수 캐리어에만 상기 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 형성된 제 2 변조 프레임을 가진 신호를 복조하는 단계;
    상기 제 1 변조 프레임과 상기 제 2 변조 프레임을 각각 파싱하는 단계;
    상기 제 1 변조 프레임과 상기 제 2 변조 프레임에 각각 포함된 데이터 심볼을 하나의 심볼열로 출력하는 단계;
    상기 심볼 열을 복수의 심볼 매핑 방식에 대응하여 각각 디매핑하는 단계;
    상기 디매핑한 데이터를 오류 정정 복호하는 단계; 및
    상기 오류 정정 복호한 데이터를 디스크램블하는 단계를 포함하는 신호 수신 방법.
  5. 제 4항에 있어서,
    상기 심볼 데이터로 디매핑하는 단계는,
    상기 심볼 열을 블록 디인터리빙하는 단계를 포함하는 신호 수신 방법.
  6. 제 4 항에 있어서,
    상기 오류 정정 복호하는 단계는,
    상기 복수의 심볼 매핑 방식에 따른 심볼 매핑 블록들에 대응되는 오류 정정 부호 프레임 중 하나의 오류 정정 부호화 모드에 따라 부호화된 데이터 블록의 단위로 오류 정정 복호하는 신호 수신 방법.
  7. 입력된 데이터를 스크램블하여 상기 데이터를 분산하는 에너지 스크램블부;
    상기 스크램블된 데이터를 순방향 오류 정정 부호화하는 오류 정정 부호화부;
    상기 오류 정정 부호화된 데이터를 복수의 심볼 매핑 방식에 따라 데이터 심볼로 매핑하는 심볼 매퍼;
    홀수 캐리어에만 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 매핑된 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 제 1 변조 프레임을 형성하는 제 1 프레임 형성부;
    짝수 캐리어에만 상기 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 매핑된 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 제 2 변조 프레임을 형성하는 제 2 프레임 형성부;
    상기 형성된 제 1 변조 프레임을 직교 주파수 다중 분할 방식으로 변조하는 제 1 변조부;
    상기 형성된 제 2 변조 프레임을 직교 주파수 다중 분할 방식으로 변조하는 제 2 변조부;
    상기 제 1 변조부가 출력한 신호를 전송하는 제 1 전송부; 및
    상기 제 2 변조부가 출력한 신호를 전송하는 제 2 전송부를 포함하는 신호 송신 장치.
  8. 제 7 항에 있어서,
    상기 심볼 매퍼는,
    하나의 오류 정정 부호화 모드에 따라 부호화된 데이터 블록을 적어도 하나 이상 포함하는 오류 정정 부호 프레임을 상기 복수의 심볼 매핑 블록으로 나누는 불록 분배부; 및
    상기 나뉘어진 블록을 각각 심볼 매핑하는 블록 분배부를 포함하는 신호 송신 장치.
  9. 제 8 항에 있어서,
    상기 심볼 매퍼는,
    상기 복수의 심볼 매핑 블록을 블록 인터리빙하는 블록 인터리버를 더 포함하는 신호 송신 장치.
  10. 홀수 캐리어에만 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 형성된 제 1 변조 프레임을 가진 신호를 복조하는 제 1 복조부;
    짝수 캐리어에만 상기 제 1 파일럿 심볼이 위치한 파일럿 심볼 구간과, 상기 데이터 심볼이 위치한 데이터 심볼 구간이 주기적으로 반복되도록 형성된 제 2 변조 프레임을 가진 신호를 복조하는 제 2 복조부;
    상기 제 1 변조 프레임을 파싱하는 제 1 프레임 파싱부;
    상기 제 2 변조 프레임을 파싱하는 제 2 프레임 파싱부;
    상기 제 1 변조 프레임과 상기 제 2 변조 프레임에 각각 포함된 데이터 심볼을 하나의 심볼열로 출력하는 다중 입출력 디코더;
    상기 심볼 열을 복수의 심볼 매핑 방식에 대응하여 각각 디매핑하는 심볼 디맵퍼;
    상기 디매핑한 데이터를 오류 정정 복호하는 오류 정정 복호부; 및
    상기 오류 정정 복호한 데이터를 디스크램블하는 에너지 디스크램블부를 포함하는 신호 수신 장치.
  11. 제 10항에 있어서,
    상기 심볼 디맵퍼는,
    상기 심볼 열을 블록 디인터리빙하는 블록 디인터리버;
    상기 블록 디인터리빙된 블록을 각각 심볼 디매핑하는 복수의 서브 심볼디맵 퍼; 및
    상기 복수의 서브 심볼 디맵퍼를 하나의 오류 정정 부호화 프레임으로 출력하는 블록 결합부를 포함하는 신호 수신 장치.
  12. 제 11 항에 있어서,
    상기 오류 정정 복호부는
    상기 오류 정정 부호화 프레임에 포함되고, 하나의 오류 정정 부호화 모드에 따라 부호화된 데이터 블록들을 각각 오류 정정 복호하는 신호 수신 장치.
KR1020080051678A 2007-05-31 2008-06-02 신호 송수신 방법 및 신호 송수신 장치 KR20080106135A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US94128407P 2007-05-31 2007-05-31
US60/941,284 2007-05-31
US94166307P 2007-06-02 2007-06-02
US60/941,663 2007-06-02
US94170307P 2007-06-04 2007-06-04
US60/941,703 2007-06-04
US94559207P 2007-06-22 2007-06-22
US60/945,592 2007-06-22

Publications (1)

Publication Number Publication Date
KR20080106135A true KR20080106135A (ko) 2008-12-04

Family

ID=40075296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051678A KR20080106135A (ko) 2007-05-31 2008-06-02 신호 송수신 방법 및 신호 송수신 장치

Country Status (2)

Country Link
KR (1) KR20080106135A (ko)
WO (1) WO2008147162A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148492B1 (ko) * 2010-06-04 2012-05-29 한국방송공사 Ｔ?ｄｍｂ 시스템의 부호화 장치 및 부호화 방법
US9647730B2 (en) 2009-03-03 2017-05-09 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10027518B2 (en) * 2010-02-12 2018-07-17 Lg Electronics Inc. Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception method
WO2011099749A2 (ko) 2010-02-12 2011-08-18 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
CN106657961B (zh) * 2015-10-30 2020-01-10 微软技术许可有限责任公司 立体视频的混合数字-模拟编码

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7027464B1 (en) * 1999-07-30 2006-04-11 Matsushita Electric Industrial Co., Ltd. OFDM signal transmission scheme, and OFDM signal transmitter/receiver
NZ506558A (en) * 2000-08-25 2003-04-29 Ind Res Ltd A broadband indoor communication system using ofdm
EP1489807B1 (en) * 2003-06-11 2007-11-14 NTT DoCoMo, Inc. OFDM signal frame generator with adaptive pilot and data arrangement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647730B2 (en) 2009-03-03 2017-05-09 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal
KR101148492B1 (ko) * 2010-06-04 2012-05-29 한국방송공사 Ｔ?ｄｍｂ 시스템의 부호화 장치 및 부호화 방법

Also Published As

Publication number Publication date
WO2008147162A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
KR100921465B1 (ko) 디지털 방송 신호 송수신기 및 그 제어 방법
US9954709B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP6346274B2 (ja) 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
US10057101B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR102191872B1 (ko) 방송신호 전송장치, 방송신호 수신장치, 방송신호 전송방법, 방송신호 수신방법
US9537698B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN105122697B (zh) 广播信号传输装置、广播信号接收方法、广播信号传输方法和广播信号接收方法
US10237590B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR20080106135A (ko) 신호 송수신 방법 및 신호 송수신 장치
KR20080105356A (ko) 신호 송수신 방법 및 신호 송수신 장치
KR20080106133A (ko) 신호 송수신 방법 및 신호 송수신 장치
EP2191625A2 (en) Method of transmitting and receiving a signal and apparatus for transmitting and receiving a signal
KR20080106134A (ko) 신호 송수신 방법 및 신호 송수신 장치
WO2009002069A2 (en) Method of transmitting and receiving a signal and apparatus for transmitting and receiving a signal
KR20080105355A (ko) 신호 송수신 방법 및 신호 송수신 장치
WO2009002135A2 (en) Method of transmitting and receiving a signal and apparatus for transmitting and receiving a signal
KR20090031703A (ko) 신호 송수신 방법 및 신호 송수신 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid