KR20080101208A - Semiconductor package and method of manufacturing the same - Google Patents

Semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR20080101208A
KR20080101208A KR1020070047647A KR20070047647A KR20080101208A KR 20080101208 A KR20080101208 A KR 20080101208A KR 1020070047647 A KR1020070047647 A KR 1020070047647A KR 20070047647 A KR20070047647 A KR 20070047647A KR 20080101208 A KR20080101208 A KR 20080101208A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
support plate
inner lead
lead
leads
Prior art date
Application number
KR1020070047647A
Other languages
Korean (ko)
Inventor
박경숙
윤여송
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070047647A priority Critical patent/KR20080101208A/en
Publication of KR20080101208A publication Critical patent/KR20080101208A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto

Abstract

The thickness of the semiconductor package can be reduced by exposing the lower surface of the semiconductor chip and the lower surface of inner-leads or a supporting plate for supporting the semiconductor chip and inner-leads to the outside of an encapsulant part. The semiconductor package(200) comprises as follows. Bonding pads(102) are on the upper side of the semiconductor chip(100). An inner-lead(122) is electrically connected with the semiconductor chip. The outer lead(124) is used as the outer connector. Leads are disposed to arrange the lower surface of inner-leads and the lower surface of the semiconductor chip in same line and to separate the inner-lead from the semiconductor chip. A conductive wire(130) is connected with the upper side of the inner-lead and the bonding pad and electrically connects the bonding pad and the inner-lead. The encapsulant part(140) surrounds the upper side of the inner-lead and the semiconductor chip to the side.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}Semiconductor package and manufacturing method therefor {SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 일실시예에 의한 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 의한 지지판에 리드를 부착한 상태를 나타낸 평면도이다.2 is a plan view illustrating a state in which a lead is attached to a support plate according to an embodiment of the present invention.

도 3은 도 2에 도시된 지지판의 상부면에 반도체 칩을 부착한 상태를 나타낸 평면도이다.3 is a plan view illustrating a semiconductor chip attached to an upper surface of the support plate illustrated in FIG. 2.

도 4는 도 3에 도시된 반도체 칩 및 리드들이 전기적으로 연결된 상태를 나타낸 단면도이다.4 is a cross-sectional view illustrating a state in which the semiconductor chip and leads illustrated in FIG. 3 are electrically connected to each other.

도 5는 도 4에 도시된 지지판의 상부면에 밀봉부를 형성한 단면도이다.FIG. 5 is a cross-sectional view of a seal formed on an upper surface of the support plate illustrated in FIG. 4.

도 6은 본 발명의 다른 실시예에 의한 반도체 패키지의 단면도이다. 6 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 칩을 지지하는 지지판을 없애거나, 지지판의 하부면에 몰딩 부를 형성하지 않아 두께를 줄인 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same. More specifically, the present invention eliminates the support plate for supporting the semiconductor chip, or to the lower surface of the support plate The present invention relates to a semiconductor package having a reduced thickness by not forming a molding part and a method of manufacturing the same.

일반적인 반도체 소자는 순도 높은 실리콘으로 이루어진 실리콘 웨이퍼에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 선별하여 패키징하는 반도체 패키징 공정 등을 통해 제조된다.A general semiconductor device is manufactured through a semiconductor chip manufacturing process for manufacturing a semiconductor chip on a silicon wafer made of high purity silicon, a die sorting process for electrically inspecting the semiconductor chip, and a semiconductor packaging process for selecting and packaging good semiconductor chips.

반도체 패키징 공정은 일반적으로 다이 패드,이너 리드(inner lead) 및 아웃터 리드(outter lead)를 포함하는 리드 프레임의 다이 패드에 반도체 칩을 배치하고, 반도체 칩의 본딩 패드 및 리드 프레임의 이너 리드를 도전성 와이어로 와이어 본딩한 후 반도체 칩 및 도전성 와이어를 에폭시 수지 등으로 밀봉하여 제작한다.The semiconductor packaging process generally places a semiconductor chip on a die pad of a lead frame including a die pad, an inner lead and an outer lead, and conducts the bonding pad of the semiconductor chip and the inner lead of the lead frame. After wire bonding with a wire, the semiconductor chip and the conductive wire are sealed with an epoxy resin and manufactured.

최근에는 반도체 패키지의 두께를 좀더 얇게 만들기 위해서, 이너 리드 및 아웃터 리드를 포함하는 리드 프레임의 이너 리드에 반도체 칩을 직접 부착하고, 반도체 칩의 본딩 패드 및 리드 프레임의 이너 리드를 도전성 와이어로 연결시킨 후, 몰딩 수지를 이용하여 반도체 칩, 도전성 와이어 및 이너 리드를 에폭시 수지 등으로 밀봉하는 LOC 형태(Lead On Chip type)의 반도체 패키지가 개발되었다.Recently, in order to make the thickness of a semiconductor package thinner, a semiconductor chip is directly attached to an inner lead of a lead frame including an inner lead and an outer lead, and the bonding pad of the semiconductor chip and the inner lead of the lead frame are connected with conductive wires. Afterwards, a semiconductor package of a LOC type (Lead On Chip type) for sealing a semiconductor chip, a conductive wire, and an inner lead with an epoxy resin using a molding resin was developed.

그러나, 최근에 휴대용 전자제품의 수요가 급속히 증가하면서 이에 이용되는 반도체 칩 패키지에 대한 박형화의 요구가 한층 증대되고 있지만, 앞에서 설명한 반도체 패키지들은 몰딩 수지에 의해 반도체 칩 및 반도체 칩을 지지하는 다이 패드 또는, 이너 리드들까지 감싼다. 여기서, 다이 패드 또는 이너 리드를 완전히 감싸는 몰딩 수지가 반도체 패키지의 두께를 줄이는데 제약 요소로 작용하여 반도체 패키지의 두께를 줄이는데 어려운 문제점이 있다.However, as the demand for portable electronic products has increased rapidly in recent years, the demand for thinning the semiconductor chip package used therein has been further increased. However, the semiconductor packages described above have a die pad for supporting the semiconductor chip and the semiconductor chip by molding resin, or , Wrap inner leads. Here, there is a problem in that a molding resin completely enclosing the die pad or the inner lead acts as a limiting factor in reducing the thickness of the semiconductor package, thereby reducing the thickness of the semiconductor package.

본 발명의 목적은 반도체 칩을 지지하는 지지판을 없애고, 반도체 칩의 하부 면에 몰딩부를 형성하지 않아 반도체 칩의 하부면을 밀봉부의 외부로 노출시거나, 또는 반도체 칩을 지지판의 하부면에 몰딩부를 형성하지 않으므로 두께를 줄인 반도체 패키지를 제공함에 있다.An object of the present invention is to eliminate the support plate for supporting the semiconductor chip, and to form a molding on the lower surface of the semiconductor chip to form a lower surface of the semiconductor chip Guests can exposed to the outside of the sealing portion, or the semiconductor chip on the lower surface of the support plate Since the molding part is not formed, a semiconductor package having a reduced thickness is provided.

본 발명의 다른 목적은 반도체 칩을 지지하는 지지판을 제거하고, 반도체 칩의 하부면을 밀봉부의 외부로 노출시키거나, 또는 지지판의 하부면을 밀봉부의 외부로 노출시키는 반도체 패키지의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor package that removes a support plate for supporting a semiconductor chip, exposes the bottom surface of the semiconductor chip to the outside of the seal, or exposes the bottom surface of the support plate to the outside of the seal. have.

이와 같은 본 발명의 목적을 구현하기 위한 반도체 패키지는 상부면에 본딩 패드들이 배열된 반도체 칩, 상기 반도체 칩과 전기적으로 연결되는 이너 리드 및 외부 접속 단자로 사용되는 아웃터 리드로 구분되고, 상기 이너 리드들이 상기 반도체 칩의 측면과 이격되며 상기 이너 리드들의 하부면과 상기 반도체 칩의 하부면이 동일 선상에 위치하도록 배치되는 리드들, 상기 본딩 패드 및 상기 이너 리드의 상부면에 접속되어 상기 본딩 패드 및 상기 이너 리드를 전기적으로 연결하는 도전성 와이어 및 상기 반도체 칩의 하부면 및 상기 이너 리드의 하부면이 노출되도록 상기 도전성 와이어를 포함한 상기 반도체 칩 및 상기 이너 리드의 상부면에서부터 측면까지 감싸는 밀봉부를 포함한다.A semiconductor package for realizing the object of the present invention is divided into a semiconductor chip having bonding pads arranged on an upper surface, an inner lead electrically connected to the semiconductor chip, and an outer lead used as an external connection terminal. Are spaced apart from the side surface of the semiconductor chip and are connected to the leads, the bonding pads and the upper surface of the inner lead, wherein the lower surfaces of the inner leads and the lower surface of the semiconductor chip are disposed on the same line. A conductive wire electrically connecting the inner lead, a sealing portion surrounding the semiconductor chip including the conductive wire and an upper surface of the inner lead to the side surface so that the lower surface of the semiconductor chip and the lower surface of the inner lead are exposed. .

본 발명의 다른 목적을 구현하기 위한 반도체 패키지의 제조 방법은 이너 리드 및 아웃터 리드로 구분되는 리드에서 상기 이너 리드부분을 지지판의 상부면에 부착하는 단계, 본딩 패드들이 존재하지 않는 반도체 칩의 하부면을 상기 이너 리 드의 측면으로부터 이격되도록 상기 지지판의 상부면 중앙에 부착하는 단계, 상기 반도체 칩의 상부면에 배열된 본딩 패드에 도전성 와이어의 일측 단부를 접속시키고, 상기 이너 리드의 상부면에 상기 도전성 와이어의 타측 단부를 접속시켜 상기 반도체 칩 및 상기 리드들을 전기적으로 연결시키는 단계 및 상기 반도체 칩, 도전성 와이어 및 상기 이너 리드들을 포함한 상기 지지판의 상부면을 몰딩 수지로 감싸 상기 지지판의 하부면을 노출시킨 밀봉부를 형성하는 단계를 포함한다.According to another aspect of the present invention, a method of manufacturing a semiconductor package includes attaching an inner lead portion to an upper surface of a support plate in a lead divided into an inner lead and an outer lead, and a lower surface of a semiconductor chip in which bonding pads do not exist. Attaching to the center of the upper surface of the support plate to be spaced apart from the side surface of the inner lead, connecting one end of the conductive wire to a bonding pad arranged on the upper surface of the semiconductor chip, and Connecting the other end of the conductive wire to electrically connect the semiconductor chip and the leads, and enclosing an upper surface of the support plate including the semiconductor chip, the conductive wire and the inner leads with a molding resin to expose a lower surface of the support plate. Forming a sealed seal.

일실시예에 따르면, 밀봉부를 형성한 후 상기 반도체 칩 및 상기 이너 리드의 하부면으로부터 상기 지지판을 제거한다.In example embodiments, the support plate is removed from the lower surface of the semiconductor chip and the inner lead after forming the seal.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명한다. Hereinafter, a semiconductor package and a method of manufacturing the same according to exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

반도체 패키지Semiconductor package

도 1은 본 발명의 일실시예에 의한 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 본 발명에 의한 반도체 패키지(200)는 반도체 칩(100), 지지판(110), 리드(120)들, 도전성 와이어(130) 및 밀봉부(140)를 포함한다.Referring to FIG. 1, the semiconductor package 200 according to the present invention includes a semiconductor chip 100, a support plate 110, leads 120, conductive wires 130, and a seal 140.

반도체 칩(100)은 순도 높은 실리콘 웨이퍼 상에 형성되며, 반도체 칩(100)의 내부에는 데이터를 저장하고 처리하기 위한 회로부(circuit portion; 도시 안됨)들이 형성된다. 그리고, 반도체 칩(100)의 상부면에는 회로부들과 전기적으로 연결된 본딩 패드(102)들이 배열된다.The semiconductor chip 100 is formed on a high-purity silicon wafer, and circuit portions (not shown) for storing and processing data are formed in the semiconductor chip 100. In addition, bonding pads 102 electrically connected to the circuit units are arranged on an upper surface of the semiconductor chip 100.

지지판(110)은 반도체 칩(100) 및 리드(120)들을 지지하고 반도체 칩(100)을 보호하는 것으로, 지지판(110)의 상부면 중앙부분에 반도체 칩(100)이 부착된다. 여기서, 본딩 패드(102)들이 형성되지 않은 반도체 칩(100)의 하부면이 지지판(110)의 상부면에 부착된다.The support plate 110 supports the semiconductor chip 100 and the leads 120 and protects the semiconductor chip 100, and the semiconductor chip 100 is attached to a central portion of the upper surface of the support plate 110. Here, a lower surface of the semiconductor chip 100 on which the bonding pads 102 are not formed is attached to the upper surface of the support plate 110.

지지판(110)의 상부면 중 반도체 칩(100)의 외측으로는 리드(120)들이 배치되는데, 리드(120)들은 반도체 칩(100)의 측면으로부터 소정간격 이격되어 위치한다. 상술한 바와 같이 반도체 칩(100) 및 리드(120)들이 지지판(110)의 상부면에 부착되기 때문에 반도체 칩(100)의 하부면과 리드(120)들의 하부면은 동일 선상에 위치하게 된다.Leads 120 are disposed outside the semiconductor chip 100 among upper surfaces of the support plate 110, and the leads 120 are spaced apart from the side surface of the semiconductor chip 100 by a predetermined distance. As described above, since the semiconductor chip 100 and the leads 120 are attached to the top surface of the support plate 110, the bottom surface of the semiconductor chip 100 and the bottom surfaces of the leads 120 are positioned on the same line.

바람직하게, 지지판(110)은 열 경화성 수지로 형성된다.Preferably, the support plate 110 is formed of a thermosetting resin.

반도체 칩(100)을 외부 환경으로부터 좀더 안전하게 보호하기 위해서 도 1에 도시된 바와 같이 완료된 반도체 패키지(200)에 지지판(110)을 계속적으로 남겨둘 수도 있고, 반도체 패키지(200)의 두께를 더욱 얇게 만들기 위해서 밀봉부(140)를 형성하는 몰딩 공정 후 지지판(110)을 제거할 수도 있다. 이 경우, 도 6에 도시된 바와 같이 공정이 완료된 반도체 패키지(200)에서는 지지판(110)이 존재하지 않게 된다. In order to more securely protect the semiconductor chip 100 from the external environment, as shown in FIG. 1, the supporting plate 110 may be continuously left in the completed semiconductor package 200, and the thickness of the semiconductor package 200 may be made thinner. The support plate 110 may be removed after the molding process of forming the sealing unit 140. In this case, as illustrated in FIG. 6, the support plate 110 does not exist in the semiconductor package 200 in which the process is completed.

리드(120)들은 지지판(110)의 상부면에서 반도체 칩(100)을 기준으로 반도체 칩(100)의 양쪽에 배치되는데, 각각의 리드(120)들은 서로 이격되어 본딩 패드(102)들이 형성된 방향으로 배열된다. 리드(120)들은 밀봉부(140)를 기준으로 밀봉부(140)의 내측에 위치하며 도전성 와이어(130)에 의해 반도체 칩(100)의 본딩 패드(102)들과 전기적으로 연결되는 이너 리드(122) 및 이너 리드(122)와 일체로 형성되고 밀봉부(140)의 외측으로 노출되며 반도체 패키지(200)의 외부 접속 단자 역할을 하는 아웃터 리드(124)로 구분된다.Leads 120 are disposed on both sides of the semiconductor chip 100 with respect to the semiconductor chip 100 on the upper surface of the support plate 110, each lead 120 is spaced apart from each other in the direction in which the bonding pads 102 are formed Is arranged. The leads 120 are positioned inside the seal 140 with respect to the seal 140, and are inner leads electrically connected to the bonding pads 102 of the semiconductor chip 100 by the conductive wire 130. 122 and an outer lead 124 formed integrally with the inner lead 122 and exposed to the outside of the sealing unit 140 and serving as an external connection terminal of the semiconductor package 200.

여기서, 아웃터 리드(124)들 사이에는 연결바(126)가 배치되는데, 연결바(126)는 리드(120)들이 분리되지 않도록 리드(120)들을 상호 연결시키며, 리드(120)들을 일정한 간격으로 이격시키는 역할을 한다. 연결바(126)는 밀봉부(140)를 형성하는 몰딩 공정 후 절단되어 제거되기 때문에 완성된 반도체 패키지(200) 상태에서는 존재하지 않는다.Here, the connecting bar 126 is disposed between the outer leads 124, the connecting bar 126 interconnects the leads 120 so that the leads 120 are not separated, and the leads 120 are spaced at regular intervals. It serves to separate. Since the connection bar 126 is cut and removed after the molding process of forming the seal 140, the connection bar 126 is not present in the completed semiconductor package 200.

도선성 와이어(130)는 반도체 칩(100) 및 리드(120)들을 전기적으로 연결시키는 것으로, 도전성 와이어(130)의 일측 단부는 반도체 칩(100)의 본딩 패드(102)에 접속되고, 도전성 와이어(130)의 타측 단부는 이너 리드(122)의 상부면에 접속된다. 따라서, 반도체 칩(100)의 본딩 패드(102) 및 이너 리드(122)들을 도전성 와이어(130)에 의해 전기적으로 연결된다.The conductive wire 130 electrically connects the semiconductor chip 100 and the leads 120. One end of the conductive wire 130 is connected to the bonding pad 102 of the semiconductor chip 100. The other end of the 130 is connected to the upper surface of the inner lead 122. Thus, the bonding pads 102 and the inner leads 122 of the semiconductor chip 100 are electrically connected by the conductive wires 130.

밀봉부(140)는 반도체 칩(100), 도전성 와이어(130) 및 이너 리드(122)를 외부 환경으로부터 보호하는 것으로, 도 1에 도시된 바와 같이 지지판(110)의 하부면 에는 밀봉부(140)가 형성되지 않도록 반도체 칩(100), 도전성 와이어(130) 및 이너 리드(122)를 포함한 지지판(110)의 상부면 전체를 감싼다.The sealing part 140 protects the semiconductor chip 100, the conductive wire 130, and the inner lead 122 from an external environment. As shown in FIG. 1, the sealing part 140 is provided on the lower surface of the supporting plate 110. ), a semiconductor chip (100 to prevent formation), surrounds the entire upper surface of the conductive wire 130 and the inner lead (support plate 110, including 122).

상술한 바와 같이 반도체 패키지(200)의 두께를 줄이기 위해 밀봉부(140)를 형성하는 몰딩 공정 후 지지판(110)을 제거할 경우 밀봉부(140)는 도전성 와이어(130)를 포함한 반도체 칩(100) 및 이너 리드(122)의 상부면에서부터 측면까지만 감싸고, 반도체 칩(100) 및 이너 리드(122)의 하부면은 밀봉부(140)의 외부로 노출 된다.As described above, when the supporting plate 110 is removed after the molding process of forming the sealing part 140 to reduce the thickness of the semiconductor package 200, the sealing part 140 includes the semiconductor chip 100 including the conductive wires 130. ) And only the upper surface of the inner lead 122 to the side surface, and the lower surface of the semiconductor chip 100 and the inner lead 122 are exposed to the outside of the sealing unit 140.

이와 같이 지지판(110), 또는 반도체 칩(100) 및 이너 리드(122)의 하부면이 외부로 노출되도록 밀봉부(140)를 형성하면, 반도체 패키지(200)의 두께가 종래에 비해 줄어들기 때문에 얇은 반도체 패키지(200)를 만들 수 있다.As such, when the sealing part 140 is formed such that the supporting plate 110 or the lower surfaces of the semiconductor chip 100 and the inner lead 122 are exposed to the outside, the thickness of the semiconductor package 200 is reduced as compared with the related art. The thin semiconductor package 200 can be made.

반도체 패키지 제조 방법Semiconductor Package Manufacturing Method

도 1 내지 도 6을 참조하여 본 발명에 의한 반도체 패키지의 제조 과정에 대해 설명하면 다음과 같다.Referring to Figures 1 to 6 will be described the manufacturing process of the semiconductor package according to the present invention.

도 2는 본 발명의 일실시예에 의한 지지판에 리드를 부착한 상태를 나타낸 평면도이다.2 is a plan view illustrating a state in which a lead is attached to a support plate according to an embodiment of the present invention.

도 2에 도시된 바와 같이 이너 리드(122) 및 아웃터 리드(124)로 구분되며 연결바(126)에 의해 인접한 아웃터 리드(124)이 연결된 리드(120)들을 지지판(110)의 상부면 중 서로 대향되는 양쪽에 부착시킨다. 여기서, 리드(120)들 중 지지판(110)의 상부면과 오버랩된 부분이 이너 리드(122)가 된다.As shown in FIG. 2, the leads 120, which are divided into an inner lead 122 and an outer lead 124, to which adjacent outer leads 124 are connected by a connecting bar 126, are connected to each other among the upper surfaces of the support plate 110. Attach on opposite sides. Here, the portion of the leads 120 overlapping the upper surface of the support plate 110 becomes the inner lead 122.

도 3은 도 2에 도시된 지지판의 상부면에 반도체 칩을 부착한 상태를 나타낸 평면도이다.3 is a plan view illustrating a semiconductor chip attached to an upper surface of the support plate illustrated in FIG. 2.

도 3을 참조하면, 지지판(110)의 상부면 중 서로 대향되는 양쪽에 부착된 리드(120)들 사이, 즉 지지판(110)의 상부면 중앙부근에 반도체 칩(100)을 부착한다. 이때, 반도체 칩(100)의 상부면에 배열된 본딩 패드(102)들이 외부로 노출되도록 반도체 칩(100)의 하부면을 지지판(110)의 상부면에 부착한다.Referring to FIG. 3, the semiconductor chip 100 is attached between the leads 120 attached to both sides of the upper surface of the support plate 110, that is, near the center of the upper surface of the support plate 110. In this case, the lower surface of the semiconductor chip 100 is attached to the upper surface of the support plate 110 so that the bonding pads 102 arranged on the upper surface of the semiconductor chip 100 are exposed to the outside.

도 4는 도 3에 도시된 반도체 칩 및 리드들이 전기적으로 연결된 상태를 나타낸 단면도이다.4 is a cross-sectional view illustrating a state in which the semiconductor chip and leads illustrated in FIG. 3 are electrically connected to each other.

상술한 바와 같이 지지판(110)의 상부면에 반도체 칩(100) 및 이너 리드(122)들이 부착되면, 도 4에 도시된 바와 같이 도전성 와이어(130)를 이용하여 반도체 칩(100) 및 리드(120)들을 전기적으로 연결시키는데, 반도체 칩(100)의 상부면에 배열된 본딩 패드(102)에 도전성 와이어(130)의 일측 단부를 접속시킨다. 그리고, 도전성 와이어(130)의 타측 단부는 이너 리드(122)의 상부면에 접속시켜 본딩 패드(102)와 이너 리드(122)를 연결시킨다.As described above, when the semiconductor chip 100 and the inner lead 122 are attached to the upper surface of the support plate 110, as illustrated in FIG. 4, the semiconductor chip 100 and the lead may be formed using the conductive wire 130. 120 is electrically connected to one end of the conductive wire 130 to a bonding pad 102 arranged on an upper surface of the semiconductor chip 100. The other end of the conductive wire 130 is connected to the upper surface of the inner lead 122 to connect the bonding pad 102 and the inner lead 122.

도 5는 도 4에 도시된 지지판의 상부면에 밀봉부를 형성한 단면도이다.FIG. 5 is a cross-sectional view of a seal formed on an upper surface of the support plate illustrated in FIG. 4.

도 5를 참조하면, 반도체 칩(100), 도전성 와이어(130)들 및 이너 리드(122)들을 외부 환경으로부터 보호하기 위해서, 유동성을 갖는 몰딩 수지를 이용하여 반도체 칩(100), 도전성 와이어(130)들 및 이너 리드(122)들을 포함한 지지판(110)의 상부면 전체를 감싸고, 몰딩 수지를 경화시켜 밀봉부(140)를 형성한다. 이때, 몰딩 수지가 지지판(110)의 하부면으로는 유입되지 않기 때문에 지지판(110)의 하부면에는 밀봉부(140)가 형성되지 않고 외부로 노출된다.Referring to FIG. 5, in order to protect the semiconductor chip 100, the conductive wires 130, and the inner leads 122 from an external environment, the semiconductor chip 100 and the conductive wire 130 are formed using a molding resin having fluidity. ) And the entire upper surface of the support plate 110 including the inner leads 122, and the molding resin is cured to form the seal 140. At this time, since the molding resin does not flow into the lower surface of the support plate 110, the sealing portion 140 is not formed on the lower surface of the support plate 110 and is exposed to the outside.

이후, 도 1에 도시된 바와 같이 리드(120)들을 연결하는 연결바(126)를 절단하여 리드(120)들을 개별화시키는 트림 공정 및 밀봉부(140)의 외부로 노출된 아웃터 리드(124)를 실장 기판(도시 안됨)에 실장하기 용이한 형태로 가공하는 포밍 공정을 진행하여 본 발명에 의한 반도체 패키지(200)를 제조한다.Thereafter, as shown in FIG. 1, the outer lead 124 exposed to the outside of the seal 140 and the trim process of cutting the connection bars 126 connecting the leads 120 to individualize the leads 120 are separated. The semiconductor package 200 according to the present invention is manufactured by performing a forming process of processing a mounting board (not shown) into a form that is easy to mount.

도 6은 본 발명의 다른 실시예에 의한 반도체 패키지의 단면도이다. 6 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

이와 다르게, 지지판(110)의 상부면에 반도체 칩(100), 도전성 와이어(130) 및 이너 리드(122)를 감싸는 밀봉부(140)를 형성하고, 반도체 패키지(200)의 전체 두께를 줄이기 위해 도 6에 도시된 바와 같이 지지판(110)을 이너 리드(122) 및 반도체 칩(100)으로부터 제거한 후, 상술한 트림 공정 및 포밍 공정을 진행하여 본 발명에 의한 반도체 패키지(200)를 제조하여도 무방하다.Alternatively, to form a sealing portion 140 surrounding the semiconductor chip 100, the conductive wire 130 and the inner lead 122 on the upper surface of the support plate 110, to reduce the overall thickness of the semiconductor package 200 As shown in FIG. 6, after the support plate 110 is removed from the inner lead 122 and the semiconductor chip 100, the above-described trim process and forming process may be performed to manufacture the semiconductor package 200 according to the present invention. It's okay.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서 상세하게 설명한 바와 같이 반도체 칩 및 이너 리드들을 지지하는 지지판, 또는 반도체 칩의 하부면 및 이너 리드들의 하부면을 밀봉부의 외부로 노출시키면, 반도체 패키지의 두께를 줄일 수 있다.As described in detail above, when the support plate for supporting the semiconductor chip and the inner leads or the lower surface of the semiconductor chip and the lower surface of the inner leads are exposed to the outside of the sealing portion, the thickness of the semiconductor package may be reduced.

Claims (5)

상부면에 본딩 패드들이 배열된 반도체 칩;A semiconductor chip having bonding pads arranged on an upper surface thereof; 상기 반도체 칩과 전기적으로 연결되는 이너 리드 및 외부 접속 단자로 사용되는 아웃터 리드로 구분되고, 상기 이너 리드들이 상기 반도체 칩의 측면과 이격되며 상기 이너 리드들의 하부면과 상기 반도체 칩의 하부면이 동일 선상에 위치하도록 배치되는 리드들;It is divided into an inner lead electrically connected to the semiconductor chip and an outer lead used as an external connection terminal, wherein the inner leads are spaced apart from the side surface of the semiconductor chip, and the lower surface of the inner leads and the lower surface of the semiconductor chip are the same. Leads arranged to be positioned on line; 상기 본딩 패드 및 상기 이너 리드의 상부면에 접속되어 상기 본딩 패드 및 상기 이너 리드를 전기적으로 연결하는 도전성 와이어; 및A conductive wire connected to an upper surface of the bonding pad and the inner lead to electrically connect the bonding pad and the inner lead; And 상기 반도체 칩의 하부면 및 상기 이너 리드의 하부면이 노출되도록 상기 도전성 와이어를 포함한 상기 반도체 칩 및 상기 이너 리드의 상부면에서부터 측면까지 감싸는 밀봉부를 포함하는 것을 특징으로 반도체 패키지.And a sealing part surrounding the semiconductor chip including the conductive wire and an upper surface of the inner lead to the side surface of the semiconductor chip to expose the lower surface of the semiconductor chip and the lower surface of the inner lead. 제 1 항에 있어서, 상기 반도체 칩의 하부면을 포함한 상기 이너 리드의 하부면에 상기 반도체 칩을 보호하기 위한 지지판이 더 배치되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, further comprising a support plate for protecting the semiconductor chip on a bottom surface of the inner lead including a bottom surface of the semiconductor chip. 제 2 항에 있어서, 상기 지지판은 열 경화성 필름인 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 2, wherein the support plate is a thermosetting film. 이너 리드 및 아웃터 리드로 구분되는 리드에서 상기 이너 리드부분을 지지판의 상부면에 부착하는 단계;Attaching the inner lead portion to an upper surface of the support plate in a lead divided into an inner lead and an outer lead; 본딩 패드들이 존재하지 않는 반도체 칩의 하부면을 상기 이너 리드의 측면으로부터 이격되도록 상기 지지판의 상부면 중앙에 부착하는 단계;Attaching a lower surface of the semiconductor chip without bonding pads to the center of the upper surface of the support plate so as to be spaced apart from the side surface of the inner lead; 상기 반도체 칩의 상부면에 배열된 본딩 패드에 도전성 와이어의 일측 단부를 접속시키고, 상기 이너 리드의 상부면에 상기 도전성 와이어의 타측 단부를 접속시켜 상기 반도체 칩 및 상기 리드들을 전기적으로 연결시키는 단계; 및Connecting one end of the conductive wire to a bonding pad arranged on an upper surface of the semiconductor chip and electrically connecting the other end of the conductive wire to an upper surface of the inner lead to electrically connect the semiconductor chip and the leads; And 상기 반도체 칩, 도전성 와이어 및 상기 이너 리드들을 포함한 상기 지지판의 상부면을 몰딩 수지로 감싸 상기 지지판의 하부면을 노출시킨 밀봉부를 형성하는 단계를 포함하는 반도체 패키지 제조 방법.And forming an encapsulation portion surrounding the upper surface of the support plate including the semiconductor chip, the conductive wire, and the inner leads with a molding resin to expose the lower surface of the support plate. 제 4항에 있어서, 상기 밀봉부를 형성한 후 상기 반도체 칩 및 상기 이너 리드의 하부면으로부터 상기 지지판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.The method of claim 4, further comprising removing the support plate from the lower surfaces of the semiconductor chip and the inner lead after forming the seal.
KR1020070047647A 2007-05-16 2007-05-16 Semiconductor package and method of manufacturing the same KR20080101208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047647A KR20080101208A (en) 2007-05-16 2007-05-16 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047647A KR20080101208A (en) 2007-05-16 2007-05-16 Semiconductor package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20080101208A true KR20080101208A (en) 2008-11-21

Family

ID=40287503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047647A KR20080101208A (en) 2007-05-16 2007-05-16 Semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20080101208A (en)

Similar Documents

Publication Publication Date Title
US7915716B2 (en) Integrated circuit package system with leadframe array
US6437429B1 (en) Semiconductor package with metal pads
US7863108B2 (en) Integrated circuit packaging system with etched ring and die paddle and method of manufacture thereof
KR101542214B1 (en) Integrated circuit package system with shield
US7129569B2 (en) Large die package structures and fabrication method therefor
CN100541748C (en) Lead frame, semiconductor die package, and the manufacture method of this encapsulation
US7683461B2 (en) Integrated circuit leadless package system
WO2004004005A1 (en) Semiconductor device and its manufacturing method
SG173394A1 (en) Integrated circuit leadframe and fabrication method therefor
JP2005191342A (en) Semiconductor device and manufacturing method thereof
US9134193B2 (en) Stacked die sensor package
US20080185698A1 (en) Semiconductor package structure and carrier structure
JP2016162964A (en) Semiconductor device manufacturing method and semiconductor device
US7936053B2 (en) Integrated circuit package system with lead structures including a dummy tie bar
KR20080101208A (en) Semiconductor package and method of manufacturing the same
JP2004063680A (en) Method of manufacturing chip array type ball grid array package for substrate on chip
US8148825B2 (en) Integrated circuit package system with leadfinger
KR20080084075A (en) Stacked semiconductor package
KR20070028067A (en) Semiconductor package
US20080093719A1 (en) Chip package structure
KR100687066B1 (en) Manufacturing method for multi chip package
KR20000040218A (en) Multi chip package
KR20040048741A (en) Semiconductor chip scale package having a back and front built-in lead frame
KR20020005935A (en) Multi chip package and manufacturing method thereof
KR20030072953A (en) chip size package and its manufacturing method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination