KR20080095593A - Read voltage generator of non volatile memory device - Google Patents

Read voltage generator of non volatile memory device Download PDF

Info

Publication number
KR20080095593A
KR20080095593A KR1020070040307A KR20070040307A KR20080095593A KR 20080095593 A KR20080095593 A KR 20080095593A KR 1020070040307 A KR1020070040307 A KR 1020070040307A KR 20070040307 A KR20070040307 A KR 20070040307A KR 20080095593 A KR20080095593 A KR 20080095593A
Authority
KR
South Korea
Prior art keywords
voltage
read
read voltage
temperature
output
Prior art date
Application number
KR1020070040307A
Other languages
Korean (ko)
Other versions
KR100908527B1 (en
Inventor
백광호
원삼규
차재원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070040307A priority Critical patent/KR100908527B1/en
Publication of KR20080095593A publication Critical patent/KR20080095593A/en
Application granted granted Critical
Publication of KR100908527B1 publication Critical patent/KR100908527B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

A read voltage generator of non volatile memory device is provided to increase and supply a reading voltage according to external temperature change. In a read voltage generator of non volatile memory device, an AD converter(330) generates digital corresponding to the height of external temperature by comparing temperature which is changed according to temperature variation with temperature which is maintained regardless of temperature variation. A mux(360) outputs a control signal which is combined with digital and reading voltage information. A reading voltage generator outputs a reading voltage which is increased by a certain amount of change to a reference voltage.

Description

불휘발성 메모리 장치의 독출 전압 발생장치{Read voltage generator of non volatile memory device}Read voltage generator of non volatile memory device

도 1은 통상적인 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.1 is a diagram illustrating a change in threshold voltage distribution according to an external temperature of a conventional nonvolatile memory device.

도 2는 본원 발명의 일 실시예에 따른 독출 전압 인가시에 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.FIG. 2 is a diagram illustrating a change in a threshold voltage distribution according to an external temperature of a nonvolatile memory device when a read voltage is applied according to an embodiment of the present invention.

도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 전압 발생장치를 도시한 도면이다.3 is a diagram illustrating a read voltage generator of a nonvolatile memory device according to an exemplary embodiment of the present invention.

도 4는 본원 발명의 일 실시예에 따른 온도전압 공급부의 상세 구성을 도시한 회로도이다.4 is a circuit diagram showing a detailed configuration of a temperature voltage supply unit according to an embodiment of the present invention.

도 5는 본원 발명의 일 실시예에 따른 AD 컨버터를 도시한 회로도이다.5 is a circuit diagram illustrating an AD converter according to an embodiment of the present invention.

도 6은 본원 발명의 일 실시예에 따른 독출 전압 생성부를 도시한 회로도이다.6 is a circuit diagram illustrating a read voltage generator according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

300: 독출 전압 발생 장치 310: 밴드갭 전압 공급부300: read voltage generator 310: band gap voltage supply

320: 온도 전압 공급부 330: AD 컨버터320: temperature voltage supply unit 330: AD converter

332: 전압 비교부 334: 데이터 저장부 332: voltage comparison unit 334: data storage unit

340: 데이터 변환부 350: 기준 독출 전압 정보 제공부340: data converter 350: reference read voltage information providing unit

360: 먹스 370: 독출 전압 생성부 360: mux 370: read voltage generator

410: 제1 전압 공급부 420: 제1 버퍼 410: First voltage supply unit 420: First buffer

430: 제2 전압 공급부 440: 제2 버퍼430: second voltage supply unit 440: second buffer

450: 차동증폭부450: differential amplifier

610: 발진기 620: 클럭 구동부610: oscillator 620: clock driver

630: 차지 펌프 640: 제1 레귤레이터630: charge pump 640: first regulator

642: 제1 비교부 644: 제1 전압분배부642: First comparator 644: First voltage divider

660: 제2 레귤레이터 662: 제2 비교부660: second regulator 662: second comparison unit

664: 제2 전압 분배부 666:전류 차단부 664: second voltage divider 666: current breaker

668: 펌핑 전압 공급부 670: 제어로직668: pumping voltage supply 670: control logic

본 발명은 불휘발성 메모리 독출 전압 발생장치에 관한 것이다.The present invention relates to a nonvolatile memory read voltage generator.

최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.Recently, there is an increasing demand for a nonvolatile memory device that can be electrically programmed and erased and that does not require a refresh function to rewrite data at regular intervals.

상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.The nonvolatile memory device typically includes a memory cell array having cells in which data is stored in a matrix form, and a page buffer for writing a memory to a specific cell of the memory cell array or reading a memory stored in a specific cell. . The page buffer may include a pair of bit lines connected to a specific memory cell, a register for temporarily storing data to be written to the memory cell array, or a register for reading and temporarily storing data of a specific cell from the memory cell array, a voltage of a specific bit line or a specific register. It includes a sensing node for sensing a level, a bit line selection unit for controlling the connection of the specific bit line and the sensing node.

이와 같은 불휘발성 메모리 장치에 대하여 특정 메모리 셀에 저장된 데이터를 독출하고자 하는 경우, 각 워드라인에 대해서는 일정한 레벨의 독출 전압을 공급하게 되는데, 온도의 변화에 따라 독출 전압이 변동하게 되며, 그에 따라 독출 마진이 변화하는 문제점이 있다.When reading data stored in a specific memory cell with respect to such a nonvolatile memory device, a read voltage of a certain level is supplied to each word line, and the read voltage is changed according to a change in temperature. There is a problem that margins change.

상술한 문제점을 해결하기 위하여, 본원 발명에서는 외부 온도의 변화에 따라 독출 전압의 레벨을 증감하여 공급할 수 있는 불휘발성 메모리 장치의 독출 전압 발생장치를 제공하는 것을 목적으로 한다.In order to solve the above-described problems, an object of the present invention is to provide a read voltage generator of a nonvolatile memory device that can increase and decrease the level of the read voltage according to a change in external temperature.

상술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치의 독출 전압 발생장치는 온도 변화에 따라 그 레벨이 달라지는 온도전압과, 온도 변화와 무관하게 그 레벨이 유지되는 밴드갭 전압을 비교하여 외부 온도의 크기에 대한 디지 털 정보를 생성하는 AD 컨버터와, 상기 외부 온도의 크기에 대한 디지털 정보와 기준 독출전압에 대한 정보를 조합한 제어신호를 출력하는 먹스와, 상기 제어신호에 응답하여 기준 독출 전압 또는 기준 독출 전압보다 일정량 증감된 변경 독출 전압을 출력하는 독출전압 생성부를 포함하는 것을 특징으로 한다.The read voltage generator of the nonvolatile memory device of the present invention for achieving the above object is to compare the external voltage by comparing a temperature voltage whose level varies with temperature change and a bandgap voltage whose level is maintained regardless of temperature change. An AD converter for generating digital information on the magnitude of the signal; a mux for outputting a control signal combining the digital information on the magnitude of the external temperature and the information on the reference read voltage; and a reference read voltage in response to the control signal. Or a read voltage generator configured to output a change read voltage which is increased or decreased by a predetermined amount than the reference read voltage.

이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 통상적인 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.1 is a diagram illustrating a change in threshold voltage distribution according to an external temperature of a conventional nonvolatile memory device.

상온(25℃)일 때의 문턱 전압의 분포(A,A')를 보면 온셀일 때의 독출 마진(a1)과 오프셀일 때의 독출 마진(a2)은 같다. 그러나, 저온(대략 -40℃)일 때의 문턱 전압의 분포(B, B')를 보면, 온셀일 때의 독출 마진(b1) 보다 오프셀일 때의 독출 마진(b2)이 더 크며, 고온(대략 90℃)일 때의 문턱 전압의 분포(C, C')를 보면, 온셀일 때의 독출 마진(c1)이 오프셀일 때의 독출 마진(c2)보다 더 크다. In the distribution of threshold voltages (A, A ') at room temperature (25 ° C), the read margin a1 at on-cell and the read margin a2 at off-cell are the same. However, looking at the distributions of the threshold voltages B and B 'at low temperatures (approximately -40 ° C), the read margins b2 at the off-cell are larger than the read margins b1 at the on-cell. When the distributions of the threshold voltages C and C 'at approximately 90 ° C.) are seen, the read margin c1 at the on-cell is larger than the read margin c2 at the off-cell.

이와 같이 외부 온도에 따라 문턱 전압의 분포가 상이해짐에 따라 독출 마진도 상이해지는 현상이 발생한다.As such, as the distribution of the threshold voltages varies according to the external temperature, the reading margin also varies.

상술한 문제점을 해결하기 위하여 본원 발명에서는 외부 온도에 따라 독출 전압을 상이하게 인가하는 구성을 사용하고자 한다.In order to solve the above problems, the present invention intends to use a configuration for applying a read voltage differently according to an external temperature.

도 2는 본원 발명의 일 실시예에 따른 독출 전압 인가시에 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.FIG. 2 is a diagram illustrating a change in a threshold voltage distribution according to an external temperature of a nonvolatile memory device when a read voltage is applied according to an embodiment of the present invention.

도시된 바와 같이 저온일 때, 독출 전압을 일정량만큼 증가시켜(VRV1) 온셀일 때의 독출 마진(b1)과 오프셀일 때의 독출 마진(b2)을 동일하게 한다. 또한 고온일 때,독출 전압을 일정량만큼 감소시켜(VRV2) 온셀일 때의 독출 마진(c1)과 오프셀일 때의 독출 마진(c2)을 동일하게 한다.As shown, when the temperature is low, the read voltage is increased by a predetermined amount (VRV1) to make the read margin b1 at the on-cell and the read margin b2 at the off-cell. In addition, when the temperature is high, the read voltage is reduced by a predetermined amount (VRV2) to make the read margin c1 at the on-cell and the read margin c2 at the off-cell.

도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 전압 발생장치를 도시한 도면이다.3 is a diagram illustrating a read voltage generator of a nonvolatile memory device according to an exemplary embodiment of the present invention.

상기 독출 전압 발생장치(300)는 밴드갭 전압 공급부(310), 온도 전압 공급부(320), AD 컨버터(330), 데이터 변환부(340), 기준 독출전압정보 제공부(350), 먹스(360), 독출 전압 생성부(370)를 포함한다.The read voltage generator 300 may include a band gap voltage supply unit 310, a temperature voltage supply unit 320, an AD converter 330, a data converter 340, a reference read voltage information provider 350, and a mux 360. ), And a read voltage generator 370.

상기 밴드갭 전압 공급부(310)는 외부 온도의 변화와 무관하게 일정한 레벨을 유지하는 밴드갭 전압(VBG)을 상기 AD 컨버터(330)로 전달한다.The bandgap voltage supply unit 310 transmits a bandgap voltage VBG that maintains a constant level regardless of a change in external temperature to the AD converter 330.

또한, 상기 온도전압 공급부(320)는 외부 온도의 변화에 따라 레벨이 달라지는 온도전압(VTSO)을 상기 AD 컨버터(330)로 전달한다.In addition, the temperature voltage supply unit 320 transmits the temperature voltage VTSO, whose level varies according to a change in external temperature, to the AD converter 330.

상기 AD 컨버터(330)는 밴드갭 전압(VBG)과 온도전압(VTSO)을 입력받아 그 크기를 비교하여 외부 온도의 크기에 대한 디지털 정보를 생성한다.The AD converter 330 receives the bandgap voltage VBG and the temperature voltage VTSO and compares the magnitudes to generate digital information on the magnitude of the external temperature.

이제 상기 온도전압 공급부(320)의 구체적인 구성을 살펴보기로 한다.Now, a detailed configuration of the temperature voltage supply unit 320 will be described.

도 4는 본원 발명의 일 실시예에 따른 온도전압 공급부(320)의 상세 구성을 도시한 회로도이다.4 is a circuit diagram showing the detailed configuration of the temperature voltage supply unit 320 according to an embodiment of the present invention.

상기 온도전압 공급부(320)는 제1 전압(V1) 공급부(410), 상기 제1 전압(V1)을 버퍼링하는 제1 버퍼(420), 제2 전압(V2) 공급부(430), 상기 제2 전압을 버퍼링하는 제2 버퍼(440), 상기 버퍼링된 제1 전압과 제2 전압을 입력받아 온도전압 성분만을 출력하는 차동증폭부(450)를 포함한다.The temperature voltage supply part 320 may include a first voltage V1 supply part 410, a first buffer 420 buffering the first voltage V1, a second voltage V2 supply part 430, and the second voltage supply part 430. The second buffer 440 buffers a voltage, and the differential amplifier 450 receives the buffered first voltage and the second voltage and outputs only a temperature voltage component.

상기 제1 전압(V1) 공급부(410)는 온도 변화에 따라 그 레벨이 달라지는 전압을 출력한다. 이를 위해 전원전압 단자와 접지사이에 직렬접속된 NMOS 트랜지스터(N410)와 저항(R3)을 포함한다. 상기 NMOS 트랜지스터와 저항의 접속노드에 인가되는 전압을 제1 전압으로 출력한다. 상기 NMOS 트랜지스터(N410)는 하이레벨의 게이트 전압(VGG)에 의하여 턴온되며, 상기 NMOS 트랜지스터(N410)와 저항(R3)의 접속노드에는 상기 게이트 전압에서 NMOS 트랜지스터의 문턱전압 성분을 뺀만큼의 전압(VGG-Vth,n)이 출력된다. The first voltage V1 supply unit 410 outputs a voltage whose level varies according to temperature change. To this end, it includes an NMOS transistor N410 and a resistor R3 connected in series between the power supply voltage terminal and ground. A voltage applied to the connection node of the NMOS transistor and the resistor is output as a first voltage. The NMOS transistor N410 is turned on by a high level gate voltage VGG, and a voltage equal to the gate node minus the threshold voltage component of the NMOS transistor is connected to the connection node between the NMOS transistor N410 and the resistor R3. (VGG-Vth, n) is output.

상기 제1 버퍼(420)는 상기 제1 전압(V1) 공급부(410)의 출력전압을 버퍼링하여 차동증폭부(450)에 전달한다. 이를 위해, 상기 제1 전압(V1) 공급부(410)의 출력전압을 비반전단자(+)로 입력받고, 반전단자와 출력단자가 접속된 OP 앰프(OP420)를 포함한다. 따라서, 상기 제1 전압(V1) 공급부(410)의 출력전압을 버퍼링하여 출력단자로 출력시킨다.The first buffer 420 buffers the output voltage of the first voltage V1 supply unit 410 and transmits the buffered voltage to the differential amplifier 450. To this end, the output voltage of the first voltage V1 supply unit 410 is input to the non-inverting terminal (+), and includes an OP amplifier OP420 to which the inverting terminal and the output terminal are connected. Therefore, the output voltage of the first voltage V1 supply unit 410 is buffered and output to the output terminal.

상기 제2 전압 공급부(430)는 온도 변화와 무관하게 그 레벨이 유지되는 전 압(V2)을 출력한다. 바람직하게는, 상기 게이트 전압(VGG)을 일정레벨로 분배하여 출력한다. 이를 위해 게이트 전압단자와 접지단자사이에 직렬접속된 제1 및 제2 저항(R1, R2)을 포함하며, 제1 및 제2 저항의 접속노드에 인가되는 전압을 제2 전압으로 출력다. 따라서, 제2 전압 공급부(430)의 제1 및 제2 저항의 접속노드에는 게이트 전압을 일정 레벨로 분배시킨 전압(

Figure 112007031252431-PAT00001
)이 출력된다.The second voltage supply unit 430 outputs a voltage V2 whose level is maintained regardless of temperature change. Preferably, the gate voltage VGG is distributed at a predetermined level and output. To this end, it includes first and second resistors R1 and R2 connected in series between the gate voltage terminal and the ground terminal, and outputs a voltage applied to the connection node of the first and second resistors as a second voltage. Accordingly, a voltage obtained by dividing the gate voltage to a predetermined level may be connected to the connection nodes of the first and second resistors of the second voltage supply unit 430.
Figure 112007031252431-PAT00001
) Is output.

상기 제2 버퍼(440)는 상기 제2 전압(V2) 공급부(430)의 출력전압을 버퍼링하여 차동증폭부(450)에 전달한다. 이를 위해, 상기 제2 전압(V2) 공급부(430)의 출력전압을 비반전단자(+)로 입력받고, 반전단자와 출력단자가 접속된 OP 앰프(OP440)를 포함한다. 따라서, 상기 제2 전압(V2) 공급부(420)의 출력전압을 버퍼링하여 출력단자로 출력시킨다.The second buffer 440 buffers the output voltage of the second voltage V2 supply unit 430 and transmits the buffered voltage to the differential amplifier 450. To this end, the output voltage of the second voltage V2 supply unit 430 is input to the non-inverting terminal (+), and includes an OP amplifier OP440 to which the inverting terminal and the output terminal are connected. Therefore, the output voltage of the second voltage V2 supply unit 420 is buffered and output to the output terminal.

한편, 상기 출력된 제1 전압의 성분 중에서 게이트 전압(VGG)은 외부 온도의 변화와 무관하게 일정한 레벨을 유지하나, NMOS 트랜지스터의 문턱전압(Vth,n)은 외부 온도의 변화에 민감하게 그 레벨이 변화하는바 이 문턱전압 성분만을 증폭하여 출력시키는 것이 상기 온도전압 공급부(320)의 역할이다.Meanwhile, the gate voltage VGG is maintained at a constant level regardless of the change in the external temperature among the components of the outputted first voltage, but the threshold voltage Vth, n of the NMOS transistor is sensitive to the change in the external temperature. It is the role of the temperature voltage supply unit 320 to amplify and output only this changing threshold voltage component.

따라서, 상기 게이트 전압 성분을 제거하기 위한 장치가 필요하다.Thus, there is a need for an apparatus for removing the gate voltage component.

상기 차동 증폭부(450)는 상기 제1 전압 및 제2 전압을 입력받아 온도 변화와 무관한 전압 성분을 제거하여 상기 온도전압을 출력한다. 즉, 제1 전압 성분 중 문턱전압 성분만을 증폭하여 출력시킨다.The differential amplifier 450 receives the first voltage and the second voltage and removes a voltage component unrelated to a temperature change to output the temperature voltage. That is, only the threshold voltage component of the first voltage component is amplified and output.

상기 차동 증폭부(450) 상기 제2 전압(V2)을 비반전 단자(+)로 입력받고, 상기 제1 전압(V1)을 반전 단자(-)로 입력받는 OP 앰프(OP450)를 포함한다. 이때, 제1 전압이 출력되는 상기 제1 버퍼(420)와 반전 단자(-) 사이에는 상기 제2 전압 공급부(430)의 제1 저항과 동일한 저항(R1)이 접속되고, 상기 제2 저항과 동일한 저항(R2)이 반전 단자(-)와 출력단 사이에 피드백 저항으로서 접속된다.The differential amplifier 450 includes an OP amplifier OP450 that receives the second voltage V2 through a non-inverting terminal (+) and receives the first voltage V1 through an inverting terminal (−). In this case, a resistor R1 equal to the first resistor of the second voltage supply unit 430 is connected between the first buffer 420 and the inverting terminal (−) to which the first voltage is output, and the second resistor is connected to the second resistor. The same resistor R2 is connected as a feedback resistor between the inverting terminal-and the output terminal.

상기 차동 증폭부(450)의 출력 전압은 다음과 같다The output voltage of the differential amplifier 450 is as follows.

Figure 112007031252431-PAT00002
Figure 112007031252431-PAT00002

Figure 112007031252431-PAT00003
Figure 112007031252431-PAT00003

즉, 상기 차동 증폭부(450)에 의해서 외부 온도 변화에 따라 그 레벨이 변하는 문턱전압 성분만이 출력되며, 이것이 온도전압(VTSO)이된다. 상기 온도 전압의 레벨은

Figure 112007031252431-PAT00004
이 된다. 따라서, 제1 저항과 제2 저항의 값을 조절하여 온도 전압의 크기를 조절할 수 있다. That is, only the threshold voltage component whose level changes according to the external temperature change is output by the differential amplifier 450, and this becomes the temperature voltage VTSO. The level of the temperature voltage
Figure 112007031252431-PAT00004
Becomes Therefore, the magnitude of the temperature voltage may be adjusted by adjusting the values of the first and second resistors.

이제 상기 온도전압과 밴드갭 전압의 크기를 비교하여 외부온도에 대한 디지 털정보를 생성하는 AD 컨버터(330)를 살펴보기로 한다.Now, the AD converter 330 generating digital information on an external temperature by comparing the magnitudes of the temperature voltages and the bandgap voltages will be described.

도 5는 본원 발명의 일 실시예에 따른 AD 컨버터를 도시한 회로도이다.5 is a circuit diagram illustrating an AD converter according to an embodiment of the present invention.

먼저 상기 밴드갭 전압 공급부(310)는 전압분배부를 이용하여 다양한 레벨의 밴드갭 전압을 출력시킨다. 이러한 다양한 레벨의 밴드갭 전압과 상기 온도전압의 크기를 비교하여 외부온도에 대한 디지털 정보를 생성한다.First, the bandgap voltage supply unit 310 outputs various levels of bandgap voltages using a voltage divider. The band gap voltages of the various levels are compared with the magnitudes of the temperature voltages to generate digital information on the external temperature.

상기 AD 컨버터(330)는 온도 전압과 밴드갭 전압의 크기를 비교하는 전압 비교부(332), 전압 비교부의 출력 전압을 임시 저장하여 출력시키는 데이터 저장부(334)를 포함한다.The AD converter 330 includes a voltage comparator 332 for comparing the magnitude of the temperature voltage and the bandgap voltage, and a data storage 334 for temporarily storing and outputting the output voltage of the voltage comparator.

상기 전압 비교부는 상기 온도 전압을 비반전단자(+)로 입력받고, 다양한 레벨의 밴드갭 전압 중 특정 밴드갭 전압을 반전단자(-)로 입력받는 복수 개의 OP 앰프(OP330, OP331, OP332)들을 포함한다.The voltage comparison unit receives a plurality of OP amplifiers OP330, OP331, and OP332 that receive the temperature voltage as a non-inverting terminal (+) and receive a specific bandgap voltage among various level of bandgap voltages as an inverting terminal (−). Include.

따라서, 상기 온도전압이 특정레벨의 밴드갭 전압보다 큰 경우에는 하이레벨신호가 출력되고, 그렇지 않은 경우에는 로우레벨 신호가 출력된다. 이와 같은 출력신호의 레벨에 따라 상기 온도전압의 크기가 디지털 정보로 제공될 수 있으며, 그 크기를 근거로 외부온도의 높고 낮음을 판단할 수 있게 된다.Therefore, when the temperature voltage is greater than the bandgap voltage of a specific level, a high level signal is output, otherwise a low level signal is output. According to the level of the output signal, the magnitude of the temperature voltage may be provided as digital information, and it is possible to determine whether the external temperature is high or low based on the magnitude.

상기 데이터 저장부(334)는 전압 비교부(332)로 부터 전달되는 복수 개의 비교신호들을 임시저장하는 복수 개의 플립플롭(FF330, FF331, FF333)들을 포함한다.The data storage unit 334 includes a plurality of flip-flops FF330, FF331, and FF333 that temporarily store a plurality of comparison signals transmitted from the voltage comparator 332.

따라서, 특정 클록 신호에 동기되어 상기 온도전압의 크기에 대한 디지털 정보(CPD<15:0>)를 출력한다. Therefore, the digital information CPD <15: 0> on the magnitude of the temperature voltage is output in synchronization with a specific clock signal.

첨부된 도면에서는 디지털 정보의 자리수에 대한 특정 숫자가 기재되어 있으 나, 이에 대한 변경은 당업자가 용이하게 할 수 있는 내용이다.In the accompanying drawings, a specific number for the number of digits of the digital information is described, but a change thereof may be easily performed by those skilled in the art.

다시 도 3을 참조하면, 상기 디지털 정보는 상기 데이터 변환부(340)에 의하여 특정 개수의 비트를 갖는 디지털 정보(TCZ<3:0>)로 변환된다. 이를 위해, n 개의 비트를 갖는 입력 값을 m 개의 비트를 갖는 디지털 정보로 변환하는 인코더 등을 포함한다. Referring back to FIG. 3, the digital information is converted into digital information TCZ <3: 0> having a specific number of bits by the data converter 340. To this end, the encoder includes an encoder for converting an input value having n bits into digital information having m bits.

한편, 본원 발명의 동작을 위해서는 온도전압의 크기에 대한 디지털 정보외에, 기준 독출전압에 대한 정보를 더 필요로 한다.On the other hand, for the operation of the present invention, in addition to digital information about the magnitude of the temperature voltage, information about the reference read voltage is further required.

즉, 도 1 또는 도 2에 도시된 기준 독출전압(VRV)에 대해 외부 온도에 따라 일정한 양만큼 전압을 증가시키거나 감소시키게 되므로, 기준 독출전압에 대한 정보를 필요로 한다.That is, since the voltage is increased or decreased by a predetermined amount with respect to the reference read voltage VRV shown in FIG. 1 or 2 according to the external temperature, information about the reference read voltage is required.

상기 기준 독출전압 정보 제공부(350)는 온도 변화를 고려하지 않고 설정된 기준 독출전압(VRV)의 레벨에 대한 정보를 제공한다. 이를 위해, 퓨즈 형태의 물리적 장치에 의해 기준 독출전압(VRV)의 레벨에 대한 정보를 저장한다. The reference read voltage information providing unit 350 provides information on the level of the set reference read voltage VRV without considering temperature change. To this end, information about the level of the reference read voltage VRV is stored by the physical device in the form of a fuse.

상기 먹스(360)는 온도전압의 크기에 대한 디지털 정보와 기준 독출전압(VRV)에 대한 정보를 조합한 제어신호(CTLBUS<7:0>)를 상기 독출 전압 생성부(370)로 출력한다. 상기 제어신호에는 온도전압 크기에 대한 디지털 정보와 기준 독출전압에 대한 정보가 포함되어 있어, 이를 이용하여 독출 전압의 크기를 제어하게 된다. The mux 360 outputs the control signal CTLBUS <7: 0>, which combines digital information about the magnitude of the temperature voltage and information about the reference read voltage VRV, to the read voltage generator 370. The control signal includes digital information on the temperature voltage magnitude and information on the reference read voltage, thereby controlling the magnitude of the read voltage.

상기 독출 전압 생성부(370)는 상기 제어신호에 응답하여 기준 독출 전압(VRV) 또는 기준 독출 전압(VRV)보다 일정량 증감된 변경 독출 전압을 출력한다. 상기 독출 전압 생성부(370)의 구성을 좀 더 상세히 살펴보기로 한다.The read voltage generator 370 outputs a change read voltage which is increased or decreased by a predetermined amount from the reference read voltage VRV or the reference read voltage VRV in response to the control signal. The configuration of the read voltage generator 370 will be described in more detail.

도 6은 본원 발명의 일 실시예에 따른 독출 전압 생성부를 도시한 회로도이다.6 is a circuit diagram illustrating a read voltage generator according to an exemplary embodiment of the present invention.

상기 독출 전압 생성부(370)는 발진기(610), 클럭구동부(620), 차지 펌프(630), 제1 레귤레이터(640), 제2 레귤레이터(660), 제어 로직(670)을 포함한다.The read voltage generator 370 includes an oscillator 610, a clock driver 620, a charge pump 630, a first regulator 640, a second regulator 660, and a control logic 670.

상기 발진기(610)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(620)로 전달한다.The oscillator 610 generates a clock signal CLK1 of a specific period and transmits the generated clock signal CLK1 to the clock driver 620.

상기 클럭 구동부(620)는 제1 레귤레이터에 포함된 제1 비교부(642)의 출력 신호에 따라 상기 클럭 신호(CLK1)를 일정시간 지연시켜 레벨이 서로 다른 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨).The clock driver 620 delays the clock signal CLK1 for a predetermined time according to the output signal of the first comparator 642 included in the first regulator to output two clock signals CLK2 and CLK2b having different levels. do. To this end, it includes a first inverter group in which n inverters are connected in series, and a second inverter group in which n + 1 inverters are connected in series (not shown).

상기 차지 펌프(630)는 클럭 구동부(620)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.The charge pump 630 performs a pumping operation according to two clock signals CLK2 and CLK2b having different levels output from the clock driver 620 to output a predetermined pumping voltage VPP.

상기 제1 레귤레이터(640)는 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급한다.The first regulator 640 stabilizes the pumping voltage to a voltage of a predetermined level to supply the first regulation voltage.

상기 제1 레귤레이터(640)는 상기 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 전압분배부(644)와, 상기 제1 분배전압(Vf1)과 기준 전압을 비교하여 상기 클럭 구동부(620)의 동작을 제어하는 제1 비교부(642)를 포함한다.The first regulator 640 divides the pumping voltage to output a first divided voltage Vf1, and compares the clock by comparing the first divided voltage Vf1 with a reference voltage. The first comparator 642 controls the operation of the driver 620.

상기 제1 전압 분배부(644)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(642)로 입력되는 제1 분배전압(Vf1)을 출력한다.The first voltage divider 644 includes a plurality of resistors R0 and R1 connected in series, and the first divider voltage Vf1 is input to the first comparator 642 according to the ratio of the resistors. Output

상기 제1 비교부(642)는 기준 전압(VREF)과 제1 분배전압(Vf1)을 비교하여 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(620)로 출력시킨다. 이를 위해, 기준 전압(VREF)을 비반전단자(+)로 입력받고, 제1 분배전압을 반전단자(-)로 입력받는 OP 앰프를 포함한다.The first comparator 642 compares the reference voltage VREF with the first divided voltage Vf1 and outputs a high level signal to the clock driver 620 when the reference voltage is larger. To this end, the reference voltage VREF is input to the non-inverting terminal (+), and the first divided voltage includes an OP amplifier receiving the inverting terminal (−).

이와 같은 구성에 따라 최종 펌핑 전압(VPP)의 값은 다음과 같은 수식을 갖게 되며, 이 전압이 제1 레귤레이션 전압이 된다.According to such a configuration, the value of the final pumping voltage VPP has the following equation, and this voltage becomes the first regulation voltage.

Figure 112007031252431-PAT00005
Figure 112007031252431-PAT00005

한편, 상기 제2 레귤레이터(660)는 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 변경 독출전압을 출력시킨다.Meanwhile, the second regulator 660 converts the first regulation voltage into a voltage of a predetermined level and outputs the changed read voltage.

상기 제2 레귤레이터(660)는 제2 비교부(662), 제2 전압 분배부(664), 전류 차단부(666), 펌핑 전압 공급부(668)를 포함한다.The second regulator 660 includes a second comparator 662, a second voltage divider 664, a current breaker 666, and a pumping voltage supply 668.

상기 제2 전압 분배부(664)는 상기 제어신호에 응답하여 상기 변경 독출전압을 분배하여 제2 분배 전압(Vf2)을 출력한다. 이를 위해 출력단(VRV)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R3, R4)을 포함하며, 이들 저항의 비에 따라 상기 제2 비교부(662)로 입력되는 제2 분배전압(Vf2)을 출력한다. 이때, 상기 제1 저항(R3)은 상기 제어신호에 응답하여 그 레벨이 변동된다. The second voltage divider 664 distributes the changed read voltage in response to the control signal and outputs a second divided voltage Vf2. To this end, it includes a plurality of first and second resistors (R3, R4) connected in series between the output terminal (VRV) and the ground, and the second distribution input to the second comparator 662 according to the ratio of these resistors Output the voltage Vf2. At this time, the level of the first resistor R3 is changed in response to the control signal.

상기 제2 비교부(662)는 상기 제2 분배전압과 기준 전압을 비교하여 전류 차단부(666)의 동작을 제어한다.The second comparator 662 controls the operation of the current blocking unit 666 by comparing the second divided voltage with a reference voltage.

이를 위해, 기준 전압(VREF)을 반전단자(-)로 입력받고, 제2 분배전압을 비반전단자(+)로 입력받는 OP 앰프를 포함한다. To this end, the reference voltage VREF is input to the inverting terminal (−) and the second divided voltage to the non-inverting terminal (+) includes an OP amplifier.

비교 결과에 따라, 제2 분배전압이 기준 전압보다 크면 하이 레벨 전압을 출력하고, 제2 분배전압이 기준 전압보다 작으면 로우 레벨 전압을 출력한다.According to the comparison result, a high level voltage is output when the second division voltage is greater than the reference voltage, and a low level voltage is output when the second division voltage is smaller than the reference voltage.

상기 전류 차단부(666)는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성한다. 이를 위해, 제2 비교부의 출력전압에 응답하여 턴온되는 NMOS 트랜지스터(N666)를 포함한다. 상기 NMOS 트랜지스터는 펌핑 전압 공급부와 접지사이에 접속되며, 하이레벨 신호에 응답하여 턴온됨으로서 차지 펌프 출력단으로부터 접지로 이어지는 전류 경로를 형성한다. 상기 NMOS 트랜지스터(N666)와 접지사이에는 전류의 역류를 방지하기 위한 다이오드를 더 포함할 수 있다.The current blocking unit 666 forms a current path between the output terminal of the first regulator and the ground terminal. To this end, it includes an NMOS transistor (N666) is turned on in response to the output voltage of the second comparator. The NMOS transistor is connected between the pumping voltage supply and ground and is turned on in response to a high level signal to form a current path from the charge pump output to ground. A diode may be further included between the NMOS transistor N666 and a ground to prevent reverse current flow.

따라서, 상기 비교부(662)의 비교 결과에 따라, 제2 전압이 기준 전압보다 크면 하이 레벨 전압이 출력되므로 상기 전류 차단부(666)를 통하여 전류 경로가 형성된다. 그러나, 제2 전압이 기준 전압보다 작으면 로우 레벨 전압이 출력되므로 상기 전류 차단부(666)에 의하여 전류 경로가 차단된다.Therefore, according to the comparison result of the comparison unit 662, when the second voltage is greater than the reference voltage, the high level voltage is output so that a current path is formed through the current blocking unit 666. However, when the second voltage is smaller than the reference voltage, the low level voltage is output, so that the current path is blocked by the current interrupter 666.

상기 펌핑 전압 공급부(668)는 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압(VPP)을 제2 레귤레이터의 출력단(VRV)에 공급하거나 차단한다. 이를 위해, 상기 전압 공급부(668)는 차지 펌프 출력단(VPP)과 전류 차단부(666) 사이에 접속된 저항(R2), 상기 차지 펌프 출력단과 레귤레이터의 출력단(VRV)사이에 접속되고 상기 저항(R2)과 전류 차단부(666)의 접속노드의 전압이 게이트로 인가되는 NMOS 트랜지스터(N664)를 포함한다.The pumping voltage supply unit 668 supplies or blocks the first regulation voltage VPP to the output terminal VRV of the second regulator according to whether the current path is formed. To this end, the voltage supply unit 668 is connected between the resistor R2 connected between the charge pump output terminal VPP and the current interrupting unit 666, the charge pump output terminal and the output terminal VRV of the regulator, and the resistor ( And a NMOS transistor N664 to which a voltage of the connection node of R2) and the current blocking unit 666 is applied as a gate.

상기 전압 공급부(668)는 상기 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압이 상기 NMOS 트랜지스터(N664)의 게이트에 직접 인가되어 해당 트랜지스터를 턴온시킴으로서 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VRV)에 공급되도록 한다.When the current path is not formed, the voltage supply unit 668 applies a first regulation voltage directly to the gate of the NMOS transistor N664 to turn on the transistor, so that the first regulation voltage is applied to the output terminal VRV of the second regulator. To be supplied).

그러나, 상기 전류 경로가 형성된 경우에는 상기 NMOS 트랜지스터(N664)의 게이트에 인가되는 전압레벨이 낮아 해당 트랜지스터를 턴온시키지 못하므로, 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VRV)에 공급되지 않는다.However, when the current path is formed, the voltage level applied to the gate of the NMOS transistor N664 is low so that the transistor cannot be turned on, so that the first regulation voltage is not supplied to the output terminal VRV of the second regulator.

이와 같은 제2 레귤레이터(660)의 구성에 의하여 출력되는 전압(VRV)은 다음과 같다. The voltage VRV output by the configuration of the second regulator 660 is as follows.

Figure 112007031252431-PAT00006
Figure 112007031252431-PAT00006

한편, 제어 로직(670)은 제2 전압 분배부(664)의 출력단과 접지사이에 접속된 제1 저항(R3)의 저항값을 조절하는 역할을 한다.Meanwhile, the control logic 670 adjusts the resistance value of the first resistor R3 connected between the output terminal of the second voltage divider 664 and the ground.

상기 제어 로직(670)은 버스를 통해 전달되는 디지털 데이터인 제어신호(CTLBUS<n:0>)를 입력받아 이를 디코딩하여 2^n개의 신호를 만들어내게 되고, 그에 대응하는 하나의 값을 출력으로 내보냄으로써, 미리 선정된 2^n 개의 제1 저항값 중 특정 저항값이 선택되도록 한다.The control logic 670 receives a control signal CTLBUS <n: 0>, which is digital data transmitted through a bus, decodes the control signal to generate 2 ^ n signals, and outputs one corresponding value as an output. By exporting, a specific resistance value is selected from the predetermined 2 ^ n first resistance values.

상기 제어신호(CTLBUS<n:0>)에는 온도전압의 크기에 대한 디지털 정보와 기준 독출전압(VRV)에 대한 정보를 포함하고 있으며, 상기 제어로직은 해당 정보에 따라 특정 저항값이 선택되도록 한다. The control signal CTLBUS <n: 0> includes digital information on the magnitude of the temperature voltage and information on the reference read voltage VRV, and the control logic allows a specific resistance value to be selected according to the information. .

따라서, 외부온도가 저온인 경우에는 상기 제1 저항값을 일부 증가시켜 기준 독출 전압보다 일정양 증가된 독출 전압(VRV1)을 출력시키고, 외부온도가 고온인 경우에는 상기 제1 저항값을 일부 감소시켜 기준 독출 전압보다 일정양 감소된 독출 전압(VRV2)을 출력시킨다. 그 결과 외부 온도가 저온이거나 고온인 경우에도 독출 마진이 일정하게 유지된다.(b1=b2, c1=c2), Therefore, when the external temperature is low temperature, the first resistance value is partially increased to output the read voltage VRV1 which is increased by a certain amount from the reference read voltage, and when the external temperature is high temperature, the first resistance value is partially reduced. As a result, the read voltage VRV2 is reduced by a certain amount from the reference read voltage. As a result, the read margin remains constant even when the external temperature is low or high (b1 = b2, c1 = c2).

전술한 본원 발명의 구성에 따라 외부 온도의 변화에 따라 레벨이 조정되는 독출전압을 공급할 수 있게 된다. 따라서, 외부 온도의 변화에도 불구하고 온셀과 오프셀에 대하여 동일한 독출마진을 제공할 수 있는 효과가 있다.According to the above-described configuration of the present invention, it is possible to supply a read voltage whose level is adjusted according to a change in external temperature. Therefore, there is an effect that can provide the same read margin for the on-cell and off-cell despite the change in the external temperature.

Claims (23)

온도 변화에 따라 그 레벨이 달라지는 온도전압과, 온도 변화와 무관하게 그 레벨이 유지되는 밴드갭 전압을 비교하여 외부 온도의 크기에 대한 디지털 정보를 생성하는 AD 컨버터와,An AD converter that generates digital information on the magnitude of the external temperature by comparing a temperature voltage whose level varies with temperature change and a bandgap voltage whose level is maintained regardless of temperature change; 상기 외부 온도의 크기에 대한 디지털 정보와 기준 독출전압에 대한 정보를 조합한 제어신호를 출력하는 먹스와,A mux for outputting a control signal combining the digital information on the magnitude of the external temperature and the information on a reference read voltage; 상기 제어신호에 응답하여 기준 독출 전압 또는 기준 독출 전압보다 일정량 증감된 변경 독출 전압을 출력하는 독출전압 생성부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.And a read voltage generator configured to output a reference read voltage or a change read voltage which is increased or decreased by a predetermined amount in response to the control signal. 제1항에 있어서, 상기 독출 전압 발생장치는 외부 온도의 변화에 따라 레벨이 달라지는 온도전압을 생성하는 온도 전압 공급부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.The read voltage generator of claim 1, wherein the read voltage generator further comprises a temperature voltage supply unit configured to generate a temperature voltage whose level varies according to an external temperature change. 제2항에 있어서, 상기 온도 전압 공급부는 온도 변화에 따라 그 레벨이 달라지는 제1 전압을 출력하는 제1 전압 공급부와, The method of claim 2, wherein the temperature voltage supply unit comprises: a first voltage supply unit configured to output a first voltage whose level varies with temperature change; 온도 변화와 무관하게 그 레벨이 유지되는 제2 전압을 출력하는 제2 전압 공급부와, A second voltage supply unit for outputting a second voltage whose level is maintained regardless of a temperature change; 상기 제1 전압 및 제2 전압을 입력받아 제1 전압 성분 중 온도 변화와 무관 한 전압 성분을 제거하여 상기 온도전압을 출력하는 차동증폭부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.And a differential amplifier configured to receive the first voltage and the second voltage and remove a voltage component unrelated to a temperature change among the first voltage components to output the temperature voltage. . 제3항에 있어서, 상기 제1 전압 공급부는 전원전압 단자와 접지사이에 직렬접속된 NMOS 트랜지스터와 저항을 포함하고, 상기 NMOS 트랜지스터와 저항의 접속노드에 인가되는 전압을 제1 전압으로 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.The method of claim 3, wherein the first voltage supply unit comprises an NMOS transistor and a resistor connected in series between a power supply terminal and a ground, and outputs a voltage applied to the connection node of the NMOS transistor and the resistor as a first voltage. A read voltage generator of a nonvolatile memory device. 제4항에 있어서, 상기 제1 전압은 상기 NMOS 트랜지스터의 게이트에 인가되는 전압에서 NMOS 트랜지스터의 문턱전압 성분을 뺀 것과 같은 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.The apparatus of claim 4, wherein the first voltage is equal to the voltage applied to the gate of the NMOS transistor minus the threshold voltage component of the NMOS transistor. 제5항에 있어서, 상기 제2 전압 공급부는 하이 레벨 전압단자와 접지사이에 직렬접속된 제1 및 제2 저항을 포함하고, 제1 및 제2 저항의 접속노드에 인가되는 전압을 제2 전압으로 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.6. The second voltage supply unit of claim 5, wherein the second voltage supply unit includes first and second resistors connected in series between a high level voltage terminal and ground, and a voltage applied to the connection node of the first and second resistors is converted into a second voltage. Read voltage generator of a nonvolatile memory device, characterized in that for outputting. 제6항에 있어서, 상기 하이 레벨 전압단자에 인가되는 전압은 상기 제1 전압 공급부의 NMOS 트랜지스터의 게이트에 인가되는 전압과 동일한 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.7. The read voltage generator of claim 6, wherein the voltage applied to the high level voltage terminal is the same as the voltage applied to the gate of the NMOS transistor of the first voltage supply unit. 제6항에 있어서, 상기 차동 증폭부는 상기 제2 전압을 비반전 단자로 입력받고, 상기 제1 전압을 반전단자로 입력받는 OP 앰프를 포함하되, 상기 OP 앰프의 반전단자와 상기 제1 전압 공급부 사이에는 상기 제2 전압 공급부의 제1 저항과 동일한 저항이 접속되고, 상기 OP 앰프의 반전단자와 출력단 사이에는 상기 제2 전압 공급부의 제2 저항과 동일한 저항이 접속되는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치. The method of claim 6, wherein the differential amplifier comprises an OP amplifier receiving the second voltage to the non-inverting terminal, the first voltage as an inverting terminal, the inverting terminal of the OP amplifier and the first voltage supply unit Non-volatile memory, characterized in that the same resistance as the first resistance of the second voltage supply unit is connected between, and the same resistance as the second resistance of the second voltage supply unit is connected between the inverting terminal and the output terminal of the OP amplifier. Readout voltage generator of the device. 제8항에 있어서, 상기 차동 증폭부가 출력하는 온도전압의 크기는 다음의 수학식1과 같은 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.The read voltage generator of the nonvolatile memory device according to claim 8, wherein the magnitude of the temperature voltage output by the differential amplifier is as in Equation 1 below.
Figure 112007031252431-PAT00007
Figure 112007031252431-PAT00007
 제3항에 있어서, 상기 온도 전압 공급부는 상기 제1 전압 공급부와 차동 증폭부사이에 접속되고 제1 전압을 버퍼링하는 제1 버퍼와,The apparatus of claim 3, wherein the temperature voltage supply unit comprises: a first buffer connected between the first voltage supply unit and the differential amplifier unit and buffering a first voltage; 상기 제2 전압 공급부와 차동 증폭부사이에 접속되고 제2 전압을 버퍼링 하는 제2 버퍼를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치. And a second buffer connected between the second voltage supply unit and the differential amplifier unit and buffering a second voltage. 제1항에 있어서, 상기 AD 컨버터는 상기 온도 전압과 복수의 밴드갭 전압의 크기를 비교하여 복수의 비교신호를 출력하는 전압 비교부와, The voltage converter of claim 1, wherein the AD converter comprises: a voltage comparison unit configured to compare the temperature voltages with magnitudes of the plurality of bandgap voltages and output a plurality of comparison signals; 상기 전압 비교부의 비교신호을 임시 저장하여 출력시키는 데이터 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치. And a data storage unit configured to temporarily store and output the comparison signal of the voltage comparison unit. 제11항에 있어서, 상기 전압 비교부는 상기 온도 전압을 비반전단자(+)로 입력받고, 복수의 밴드갭 전압 중 특정 밴드갭 전압을 반전단자(-)로 입력받아 상기 비교신호를 출력하는 복수 개의 OP 앰프를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치. The apparatus of claim 11, wherein the voltage comparator receives the temperature voltage as a non-inverting terminal (+) and receives a specific band gap voltage among a plurality of band gap voltages as an inverting terminal (−) to output the comparison signal. Read voltage generator of a nonvolatile memory device, characterized in that it comprises two OP amplifier. 제12항에 있어서, 상기 각 OP 앰프는 상기 온도전압이 특정레벨의 밴드갭 전압보다 큰 경우에는 하이레벨신호를 출력하고, 상기 온도전압이 특정레벨의 밴드갭 전압보다 작은 경우에는 로우레벨 신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치. The method of claim 12, wherein each of the OP amplifiers outputs a high level signal when the temperature voltage is greater than a band gap voltage of a specific level, and outputs a low level signal when the temperature voltage is smaller than a band gap voltage of a specific level. And a read voltage generator of the nonvolatile memory device. 제11항에 있어서, 상기 데이터 저장부는 상기 전압 비교부로부터 전달되는 복수 개의 비교신호들을 임시저장하는 복수 개의 플립플롭을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치. 12. The read voltage generator of claim 11, wherein the data storage unit comprises a plurality of flip-flops for temporarily storing a plurality of comparison signals transmitted from the voltage comparator. 제1항에 있어서, 상기 독출 전압 발생장치는 상기 AD 컨버터와 상기 먹스 사이에 접속되며 외부 온도의 크기에 대한 디지털 정보를 특정 개수의 비트를 갖는 디지털 정보로 변환하는 데이터 변환부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.The apparatus of claim 1, wherein the read voltage generator further comprises a data converter connected between the AD converter and the MUX and converting digital information on the magnitude of an external temperature into digital information having a specific number of bits. A read voltage generator of a nonvolatile memory device. 제1항에 있어서, 상기 독출 전압 발생장치는 상기 먹스에 대하여 기준 독출전압의 레벨에 대한 정보를 전달하는 기준 독출전압 정보 제공부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.The read voltage generator of claim 1, wherein the read voltage generator further comprises a reference read voltage information providing unit configured to transfer information about a level of a reference read voltage to the mux. 제1항에 있어서, 상기 독출전압 생성부는 특정 주기의 클럭 신호를 지연시켜 레벨이 서로 상반된 제1 및 제2 클럭 신호를 출력하는 클럭 구동부와,The display apparatus of claim 1, wherein the read voltage generator comprises: a clock driver configured to delay clock signals having a specific period and output first and second clock signals having mutually opposite levels; 상기 제1 및 제2 클럭신호에 따라 펌핑 전압을 출력하는 차지 펌프와,A charge pump for outputting a pumping voltage according to the first and second clock signals; 상기 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급하는 제1 레귤레이터와,A first regulator for supplying a first regulation voltage by stabilizing the pumping voltage to a predetermined level voltage; 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 변경 독출전압을 출력하는 제2 레귤레이터와,A second regulator converting the first regulation voltage into a voltage having a predetermined level and outputting the changed read voltage; 상기 제어신호에 응답하여 상기 제2 레귤레이터의 출력인 변경 독출전압의 크기를 제어하는 제어로직을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.And a control logic configured to control a magnitude of a change read voltage, which is an output of the second regulator, in response to the control signal. 제17항에 있어서, 상기 독출전압 생성부는 상기 특정 주기의 클럭 신호를 생성하는 발진기를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.18. The read voltage generator of claim 17, wherein the read voltage generator further comprises an oscillator for generating a clock signal of the specific period. 제17항에 있어서, 상기 제1 레귤레이터는 상기 펌핑전압을 분배하여 제1 분배 전압을 출력하는 제1 전압분배부와,18. The apparatus of claim 17, wherein the first regulator comprises: a first voltage divider configured to distribute the pumping voltage to output a first divided voltage; 상기 제1 분배전압과 기준 전압을 비교하여 상기 클럭 구동부의 동작을 제어하는 제1 비교부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.And a first comparator configured to control the operation of the clock driver by comparing the first divided voltage with a reference voltage. 제17항에 있어서, 상기 제2 레귤레이터는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성하는 전류 차단부와,18. The apparatus of claim 17, wherein the second regulator comprises: a current interrupter forming a current path between the output terminal of the first regulator and the ground terminal; 상기 제어신호에 응답하여 상기 변경 독출전압을 분배하여 제2 분배 전압을 출력하는 제2 전압분배부와,A second voltage divider for dividing the changed read voltage in response to the control signal and outputting a second divided voltage; 상기 제2 분배전압과 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비교부와,A second comparator for comparing the second divided voltage with a reference voltage to control an operation of the current interrupting unit; 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 제2 레귤레이터의 출력단에 공급하거나 차단하는 펌핑 전압 공급부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.And a pumping voltage supply unit configured to supply or block the first regulation voltage to an output terminal of a second regulator depending on whether the current path is formed. 제20항에 있어서, 상기 제2 전압분배부는 제2 레귤레이터의 출력단과 접지사이에 직렬 접속된 제1 및 제2 저항을 포함하되, 상기 제1 저항은 상기 제어신호에 응답하여 그 레벨이 변동되는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.21. The apparatus of claim 20, wherein the second voltage divider includes first and second resistors connected in series between an output terminal of the second regulator and ground, wherein the first resistor varies in level in response to the control signal. A read voltage generator of a nonvolatile memory device. 제21항에 있어서, 상기 제어로직은 외부온도가 저온인 경우 상기 제1 저항값을 일부 증가시켜 기준 독출 전압보다 일정양 증가된 독출 전압을 출력시키고, 외부온도가 고온인 경우 상기 제1 저항값을 일부 감소시켜 기준 독출 전압보다 일정양 감소된 독출 전압을 출력시키는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.22. The method of claim 21, wherein the control logic outputs a read voltage increased by a certain amount from a reference read voltage by partially increasing the first resistance value when the external temperature is low, and when the external temperature is high, the first resistance value. The read voltage generator of the nonvolatile memory device, wherein the read voltage is reduced by a predetermined amount to reduce a part of the output voltage. 제1항에 있어서, 상기 독출 전압 생성부는 외부온도가 저온인 경우 기준 독출 전압보다 일정양 증가된 독출 전압을 출력시키고, 외부온도가 고온인 경우 기준 독출 전압보다 일정양 감소된 독출 전압을 출력시키는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.The readout voltage generator of claim 1, wherein the read voltage generator outputs a read voltage increased by a predetermined amount higher than a reference read voltage when the external temperature is low, and outputs a read voltage reduced by a certain amount from the reference read voltage when the external temperature is high. A read voltage generator of a nonvolatile memory device.
KR1020070040307A 2007-04-25 2007-04-25 Read Voltage Generator of Nonvolatile Memory Devices KR100908527B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070040307A KR100908527B1 (en) 2007-04-25 2007-04-25 Read Voltage Generator of Nonvolatile Memory Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040307A KR100908527B1 (en) 2007-04-25 2007-04-25 Read Voltage Generator of Nonvolatile Memory Devices

Publications (2)

Publication Number Publication Date
KR20080095593A true KR20080095593A (en) 2008-10-29
KR100908527B1 KR100908527B1 (en) 2009-07-20

Family

ID=40155224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040307A KR100908527B1 (en) 2007-04-25 2007-04-25 Read Voltage Generator of Nonvolatile Memory Devices

Country Status (1)

Country Link
KR (1) KR100908527B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705273B2 (en) 2010-12-20 2014-04-22 Samsung Electronics Co., Ltd. Negative voltage generator, decoder, nonvolatile memory device and memory system using negative voltage
US8872489B2 (en) 2011-10-04 2014-10-28 SK Hynix Inc. Regulator and high voltage generator including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400638B1 (en) * 2000-02-25 2002-06-04 Advanced Micro Devices, Inc. Wordline driver for flash memory read mode
US6535424B2 (en) * 2001-07-25 2003-03-18 Advanced Micro Devices, Inc. Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage
JP4746326B2 (en) * 2005-01-13 2011-08-10 株式会社東芝 Nonvolatile semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705273B2 (en) 2010-12-20 2014-04-22 Samsung Electronics Co., Ltd. Negative voltage generator, decoder, nonvolatile memory device and memory system using negative voltage
US8872489B2 (en) 2011-10-04 2014-10-28 SK Hynix Inc. Regulator and high voltage generator including the same

Also Published As

Publication number Publication date
KR100908527B1 (en) 2009-07-20

Similar Documents

Publication Publication Date Title
KR100927782B1 (en) Voltage supply for reading/verifying reference voltage of non volatile memory device
JP3782628B2 (en) Multi-bit memory cell data sensing device
US6801454B2 (en) Voltage generation circuitry having temperature compensation
JP4660526B2 (en) Semiconductor integrated circuit with negative voltage detection circuit
US20080238530A1 (en) Semiconductor Device Generating Voltage for Temperature Compensation
KR100816214B1 (en) Voltage generator of a flash memory device
JPH11154397A (en) Non-volatile semiconductor memory
EP2912662B1 (en) Low voltage current reference generator for a sensing amplifier
US10366765B2 (en) Adjustment circuit for partitioned memory block
CN112596596B (en) Integrated circuit, memory device and method for managing a bit line voltage generating circuit
JP2000149557A (en) Semiconductor integrated circuit
JP2009016929A (en) Negative voltage detection circuit, and semiconductor integrated circuit employing the same
JP2010123155A (en) Nonvolatile semiconductor memory device
JP4284343B2 (en) Semiconductor integrated circuit
JP2008004204A (en) Negative potential discharge circuit
KR100908527B1 (en) Read Voltage Generator of Nonvolatile Memory Devices
US7885118B2 (en) Flash memory device and voltage generating circuit for the same
KR102523129B1 (en) Compensation circuit for generating read/program/erase voltage
US7596037B2 (en) Independent bi-directional margin control per level and independently expandable reference cell levels for flash memory sensing
JP3096541B2 (en) Internal step-down circuit for semiconductor integrated circuit
US7586791B2 (en) Delay circuit for controlling a pre-charging time of bit lines of a memory cell array
KR20140141131A (en) Integrated circuit
KR20100088923A (en) Op amp circuit
JP2005116065A (en) Nonvolatile semiconductor storage device and readout method
KR20090063373A (en) Circuit for generating pumping voltage of semiconductor memory apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee