KR20080089752A - 저 전력 비교기 - Google Patents
저 전력 비교기 Download PDFInfo
- Publication number
- KR20080089752A KR20080089752A KR1020070032308A KR20070032308A KR20080089752A KR 20080089752 A KR20080089752 A KR 20080089752A KR 1020070032308 A KR1020070032308 A KR 1020070032308A KR 20070032308 A KR20070032308 A KR 20070032308A KR 20080089752 A KR20080089752 A KR 20080089752A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- comparator
- response
- current source
- logic level
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 입력신호에 응답하여 로직레벨 정보신호를 출력하는 센싱부와, 상기 로직레벨 정보신호에 응답하여 전류원 신호를 제어하는 제어부와, 상기 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 비교부를 포함하는 저 전력 비교기를 제공한다.
비교기, 센싱부, 제어부
Description
도 1 은 종래 기술에 의한 비교기의 개략적인 도면이다.
도 2 는 종래 기술에 의한 비교기의 상세 회로도이다.
도 3 은 본 발명에 의한 비교기의 개략적인 도면이다.
도 4 는 본 발명에 의한 비교기의 상세 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 비교부
20 : 센싱부
30 : 제어부
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 회로 동작시 전류 소모를 줄일 수 있도록 한 저 전력 비교기에 관한 것이다.
일반적으로 비교기는 입력단으로 인가되는 아날로그 형태의 신호를 또 다른 아날로그 신호와 비교하고, 그 비교한 결과를 미리 정해진 두 개의 값 중 어느 하나의 값이 되도록 출력단으로 내보내는 회로를 말한다.
여기서 아날로그 신호란 주어진 시간에서 연속적인 크기를 갖는 신호를 의미하며, 출력신호는 두 개의 값 중 어느 하나를 갖는 디지털 신호로 비교기는 일종의 1비트 아날로그/디지탈 신호 변환기와 같은 기능을 수행한다. 이러한 비교기는 고속(High Speed)과 고정밀(High Accuracy) 및 고 레졸루션(High Resolution)의 응용분야에 사용된다.
이러한 아날로그 비교기는 여러 설계분야에서 필수적으로 사용될 수밖에 없는데, 이를 모바일 응용분야에서 적합하게 설계하기 위해서는 저 전력 보상이라는 미션이 따르게 된다.
도 1 은 종래 기술에 의한 비교기의 개략적인 도면이고, 도 2 는 종래 기술에 의한 비교기의 상세 회로도이다.
도 1과 도 2 에 도시한 바와 같이, 종래 기술에 의한 비교기(100)는 입력신호와 기준신호를 비교하여 출력하는 비교부(101)와, 상기 비교부(101)의 출력신호에 응답하여 풀-업, 풀-다운 구동하는 구동부(102)를 포함한다. 상기 비교부(101)는 입력신호의 하이쪽을 담당하는 엔모스 차동 페어(101a)와 로우쪽을 담당하는 피모스 차동 페어(101b)를 포함한다.
그러나, 이러한 종래 기술에 의한 비교기(100)는 입력의 전 영역에 있어서 항상 액티브 전류가 흐른다. 즉 입력신호의 하이쪽을 담당하는 엔모스 차동 페 어(101a)와 로우쪽을 담당하는 피모스 차동 페어(101b)가 항상 액티브 상태이므로 각각의 차동 페어의 전류 소스부(N1)(P1)에서는 그 비교기가 디스에이블 되지 않는 한 언제나 전류를 흘려줘야 하는 문제점이 있었다. 이는 저전력 응용분야에 적합하지 않으며 개선되어야 한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 전력은 덜 소모하고 속도는 그대로 유지할 수 있는 저 전력 비교기를 제시한다.
또한, 본 발명이 이루고자 하는 기술적 과제는 입력신호의 전압 레벨에 따라 비교기의 전원 소스부로 공급되는 전원을 제어하여 전력 소모를 줄이는 저 전력 비교기를 제시한다.
상기 기술적 과제를 이루기 위한 본 발명의 일 실시예에 따른 비교기는 입력신호에 응답하여 로직레벨 정보신호를 출력하는 센싱부와; 상기 로직레벨 정보신호에 응답하여 전류원 신호를 제어하는 제어부와, 상기 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 비교부를 포함한다.
그리고, 본 발명의 다른 실시예에 따른 비교기는 입력신호의 로직레벨 정보신호에 응답하여 전류원 신호를 제어하는 제어부와, 상기 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 비교부를 포함한다.
그리고, 본 발명의 또 다른 실시예에 따른 비교기는 입력신호의 로직레벨 정보신호에 응답하여 전류원 신호를 제어하는 제어부와, 제1비교기와 제2비교기를 포함하고, 상기 전류원 신호에 응답하여 상기 제1비교기 또는 제2비교기를 구동하여 입력신호와 기준신호를 비교하여 출력하는 비교부를 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세히 설명한다.
도 3 은 본 발명에 의한 비교기의 개략적인 도면이고, 도 4 는 본 발명에 의한 비교기의 상세 회로도이다.
도 3, 4 에 도시한 바와 같이, 본 발명은 입력신호(Input)에 응답하여 로직레벨 정보신호(CTRL)를 출력하는 센싱부(20)와, 상기 로직레벨 정보신호에 응답하여 전류원 신호(IREFTAIL_N)(IREFTAIL_P)를 제어하는 제어부(30)와, 상기 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 비교부(10)를 포함한다.
상기 센싱부(20)는 입력신호(Input)에 응답하여 버퍼링하는 복수의 인버터(IV1)(IV2)를 포함한다.
상기 제어부(30)는 상기 로직레벨 정보신호(CTRL)에 응답하여 전류원 신호(IREFTAIL_N)를 전달하는 제1전달 게이트(TG1)와, 상기 로직레벨 정보신호(CTRL)에 응답하여 전류원 신호(IREFTAIL_P)를 전달하는 제2전달 게이트(TG2)와, 상기 로직레벨 정보신호(CTRL)에 응답하여 전원전압 신호(VDD)를 스위칭하는 제1드라이 버(SW1)와, 상기 로직레벨 정보신호(CTRL)에 응답하여 상기 접지전압 신호(VSS)를 스위칭하는 제2드라이버(SW2)를 포함한다.
상기 비교부(10)는 전류원 신호(IREFTAIL_N)에 응답하여 입력신호(Input)와 기준신호(Ref)를 비교하여 출력하는 제1비교기(11a)와, 전류원 신호(IREFTAIL_P)에 응답하여 입력신호(Input)와 기준신호(Ref)를 비교하여 출력하는 제2비교기(11b)와, 상기 제1비교기(11a) 또는 제2비교기(11b)의 출력신호에 응답하여 풀-업 또는 풀-다운 구동하는 구동부(12)를 포함한다. 여기서, 상기 제1비교기는 입력신호의 하이쪽을 담당하는 엔모스 차동 페어로 구성하고, 상기 제2비교기는 입력신호의 로우쪽을 담당하는 피모스 차동 페어로 구성한다.
위와 같이 구성된 본 발명의 동작을 도 3, 4를 참고하여 설명하면 다음과 같다.
먼저, 도 3, 4 에 도시한 바와 같이, 센싱부(20)는 비교기의 입력신호(Input)에 응답하여 인버터(IV1)(IV2)를 통해 로직레벨 정보신호(CTRL)를 출력한다.
예를 들어, 입력신호(Input)의 로직 레벨이 인버터의 Vth(Threshold Voltage) 보다 크면 센싱부(20)는 로직레벨 정보신호(CTRL)로 '하이' 로직 레벨을 출력하고, 입력신호의 로직 레벨이 VDD/2 보다 작으면 센싱부(20)는 로직레벨 정보신호(CTRL)로 '로우' 로직 레벨을 출력한다.
이어서, 제어부(30)는 상기 로직레벨 정보신호(CTRL)에 응답하여 전류원 신호(IREFTAIL_N)(IREFTAIL_P)의 출력을 제어한다.
예를 들어, 로직레벨 정보신호(CTRL)가 '하이' 로직 레벨을 갖는다면, 제1전달 게이트(TG1)는 턴-온 되어 전류원 신호(IREFTAIL_N)를 전달하고, 제2전달 게이트(TG2)는 턴-오프 되어 전류원 신호(IREFTAIL_P) 공급을 차단한다. 또한, 제1드라이버(SW1)는 로직레벨 정보신호(CTRLB)에 응답하여 턴-오프 되어 동작하고, 상기 제2드라이버(SW2)는 로직레벨 정보신호(CTRLB)에 응답하여 턴-온 되어 동작한다.
로직레벨 정보신호(CTRL)가 '로우' 로직 레벨을 갖는다면, 제1전달 게이트(TG1)는 턴-오프 되어 전류원 신호(IREFTAIL_N) 공급을 차단하고, 제2전달 게이트(TG2)는 턴-온 되어 전류원 신호(IREFTAIL_P)를 전달한다. 또한, 제1드라이버(SW1)는 로직레벨 정보신호(CTRLB)에 응답하여 턴-온 되어 동작하고, 상기 제2드라이버(SW2)는 로직레벨 정보신호(CTRLB)에 응답하여 턴-오프 되어 동작한다.
이어서, 비교부(10)는 상기 전류원 신호(IREFTAIL_N)(IREFTAIL_P)에 응답하여 입력신호(Input)와 기준신호(Ref)를 비교하여 출력한다.
예를 들어, 상기 제어부(30)의 구동에 의해 전류원 신호(IREFTAIL_N)가 공급되면, 제1비교기(11a)는 전류원 신호(IREFTAIL_N)에 응답하여 전원 소스부(N1)가 턴-온하여 입력신호(Input)와 기준신호(Ref)를 비교하여 출력한다. 또한, 상기 제어부(30)의 구동에 의해 전류원 신호(IREFTAIL_P)가 공급되면, 제2비교기(11b)는 전류원 신호(IREFTAIL_P)에 응답하여 전원 소스부(P1)가 턴-온 하여 입력신호(Input)와 기준신호(Ref)를 비교하여 출력한다. 구동부(12)는 상기 제1비교기(11a) 또는 제2비교기(11b)의 출력신호에 응답하여 풀-업 또는 풀-다운 구동하여 동작한다.
위와 같이 본 발명은 입력신호(Input)의 로직 레벨이 인버터의 Vth 보다 큰 경우는 제1비교기로 전류원 신호를 공급하고 제2비교기로 전류원 신호 공급을 차단한다. 또한, 입력신호(Input)의 로직 레벨이 인버터의 Vth 보다 작은 경우는 제1비교기로 전류원 신호 공급을 차단하고, 제2비교기로 전류원 신호를 공급하여 동작한다.
따라서, 본 발명은 종래 기술과 같은 속도를 유지하면서 입력신호의 전압 레벨에 따라 비교기의 구동을 제어함으로써 전력 소모는 절반으로 줄일 수 있다.
상술한 바와 같이, 본 발명에 의한 비교기는 전력은 덜 소모하고 속도는 그대로 유지할 수 있다.
또한, 본 발명은 비교기로 입력되는 입력신호의 전압 레벨을 감지하여 그 전압 레벨에 따라 전원 소스부로 공급되는 전원을 제어하여 전력 소모를 줄일 수 있다.
Claims (13)
- 입력신호에 응답하여 로직레벨 정보신호를 출력하는 센싱부와;상기 로직레벨 정보신호에 응답하여 전류원 신호를 제어하는 제어부와;상기 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 비교부;를 포함하는 저 전력 비교기.
- 제 1 항에 있어서,상기 센싱부는 입력신호에 응답하여 버퍼링하는 복수의 인버터를 포함하는 저 전력 비교기.
- 제 1 항에 있어서,상기 제어부는 상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제1전달 게이트와;상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제2전달 게이트;를 포함하는 저 전력 비교기.
- 제 1 항에 있어서,상기 제어부는 상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제1전달 게이트와;상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제2전달 게이트와;상기 로직레벨 정보신호에 응답하여 접지전압 신호를 스위칭하는 제1드라이버와;상기 로직레벨 정보신호에 응답하여 전원전압 신호를 스위칭하는 제2드라이버;를 포함하는 저 전력 비교기.
- 제 1 항에 있어서,상기 비교부는 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 제1비교기와;전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 제2비교기와;상기 제1비교기 또는 제2비교기의 출력신호에 응답하여 풀-업 또는 풀-다운 구동하는 구동부;를 포함하는 저 전력 비교기.
- 입력신호의 로직레벨 정보신호에 응답하여 전류원 신호를 제어하는 제어부 와;상기 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 비교부;를 포함하는 저 전력 비교기.
- 제 6 항에 있어서,상기 제어부는 상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제1전달 게이트와;상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제2전달 게이트;를 포함하는 저 전력 비교기.
- 제 6 항에 있어서,상기 제어부는 상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제1전달 게이트와;상기 로직레벨 정보신호에 응답하여 전류원 신호를 전달하는 제2전달 게이트와;상기 로직레벨 정보신호에 응답하여 상기 접지전압 신호를 스위칭하는 제1드라이버와;상기 로직레벨 정보신호에 응답하여 상기 전원전압 신호를 스위칭하는 제2드 라이버;를 포함하는 저 전력 비교기.
- 제 6 항에 있어서,상기 비교부는 전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 제1비교기와;전류원 신호에 응답하여 입력신호와 기준신호를 비교하여 출력하는 제2비교기와;상기 제1비교기 또는 제2비교기의 출력신호에 응답하여 풀-업 또는 풀-다운 구동하는 구동부;를 포함하는 저 전력 비교기.
- 입력신호의 로직레벨 정보신호에 응답하여 전류원 신호를 제어하는 제어부와;제1비교기와 제2비교기를 포함하고, 상기 전류원 신호에 응답하여 상기 제1비교기 또는 제2비교기를 구동하여 입력신호와 기준신호를 비교하여 출력하는 비교부;를 포함하는 저 전력 비교기.
- 제 10 항에 있어서,상기 저 전력 비교기는 입력신호의 로직레벨 정보신호를 출력하는 센싱부;를 더 포함하는 저 전력 비교기.
- 제 11 항에 있어서,상기 센싱부는 입력신호에 응답하여 버퍼링하는 복수의 인버터를 포함하는 저 전력 비교기.
- 제 10 항에 있어서,상기 제어부는 입력신호가 일정 로직레벨의 정보신호를 가질 때, 상기 제1비교기로 전류원 신호를 공급하고, 상기 제2비교기로 전류원 신호의 공급을 차단하거나; 상기 제1비교기로 전류원 신호의 공급을 차단하고, 상기 제2비교기로 전류원 신호를 공급함을 특징으로 하는 저 전력 비교기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070032308A KR100884342B1 (ko) | 2007-04-02 | 2007-04-02 | 저 전력 비교기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070032308A KR100884342B1 (ko) | 2007-04-02 | 2007-04-02 | 저 전력 비교기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080089752A true KR20080089752A (ko) | 2008-10-08 |
KR100884342B1 KR100884342B1 (ko) | 2009-02-18 |
Family
ID=40151192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070032308A KR100884342B1 (ko) | 2007-04-02 | 2007-04-02 | 저 전력 비교기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100884342B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014091096A1 (fr) * | 2012-12-11 | 2014-06-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit de comparaison d'une tension a un seuil et conversion d'energie electrique |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01317021A (ja) * | 1988-06-16 | 1989-12-21 | Toshiba Corp | 電圧比較保持回路 |
KR19990057917A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 비교기 회로 |
KR100345682B1 (ko) * | 1998-12-22 | 2002-09-18 | 주식회사 하이닉스반도체 | 고속동작을위한비교장치 |
KR20040038126A (ko) * | 2002-10-31 | 2004-05-08 | 삼성전자주식회사 | 전류 소모를 감소시키는 데이터 비교기 |
-
2007
- 2007-04-02 KR KR1020070032308A patent/KR100884342B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014091096A1 (fr) * | 2012-12-11 | 2014-06-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit de comparaison d'une tension a un seuil et conversion d'energie electrique |
US10511295B2 (en) | 2012-12-11 | 2019-12-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit for comparison of a voltage with a threshold and conversion of electrical energy |
Also Published As
Publication number | Publication date |
---|---|
KR100884342B1 (ko) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8164365B2 (en) | Non-resistive load driver | |
CN109417294B (zh) | 用于配电网络的自适应功率复用 | |
US9806716B2 (en) | Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
JP2004236164A (ja) | 自動遅延調整機能付きレベル変換回路 | |
US20060255781A1 (en) | Constant voltage power supply | |
CN1855724B (zh) | 缓冲电路 | |
US8766679B1 (en) | Power on reset (POR) circuit | |
US20060076987A1 (en) | Multi-threshold CMOS system having short-circuit current prevention circuit | |
US8324877B2 (en) | Voltage down converter | |
JP5527044B2 (ja) | モードコントロール回路 | |
JP2009171562A (ja) | 演算比較器、差動出力回路、および半導体集積回路 | |
JP4047178B2 (ja) | 入力回路 | |
KR100884342B1 (ko) | 저 전력 비교기 | |
US8836370B2 (en) | Semiconductor apparatus | |
JP2004104754A (ja) | 半導体装置 | |
US8749270B2 (en) | Driver circuit of semiconductor apparatus and method for controlling the same | |
US20060290405A1 (en) | Level shifter and method thereof | |
EP2297854B1 (en) | Internal charge transfer for circuits | |
KR102475620B1 (ko) | 반도체 장치 | |
US9231580B2 (en) | Semicondutor apparatus for controlling back bias | |
JP2011061289A (ja) | 入力バッファ回路 | |
US20190058460A1 (en) | Symmetrical dual voltage level input-output circuitry | |
US20050151574A1 (en) | High voltage output level shifter | |
JP2011014575A (ja) | 半導体集積回路 | |
KR100807950B1 (ko) | 저전력 소모 씨모스 반도체 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |