KR20080087427A - 반도체 장치의 결함 검사 방법 - Google Patents

반도체 장치의 결함 검사 방법 Download PDF

Info

Publication number
KR20080087427A
KR20080087427A KR1020070029646A KR20070029646A KR20080087427A KR 20080087427 A KR20080087427 A KR 20080087427A KR 1020070029646 A KR1020070029646 A KR 1020070029646A KR 20070029646 A KR20070029646 A KR 20070029646A KR 20080087427 A KR20080087427 A KR 20080087427A
Authority
KR
South Korea
Prior art keywords
cell
semiconductor substrate
image
block
inspection
Prior art date
Application number
KR1020070029646A
Other languages
English (en)
Inventor
최진서
신종헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070029646A priority Critical patent/KR20080087427A/ko
Publication of KR20080087427A publication Critical patent/KR20080087427A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/255—Details, e.g. use of specially adapted sources, lighting or optical systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

서로 다른 셀 사이즈를 갖는 패턴에서 결함을 검출하는 방법은, 패턴이 형성된 반도체 기판을 투입하는 단계, 상기 패턴 상에서 적어도 하나 이상의 블록을 설정하는 단계, 상기 각 블록에 셀 사이즈를 설정하는 단계, 상기 각 셀 단위로 이미지를 획득하는 단계 및 상기 셀 이미지들을 비교하여 결함을 검출하는 단계를 포함한다. 따라서, 서로 다른 셀 사이즈를 갖는 패턴에서 셀 사이즈 별로 블록을 설정함으로써 다이 대 다이 방식으로 결함을 검출할 수 있으며, 높은 정확도로 결함을 검출할 수 있다.

Description

반도체 장치의 결함 검사 방법{method of inspecting defects of semiconductor device}
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 결함 검사 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 블록이 설정된 반도체 기판을 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 결함 검사 방법을 설명하기 위한 순서도이다.
도 4는 도 3의 결함 검사 방법에서 블록 설정 단계를 설명하기 위한 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 반도체 기판 15 : 검사 영역
31 : 전자빔 32 : 이차 전자
100 : 결함 검사 장치 110 : 지지부
120 : 구동부 130 : 검사부
131 : 전자빔 소스 135 : 조리개
140 : 자기렌즈 141 : 집속렌즈
142 : 대물렌즈 150 : 제어부
161 : 검출부 162 : 이미지 처리 유닛
163 : 연산 유닛 170 : 디스플레이부
본 발명은 반도체 장치의 결함 검사 방법에 관한 것으로서, 서로 다른 사이즈의 셀이 형성된 반도체 기판 상에서 검사 영역을 설정하는 방법과 결함을 검사하는 방법에 관한 것이다.
최근 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 반도체 공정 기술이 발전되고 있다.
일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘 웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.
상기 팹 공정은 반도체 기판 상에 막을 형성하기 위한 증착 공정과, 상기 막 을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴을 형성하기 위한 포토리소그래피(photolithography) 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 반도체 기판의 소정 영역에 특정 이온을 주입하기 위한 이온 주입 공정과, 반도체 기판 상의 불순물을 제거하기 위한 세정 공정과, 상기 막 또는 패턴이 형성된 반도체 기판의 표면을 검사하기 위한 검사 공정 등을 포함한다.
상기 검사 공정은 상기 반도체 기판 상에 형성된 막 또는 패턴의 결함들을 검출하기 위해 수행된다. 상기 결함들은 반도체 장치의 동작 특성을 저하시키고, 경쟁력 향상을 위한 생산 효율을 감소시킨다. 상기 결함들은 스크래치(scratch), 파티클(particle) 및 상기 반도체 기판 상에 형성된 물질 막 중에서 불완전하게 제거된 부분 등을 포함할 수 있으며, 검사 공정을 통해 검출되지 않은 결함들은 제조되는 상기 반도체 장치의 불량 원인으로 작용한다.
상기 반도체 기판 상에 잔류하는 이물질들과 같은 반도체 기판의 결함들은 반도체 장치의 고집적화에 따라 반도체 장치의 동작 성능 및 생산성을 저하시키는 중요한 요인으로 인식되고 있으며, 상기 결함들을 검출하기 위한 검사 공정의 중요성이 더욱 부각되고 있다.
상기 반도체 기판 상에 잔류하는 이물질들을 검출하는 방법의 일 예로서, 레이저빔 등의 광을 조사하여 상기 반도체 기판으로부터 산란 또는 반사되는 광을 검출하여 상기 반도체 기판의 결함을 검출하는 방법이 있다. 즉, 상기 반도체 기판 상에 광을 조사하는 경우 상기 반도체 기판 상에서 산란 또는 반사되는 광의 세기 는 상기 반도체 기판 상에 형성된 반도체 구조물 및 결함들에 의해 변화된다. 따라서, 상기 산란광 또는 반사광의 세기를 이용하여 상기 반도체 기판의 검사 이미지를 획득할 수 있으며, 상기 검사 이미지를 분석함으로써 상기 반도체 기판 상에 존재하는 결함들을 검출할 수 있다. 특히, 상기 결함들은 상기 반도체 기판으로부터 획득된 다수의 이미지들을 서로 비교함으로써 검출할 수 있다.
여기서, 상기 이미지 비교 방법으로는, 상기 반도체 기판 상에 형성된 다이(die) 단위의 이미지들을 비교하는 다이 대 다이 비교 방식(die to die comparison method)과, 셀 단위의 이미지들을 비교하는 셀 대 셀 비교 방식(cell to cell comparison method)이 있다.
상기 다이 대 다이 비교 방식은 다수의 행들 및 열들로 배열된 다이들에 대하여 순차적으로 검사 이미지들을 획득하고, 상기 다이 단위의 이미지들을 비교함으로써 결함을 검출한다. 그리고, 상기 셀 대 셀 비교 방식은 상기 반도체 기판 상 전체 또는 일부에 대한 검사 영역의 이미지를 획득하고, 상기 검사 영역에서 임의의 셀에 대한 이미지를 비교함으로써 결함을 검출한다.
또한, 상기 다이 대 다이 비교 방식에서 이미지를 비교하는 방법은 목적하는 다이와 인접하는 하나의 다이를 비교하는 단일 검출 방식(single detection manner)과, 목적하는 다이의 전후 다이들과 상기 목적하는 다이를 비교하는 더블 검출 방식(double detection manner)이 있다. 마찬가지로 상기 셀 대 셀 비교 방식 역시 단일 검출 방식과 더블 검출 방식을 적용하는 것이 가능하다.
한편, 종래의 결함 검사 방법에 의하면, 상기 다이 대 다이 비교 방식은 상 기 셀 대 셀 비교 방식에 비해 검사의 정확성과 안정성이 높다는 장점이 있다. 그러나 상기 다이 대 다이 비교 방식은 상기 반도체 기판 상에 반복되는 패턴이 형성되어 있는 검사 영역에만 적용할 수 있다는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 장치의 결함 검사의 정확도를 향상시킬 수 있고, 비반복적인 패턴이 형성되어 있는 경우에도 적용 가능한 반도체 장치의 결함 검사 방법을 제공하는 것이다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체 장치의 결함 검사 방법은, 패턴이 형성된 반도체 기판을 투입하는 단계, 상기 패턴 상에서 적어도 하나 이상의 블록을 설정하는 단계, 상기 각 블록에 셀 사이즈를 설정하는 단계, 상기 각 셀 단위로 이미지를 획득하는 단계 및 상기 셀 이미지들을 비교하여 결함을 검출하는 단계를 포함할 수 있다.
실시예에서, 상기 블록 설정 단계는, 상기 반도체 기판 상에서 패턴이 변하는 경계를 찾는 단계 및 상기에서 찾은 경계들로 둘러싸인 영역을 블록으로 설정하는 단계를 포함할 수 있다.
실시예에서, 상기 블록 설정 단계는, 상기 블록의 경계에서 이미지를 획득하는 단계, 상기 획득한 경계 이미지를 기설정된 레퍼런스 이미지와 비교하는 단계 및 상기 비교 결과를 통해 상기 블록의 경계를 정렬하는 단계를 더 포함할 수 있다.
실시예에서, 상기 결함 검출 단계는, 검사하고자 하는 목적이 되는 제1 셀로부터 획득한 제1 셀 이미지와, 상기 제1 셀과 인접하는 셀로부터 획득한 제2 및 제 3 셀 이미지를 비교할 수 있다.
실시예에서, 블록을 설정하기 전에 상기 반도체 기판을 예비 정렬하는 단계를 더 포함하고, 상기 예비 정렬 단계는, 상기 반도체 기판에 형성된 패턴에서 최외곽 부분의 이미지를 획득하는 단계 및 상기 획득한 이미지를 이용하여 상기 반도체 기판을 정렬하는 예비 정렬 단계를 포함할 수 있다.
본 발명에 의하면, 반도체 기판 상에서 서로 다른 사이즈의 셀로 이루어진 패턴이 형성되어 있는 경우, 각 셀 사이즈 별로 블록을 설정함으로써 다이 대 다이 비교 방식으로 결함을 검사할 수 있으며, 결함 검사의 정확성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 장치의 결함 검사 방법에 대해 상세히 설명한다.
본문에 개시되어 있는 본 발명의 실시예에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어 야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 바람직한 일실시예에 따른 반도체 장치의 결함 검사 장치를 설명하기 위한 블록도이다. 도 2는 본 발명의 일 실시예에 따른 블록이 설정된 반도체 기판을 도시한 평면도이다.
이하, 도 1과 도 2를 참조하여 본 발명의 일 실시예에 따른 반도체 장치의 결함 검사 장치에 대해 상세하게 설명한다.
도 1을 참조하면, 반도체 장치의 결함을 검사하기 위한 결함 검사 장치(100)는 지지부(110), 구동부(120), 검사부(130), 제어부(150), 검출부(161), 이미지 처리 유닛(162), 연산 유닛(163) 및 디스플레이부(170)를 포함한다.
상기 지지부(110)는 상기 반도체 기판(10)을 지지하기 위한 장치로서, 예를 들어, 상기 지지부(110)는 상기 반도체 기판(10)에 대응되는 원판 형태를 갖는 척일 수 있다. 그러나, 상기 지지부(110)의 형상은 이에 한정되는 것은 아니며, 상기 반도체 기판(10)을 고정시킬 수 있는 실질적으로 다양한 형상을 가질 수 있다. 한 편, 상기 지지부(110)는 상기 반도체 기판(10)을 고정시키기 위해 상기 반도체 기판(10)의 후면으로 진공을 제공하여 고정시키는 진공척 또는 정전기력을 제공하여 고정시키는 정전척일 수 있다.
상기 구동부(120)는 상기 지지부(110)의 하부에 제공되어 상기 반도체 기판(10) 상의 일정 영역 또는 상기 반도체 기판(10) 전면에 광이 조사될 수 있도록 상기 지지부(110)를 이동시키기 위한 구동력을 제공한다. 예를 들어, 상기 구동부(120)는 상기 지지부(110)를 임의의 일 평면 상에서 X축 및 Y축을 따라 직선 이동시키는 모터일 수 있다. 한편, 도시되지는 않았으나, 상기 지지부(110)의 하부에는 상기 지지부(110)의 높이를 조절하기 위한 제2 구동부(미도시)가 제공될 수 있다. 예를 들어, 상기 제2 구동부는 압전 소자를 포함할 수 있다.
도시되지는 않았지만, 상기 지지부(110)의 일측에는 주로 상기 지지부(110)에 상기 반도체 기판(10)을 로딩/언로딩하기 위한 반도체 기판 로딩/언로딩부(미도시)가 구비될 수 있다. 예를 들어, 상기 로딩/언로딩부는 상기 반도체 기판(10)을 이동시키기 위한 이송암(미도시)과, 다수의 반도체 기판(10)이 수납된 캐리어(미도시)를 포함할 수 있다.
상기 검사부(130)는 상기 반도체 기판(10) 상의 검사 영역(15)에 존재하는 결함을 검출한다. 예를 들어, 상기 검사부(130)는 상기 반도체 기판(10) 상으로 광을 조사하여 상기 반도체 기판(10) 상의 검사 영역(15)에 대한 이미지를 획득하는 전자현미경 또는 CCD 카메라 등의 광학 검사 장치일 수 있다. 즉, 상기 검사부(130)는 광을 이용하여 상기 반도체 기판(10) 상에 형성된 패턴에 대한 다수의 이미지를 획득하고, 상기 이미지들을 비교함으로써 상기 반도체 기판(10) 상의 결함을 검사할 수 있다.
이하에서는 상기 결함 검사 장치(100)의 검사부(130)는 주사전자현미경인 것을 예로 들어 설명한다. 그러나 본 발명은 이에 한정되는 것은 아니며, 투과전자현미경 또는 CCD 카메라 등 실질적으로 다양한 광학 검사 장치일 수 있다.
상기 검사부(130)는 전자빔(31)을 발생시키기 위한 전자빔 소스(131)와, 상기 전자빔(31)을 상기 반도체 기판(10) 상으로 조사하기 위한 다수의 자기렌즈(140)와, 상기 전자빔(31)의 세기 및 편향을 조절하기 위한 조리개(135)를 포함한다.
예를 들어, 상기 전자빔 소스(131)는 전자빔(31)을 발생시키기 위한 전자총(electron gun)(미도시)과, 상기 전자빔(31)을 고전압이 인가된 양극쪽으로 집속시키고 가속시켜 빔 형태의 전자빔(31)을 형성하고, 상기 전자빔(31)을 상기 반도체 기판(10)의 표면으로 조사하기 위한 컬럼(column)(미도시)을 포함한다.
상기 전자총(미도시)은 약 1∼50kV의 전압이 인가되면 약 2000K의 온도로 가열되어 일차 전자들을 방출시키는 필라멘트를 포함할 수 있다. 예를 들어, 상기 필라멘트로는 텅스텐이 주로 사용될 수 있다.
상기 컬럼(미도시) 내부에는 상기 전자빔(31)을 형성하기 위한 다수의 자기렌즈(140)를 포함한다. 여기서, 상기 자기렌즈(140)는 일반적으로 코일이 감겨진 원통형의 전자석으로, 자기장을 형성하여 상기 일차 전자들을 빔 형태로 집속시키는 역할을 한다. 예를 들어, 상기 전자빔 소스(131)로부터 발생되는 전자빔(31)은 10~50㎛ 크기의 단면적을 가지며, 상기 반도체 기판(10) 상에 조사되는 전자빔(31)의 스폿 사이즈는 약 5 내지 200㎚ 크기를 가질 수 있다.
상기 자기렌즈(140)는 한 쌍의 집속렌즈(condenser lens)(141)와 한 개의 대물렌즈(objective lens)(142)를 포함할 수 있다. 상기 한 쌍의 집속렌즈(141)는 상기 전자빔 소스(131)로부터 발생된 상기 전자빔(31)을 집속시키고, 상기 전자빔(31)의 세기를 조절하는 역할을 한다. 상기 대물렌즈(142)는 상기 반도체 기판(10)의 표면에 조사되는 전자빔(31)의 스폿 사이즈 및 초점 거리를 조절하는 역할을 하며, 주사전자현미경의 분해능을 결정한다. 또한, 상기 대물렌즈(142)와 상기 반도체 기판(10) 사이의 거리를 작동거리(working distance)라 하고, 상기 작동거리가 짧을수록 상기 전자빔(31)의 스폿 사이즈는 작아지고, 이미지의 해상도는 증가된다.
상기 집속렌즈(141)와 상기 대물렌즈(142) 사이에는 상기 전자빔(31)의 세기를 조절하기 위한 조리개(aperture)(135)가 제공될 수 있다. 예를 들어, 상기 조리개(135)는 서로 다른 직경을 갖는 홀 형상의 광투과부를 가질 수 있으며, 상기 집속렌즈(141)와 조합되어 상기 전자빔(31)의 세기를 결정하는 역할을 한다.
한편, 상기 반도체 기판(10) 상에 상기 전자빔(31)이 조사되면 상기 반도체 기판(10) 표면으로부터 이차 전자(31) 및 반사 전자, X선, 후방 산란 전자가 발생하고, 상기 반도체 기판(10)으로 흡수되는 흡수 전자 및 상기 반도체 기판(10)을 투과하는 투과 전자 등의 신호가 발생한다.
예를 들어, 상기 검출부(161)는 상기 반도체 기판(10)으로부터 방출되는 이 차 전자(secondary electron)(32)를 검출한다. 또한, 상기 검출부(161)는 상기 검출된 이차 전자(32)와 대응하는 전류 신호를 전압 신호로 변환시키고, 증폭시키는 역할을 한다. 한편, 상기 검출부(161)에는 상기 이차 전자(32)를 검출하기 위해 바이어스 전압이 인가된다. 또한, 상기 검출부(161)는 상기 이차 전자(32)의 신호를 증폭시켜 강한 전기적 신호로 변환시키기 위한 광증배관(photo multiplier)(미도시)을 포함할 수 있다.
상기 이미지 처리 유닛(162)은 상기 검출부(161)와 연결되어, 상기 검출부(161)에서 증폭된 전압 신호를 상기 반도체 기판(10) 상의 각 검사 영역에 대응하는 검사 이미지들을 생성하며, 상기 검사 이미지들에 대한 이미지 정보를 상기 연산 유닛(163)으로 전송하는 역할을 한다. 여기서, 상기 이미지 정보는 상기 검사 영역에 대응되는 픽셀들의 그레이 레벨들을 포함한다. 즉, 상기 이미지 처리 유닛(162)은 아날로그형의 전압 신호를 디지털형의 이미지 정보로 변환시키는 AD 컨버터(analog digital convertor)로써 기능한다.
상기 연산 유닛(163)은 상기 이미지 처리 유닛(162)으로부터 전송되는 상기 이미지 정보들을 이용하여 상기 검사 영역들의 결함을 검출하는 역할을 한다. 예를 들어, 상기 연산 유닛(163)은 상기 검사 이미지들을 구성하는 픽셀들의 그레이 레벨들을 서로 비교함으로써 상기 검사 영역의 결함을 검출할 수 있다.
예를 들어, 상기 연산 유닛(163)은 상기 이미지 정보들을 처리하고 비교하여 결함을 검출하기 위한 마이크로프로세서와 상기 이미지 정보들을 임시 저장하기 위한 다수의 버퍼 메모리들 및 결함 검사 결과 등을 포함하는 정보를 저장하기 위한 데이터 저장 유닛 등을 포함할 수 있다.
상기 디스플레이부(170)는 상기 이미지 처리 유닛(162)에서 형성된 검사 이미지 또는 상기 연산 유닛(163)에서 산출된 결함 등을 디스플레이한다.
상기 제어부(150)는 상기 검사부(130), 이미지 처리 유닛(162) 및 연산 유닛(163) 등의 동작을 제어한다.
한편, 도 2에 도시한 바와 같이, 상기 반도체 기판(10)은 다수의 검사 영역으로 구분될 수 있다.
일련의 반도체 제조 공정이 수행되면 반도체 기판(10) 상에는 다수의 미세 구조물들이 형성된다. 그리고, 상기 미세 구조물들은 일정하게 반복되는 패턴을 형성할 수 있다.
참고적으로, 상기 반도체 기판(10)은 구체적으로 셀 영역, S/A 영역, 페리 영역, 디코더 영역 등으로 구분되고, 상기 각 영역 내에는 미세구조물들이 형성되어 패턴을 형성한다. 상기 셀 영역은 트랜지스터(transistor)나 커패시터(capacitor) 등과 같이 메모리 회로들이 형성되는 영역이다. 상기 S/A 영역은 상기 셀 영역에서 저장된 신호를 증폭해주는 회로들이 형성되는 영역으로서 상기 셀 영역의 외곽에 형성된다. 상기 페리 영역은 전체적인 메모리 소자의 구동을 위한 논리 회로가 형성되는 영역으로서, 반도체 칩 또는 다이의 최외곽에 형성된다. 상기 디코더 영역 영역은 상기 셀 영역 영역들의 신호들을 출입시키기 위한 회로들이 형성되는 영역이다.
한편, 상기 반도체 기판(10) 상에 형성된 미세 구조물들은 부분적으로는 동 일한 크기의 셀이 반복되는 패턴을 형성하지만, 상기 반도체 기판(10) 전체에 대해서는 서로 크기가 다른 셀이 배열되어 있는 패턴이 형성되어 있을 수 있다. 예를 들어, 도 2에 도시한 바와 같이, 상기 검사 영역(15)은 A, B, C, D 영역으로 구분될 수 있으며, 상기 각 영역은 셀 사이즈를 기준으로 서로 같은 셀 사이즈를 갖는 블록으로서 구획될 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 결함 검사 방법을 설명하기 위한 순서도이고, 도 4는 도 3의 블록 설정 단계를 설명하기 위한 순서도이다. 이하, 도 3과 도 4를 참조하여 본 발명의 일 실시예에 따른 결함 검사 방법을 상세하게 설명한다.
먼저, 검사하고자 하는 반도체 기판(10)을 결함 검사 장치(100)에 투입한다(S10).
예를 들어, 상기 반도체 기판(10)은 일련의 반도체 제조 공정이 수행되어 다수의 미세 구조물이 형성되어 있는 반도체 기판(10)일 수 있다. 여기서, 상기 반도체 기판(10) 상의 미세 구조물들은 소정 영역에서 반복되는 패턴을 형성할 수 있다.
한편, 상기 반도체 기판(10)에 대한 결함 검사를 진행하기에 앞서 상기 반도체 기판(10)의 좌표축과 상기 결함 검사 장치(100)의 좌표축을 일치시키는 정렬 단계를 수행함이 바람직하다(S20).
즉, 상기 반도체 기판(10)으로부터 오정렬로 인한 의사결함(擬似缺陷, false defect)이 발생하는 것을 최소화할 수 있다.
상기 반도체 기판(10)의 정렬이 완료된 후, 상기 반도체 기판(10) 상에서 결함을 검사하고자 하는 검사 영역(15)을 설정한다(S30).
예를 들어, 상기 검사 영역(15)은 상기 반도체 기판(10)의 전면을 포함할 수 있다. 또는 상기 검사 영역(15)은 상기 반도체 기판(10) 상에서 메모리 영역과 같이 다수의 행과 열로 배열된 반복 패턴이 형성된 영역일 수 있다. 즉, 상기 검사 영역(15)은 각 다이(die)일 수 있으며, 또는 다이 영역 내의 셀(cell)일 수도 있다. 또한, 상기 검사 영역(15)은 다수의 다이 영역을 포함하는 영역일 수도 있다.
다음으로, 상기 검사 영역(15)에서 블록을 설정한다(S30).
여기서, 도 2에 도시한 바와 같이, 상기 검사 영역(15)은 서로 다른 셀 사이즈를 갖는 패턴이 형성되어 있다. 따라서, 상기 검사 영역(15)에서 상기 셀 사이즈를 기준으로 서로 다른 셀 사이즈가 형성된 영역들을 블록으로 구획하고, 상기 블록 단위로 새롭게 셀 사이즈를 설정하여 결함을 검출한다.
도 4를 참조하면, 상기 블록 설정 단계는 다음과 같다.
먼저, 상기 검사 영역(15)에서 상기 패턴이 변화되는 경계들을 검출한다(S41). 여기서, 상기 패턴에서 셀 사이즈가 변하는 부분에서는 상기 패턴이 변화되므로 상기 패턴 상에서 경계가 형성된다.
예를 들어, 상기 검사 영역(15) 상으로 광을 조사한 후 상기 검사 영역(15)으로부터 반사되는 광을 검출하는 광학 검사 장치에서, 상기 경계 부분에서는 상기 반사광의 세기가 달라지므로 상기 반사광의 세기를 통해 경계를 검출하는 것이 가능하다(S41).
그리고, 상기 검출된 경계들을 이용하여 상기 검사 영역(15)을 다수의 블록으로 구획하고, 각 구획들을 블록으로 지정한다(43).
상기와 같이 블록이 설정되면, 상기 각 블록별로 셀 사이즈를 설정한다(S50).
여기서, 상기 각 블록별로 셀 사이즈가 설정되고, 상기 각 블록 내에서는 상기 설정된 셀 사이즈를 적용하게 된다.
본 실시예에서는 상기 설정된 셀 사이즈를 기준으로 결함을 검출하게 된다(S60).
예를 들어, A 블록에서는 설정된 A 셀 사이즈에 따라 결함을 검출하고, B 블록에서는 설정된 B 셀 사이즈에 따라 결함을 검출한다.
한편, 상기 결함을 검출하기에 앞서 상기 블록의 경계를 정렬하기 위한 경계 정렬 단계를 더 수행하는 것이 바람직하다.
구체적으로, 상기 각 블록의 경계로부터 경계 이미지를 획득한다. 그리고, 상기 기 설정된 레퍼런스 이미지와 비교하여 상기 블록의 경계를 정렬시킨다. 즉, 상기 경계 이미지와 레퍼런스 이미지를 비교하여 이미지가 가장 일치도가 높아지도록 상기 반도체 기판(10)을 정렬시킨다. 따라서, 상기 블록의 경계가 오정렬됨으로 인한 결함 발생을 방지하고, 결함 검사의 정확성과 신뢰도를 향상시킬 수 있다.
이하에서는 상기 결함 검출 단계에 대해 상세히 설명한다.
상기 검사 영역(15) 상으로 전자빔(31)을 조사하여, 상기 검사 영역(15)에 대한 다수의 이미지를 획득한다. 예를 들어, 상기 전자빔 소스(131)로부터 발생된 전자빔(31)을 상기 검사 영역(15) 상으로 조사하고, 상기 검사 영역(15)으로부터 반사되는 이차 전자(32)들을 이용하여 이미지를 형성할 수 있다.
여기서, 상기 이미지는 상기 설정된 셀 단위로 형성된 이미지이다. 또한, 상기 이미지는 상기 검사 영역(15)에서 다수의 행과 열로 배열된 패턴을 따라 순차적으로 획득될 수 있다.
그리고, 상기 셀 이미지들을 비교하여 결함을 검출한다.
여기서, 상기 이미지 비교 방법으로는 상기 반도체 기판 상에 형성된 다이(die) 단위의 이미지들을 비교하는 다이 대 다이 비교 방식(die to die comparison method)과, 셀 단위의 이미지들을 비교하는 셀 대 셀 비교 방식(cell to cell comparison method)이 있다.
상기 다이 대 다이 비교 방식은 다수의 행들 및 열들로 배열된 다이들에 대하여 순차적으로 검사 이미지들을 획득하고, 상기 다이 단위의 이미지들을 비교함으로써 결함을 검출하는 방법이다. 그리고, 상기 셀 대 셀 비교 방식은 상기 반도체 기판 전체 또는 일부에 대한 검사 이미지들을 획득하고, 상기 검사 이미지에 포함된 임의의 셀에 대한 이미지를 비교함으로써 결함을 검출하는 방법이다.
또한, 이미지를 비교 방식은 목적하는 다이와 인접하는 하나의 다이를 비교하는 단일 검출 방식(single detection manner)과, 목적하는 다이의 전후 다이들과 상기 목적하는 다이를 비교하는 더블 검출 방식(double detection manner)이 있다. 마찬가지로 상기 셀 대 셀 비교 방식 역시 단일 검출 방식과 더블 검출 방식을 적용하는 것이 가능하다.
본 실시예에서는 상기 설정된 셀 단위로 상기 더블 검출 방식을 이용하여 이미지를 비교하고 결함을 검출함이 바람직하다.
구체적으로, 상기 셀 이미지들 중에서 결함을 검출하고자 하는 목적이 되는 제1 셀과 인접하는 제2 셀과 제 3 셀로부터 획득한 제2 셀 이미지 및 제3 셀 이미지들을 상기 제1 셀로부터 획득한 제1 셀 이미지와 비교함으로써 결함을 검출할 수 있다.
상기 제1 셀에 대한 결함 검출이 완료되면 상기 제2 셀 또는 제3 셀을 제1 셀로 설정하여 상기한 결함 검출 방법을 반복 수행함으로써 다른 위치에 대한 결함을 검출할 수 있다. 그리고, 상기 검사 영역(15)에 대해 순차적으로 상기 결함 검출 단계를 반복적으로 수행한다. 여기서, 상기 블록이 달라지는 경우에는 셀 사이즈를 다르게 적용한다.
한편, 상기 결함 검사는 상기 검사 영역(15)으로부터 셀 이미지들을 순차적으로 모두 획득한 후 연산 유닛(163)에 의해 수행될 수 있다. 이와는 다르게, 상기 검사 영역으로부터 이미지를 획득하는 과정과 결함을 검사하는 과정을 병행하여 수행할 수도 있다. 여기서, 상기 획득된 셀 이미지들은 연산 유닛(163)에 포함된 버퍼 메모리(미도시)에 저장될 수 있으며, 상기 결함 검사 결과는 상기 연산 유닛(163)의 데이터 저장 유닛(미도시)에 저장될 수 있다.
상기 결함 검사가 완료되면 상기 검사 영역(15)에 대한 이미지 및/또는 결함들을 디스플레이부(170)를 통해 디스플레이할 수 있다(S70).
예를 들어, 상기 디스플레이부(170)에서는 상기 검사 영역(15)에 대한 이미 지에 상기 검출된 결함을 오버랩하여 표시할 수 있으며, 또는 상기 검사 영역(15)이 설정된 화면 상에 상기 검출된 결함만을 표시하는 것도 가능할 것이다.
그리고 상기 결함 검사가 완료되면 상기 반도체 기판(10)을 인출한다(S80).
상술한 바와 같이, 본 발명의 실시예들에 따르면, 반도체 장치의 결함을 검사하는 방법에서 반도체 기판 상에 형성된 다수의 검사 영역에 대해 각각 셀 사이즈를 다르게 지정함으로써 서로 다른 셀 사이즈를 갖는 패턴이 형성된 반도체 기판에 대해서도 다이 대 다이 비교 방식으로 결함을 검사할 수 있으며, 결함 검사의 정확성과 안정성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 패턴이 형성된 반도체 기판을 투입하는 단계;
    상기 패턴 상에서 적어도 하나 이상의 블록을 설정하는 단계;
    상기 각 블록에 셀 사이즈를 설정하는 단계;
    상기 각 셀 단위로 이미지를 획득하는 단계; 및
    상기 셀 이미지들을 비교하여 결함을 검출하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 결함 검사 방법.
  2. 제 1 항에 있어서, 상기 블록 설정 단계는,
    상기 반도체 기판 상에서 패턴이 변하는 경계를 찾는 단계; 및
    상기에서 찾은 경계들로 둘러싸인 영역을 블록으로 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 결함 검사 방법.
  3. 제 2 항에 있어서, 상기 블록 설정 단계는,
    상기 블록의 경계에서 이미지를 획득하는 단계;
    상기 획득한 경계 이미지를 기설정된 레퍼런스 이미지와 비교하는 단계; 및
    상기 비교 결과를 통해 상기 블록의 경계를 정렬하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 결함 검사 방법.
  4. 제 1 항에 있어서, 상기 결함 검출 단계는,
    검사하고자 하는 목적이 되는 제1 셀로부터 획득한 제1 셀 이미지와, 상기 제1 셀과 인접하는 셀로부터 획득한 제2 및 제 3 셀 이미지를 비교하는 것을 특징으로 하는 반도체 장치의 결함 검사 방법.
  5. 제 1 항에 있어서, 블록을 설정하기 전에 상기 반도체 기판을 예비 정렬하는 단계를 더 포함하고,
    상기 예비 정렬 단계는,
    상기 반도체 기판에 형성된 패턴에서 최외곽 부분의 이미지를 획득하는 단계; 및
    상기 획득한 이미지를 이용하여 상기 반도체 기판을 정렬하는 예비 정렬 단계를 포함하는 것을 특징으로 하는 반도체 장치의 결함 검사 방법.
KR1020070029646A 2007-03-27 2007-03-27 반도체 장치의 결함 검사 방법 KR20080087427A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070029646A KR20080087427A (ko) 2007-03-27 2007-03-27 반도체 장치의 결함 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029646A KR20080087427A (ko) 2007-03-27 2007-03-27 반도체 장치의 결함 검사 방법

Publications (1)

Publication Number Publication Date
KR20080087427A true KR20080087427A (ko) 2008-10-01

Family

ID=40150075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029646A KR20080087427A (ko) 2007-03-27 2007-03-27 반도체 장치의 결함 검사 방법

Country Status (1)

Country Link
KR (1) KR20080087427A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013188213A1 (en) * 2012-06-12 2013-12-19 Applied Materials, Inc. High sampling rate sensor buffering in semiconductor processing systems
US9965851B2 (en) 2015-03-17 2018-05-08 Samsung Electronics Co., Ltd. Method for inspecting pattern and an apparatus for manufacturing a semiconductor device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013188213A1 (en) * 2012-06-12 2013-12-19 Applied Materials, Inc. High sampling rate sensor buffering in semiconductor processing systems
US9384122B2 (en) 2012-06-12 2016-07-05 Applied Materials, Inc. High sampling rate sensor buffering in semiconductor processing systems
US9965851B2 (en) 2015-03-17 2018-05-08 Samsung Electronics Co., Ltd. Method for inspecting pattern and an apparatus for manufacturing a semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP4248382B2 (ja) 荷電粒子ビームによる検査方法および検査装置
US7351968B1 (en) Multi-pixel electron emission die-to-die inspection
JP5164317B2 (ja) 電子線による検査・計測方法および検査・計測装置
US20090194690A1 (en) Inspection Method And Inspection System Using Charged Particle Beam
US10290094B2 (en) Pattern inspection apparatus and pattern inspection method
WO2010055610A1 (ja) パターンの検査装置、およびパターンの検査方法
KR102009173B1 (ko) 기판의 결함 검출 방법
JP2000314710A (ja) 回路パターンの検査方法及び検査装置
JP2009026749A (ja) 走査形電子顕微鏡、および走査形電子顕微鏡を用いた撮像方法
US10373798B2 (en) Multi charged particle beam inspection apparatus, and multi charged particle beam inspection method
TWI810527B (zh) 用於晶圓檢測之系統、缺陷再檢測工具及相關聯控制器
US10768126B2 (en) Multiple charged particle beam inspection apparatus and multiple charged particle beam inspection method
JP5022648B2 (ja) 欠陥検査方法および欠陥検査装置
JP2001004347A (ja) 欠陥検査装置
US11783470B2 (en) Design-assisted inspection for DRAM and 3D NAND devices
JP2007324371A (ja) オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
KR20190085863A (ko) 검사 방법 및 검사 장치
KR20080087427A (ko) 반도체 장치의 결함 검사 방법
JP7030566B2 (ja) パターン検査方法及びパターン検査装置
US10410824B2 (en) Electron beam inspection apparatus and electron beam inspection method
KR20230048409A (ko) 기판 상의 결함 검토 측정을 위한 방법, 기판을 이미징하기 위한 장치, 및 장치를 작동시키는 방법
KR20070010619A (ko) 웨이퍼 검사 장치
JP2004157135A (ja) 回路パターンの検査方法及び検査装置
JP2021501886A (ja) 視野サイズ削減による不要漏洩光低減
KR20070001360A (ko) 반도체 기판의 결함 검출 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination