KR20080086038A - 유기전계발광표시장치 및 그 제조방법 - Google Patents

유기전계발광표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080086038A
KR20080086038A KR1020070027613A KR20070027613A KR20080086038A KR 20080086038 A KR20080086038 A KR 20080086038A KR 1020070027613 A KR1020070027613 A KR 1020070027613A KR 20070027613 A KR20070027613 A KR 20070027613A KR 20080086038 A KR20080086038 A KR 20080086038A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
frit
electrode
sealant
Prior art date
Application number
KR1020070027613A
Other languages
English (en)
Inventor
유충근
김옥희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070027613A priority Critical patent/KR20080086038A/ko
Publication of KR20080086038A publication Critical patent/KR20080086038A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명은 제 1 전극, 유기 발광층 및 제 2 전극을 포함하는 발광 다이오드를 포함하는 제 1 기판, 상기 제 1 기판과 대향하는 제 2 기판, 상기 제 1 기판과 제 2 기판을 접착하는 실런트 및 상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하는 프릿을 포함하는 것을 특징으로 하는 유기전계발광표시장치 및 그 제조방법을 제공한다.
프릿, 유기전계발광표시장치

Description

유기전계발광표시장치 및 그 제조방법{Organic Light Emitting Display Device And Method for fabricating the same}
도 1은 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 사시도.
도 2는 본 발명의 일 실시 예에 따른 유기전계발광표시장치의 단면도.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 공정별 단면도.
도 4는 본 발명의 다른 실시 예에 따른 유기전계발광표시장치의 단면도.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 제 1 기판 205 : 버퍼층
210 : 반도체층 215 : 게이트 절연막
220 : 게이트 전극 225 : 층간 절연막
230a,230b : 소오스/드레인 전극
240 : 패시베이션막 250 : 제 1 전극
260 : 화소정의막 270 : 유기 발광층
280 : 제 2 전극
본 발명은 유기전계발광표시장치 및 그 제조방법에 관한 것이다.
평판표시소자(Flat Panel Display Device) 중에서 유기전계발광표시장치(Organic Light Emitting Display Device)는 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치이다. 유기전계발광표시장치는 LCD에서 사용되는 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있다. 또한, 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 나타낸다.
유기전계발광표시장치는 애노드와 캐소드 사이에 유기발광층을 포함하고 있어 애노드로부터 공급받는 정공과 캐소드로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
일반적으로 유기전계발광표시장치는 기판 상에 박막 트랜지스터들을 형성하고, 박막 트랜지스터들 상에 이들과 전기적으로 연결되는 발광다이오드를 형성한 다음, 기판과 봉지 기판을 밀봉하여 제조되었다. 그러나, 이러한 경우 상기 발광다이오드의 발광층은 유기막의 특성상 외부의 수분이나 산소에 의해 쉽게 열화되는 성질을 지니고 있기 때문에, 기판들을 밀봉하기 위한 밀봉재가 유기물로 이루어져 있어, 외부의 수분이나 산소가 소자 내부로 침투하여 발광 다이오드의 발광층인 유기막을 열화시키는 문제점이 있었다. 따라서, 유기전계발광표시장치의 신뢰성이 저하되고 제조수율이 떨어지는 단점이 있었다.
따라서, 본 발명은 유기전계발광표시장치의 신뢰성을 확보할 수 있으며, 제조수율을 향상시킬 수 있는 유기전계발광표시장치 및 그 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명은, 제 1 전극, 유기 발광층 및 제 2 전극을 포함하는 발광 다이오드를 포함하는 제 1 기판, 상기 제 1 기판과 대향하는 제 2 기판, 상기 제 1 기판과 제 2 기판을 접착하는 실런트 및 상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하는 프릿을 포함하는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
또한, 본 발명은 제 1 기판 상에 제 1 전극, 유기 발광층 및 제 2 전극을 순차적으로 형성하여 발광 다이오드를 형성하는 단계, 상기 제 1 기판에 대향하는 제 2 기판을 제공하는 단계, 상기 제 1 기판의 발광 다이오드와 상기 제 2 기판의 일 면이 대향하도록 실런트를 형성하여 서로 합착하는 단계 및 상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하도록 프릿을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법을 제공한다.
또한, 본 발명은 복수개의 박막 트랜지스터를 포함하는 제 1 기판, 상기 제 1 기판에 대향하며, 상기 박막 트랜지스터와 전기적으로 연결되는 제 1 전극, 유기 발광층 및 제 2 전극을 포함하는 발광 다이오드를 포함하는 제 2 기판, 상기 제 1 기판과 제 2 기판을 접착하는 실런트 및 상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하는 프릿을 포함하는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
또한, 본 발명은 제 1 기판 상에 복수개의 박막 트랜지스터를 형성하는 단계, 상기 제 1 기판에 대향하는 제 2 기판 상에 제 1 전극, 유기 발광층 및 제 2 전극을 순차적으로 형성하여 발광 다이오드를 형성하는 단계, 상기 제 1 기판과 제 2 기판을 실런트를 이용하여 합착하는 단계 및 상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하도록 프릿을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법을 제공한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하도록 한다.
<실시예 1>
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 사시도 이다.
도 1을 참조하면, 본 발명의 유기전계발광표시장치는 제 1 기판(200) 상에 다수개의 박막 트랜지스터와 발광 다이오드가 위치하는 표시영역과, 상기 박막 트랜지스터 및 발광 다이오드를 구동시키는 구동부(100)가 위치한다.
상기 제 1 기판(200)과 대향하는 제 2 기판(280)이 위치하고, 도면에는 도시되지 않아지만, 상기 제 1 기판(200)과 제 2 기판(280)은 실런트에 의해 합착된다. 이와 더불어, 상기 제 2 기판(280)의 일측의 일부, 상기 제 1 기판(200)의 일측면의 일부 및 실런트의 외측에는 프릿(295)이 위치하여 상기 제 1 기판(200) 및 제 2 기판(280)을 더욱 밀봉한다.
도 2는 도 1의 A-A'에 따른 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 단면도이다. 참고로, 이하 개시되는 본 발명의 일 실시예에서는 도 1의 구동부(100)에 관한 설명은 생략한다.
도 2를 참조하면, 제 1 기판(200) 상에 버퍼층(205)이 위치하며, 버퍼층(205) 상에 반도체층(210), 게이트 절연막(215), 게이트 전극(220) 및 소오스/드레인 전극(230a,230b)을 포함하는 박막 트랜지스터가 위치한다.
상기 반도체층(210)은 비정질 실리콘 또는 다결정 실리콘으로 이루어질 수 있으며, 반도체층(210) 내에 불순물 이온을 주입함으로써, 소오스, 드레인 및 채널 영역을 형성할 수 있다. 상기 게이트 전극(220)은 반도체층(210)의 일정 영역과 대응되도록 게이트 절연막(215) 상에 위치하며, 게이트 전극(220) 및 소오스/드레인 전극(230a,230b)은 층간 절연막(125)에 의하여 절연된다.
또한, 상기 소오스/드레인 전극(230a,230b)은 층간 절연막(225) 및 게이트 절연막(215) 내에 위치한 제 1 및 제 2 콘택홀(227a,227b)을 통하여 상기 반도체층(210)과 전기적으로 연결된다.
상기와 같은 구조를 갖는 박막 트랜지스터 상에 패시베이션막(240)이 위치하며, 패시베이션막(240) 내에는 박막 트랜지스터의 드레인 전극(230b)을 노출시키는 비어홀(245)이 위치한다. 상기 패시베이션막(240) 상에 비어홀(245)을 통하여 박막 트랜지스터의 드레인 전극(230b)과 연결되는 제 1 전극(250)이 위치하며, 상기 제 1 전극(250) 상에는 제 1 전극(250)의 일부를 노출시키는 개구부(255)를 포함하는 화소정의막(260)이 위치한다. 상기 개구부(255) 내에 유기물로 이루어진 유기 발광층(270)이 위치하며, 상기 유기 발광층(270)을 포함한 화소정의막(260) 상에 제 2 전극(275)이 위치한다.
상기 제 1 기판(200)에 대향하는 제 2 기판(280)이 위치한다. 상기 제 1 기판(200)과 제 2 기판(280)은 실런트(290)에 의해 접착된다. 그리고, 상기 제 2 기판(280)의 일측의 일부, 상기 제 1 기판(200)의 일측면의 일부 및 실런트의 외측에는 프릿(295)이 위치하여 상기 제 1 기판(200) 및 제 2 기판(280)을 더욱 밀봉한다.
따라서, 상기와 같은 구조를 갖는 본 발명의 유기전계발광표시장치는 실런트 및 프릿으로 2중 밀봉되어 외부의 수분이나 산소가 내부로 침투하는 것을 방지할 수 있는 이점이 있다.
이하에서는 도 3a 내지 도 3g를 참조하여, 상기와 같은 구조를 갖는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기로 한다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 유리, 플라스틱 또는 금속으로 이루어진 제 1 기판(300) 상에 버퍼층(305)을 형성한다. 상기 버퍼층(305)은 기판(300)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다.
이어서, 상기 버퍼층(305) 상에 반도체층(310)을 형성한다. 상기 반도체층(310)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘일 수 있다. 다음, 상기 반도체층(310)을 포함하는 제 1 기판(300) 전면에 게이트 절연막(315)을 형성한다. 상기 게이트 절연막(315)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다.
이어, 상기 반도체층(310)의 일정 영역에 대응되도록 상기 게이트 절연막(315) 상에 게이트 전극(320)을 형성한다. 상기 게이트 전극(320)은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2)로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하다.
도 3b를 참조하면, 상기 게이트 전극(320)까지 형성된 제 1 기판(300) 전면에 층간 절연막(325)을 형성한다. 상기 층간 절연막(325)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다. 이어, 상기 반도체층(310)의 일정 영역을 노출시킬 수 있도록 상기 게이트 절연막(315) 및 층간 절연막(325)을 식각하여 제 1 및 제 2 콘택홀(327a,327b)을 형성한다.
이어, 상기 제 1 기판(300) 전면에 소오스/드레인 전극용 금속을 증착하고 이를 패터닝하여 소오스/드레인 전극(330a,330b)을 형성한다. 이때, 상기 소오스/드레인 전극(330a,330b)은 배선 저항을 낮추기 위해 저저항 물질을 사용할 수 있으며, 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다중막으로 형성된다. 상기 다중막으로는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있다. 따라서, 상기 제 1 및 제 2 콘택홀(327a,327b)을 매우며 상기 반도체층(310)의 일정 영역과 전기적으로 연결되게 된다.
도 3c를 참조하면, 상기와 같이 형성된 박막 트랜지스터를 포함하는 제 1 기판(300) 전면에 패시베이션막(340)을 형성한다. 상기 패시베이션막(340)은 유기막 또는 무기막으로 형성하거나 이들의 복합막으로 형성할 수 있다. 상기 패시베이션막(340)을 무기막으로 형성하는 경우는 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 SOG(silicate on glass)를 사용하여 형성하는 것이 바람직하고, 유기막으로 형성하는 경우 아크릴계 수지, 폴리이미드계 수지 또는 BCB(benzocyclobutene)을 사용하여 형성하는 것이 바람직하다.
이어, 상기 패시베이션막(340)을 식각하여 상기 소오스/드레인 전극(330a, 330b) 중 어느 하나를 노출시키는 비어홀(345)을 형성하고, 상기 소오스/드레인 전극(330a, 330b) 중 어느 하나와 연결되는 제 1 전극(350)을 형성한다. 상기 제 1 전극(350)은 상기 비아홀(345)의 바닥에 위치하여 상기 노출된 소오스/드레인 전극(330a, 330b) 중 어느 하나에 접하고, 상기 패시베이션막(340) 상으로 연장된다. 상기 제 1 전극(350)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 사용할 수 있다.
이어서, 상기 제 1 전극(350)을 포함한 제 1 기판(300) 상에 화소정의막(355)을 형성한다. 상기 화소정의막(355)은 유기막 또는 무기막으로 형성할 수 있으나, 바람직하게는 유기막으로 형성한다. 더욱 바람직하게는 상기 화소정의막(355)은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나이다. 상기 화소정의막(355)은 유동성(flowability)이 뛰어나므로 평탄하게 형성할 수 있다.
이어, 상기 화소정의막(355)을 식각하여 상기 제 1 전극(350)을 노출시키는 개구부(360)를 형성하고, 상기 개구부(360)를 통해 노출된 제 1 전극(350) 상에 유기 발광층(365)을 형성한다. 상기 유기 발광층(365)은 여기서 도시하지는 않았지만, 제 1 전극(350)과 유기 발광층(365) 사이에는 정공주입층 및 정공수송층이 형성될 수 있으며, 유기 발광층(365) 상에는 전자수송층 및 전자주입층이 형성될 수 있다.
이어서, 상기 화소정의막(355) 및 유기 발광층(365)을 포함한 제 1 기판(300) 상에 제 2 전극(370)을 형성한다. 상기 제 2 전극(370)은 배선 저항 및 일함수가 낮은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 이루어질 수 있다.
도 3d를 참조하면, 유리, 플라스틱 또는 금속으로 이루어진 제 2 기판(380)을 준비한다. 상기 제 2 기판(380) 상에는 흡습재(385)를 더 형성할 수 있다. 이때, 상기 흡습재(385)는 전면발광 구조일 경우 빛의 방출하지 않는 영역인 비표시 영역에 위치하는 것이 바람직하고, 배면발광 구조일 경우 제 2 기판(380)의 전면에 위치할 수 있다.
이어, 상기 박막 트랜지스터 및 제 1 전극, 발광층 및 제 2 전극으로 이루어진 발광 다이오드가 형성된 제 1 기판(300)과 상기 제 2 기판(380)을 실런트(390)를 이용하여 합착한 후, 상기 실런트(390)를 UV 경화하여 봉지한다. 상기 실런트(390)는 UV 경화 가능한 수지계열일 수 있으며, 예를 들어 아크릴 수지 또는 에폭시 수지 등을 사용할 수 있다.
도 3e를 참조하면, 상기 합착된 다수의 유기전계발광표시장치를 실런트(390)와 이격된 라인을 따라 스크라이빙하여 각각의 패널로 분리시킨다.
이어, 도 3f를 참조하면, 상기 유기전계발광표시장치의 일측부, 즉, 실런트(390) 및 제 2 기판(380)의 일측 상에 바(bar) 타입의 프릿(395)을 위치시킨 후, 레이저 조사장치(400)로 레이저를 조사하여 프릿을 용융시켜 프릿(410)을 형성한 다. 상기 프릿(410)은 IR 경화가 가능한 물질을 사용하며, 예를 들어, 산화비스무스(Bi2O3), 산화규소(SiO2), 산화붕소(B2O3), 산화납(PbO) 등을 혼합하여 사용할 수 있다. 보다 바람직하게는 환경친화성을 고려하여 납(Pb)을 포함하지 않는 물질들을 사용할 수 있다. 또한, 상기 프릿(410)은 레이저 조사 시간을 고려할 때, 유리전이온도(Tg)가 200 내지 350℃인 물질을 사용하여 공정시간을 단축시키는 것이 바람직하다.
이와는 달리, 상기 프릿(410)을 형성하는 방법으로는 도면에는 도시하지 않았지만, 디스펜싱(dispensing)법을 사용하여 프릿(410)을 형성할 수도 있다.
따라서, 도 3g를 참조하면, 상기 프릿(410)은 상기 제 2 기판(380)의 일측의 일부, 상기 제 1 기판(300)의 일측면의 일부 및 실런트의 외측에 위치하여 상기 제 1 기판(300) 및 제 2 기판(380)을 더욱 밀봉한다.
따라서, 상기와 같이, 본 발명의 일 실시 예에 따른 유기전계발광표시장치가 제조된다.
상술한 바와 같이, 본 발명의 일 실시 예에 따른 유기전계발광표시장치는 상기 실런트(390)로 합착된 제 1 기판(300) 및 제 2 기판(380)에 프릿(410)을 더 형성함으로써, 종래 유기물로 이루어진 실런트(390)를 통해 외부의 수분이나 산소가 내부로 침투하던 것을 방지할 수 있다.
또한, 기판에 직접 프릿을 형성하고 기판들을 합착하여 상기 프릿을 용융하는 소성 공정 시, 기판이 고열에 의해 크랙이 생기는 것을 방지할 수 있는 이점이 있다.
<실시예 2>
도 4는 본 발명의 다른 실시예에 따른 유기전계발광표시장치를 도시한 단면도이다.
도 4를 참조하면, 유리, 플라스틱 또는 금속으로 이루어진 제 1 기판(500) 상에 버퍼층(505)이 위치하며, 상기 버퍼층(505) 상에 스캔 라인(도시 안됨), 제 1 전원 라인(도시 안됨), 게이트 전극(510a), 제 2 전원 라인(510b)을 포함하는 신호선들이 위치한다.
상기 신호선들을 포함하는 제 1 기판(500) 상에, 제 2 전원 라인(510b)의 일부를 노출시키는 제 1 비어홀(515)을 포함하는 게이트 절연막(520)이 위치한다.
상기 게이트 절연막(520) 상에 게이트 전극(510a)과 일정 영역이 대응되도록 반도체층(525)이 위치하며, 반도체층(525)의 일정 영역 상에 드레인 전극 및 소오스 전극(530a,530b)이 위치한다.
상기 드레인 전극 및 소오스 전극(530a,530b)을 포함하는 제 1 기판 상에 층간 절연막(535)이 위치한다. 층간 절연막(535)은 제 1 비어홀(515)을 노출시키도록 형성된다. 또한, 층간 절연막(535) 내에는 드레인 전극 (530a) 및 소오스 전극(530b)의 일부를 노출시키는 제 2 및 제 3 비어홀(540a, 540b)이 위치한다.
그리고, 소오스 전극(530b) 상에, 제 3 비어홀(540b) 및 제 1 비어홀(515)을 통하여 소오스 전극(530b)과 제 2 전원 라인(510b)을 전기적으로 연결시키는 제 1 연결배선(545)이 위치한다.
상기 제 1 기판(500)과 대향되도록 위치한 제 2 기판(550) 상에는 제 1 전극(555)이 위치한다. 여기서, 제 1 전극(555)은 애노드일 수 있다. 상기 제 1 전극(555) 상에, 제 1 전극(555)의 일부를 노출시키는 개구부(560)를 포함하는 화소정의막(565)이 위치한다.
상기 화소정의막(565) 상에 콘택 스페이서(570)가 위치하고, 상기 화소정의막(565)의 개구부(560)에는 유기 발광층(575)이 위치한다. 그리고, 콘택 스페이서(570) 및 유기 발광층(575) 상에 제 2 전극(580)이 위치한다. 여기서, 제 2 전극(580)은 캐소드일 수 있다.
상기 제 1 기판(500)과 제 2 기판(550)은 실런트(585)에 의해 합착되며, 합착시 제 2 전극(580)은 제 1 기판(500)에 위치한 드레인 전극(530a)과 전기적으로 연결된다. 또한, 상기 제 2 기판(550)의 일측의 일부, 상기 제 1 기판(500)의 일측면의 일부 및 실런트의 외측에는 프릿(590)이 위치하여 상기 제 1 기판(500) 및 제 2 기판(580)을 더욱 밀봉한다.
따라서, 상기와 같은 구조를 갖는 본 발명의 유기전계발광표시장치는 실런트 및 프릿으로 2중 밀봉되어 외부의 수분이나 산소가 내부로 침투하는 것을 방지할 수 있는 이점이 있다.
이하에서는 도 5a 내지 도 5g를 참조하여, 상기와 같은 구조를 갖는 본 발명의 실시예에 따른 유기전계발광표시장치의 제조방법을 설명하기로 한다.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 전계발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 5a를 참조하면, 제 1 기판(600) 상에 버퍼층(605)을 형성한다. 상기 버퍼층(605)은 제 1 기판(600)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다.
이어, 상기 버퍼층(605) 상에 제 1 도전층을 적층한다. 제 1 도전층은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2)로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하다.
그런 다음, 제 1 도전층을 패터닝하여, 스캔 라인(도시 안됨), 제 1 전원 라인(도시 안됨), 게이트 전극(610a), 제 2 전원 라인(610b)을 포함하는 신호선들을 형성한다. 여기서, 제 1 전원 라인은 양의 전원 라인(VDD)일 수 있으며, 제 2 전원 라인(610b)은 음의 전원 라인(VSS)일 수 있다.
상기와 같은 신호선들을 포함하는 제 1 기판(600) 상에 게이트 절연막(615)을 적층한다. 상기 게이트 절연막(615)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
다음에, 상기 게이트 절연막(615) 상에 비정질 실리콘층 또는 다결정 실리콘 층을 적층한다. 그런 다음 이를 패터닝하여 게이트 전극(610a)과 일정 영역이 대응되도록 반도체층(620)을 형성한다.
도 5b를 참조하면, 상기 반도체층(620)을 포함한 제 1 기판(600) 상에 제 2 도전층을 적층한다. 여기서, 제 2 도전층은 배선 저항을 낮추기 위해 저저항 물질로 형성되어 있으며, 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다중막으로 형성된다. 상기 다중막으로는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있다.
다음, 상기 제 2 도전층을 패터닝하여 상기 반도체층(620)의 일정 영역에 드레인 전극 및 소오스 전극(625a, 625b)을 형성한다.
이어서, 드레인 전극 및 소오스 전극(625a, 625b)을 포함한 제 1 기판(600) 상에 층간 절연막(630)을 적층한다. 그런 다음, 층간 절연막(630)을 식각하여, 각각 드레인 전극 및 소오스 전극(625a,625b)의 일부를 노출시키는 제 2 비어홀(635b) 및 제 3 비어홀(635c)을 형성한다. 또한, 층간 절연막(630) 및 게이트 절연막(615)을 식각하여 제 2 전원 라인(610b)의 일부를 노출시키는 제 1 비어홀(635a)을 형성한다.
이어서, 제 1 내지 제 3 비어홀(635a,635b,635c)을 포함한 제 1 기판(600) 상에 제 3 도전층을 적층한다. 그런 다음, 제 3 도전층을 패터닝하여 제 2 비어홀(635b) 및 제 3 비어홀(635c)을 통하여 소오스 전극(625b)과 제 2 전원 라인(610b)을 전기적으로 연결시키는 제1 연결배선(640)을 형성한다.
도 5c를 참조하면, 제 2 기판(650)을 준비한다. 그런 다음, 제 2 기판(650) 상에 제 4 도전층인 제 1 전극(655)을 형성한다. 여기서 제 1 전극(655)은 애노드일 수 있으며, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 일함수가 높은 투명도전막을 사용하여 형성할 수 있다.
이어서, 상기 제 1 전극(655) 상에 화소정의막(660)을 적층한다. 그런 다음, 화소정의막(660)을 식각하여 제 1 전극(655)의 일부를 노출시키는 개구부(665)를 형성한다.
이어, 상기 화소정의막(660) 상에 포토 레지스트를 도포한 다음, 이를 노광 및 현상하여 콘택 스페이서(670)를 형성한다. 여기서, 콘택 스페이서(670)는 제 1 기판(600)과 제 2 기판(650)의 합착시 드레인 전극과 연결될 수 있도록, 위치를 고려하여 형성한다.
본 발명의 일 실시예에서는 콘택 스페이서(670)를 포토 레지스트로 형성하였지만, 이에 국한되지 않고, 사용가능한 다른 물질로 형성할 수도 있다.
다음으로, 상기 개구부(665) 내에 유기 발광층(675)을 형성한다. 여기서 도시하지는 않았지만, 제 1 전극(655)와 유기 발광층(675) 사이에는 정공주입층 및 정공수송층이 형성될 수 있으며, 유기 발광층(675) 상에는 전자수송층 및 전자주입층이 형성될 수 있다.
이어, 상기 콘택 스페이서(670) 및 유기 발광층(675)을 포함한 제 2 기판 상에 제 5 도전층을 적층한다. 제 5 도전층은 배선 저항 및 일함수가 낮은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 이루어질 수 있다.
다음, 상기 제 5 도전층을 패터닝하여, 콘택 스페이서(670) 및 발광층(675) 상에 위치하는 제 2 전극(680)을 형성한다.
도 5d를 참조하면, 상기와 같이 제조된 제 1 기판(600)과 제 2 기판(650)을 실런트(690)를 이용해서 합착한다. 상기 실런트(690)는 합착 후에 UV 조사되어 경화 가능한 수지계열일 수 있으며, 예를 들어 아크릴 수지 또는 에폭시 수지 등을 사용할 수 있다. 그리고, 합착시 제 2 전극(680)은 제 1 기판(600)에 위치한 드레인 전극(625a)과 전기적으로 연결된다.
도 5e를 참조하면, 상기 합착된 다수의 유기전계발광표시장치를 실런트(690)와 이격된 라인을 따라 스크라이빙하여 각각의 패널로 분리시킨다.
도 5f를 참조하면, 상기 유기전계발광표시장치에 디스펜싱 장치(700)를 이용하여 상기 제 1 기판(600), 제 2 기판(650) 및 실런트(690)의 외측부에 프릿(710)을 형성하고, 레이저를 이용하여 상기 프릿(710)을 용융시킨다. 이와는 달리, 상시 실시예 1에서와 같이 바 타입의 프릿을 이용하여 상기 프릿(710)을 형성할 수도 있다. 이때, 상기 프릿(710)은 IR 경화가 가능한 물질을 사용하며, 예를 들어, 산화비스무스(Bi2O3), 산화규소(SiO2), 산화붕소(B2O3), 산화납(PbO) 등을 혼합하여 사용할 수 있다. 보다 바람직하게는 환경친화성을 고려하여 납(Pb)을 포함하지 않는 물질들을 사용할 수 있다. 또한, 상기 프릿(710)은 레이저 조사 시간을 고려할 때, 유리전이온도(Tg)가 200 내지 350℃인 물질을 사용하여 공정시간을 단축시키는 것이 바람직하다.
따라서, 도 5g를 참조하면, 상기 프릿(710)은 상기 제 2 기판(650)의 일측의 일부, 상기 제 1 기판(600)의 일측면의 일부 및 실런트(690)의 외측에 위치하여 상기 제 1 기판(600) 및 제 2 기판(650)을 더욱 밀봉한다.
따라서, 상기와 같이, 본 발명의 일 실시 예에 따른 유기전계발광표시장치가 제조된다.
상기와 같이 제조된 유기전계발광표시장치는 제 1 기판과 제 2 기판이 실런트에 의해 합착되고, 이와 더불어 제 1 기판, 제 2 기판 및 실런트의 외측부에 프릿을 더 형성함으로써 종래 실런트를 통해 외부의 수분이나 산소가 침투되던 것을 방지할 수 있는 이점이 있다.
또한, 박막 트랜지스터가 형성된 제 1 기판과 발광 다이오드가 형성된 제 2 기판을 합착하여 박막 트랜지스터와 발광 다이오드가 서로 전기적으로 연결되도록 하는 얼라인 공정에서, 종래 프릿으로 합착할 시 프릿의 가열 온도가 높아 기판에 크랙이 생기며 얼라인이 틀어지는 단점을, 제 1 기판과 제 2 기판을 실런트로 1차적으로 얼라인하여 합착한 후에 제 1 기판, 제 2 기판 및 실런트의 외측부에 프릿을 형성함으로써 기판에 크랙이 생기거나 얼라인이 틀어지는 문제점을 방지할 수 있는 이점이 있다.
따라서, 유기전계발광표시장치의 제조수율 및 신뢰성을 향상시킬 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술 적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이, 본 발명의 유기전계발광표시장치 및 그 제조방법은 유기전계발광표시장치의 제조수율 및 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (22)

  1. 제 1 전극, 유기 발광층 및 제 2 전극을 포함하는 발광 다이오드를 포함하는 제 1 기판;
    상기 제 1 기판과 대향하는 제 2 기판;
    상기 제 1 기판과 제 2 기판을 접착하는 실런트; 및
    상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하는 프릿을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  2. 제 1항에 있어서,
    상기 프릿은 상기 제 1 기판의 일측면의 일부 상에 더 형성된 것을 특징으로 하는 유기전계발광표시장치.
  3. 제 1항에 있어서,
    상기 발광 다이오드에 전기적으로 연결되는 박막 트랜지스터를 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  4. 제 1항에 있어서,
    상기 실런트는 UV 경화가 가능한 수지계열인 것을 특징으로 하는 유기전계발광표시장치.
  5. 제 1항에 있어서,
    상기 프릿은 IR 경화가 가능한 물질로 이루어진 것을 특징으로 하는 유기전계발광표시장치.
  6. 제 1 기판 상에 제 1 전극, 유기 발광층 및 제 2 전극을 순차적으로 형성하여 발광 다이오드를 형성하는 단계;
    상기 제 1 기판에 대향하는 제 2 기판을 제공하는 단계;
    상기 제 1 기판의 발광 다이오드와 상기 제 2 기판의 일면이 대향하도록 실런트를 형성하여 서로 합착하는 단계; 및
    상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하도록 프릿을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  7. 제 6항에 있어서,
    상기 프릿은 상기 제 1 기판의 일측면의 일부 상에 더 형성되는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  8. 제 6항에 있어서,
    상기 제 1 기판 및 제 2 기판을 합착한 후,
    상기 실런트와 이격된 라인을 따라 스크라이빙하는 것을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  9. 제 6항에 있어서,
    상기 프릿은 바(bar) 타입의 프릿에 레이저를 조사하여 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  10. 제 6항에 있어서,
    상기 프릿은 디스펜싱(dispensing)법을 이용하여 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  11. 제 6항에 있어서,
    상기 제 1 기판 상에 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막 트랜지스터를 더 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  12. 복수개의 박막 트랜지스터를 포함하는 제 1 기판;
    상기 제 1 기판에 대향하며, 상기 박막 트랜지스터와 전기적으로 연결되는 제 1 전극, 유기 발광층 및 제 2 전극을 포함하는 발광 다이오드를 포함하는 제 2 기판;
    상기 제 1 기판과 제 2 기판을 접착하는 실런트; 및
    상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하는 프릿을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  13. 제 12항에 있어서,
    상기 프릿은 상기 제 1 기판의 일측면의 일부 상에 더 형성된 것을 특징으로 하는 유기전계발광표시장치.
  14. 제 12항에 있어서,
    상기 제 2 기판 상에 위치하며, 상기 제 2 전극과 박막 트랜지스터를 전기적으로 연결시키는 콘택 스페이서를 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  15. 제 12항에 있어서,
    상기 실런트는 UV 경화가 가능한 수지계열인 것을 특징으로 하는 유기전계발광표시장치.
  16. 제 12항에 있어서,
    상기 프릿은 IR 경화가 가능한 물질로 이루어진 것을 특징으로 하는 유기전계발광표시장치.
  17. 제 1 기판 상에 복수개의 박막 트랜지스터를 형성하는 단계;
    상기 제 1 기판에 대향하는 제 2 기판 상에 제 1 전극, 유기 발광층 및 제 2 전극을 순차적으로 형성하여 발광 다이오드를 형성하는 단계;
    상기 제 1 기판과 제 2 기판을 실런트를 이용하여 합착하는 단계; 및
    상기 제 2 기판의 일측의 일부 및 상기 실런트의 외측부에 접하도록 프릿을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  18. 제 17항에 있어서,
    상기 프릿은 상기 제 1 기판의 일측면의 일부 상에 더 형성되는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  19. 제 17항에 있어서,
    상기 제 1 기판 및 제 2 기판을 합착한 후,
    상기 실런트와 이격된 라인을 따라 스크라이빙하는 것을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  20. 제 17항에 있어서,
    상기 프릿은 바(bar) 타입의 프릿에 레이저를 조사하여 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  21. 제 17항에 있어서,
    상기 프릿은 디스펜싱(dispensing)법을 이용하여 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  22. 제 17항에 있어서,
    상기 발광 다이오드의 제 1 전극을 형성한 이후에 콘택 스페이서를 더 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
KR1020070027613A 2007-03-21 2007-03-21 유기전계발광표시장치 및 그 제조방법 KR20080086038A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070027613A KR20080086038A (ko) 2007-03-21 2007-03-21 유기전계발광표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027613A KR20080086038A (ko) 2007-03-21 2007-03-21 유기전계발광표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080086038A true KR20080086038A (ko) 2008-09-25

Family

ID=40025471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027613A KR20080086038A (ko) 2007-03-21 2007-03-21 유기전계발광표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20080086038A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247274B2 (en) 2009-11-23 2012-08-21 Samsung Mobile Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US8367436B2 (en) 2010-05-28 2013-02-05 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method therefor
CN105336878A (zh) * 2015-09-29 2016-02-17 北京维信诺光电技术有限公司 一种oled显示器件及其封装工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247274B2 (en) 2009-11-23 2012-08-21 Samsung Mobile Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US8367436B2 (en) 2010-05-28 2013-02-05 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method therefor
CN105336878A (zh) * 2015-09-29 2016-02-17 北京维信诺光电技术有限公司 一种oled显示器件及其封装工艺

Similar Documents

Publication Publication Date Title
US9978997B2 (en) Organic light emitting display device and method of fabricating the same
US8120249B2 (en) Organic light emitting display and method of fabricating the same
US8164257B2 (en) Organic light emitting display and method of fabricating the same
US8026511B2 (en) Organic light emitting display device and method of fabricating the same
US20070170846A1 (en) Organic light emitting display and method of fabricating the same
US7915821B2 (en) OLED comprising an organic insulating layer with grooves and an inorganic layer filling the grooves
US11569474B2 (en) Organic light-emitting diode (OLED) display and method of fabricating the same
KR101212225B1 (ko) 유기 발광 표시 장치
US9806285B2 (en) Organic light-emitting diode display and manufacturing method thereof
KR101992261B1 (ko) 표시소자용 메탈마스크, 및 이를 이용한 유기전계발광 표시소자 및 그 제조방법
US10978668B2 (en) Organic light emitting display device and method of manufacturing the same
KR20120066497A (ko) 유기발광표시장치 및 그 제조방법
CN104218060A (zh) 有机发光二极管显示器
EP1811570B1 (en) Organic light emitting display and method of fabricating the same
CN104377313A (zh) 有机发光二极管显示器
KR20080086038A (ko) 유기전계발광표시장치 및 그 제조방법
KR101035627B1 (ko) 유기 발광 표시 장치
KR20200079389A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20120110777A (ko) 오엘이디 장치
KR100662993B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR100703447B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR20160083641A (ko) 유기전계 발광소자
KR20090027460A (ko) 표시장치
KR20150066792A (ko) 유기발광다이오드 표시장치
KR20090027461A (ko) 표시장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid