KR20080085408A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR20080085408A
KR20080085408A KR1020070026886A KR20070026886A KR20080085408A KR 20080085408 A KR20080085408 A KR 20080085408A KR 1020070026886 A KR1020070026886 A KR 1020070026886A KR 20070026886 A KR20070026886 A KR 20070026886A KR 20080085408 A KR20080085408 A KR 20080085408A
Authority
KR
South Korea
Prior art keywords
semiconductor package
lead frame
semiconductor chip
molding member
semiconductor
Prior art date
Application number
KR1020070026886A
Other languages
Korean (ko)
Inventor
국중교
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070026886A priority Critical patent/KR20080085408A/en
Publication of KR20080085408A publication Critical patent/KR20080085408A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

A semiconductor package is provided to reduce defects due to a bending deformation by using a bending preventive unit for preventing the bending deformation due to heat contraction of a molding member. A lead frame(120) includes plural leads. The lead frame mounts a semiconductor chip(110). A connecting member electrically connects the lead to the semiconductor chip. A bending preventive unit(140) is formed on a surface of a molding member(130). The bending preventive unit prevents a bending deformation of the lead frame. The molding member encloses the semiconductor chip and the lead frame to seal them. Plural striped uneven sections are arranged in parallel on the bending preventive unit. The uneven sections are extended in a direction perpendicular to a direction of the extended lead. The uneven sections include a concave section and a convex section that have square cross-sectional shapes.

Description

반도체 패키지{semiconductor package}Semiconductor Package {semiconductor package}

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 2는 도 1의 반도체 패키지에서 휨 방지부가 형성된 면을 도시한 평면도이다.FIG. 2 is a plan view illustrating a surface on which a warpage prevention part is formed in the semiconductor package of FIG. 1.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 형성하기 위한 몰딩 금형의 일부를 도시한 요부 단면도이다.3 is a cross-sectional view illustrating main parts of a molding die for forming a semiconductor package according to an exemplary embodiment of the present invention.

도 4는 도 3의 금형에서 휨 방지부를 형성하기 위한 제2 금형을 도시한 평면도이다.FIG. 4 is a plan view illustrating a second mold for forming the warpage prevention part in the mold of FIG. 3.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 패키지 110 : 반도체 칩100 semiconductor package 110 semiconductor chip

111 : 접착부재 120 : 리드 프레임111: adhesive member 120: lead frame

121 : 다이 패드 122 : 이너 리드121: die pad 122: inner lead

123 : 아우터 리드 130 : 몰딩부재123: outer lead 130: molding member

131 : 본딩 와이어 140 : 휨 방지부131: bonding wire 140: bending prevention portion

200 : 몰딩 금형 201 : 캐비티200: Molding Mold 201: Cavity

205a : 주입부 205b : 에어 벤트205a: injection section 205b: air vent

210 : 상부 금형 211 : 제1 안착부210: upper mold 211: first seating part

220 : 하부 금형 221 : 제2 안착부220: lower mold 221: second seating portion

224 : 요철부224: uneven portion

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지의 휨 변형(warpage)을 방지하는 박형의 반도체 패키지 및 상기 반도체 패키지를 형성하기 위한 트랜스퍼 몰딩 금형에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a thin semiconductor package that prevents warpage of the semiconductor package and a transfer molding die for forming the semiconductor package.

최근 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 반도체 공정 기술이 발전되고 있다.In recent years, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to these demands, semiconductor processing technologies have been developed in the direction of improving integration, reliability, response speed, and the like of the semiconductor device.

일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘 웨이퍼 상에 전기 소자들을 포함하는 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하기 위한 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a Fab process for forming an electrical circuit including electrical elements on a silicon wafer used as a semiconductor substrate, and an EDS (electrical) for inspecting electrical characteristics of the semiconductor devices formed in the fab process. die sorting) and a package assembly process for encapsulating and individualizing the semiconductor devices with an epoxy resin.

반도체 장치의 고성능 및 고집적화를 실현하기 위해서는 상기 패키지 조립 공정 기술의 뒷받침이 무엇보다 중요하다. 이는, 상기 패키징 기술에 따라 반도체 장치의 크기, 열방출 능력, 전기적 수행 능력, 신뢰성, 가격 등이 크게 변하기 때문이다.In order to realize high performance and high integration of semiconductor devices, the backing of the package assembly process technology is of paramount importance. This is because the size, heat dissipation capability, electrical performance, reliability, price, etc. of the semiconductor device greatly change depending on the packaging technology.

반도체 패키지는 리드(lead) 수에 따라 한쪽 변에만 리드가 배치된 직렬 패키지(single inline package, SIP)와, 대향되는 2변을 따라 리드가 배치된 이중 직렬 패키지(dual inline package, DIP), 4변 모두에 리드가 배치된 QFP(quad flat package) 및 패키지의 바닥면에 리드를 배치한 볼 그리드 어레이(ball grid array, BGA) 등으로 나눌 수 있다.The semiconductor package includes a single inline package (SIP) with leads arranged on one side only, depending on the number of leads, and a dual inline package (DIP) with leads arranged along two opposite sides, 4 QFP (quad flat package) in which leads are arranged on both sides and a ball grid array (BGA) in which leads are arranged on the bottom surface of the package can be divided.

또한, 단위체적당 실장 효율을 높이기 위해서, 칩 크기와 거의 같은 크기의 칩 스케일 패키지(chip scale package, CSP) 및 다수의 칩을 적층하는 멀티칩 패키지(multi chip package, MCP) 또는 적층 패키지(stacked CSP, SCSP) 등이 개발되었다. 나아가 반도체 기판 상에 칩들이 제조된 상태에서 본딩(bonding), 몰딩(molding), 트리밍(trimming), 마킹(marking) 등의 일련의 조립 공정을 수행한 다음, 상기 반도체 기판을 절단하여 완제품을 생산하는 방법인 웨이퍼 레벨 패키지(wafer level package, WLP)도 개발되었다.In addition, in order to increase the mounting efficiency per unit volume, a chip scale package (CSP) of about the same size as a chip size, and a multi chip package (MCP) or stacked package (Stacked CSP) stacking multiple chips , SCSP). Furthermore, a series of assembling processes such as bonding, molding, trimming, and marking are performed while chips are manufactured on a semiconductor substrate, and then the semiconductor substrate is cut to produce a finished product. A wafer level package (WLP) has also been developed.

한편, 단위 면적당 보다 많은 리드의 접속이 가능하도록 반도체 패키지가 실장될 기판, 예를 들어, 인쇄회로기판(PCB)과 리드가 직접 접촉되는 표면 실장형 패키지도 개발되었다.Meanwhile, a surface mount package in which a semiconductor package is to be mounted, for example, a printed circuit board (PCB) and a lead is directly contacted to allow more leads to be connected per unit area, has also been developed.

종래의 반도체 패키지는 반도체 칩과, 접착제가 개재되어 상기 반도체 칩이 탑재되는 다이 패드, 다수의 리드들이 배열된 리드 프레임을 포함한다. 그리고, 상 기 반도체 칩이 탑재되고 상기 리드와 전기적 연결이 완료된 상태의 반도체 패키지에 상기 반도체 칩과 연결부 등을 물리적 및/또는 화학적으로 외부로부터 보호하기 위한 몰딩부재를 포함한다.The conventional semiconductor package includes a semiconductor chip, a die pad on which the semiconductor chip is mounted with an adhesive, and a lead frame in which a plurality of leads are arranged. The semiconductor package includes a molding member for physically and / or chemically protecting the semiconductor chip and the connecting portion from the outside in a semiconductor package in which the semiconductor chip is mounted and the electrical connection with the lead is completed.

한편 표면 실장형 패키지 중 TSOP(thin small outline package)와 같은 두께가 매우 얇은 패키지의 경우 상기 몰딩부재는 패키지의 외관 형태로 캐비티가 형성된 몰딩 금형 내부에 상기 패키지를 개재하고, 에폭시 수지와 같은 성형수지를 주입하여 경화시킴으로써 형성할 수 있다.Meanwhile, in the case of a very thin package such as a thin small outline package (TSOP) among the surface mount packages, the molding member is interposed in the molding die in which the cavity is formed in the appearance of the package, and a molding resin such as epoxy resin It can form by inject | pouring and hardening | curing.

그런데, 상기 몰딩부재는 경화되는 과정에서 열수축이 발생하게 되는데, 상기 반도체 칩과 리드 프레임 및 몰딩부재의 열팽창 계수가 서로 달라서, 상기 몰딩부재 형성 후 상기 반도체 패키지가 일 방향으로 휘어지는 휨 변형(warpage)이 발생하는 문제점이 있다.However, the molding member is thermally contracted during the curing process, and the thermal expansion coefficients of the semiconductor chip, the lead frame, and the molding member are different from each other, so that the semiconductor package is bent in one direction after the molding member is formed. There is a problem that occurs.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 몰딩 공정에서 반도체 패키지의 휨 변형을 방지할 수 있는 휨 방지부를 갖는 반도체 패키지를 제공하는 것이다.An object of the present invention for solving the above problems is to provide a semiconductor package having a bending prevention portion that can prevent the bending deformation of the semiconductor package in the molding process.

상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체 패키지는, 반도체 칩, 다수의 리드를 포함하고, 상기 반도체 칩을 탑재하기 위한 리드 프레임, 상기 리드와 상기 반도체 칩을 전기적으로 연결시키는 연결부재 및 상기 리드 프레임의 휨 변형을 방지하는 휨 방지부가 일면에 형성되고, 상기 반도체 칩과 상기 리 드 프레임 등을 둘러싸서 봉지하는 몰딩부재를 포함한다.In order to achieve the object of the present invention, a semiconductor package according to the present invention includes a semiconductor chip, a plurality of leads, a lead frame for mounting the semiconductor chip, and a connecting member for electrically connecting the leads and the semiconductor chip. And a bending member formed on one surface to prevent bending deformation of the lead frame, and surrounding the semiconductor chip and the lead frame.

실시예에서, 상기 휨 방지부는 줄무늬 형태를 갖는 다수의 요철부가 병렬로 배치될 수 있다. 여기서, 상기 요철부들은 상기 리드가 연장된 방향과 수직방향으로 연장될 수 있다. 또한, 상기 요철부들은 사각형의 단면 형상을 갖는 요부와 철부를 포함할 수 있다.In an embodiment, the warp prevention part may have a plurality of irregularities having a stripe shape in parallel. Here, the uneven parts may extend in a direction perpendicular to the direction in which the lead extends. In addition, the concave-convex portions may include concave portions and convex portions having a rectangular cross-sectional shape.

본 발명에 의하면, 몰딩부재가 경화되는 과정에서 열수축에 의한 반도체 패키지의 휨 변형 및 휘는 정도를 크게 감소시킬 수 있다. 또한, 상기 휨 변형으로 인한 불량과 후속 공정에서의 불량을 방지하고, 반도체 패키지의 신뢰도 및 생산성을 향상시킬 수 있다.According to the present invention, the bending deformation and the degree of warpage of the semiconductor package due to heat shrinkage in the process of curing the molding member can be greatly reduced. In addition, it is possible to prevent defects due to the warpage deformation and defects in subsequent processes, and improve the reliability and productivity of the semiconductor package.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지에 대해 상세히 설명한다.Hereinafter, a semiconductor package according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본문에 개시되어 있는 본 발명의 실시예에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing the embodiments of the present invention, the embodiments of the present invention may be embodied in various forms and It should not be construed as limited to the embodiments described.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이고, 도 2는 도 1의 반도체 패키지에서 휨 방지부가 형성된 저면을 도시한 평면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an exemplary embodiment of the present invention, and FIG. 2 is a plan view illustrating a bottom surface of the semiconductor package of FIG.

이하, 도 1과 도 2를 참조하여 본 발명의 일 실시예에 따른 반도체 패키지에 대해 상세히 설명한다.Hereinafter, a semiconductor package according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

상기 반도체 패키지(100)는 반도체 칩(110)을 지지하는 리드 프레임(120)과, 상기 반도체 칩(110) 및 리드 프레임(120)을 외부의 물리적/화학적 환경으로부터 보호하기 위한 몰딩부재(130)를 포함한다.The semiconductor package 100 includes a lead frame 120 supporting the semiconductor chip 110, and a molding member 130 for protecting the semiconductor chip 110 and the lead frame 120 from an external physical / chemical environment. It includes.

상기 리드 프레임(120)은 상기 반도체 칩(110)이 안착되는 다이 패드(121)와, 상기 반도체 칩(110)과의 전기적 연결을 위한 다수의 이너 리드(inner lead)(122) 및 아우터 리드(outer lead)(123)를 포함할 수 있다. 여기서, 상기 이너 리드(122)와 상기 아우터 리드(123)는 전기 전도성이 큰 도전성의 와이어들일 수 있으며, 특히, 상기 이너 리드(122)와 상기 아우터 리드(123)은 일체로 형성될 수 있다. 구체적으로, 상기 이너 리드(122)는 상기 몰딩부재(130) 내부에 배치되어 상기 반도체 칩(110)과 전기적으로 연결되고, 상기 아우터 리드(123)는 상기 반도체 패키지(100)의 외측으로 연장되어 외부 장치(미도시)와 전기적으로 연결된다.The lead frame 120 includes a die pad 121 on which the semiconductor chip 110 is seated, a plurality of inner leads 122 and an outer lead for electrical connection with the semiconductor chip 110. outer lead) 123. Here, the inner lead 122 and the outer lead 123 may be conductive wires having high electrical conductivity. In particular, the inner lead 122 and the outer lead 123 may be integrally formed. Specifically, the inner lead 122 is disposed in the molding member 130 to be electrically connected to the semiconductor chip 110, and the outer lead 123 extends outside the semiconductor package 100. It is electrically connected to an external device (not shown).

상기 반도체 칩(110)은 접착부재(111)를 매개로 하여 상기 다이 패드(121) 상에 부착되고, 상기 반도체 칩(110)과 상기 이너 리드(122)를 전기적으로 연결시키기 위한 본딩 와이어(131)가 제공된다. 예를 들어, 상기 반도체 칩(110) 및 상기 이너 리드(122)에는 상기 본딩 와이어(131)가 결합되는 본드 패드(미도시)가 각각 형성되어 있고, 상기 본딩 와이어(131)는 상기 반도체 칩(110)과 상기 이너 리드(122)를 일대일로 연결한다. 여기서, 상기 본딩 와이어(131)는 전기 전도도가 큰 재질로 형성되고, 또한, 반도체 칩(110)의 고집적화추세에 따라 대응하기 위해서 미세 단면을 갖는 것이 바람직하다. 예를 들어, 상기 본딩 와이어(131)는 금(Au)으로 형성될 수 있다.The semiconductor chip 110 is attached to the die pad 121 through an adhesive member 111, and a bonding wire 131 for electrically connecting the semiconductor chip 110 and the inner lead 122 to each other. ) Is provided. For example, bond pads (not shown) to which the bonding wires 131 are coupled are formed on the semiconductor chip 110 and the inner lead 122, respectively, and the bonding wires 131 are formed of the semiconductor chip ( 110 and the inner lead 122 is connected one-to-one. Here, the bonding wire 131 is formed of a material having a high electrical conductivity, and also preferably has a fine cross section in order to cope with the trend of high integration of the semiconductor chip 110. For example, the bonding wire 131 may be formed of gold (Au).

상기 몰딩부재(130)는 상기 반도체 칩(110)과 리드 프레임(120) 등을 외부 환경으로부터 보호하는 역할을 한다. 또한, 상기 몰딩부재(130)는 상기 본딩 와이어(131)와 반도체 칩(110) 등을 고정시킴으로써 상기 반도체 칩(110)과 상기 리드 프레임(120)의 전기적 연결을 안정적으로 유지시키는 역할을 한다. 예를 들어, 상기 몰딩부재(130)는 에폭시(epoxy molding compound)와 같은 성형 수지로 형성될 수 있다.The molding member 130 protects the semiconductor chip 110 and the lead frame 120 from an external environment. In addition, the molding member 130 serves to stably maintain the electrical connection between the semiconductor chip 110 and the lead frame 120 by fixing the bonding wire 131 and the semiconductor chip 110. For example, the molding member 130 may be formed of a molding resin such as an epoxy molding compound.

여기서, 상기 몰딩부재(130)는 고온 액상의 에폭시 수지를 사용하여 경화시킴으로써 형성되는데, 이러한 에폭시 수지의 경화 과정에서 상기 몰딩부재(130)의 수축이 발생하게 된다. 따라서, 상기 반도체 패키지(100)의 일면에는 상기 몰딩부 재(130)의 열수축에 의한 상기 반도체 패키지(100)의 휨 변형을 방지하기 위해 휨 방지부(140)가 형성된다.Here, the molding member 130 is formed by curing using a high temperature liquid epoxy resin, the shrinkage of the molding member 130 occurs during the curing of the epoxy resin. Therefore, a warpage preventing part 140 is formed on one surface of the semiconductor package 100 to prevent bending deformation of the semiconductor package 100 due to heat shrinkage of the molding member 130.

예를 들어, 상기 휨 방지부(140)는 상기 반도체 패키지(100)의 밑면에 형성된 줄무늬 형태를 갖는 다수의 요철부(224)일 수 있다. 즉, 도 2에 도시한 바와 같이, 상기 휨 방지부(140)는 비교적 길이가 길고 폭이 좁은 줄무늬 형태의 요(凹)부와 철(凸)부가 연속되어 형성될 수 있다. 또는, 상기 휨 방지부(140)는 사각형 단면 형상을 갖는 장홈이 일정한 간격으로 병렬로 배치됨으로써, 요부와 철부가 연속되도록 형성될 수 있다. 또한, 상기 휨 방지부(140)는 홈의 길이 방향이 상기 아우터 리드(123)가 연장된 방향에 대해 수직방향으로 연장되도록 형성될 수 있다.For example, the warpage prevention part 140 may be a plurality of uneven parts 224 having a stripe shape formed on the bottom surface of the semiconductor package 100. That is, as illustrated in FIG. 2, the warp prevention part 140 may be formed by continuously forming a concave portion having a relatively long stripe shape and a convex portion having a narrow width. Alternatively, the warp prevention part 140 may be formed such that the recess and the convex part are continuous by arranging the long grooves having a rectangular cross-sectional shape in parallel at regular intervals. In addition, the bending prevention part 140 may be formed such that the longitudinal direction of the groove extends in a vertical direction with respect to the direction in which the outer lead 123 extends.

여기서, 상기 휨 방지부(140)는 상기 몰딩부재(130)의 열수축에 의한 휨 변형을 방지하거나 변형 정도를 최소화하는 역할을 한다. 즉, 상기와 같은 몰딩부재(130)의 열수축에 의한 상기 반도체 패키지(100)의 휨 변형은 상기 반도체 패키지(100)의 크기 또는 면적에 비례하는데, 상기 휨 방지부(140)는 상기 반도체 패키지(100)의 면적을 다수로 분할하게 되므로, 상기 각 분할된 면에서의 휨 변형은 발생하지 않거나, 적어도 분할 전에 비해 최소화할 수 있다. 더불어, 상기 휨 방지부(140)는 구조적으로 상기 반도체 패키지(100)의 탄성을 증가시키게 되므로, 열수축에 의한 휨 변형뿐만 아니라 물리적인 휨 변형에 대해서도 효과적으로 방지할 수 있다.Here, the warpage prevention part 140 serves to prevent the warpage deformation due to the heat shrink of the molding member 130 or to minimize the degree of deformation. That is, the warpage deformation of the semiconductor package 100 due to thermal shrinkage of the molding member 130 is proportional to the size or area of the semiconductor package 100, and the warpage preventing unit 140 may include the semiconductor package ( Since the area of 100) is divided into a plurality, the bending deformation in each of the divided surfaces does not occur or at least can be minimized compared to before the division. In addition, since the bending prevention part 140 structurally increases the elasticity of the semiconductor package 100, the bending prevention part 140 may effectively prevent not only bending deformation due to heat shrink but also physical bending deformation.

또한, 상기 휨 방지부(140)는 상기 반도체 패키지(100)의 표면적을 증가시키게 되므로, 별도의 열 방출 수단이 없더라도 상기 휨 방지부(140)를 통해 열이 원 활하게 방출시키는 효과가 있다. 따라서, 상기 반도체 패키지(100)의 열에 의한 피로를 감소시키고, 성능을 안정적으로 유지시킬 수 있으며, 수명을 증가시키는 효과가 있다.In addition, since the warpage prevention part 140 increases the surface area of the semiconductor package 100, there is an effect of smoothly dissipating heat through the warpage prevention part 140 even without a separate heat dissipation means. Therefore, fatigue due to heat of the semiconductor package 100 may be reduced, performance may be stably maintained, and lifespan may be increased.

한편, 상기 몰딩부재(130)는 경제성과 생산성이 우수한 트랜스퍼 몰딩 방법을 사용하여 형성될 수 있다. 여기서, 트랜스퍼 몰딩(transfer molding)은 고온 액상의 에폭시를 반도체 패키지(100)의 성형을 위한 몰딩 금형(200)에 주입하여 경화시킴으로써 상기 반도체 패키지(100)를 봉지하는 방법이다.On the other hand, the molding member 130 may be formed using a transfer molding method excellent in economics and productivity. Here, transfer molding is a method of encapsulating the semiconductor package 100 by injecting a high-temperature liquid epoxy into a molding die 200 for molding the semiconductor package 100 and curing the same.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 몰딩 부재(130)를 형성하기 위한 몰딩 금형(200)의 일부를 도시한 단면도이고, 도 4는 도 3의 몰딩 금형(200)에서 휨 방지부(140)를 형성하기 위한 하부 금형(220)을 도시한 평면도이다.3 is a cross-sectional view illustrating a part of the molding die 200 for forming the molding member 130 of the semiconductor package 100 according to an embodiment of the present invention, and FIG. 4 is a molding die 200 of FIG. 3. Is a plan view of the lower die 220 for forming the warpage prevention portion 140.

이하, 도 3과 도 4를 참조하여 본 발명의 일 실시예에 따른 반도체 패키지(100)를 형성하기 위한 반도체 패키지 몰딩 장치 및 몰딩 방법에 대해 상세하게 설명한다.Hereinafter, a semiconductor package molding apparatus and a molding method for forming the semiconductor package 100 according to an embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 4에 도시한 바와 같이, 반도체 패키지 몰딩 장치는, 상기 반도체 패키지(100)가 수용되는 캐비티(201)가 형성된 몰딩 금형(200)을 포함하고, 상기 몰딩 금형(200)은 서로 결합되어 상기 캐비티(201)를 형성하는 상부 금형(210)과 하부 금형(220)을 포함할 수 있다. 여기서, 도시하지는 않았으나, 상기 몰딩 장치는, 상기 몰딩부재(130)를 용융시키기 위한 가열 및 가압수단(미도시)과, 상기 캐비티(201)로 액상의 몰딩부재(130)를 주입시키기 위한 가압수단(미도시) 등의 구성요 소들을 더 포함될 수 있다.As shown in FIG. 4, the semiconductor package molding apparatus includes a molding die 200 having a cavity 201 in which the semiconductor package 100 is accommodated, and the molding die 200 is coupled to each other to form the cavity. An upper mold 210 and a lower mold 220 forming the 201 may be included. Here, although not shown, the molding apparatus includes heating and pressing means (not shown) for melting the molding member 130 and pressing means for injecting a liquid molding member 130 into the cavity 201. It may further include components such as (not shown).

상기 하부 금형(220)은 상기 반도체 칩(110)이 탑재되고 와이어 본딩이 완료된 리드 프레임(120)이 탑재되는 부분으로서, 상기 리드 프레임(120)에 대응되는 형상의 제2 안착부(221)가 형성되어 있다. 여기서, 상기 상부 금형(210)에도 상기 제2 안착부(221)와 대응되어 상기 리드 프레임(120)의 상부에 결합되는 제1 안착부(211)가 형성되어 있으며, 상기 상부 금형(210)과 상기 하부 금형(220)이 결합되면 상기 안착부(211,221)들이 상기 캐비티(201)를 형성할 수 있다.The lower mold 220 is a portion in which the lead frame 120 on which the semiconductor chip 110 is mounted and wire bonding is completed is mounted, and a second seating portion 221 having a shape corresponding to the lead frame 120 is formed. Formed. Here, the upper mold 210 also has a first seating portion 211 is formed to correspond to the second seating portion 221 is coupled to the upper portion of the lead frame 120, and the upper mold 210 When the lower mold 220 is coupled, the seating parts 211 and 221 may form the cavity 201.

상기 캐비티(201)는 상기 리드 프레임(120)을 수용하고 상기 몰딩부재(130)가 주입되어 상기 리드 프레임(120) 및 반도체 칩(110) 등의 주변을 둘러쌀 수 있도록 소정의 체적을 갖는 공간을 형성한다. 한편, 상기 캐비티(201)에 의해 상기 반도체 패키지(100)의 외관 형상 및 상기 몰딩부재(130)의 형상 또는 크기를 결정되므로, 상기 캐비티(201)는 상기 아우터 리드(123)가 외부로 노출될 수 있도록 형성될 수 있다. 즉, 상기 캐비티(201)는 상기 아우터 리드(123)에 대응되어 상기 아우터 리드(123)가 외부로 노출될 수 있도록 일측에 개구부가 형성될 수 있다.The cavity 201 accommodates the lead frame 120 and has a predetermined volume so that the molding member 130 is injected to surround the lead frame 120, the semiconductor chip 110, and the like. To form. Meanwhile, since the external shape of the semiconductor package 100 and the shape or size of the molding member 130 are determined by the cavity 201, the outer lead 123 may be exposed to the outside of the cavity 201. It can be formed to be. That is, the cavity 201 may correspond to the outer lead 123 so that an opening may be formed at one side so that the outer lead 123 may be exposed to the outside.

상기 캐비티(201)의 일측에는 액상의 몰딩부재(130)가 주입될 수 있도록 상기 캐비티(201)의 내부와 외부를 연통시키는 주입부(205a)가 형성될 수 있다. 또한, 상기 캐비티(201)의 일측에는 상기 몰딩부재(130)가 주입됨에 따라 상기 캐비티(201) 내부의 공기가 빠져나갈 수 있도록 하는 에어 벤트(205b)가 형성될 수 있다. 여기서, 상기 주입부(205a)와 상기 에어 벤트(205b)는 상기 아우터 리드(123)를 노출시키는 개구부일 수 있다. 즉, 일측 아우터 리드(123) 쪽을 통해 몰딩부 재(130)가 주입되고 타측 아우터 리드(123) 쪽을 통해서는 공기를 배출시킬 수 있을 것이다.An injection part 205a may be formed at one side of the cavity 201 to communicate the inside and the outside of the cavity 201 so that the liquid molding member 130 may be injected. In addition, an air vent 205b may be formed at one side of the cavity 201 to allow the air inside the cavity 201 to escape as the molding member 130 is injected. Here, the injection part 205a and the air vent 205b may be openings that expose the outer lead 123. That is, the molding member 130 is injected through one side of the outer lead 123 and air may be discharged through the other side of the outer lead 123.

상기 제2 안착부(221)에는 상기 휨 방지부(140)를 형성하기 위한 다수의 요철부(224)가 형성되어 있다. 즉, 상기 요철부(224)는 액상의 몰딩부재(130)가 주입되어 상기 요철부(224)의 요부에 충진됨에 따라 상기 반도체 패키지(100)의 휨 방지부(140)를 형성하게 된다.A plurality of uneven parts 224 for forming the warpage preventing part 140 are formed in the second seating part 221. That is, the concave-convex portion 224 forms the bending preventing portion 140 of the semiconductor package 100 as the liquid molding member 130 is injected to fill the concave portion of the concave-convex portion 224.

한편, 상술한 실시예에서는 휨 방지부(140)는 반도체 패키지의 일 면에 요철부가 형성된 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니며, 상기 반도체 패키지(100)의 상면과 하면 모두에 요철부가 형성될 수도 있을 것이다. 또한, 상기 요철부의 형상 역시 사각 단면을 갖는 줄무늬 형태에 한정되는 것은 아니며, 실질적으로 다양한 단면 형상 및 형태의 요철부를 가질 수 있을 것이다.Meanwhile, in the above-described embodiment, the warpage prevention part 140 has been described as having uneven portions formed on one surface of the semiconductor package, but the present invention is not limited thereto. It may be formed. In addition, the shape of the concave-convex portion is not limited to the stripe shape having a rectangular cross section, and may have a concave-convex portion of substantially various cross-sectional shapes and shapes.

이하, 본 발명의 일 실시예에 따른 반도체 패키지(100)의 몰딩 방법에 대해 설명한다.Hereinafter, a molding method of the semiconductor package 100 according to an embodiment of the present invention will be described.

먼저 리드 프레임(120)의 다이 패드(121)에 반도체 칩(110)을 탑재한다. 여기서, 상기 다이 패드(121)와 상기 반도체 칩(110) 사이에는 접착부재(111)를 개재되어 상기 반도체 칩(110)이 고정된다. 그리고, 상기 반도체 칩(110)과 이너 리드(122)가 전기적으로 연결될 수 있도록 전도성의 본딩 와이어(131)를 통해 와이어 본딩을 한다.First, the semiconductor chip 110 is mounted on the die pad 121 of the lead frame 120. Here, the semiconductor chip 110 is fixed between the die pad 121 and the semiconductor chip 110 with an adhesive member 111 interposed therebetween. In addition, wire bonding is performed through a conductive bonding wire 131 so that the semiconductor chip 110 and the inner lead 122 may be electrically connected to each other.

상기 와이어 본딩이 완료된 리드 프레임(120)을 몰딩 금형(200)의 캐비티(201) 내에 삽입한다. 예를 들어, 상기 몰딩 금형(200)은 상기 캐비티(201)를 형 성하는 오목한 안착부(211,221)를 갖는 상부 금형(210)과 하부 금형(220)을 포함할 수 있고, 상기 리드 프레임(120)을 하부 금형(220)의 제2 안착부(221)에 탑재한다. 그리고, 상기 제1 안착부(211)와 상기 제2 안착부(221)가 대응되도록 상기 상부 금형(210)을 결합시키면, 상기 리드 프레임(120) 및 반도체 칩(110)이 상기 캐비티(201)의 중앙에 배치된다. 여기서, 아우터 리드(123)는 상기 캐비티(201)의 주입부(205a)와 에어 벤트(205b)에 각각 걸쳐질 수 있다.The lead frame 120 having completed the wire bonding is inserted into the cavity 201 of the molding die 200. For example, the molding mold 200 may include an upper mold 210 and a lower mold 220 having concave seating portions 211 and 221 forming the cavity 201, and the lead frame 120. ) Is mounted on the second seating portion 221 of the lower mold 220. In addition, when the upper mold 210 is coupled to correspond to the first seating part 211 and the second seating part 221, the lead frame 120 and the semiconductor chip 110 are connected to the cavity 201. Is placed in the center of the. Here, the outer lead 123 may span the injection portion 205a and the air vent 205b of the cavity 201, respectively.

한편, 에폭시 수지와 같은 고체 상태의 몰딩부재(130)에 소정의 압력을 가하여 가열함으로써 용융시킨다. 상기 액상의 몰딩부재(130)는 소정의 가압수단(미도시)에 의해 상기 캐비티(201)로 주입될 수 있다.On the other hand, it is melted by applying a predetermined pressure to the molding member 130 in a solid state such as an epoxy resin. The liquid molding member 130 may be injected into the cavity 201 by a predetermined pressing means (not shown).

상기 캐비티(201)로 주입된 몰딩부재(130)는 상기 반도체 칩(110) 및 리드 프레임(120) 주변 영역을 채운다. 여기서, 상기 몰딩부재(130)의 내부에 기포 등이 형성되지 않도록 상기 캐비티(201) 내부로 서서히 주입됨이 바람직하다. 참고적으로, 상기 몰딩부재(130) 내부에 기포가 발생하는 것을 방지하고, 상기 캐비티(201)에 충분히 충진될 수 있도록 상기 몰딩부재(130)를 단계적으로 가압하여 주입할 수 있을 것이다.The molding member 130 injected into the cavity 201 fills a region around the semiconductor chip 110 and the lead frame 120. Here, it is preferable to slowly inject into the cavity 201 so that bubbles or the like are not formed in the molding member 130. For reference, bubbles may be prevented from occurring in the molding member 130, and the molding member 130 may be pressurized in step so as to be sufficiently filled in the cavity 201.

상기 몰딩부재(130)가 충진된 후 소정 시간이 경과함에 따라 상기 몰딩부재(130)가 냉각되면서 경화되고 성형이 완료된다. 그리고 상기 몰딩 금형(200)을 제거하여 상기 반도체 패키지(100)를 분리함으로써 완성된다.As the predetermined time passes after the molding member 130 is filled, the molding member 130 is cooled and cured, and molding is completed. In addition, the molding die 200 is removed to complete the semiconductor package 100.

상술한 바와 같이, 본 발명의 실시예들에 따르면, 반도체 패키지의 몰딩 공 정에서 몰딩부재의 열수축에 의한 반도체 패키지의 휨 변형을 방지할 수 있다. 따라서 상기 휨 변형에 의한 불량률을 저하시키고, 반도체 패키지의 생산성을 향상시킬 수 있다.As described above, according to embodiments of the present invention, it is possible to prevent the bending deformation of the semiconductor package due to the heat shrink of the molding member in the molding process of the semiconductor package. Therefore, the defective rate by the said bending deformation can be reduced and productivity of a semiconductor package can be improved.

또한, 상기 휨 방지부로 인해 표면적이 증가되어 상기 반도체 패키지의 열방출 효율이 향상되고, 상기 반도체 패키지의 수명을 증가시키고, 작동 성능에 관한 신뢰성과 안정성을 향상시킬 수 있다.In addition, due to the warpage prevents the surface area is increased to improve the heat dissipation efficiency of the semiconductor package, increase the life of the semiconductor package, it is possible to improve the reliability and stability with respect to the operating performance.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (4)

반도체 칩;Semiconductor chips; 다수의 리드를 포함하고, 상기 반도체 칩을 탑재하기 위한 리드 프레임;A lead frame including a plurality of leads, for mounting the semiconductor chip; 상기 리드와 상기 반도체 칩을 전기적으로 연결시키는 연결부재; 및A connection member electrically connecting the lead and the semiconductor chip; And 상기 리드 프레임의 휨 변형을 방지하는 휨 방지부가 일면에 형성되고, 상기 반도체 칩과 상기 리드 프레임 등을 둘러싸서 봉지하는 몰딩부재를 포함하는 반도체 패키지.A semiconductor package comprising a molding member formed on one surface to prevent the bending deformation of the lead frame, the molding member surrounding the semiconductor chip, the lead frame and the like. 제 1 항에 있어서, 상기 휨 방지부는 줄무늬 형태를 갖는 다수의 요철부가 병렬로 배치된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the warpage prevention part has a plurality of irregularities having a stripe shape in parallel. 제 2 항에 있어서, 상기 요철부들은 상기 리드가 연장된 방향과 수직방향으로 연장된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 2, wherein the uneven parts extend in a direction perpendicular to the direction in which the leads extend. 제 2 항에 있어서, 상기 요철부들은 사각형의 단면 형상을 갖는 요부와 철부를 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 2, wherein the uneven parts include a uneven part and a convex part having a rectangular cross-sectional shape.
KR1020070026886A 2007-03-20 2007-03-20 Semiconductor package KR20080085408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070026886A KR20080085408A (en) 2007-03-20 2007-03-20 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026886A KR20080085408A (en) 2007-03-20 2007-03-20 Semiconductor package

Publications (1)

Publication Number Publication Date
KR20080085408A true KR20080085408A (en) 2008-09-24

Family

ID=40025132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026886A KR20080085408A (en) 2007-03-20 2007-03-20 Semiconductor package

Country Status (1)

Country Link
KR (1) KR20080085408A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247720B1 (en) * 2011-07-04 2013-03-26 에스티에스반도체통신 주식회사 Semiconductor package apparatus and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247720B1 (en) * 2011-07-04 2013-03-26 에스티에스반도체통신 주식회사 Semiconductor package apparatus and its manufacturing method

Similar Documents

Publication Publication Date Title
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
US7399658B2 (en) Pre-molded leadframe and method therefor
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US9196470B1 (en) Molded leadframe substrate semiconductor package
KR20090046282A (en) Semiconductor package, and method for fabricating the same
JP2011077108A (en) Semiconductor device
JP2010153466A (en) Wiring board
KR101352233B1 (en) Semiconductor package and the method
KR20040012896A (en) Plastic housing comprising several semiconductor chips and a wiring modification plate, and method for producing the plastic housing in an injection-moulding mould
US9362194B2 (en) Semiconductor chip covered with sealing resin having a filler material
KR20140131974A (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
KR102617088B1 (en) Semiconductor package
CN105990304A (en) Chip packaging structure and manufacture method thereof
JP5579982B2 (en) Intermediate structure of semiconductor device and method of manufacturing intermediate structure
KR100829613B1 (en) Semiconductor chip package and method of manufacturing the same
KR20080085408A (en) Semiconductor package
JP5561072B2 (en) Manufacturing method of semiconductor device
JP4889359B2 (en) Electronic equipment
JP3226244B2 (en) Resin-sealed semiconductor device
US9761435B1 (en) Flip chip cavity package
JP5313047B2 (en) Mold for resin sealing of electronic parts and resin sealing method
KR100818530B1 (en) Semiconductor package mold and method of fabricating semiconductor package
US9947605B2 (en) Flip chip cavity package
KR100950751B1 (en) Semiconductor package and mold equipment for manufacturing of the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination