KR20080084449A - Thin film transistor, the fabricating method of thin film transistor, organic light emitting display device and the fabricating method of organic light emitting display device - Google Patents

Thin film transistor, the fabricating method of thin film transistor, organic light emitting display device and the fabricating method of organic light emitting display device Download PDF

Info

Publication number
KR20080084449A
KR20080084449A KR1020070026202A KR20070026202A KR20080084449A KR 20080084449 A KR20080084449 A KR 20080084449A KR 1020070026202 A KR1020070026202 A KR 1020070026202A KR 20070026202 A KR20070026202 A KR 20070026202A KR 20080084449 A KR20080084449 A KR 20080084449A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
substrate
thin film
film transistor
Prior art date
Application number
KR1020070026202A
Other languages
Korean (ko)
Other versions
KR100860007B1 (en
Inventor
김경보
이길원
서진욱
이기용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070026202A priority Critical patent/KR100860007B1/en
Priority to US12/048,662 priority patent/US8334536B2/en
Publication of KR20080084449A publication Critical patent/KR20080084449A/en
Application granted granted Critical
Publication of KR100860007B1 publication Critical patent/KR100860007B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/32Stacked devices having two or more layers, each emitting at different wavelengths
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Abstract

A thin film transistor, a fabricating method thereof, an organic light emitting display device, and a fabricating method thereof are provided to crystallize amorphous silicon into polycrystalline silicon by directly radiating laser beams with narrow width and long length on the silicon without using a mask. A thin film transistor includes a substrate(300), a semiconductor layer(320), a gate electrode(328), a gate insulating film(330), and a source/drain electrode(352). The substrate has a buffer layer(310). The semiconductor layer is formed on the substrate and has a grain boundary in parallel with a crystal growth direction. A roughness of an upper surface of the semiconductor layer is less than 15nm. The gate electrode is formed corresponding to one region of the semiconductor layer. The gate insulating film insulates the semiconductor layer and the gate electrode from each other. The source/drain electrode is connected to the semiconductor layer.

Description

박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한 유기전계발광표시장치 및 그의 제조방법{Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device} Thin film transistor, manufacturing method of thin film transistor, organic light emitting display device having same and manufacturing method thereof {Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device}

도 1은 레이저빔의 단일조사에 있어서의 레이저 빔의 에너지 밀도에 따른 결정입자의 크기를 나타낸 도면이고,1 is a view showing the size of the crystal grains according to the energy density of the laser beam in a single irradiation of the laser beam,

도 2a 내지 도 2c는 종래의 레이저 결정화 방법에 관한 도면이고,2a to 2c is a view of a conventional laser crystallization method,

도 3은 본 발명의 실리콘 결정화 방법에 이용되는 레이저 조사 장치를 나타낸 도면이고,3 is a view showing a laser irradiation apparatus used in the silicon crystallization method of the present invention,

도 4a는 도 3a의 레이저 조사장치를 사용하여 레이저 빔이 조사되는 비정질 실리콘의 평면도이고,4A is a plan view of amorphous silicon to which a laser beam is irradiated using the laser irradiation apparatus of FIG. 3A,

도 4b는 결정화된 비정질 실리콘을 촬영한 사진이고,4b is a photograph of crystallized amorphous silicon,

도 4c는 본 발명에 따라 결정화된 다결정 실리콘층의 표면 거칠기에 대한 그래프이고,4C is a graph of the surface roughness of a polycrystalline silicon layer crystallized according to the present invention,

도 5는 본 발명에 따른 박막트랜지스터에 관한 도면이고,5 is a view of a thin film transistor according to the present invention,

도 6은 본 발명에 따른 유기전계발광표시장치에 관한 도면이다.6 is a view of an organic light emitting display device according to the present invention.

본 발명은 일정 폭과 일정 길이를 갖는 레이저를 비정질 실리콘층 상에 직접 조사하여 결정화를 하는 것으로서, 마스크를 사용하지 않고 결정성장방향과 평행한 방향으로 위치하는 결정립계가 존재하며, 표면 거칠기가 우수한 다결정 실리콘을 결정화 하는 방법과, 그를 이용한 박막트랜지스터의 제조방법 및 그를 이용한 유기전계 발광표시장치에 관한 것이다.The present invention is crystallized by directly irradiating a laser having a predetermined width and a predetermined length on the amorphous silicon layer, there is a grain boundary located in a direction parallel to the crystal growth direction without using a mask, and has a polycrystalline excellent surface roughness A method of crystallizing silicon, a method of manufacturing a thin film transistor using the same, and an organic light emitting display device using the same.

일반적으로, 다결정 실리콘층은 높은 전계효과 이동도와 고속 동작 회로에 적용이 가능하며 CMOS회로 구성이 가능하다는 장점이 있어 박막트랜지스터용 반도체층의 용도로서 많이 사용되고 있다. 이러한 다결정 실리콘층을 이용한 박막트랜지스터는 주로 능동 매트릭스 액정 디스플레이 장치(AMLCD)의 능동소자와 유기전계 발광소자(OLED)의 스위칭 소자 및 구동 소자에 사용된다.In general, the polycrystalline silicon layer is widely used as a semiconductor layer for thin film transistors because of its advantages in that it can be applied to high field effect mobility, high speed operation circuits, and CMOS circuits. The thin film transistor using the polycrystalline silicon layer is mainly used in the active element of the active matrix liquid crystal display device (AMLCD) and the switching element and the driving element of the organic light emitting element (OLED).

상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 방법은 고상 결정화법(Solid Phase Crystallization), 금속 유도 결정화법(Metal Induced Crystallization), 금속 유도 측면 결정화법(Metal Induced Latral Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 및 SLS법(Sequential Lateral Solidification)등이 있다.The method of crystallizing the amorphous silicon layer into a polycrystalline silicon layer may include solid phase crystallization, metal induced crystallization, metal induced lateral crystallization, and excimer laser crystallization. Laser Crystallization), and SLS (Sequential Lateral Solidification).

이 중에서, 레이저를 사용하여 결정화하는 방법을 저온에서 결정화가 가능하 므로 저온 다결정 실리콘이라 한다(LTPS라 함; Low Temperature Polysilicone). Among them, the crystallization method using a laser is called low-temperature polycrystalline silicon (LTPS; Low Temperature Polysilicone) because it can be crystallized at low temperature.

이러한 저온 다결정 실리콘을 이용한 TFT를 제조하는 방법으로는 엑시머 레이저(ELA)법이 있다. 상기 엑시머 레이저 법은 30 내지 200ns의 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로, 유리 기판이 전혀 손상을 입지 않는다는 장점이 있다. 실제 걸리는 시간은 펄스당 수백 ns에 불과하며, 실제 상온에서 사용가능한 기술이다. 단일 펄스만을 사용하지는 않으며, 15 내지 30cm, 폭은 0.2 내지 3mm 정도이다. 레이저의 빔 프로파일, 펄스의 수, 최초의 기판 온도, 비정질 실리콘 막의 증착 조건 및 방법 등이 주요 변수가 되어 최종 결정성에 영향을 미치게 된다. Excimer laser (ELA) method is a method for manufacturing a TFT using such low-temperature polycrystalline silicon. The excimer laser method has an advantage that the glass substrate is not damaged at all because melting and crystallization of amorphous silicon is performed in a short time of 30 to 200 ns. The actual time it takes is only a few hundred ns per pulse and is a technology that can be used at room temperature. It does not use only a single pulse, it is 15 to 30 cm and the width is about 0.2 to 3 mm. The beam profile of the laser, the number of pulses, the initial substrate temperature, the deposition conditions and the method of deposition of the amorphous silicon film are key variables that affect the final crystallinity.

이하, 종래의 엑시머 레이저 열처리 공정(ELA)에 따른 실리콘의 결정화방법에 대해서 좀 더 구체적으로 설명한다. Hereinafter, the crystallization method of silicon according to the conventional excimer laser heat treatment process (ELA) will be described in more detail.

도 1은 레이저 에너지 밀도별 비정질 실리콘의 입자의 크기를 나타낸 그래프이다. 1 is a graph showing the size of particles of amorphous silicon for each laser energy density.

도 1과 같이, 비정질 실리콘의 결정화는 레이저 에너지의 세기에 따라 영역 Ⅰ, 영역 Ⅱ, 영역 Ⅲ로 분류할 수 있다.As shown in FIG. 1, crystallization of amorphous silicon may be classified into regions I, II, and III according to the intensity of laser energy.

영역 Ⅰ은 부분 용융 영역(partial melting region)으로, 비정질 실리콘층의 표면만이 용융될 정도의 세기로 레이저 에너지가 비정질 실리콘층에 조사되는 영역이며, 상기 제 1 영역에서는 이러한 조사 후 비정질 실리콘층의 표면의 부분 용융이 이뤄지고, 고상화(solidification) 과정을 거쳐 상기 실리콘층 표면에 작은 결정 입자가 형성된다.The region I is a partial melting region, in which laser energy is irradiated to the amorphous silicon layer at an intensity such that only the surface of the amorphous silicon layer is melted, and in the first region, after the irradiation, Partial melting of the surface is achieved and small crystal grains are formed on the surface of the silicon layer through a solidification process.

영역 Ⅱ는 완전 용융 근접 영역(near-complete melting region)으로, 상기 비정질 실리콘층이 거의 용융될 정도로 레이저 에너지를 조사하는 영역이며, 용융 후 완전히 용융되지 않고 남아있는 것을 중심으로 하여 결정을 성장시켜 제 1 영역에 비해 성장한 결정 입자를 얻을 수 있으나, 균일한 결정 입자를 얻기는 곤란하다. 여기서, 상기 영역 Ⅱ은 상기 영역 Ⅰ에 비해 상당히 소폭이다.Region II is a near-complete melting region, in which the laser energy is irradiated to the extent that the amorphous silicon layer is almost melted. Although crystal grains grown compared to one region can be obtained, it is difficult to obtain uniform crystal grains. Here, the region II is considerably narrower than the region I.

영역 Ⅲ은 완전 용융 영역(complete melting region)으로, 상기 영역 Ⅱ보다 레이저 에너지 세기를 높여 비정질 실리콘층을 모두 용융될 정도로 레이저 에너지를 조사하는 영역이며, 비정질 실리콘층이 모두 용융된 후 고상화가 진행되어 균일한 결정 핵 생성(homogeneous nucleation)이 가능하여 조사후, 미세한(fine) 균일 결정 입자로 이루어진 결정 실리콘층이 형성된다.The region III is a complete melting region, which is a region in which laser energy is irradiated to the extent that all the amorphous silicon layers are melted by increasing the laser energy intensity than the region II, and solidification is performed after all the amorphous silicon layers are melted. Uniform homogeneous nucleation is possible, and after irradiation, a crystalline silicon layer made of fine uniform crystal grains is formed.

다결정 실리콘을 제조하는 공정에서는 영역 Ⅱ 대의 에너지 밀도를 이용하여 균일하게 조대한 결정 입자를 형성하기 위하여, 레이저 빔의 조사횟수 및 중첩비를 조절한다.In the process of manufacturing polycrystalline silicon, the number of irradiation times and the overlap ratio of the laser beam are controlled to form coarse crystal grains uniformly using energy density in the region II band.

그러나, 다결정 실리콘의 다수 개의 결정 입자 경계부는 전류 흐름의 장애요소로 작용하여 신뢰성 있는 박막 트랜지스터 소자를 제공하기 어렵고, 다수개의 결정 입자 내에서는 전자간의 충돌에 의한 충돌 전류 및 열화에 의해 절연막이 파괴되어 제품 불량을 초래하는 문제점을 갖고 있으므로, 이러한 문제점을 개선하기 위하여, 실리콘 결정 입자가 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 SLS(sequential LAteral Solidification) 기술에 의해 단결정 실리콘을 형성하는 기술이 제안되었다.However, it is difficult to provide a reliable thin film transistor element because a plurality of crystal grain boundaries of polycrystalline silicon act as an obstacle to current flow, and an insulating film is destroyed by collision current and deterioration due to collision between electrons in the plurality of crystal grains. In order to solve this problem, SLS (sequential LAteral Solidification) technology using the fact that the silicon crystal grains grow in the direction perpendicular to the interface at the interface between the liquid and solid silicon in order to improve this problem. Has been proposed to form single crystal silicon.

SLS법은 상기 엑시머 레이저 어닐링 방법을 개선하여 저온 다결정 실리콘을 사용하는 TFT의 이동도 향상을 가능하게 하는 새로운 방법으로 TFT-LCD 또는 유기전계발광표시장치(OLED)의 구동회로부를 형성하는 반도체층인 다결정실리콘막을 제조하는데 사용할 수 있다.The SLS method is a semiconductor layer for forming a driving circuit portion of a TFT-LCD or an organic light emitting display device (OLED) as a novel method of improving the mobility of the excimer laser annealing method to improve the mobility of TFTs using low-temperature polycrystalline silicon. It can be used to prepare a polycrystalline silicon film.

SLS 방법은 유리 기판 상에 결정성과 균일도가 모두 우수한 저온 다결정 실리콘 TFT를 만들 수 있는 방법으로서, 특히 이때의 실리콘은 다결정 상태가 아닌 단결정 수준의 결정성을 나타낸다. 이 방법을 간략히 설명하면 먼저 패터닝된 마스크를 사용하여 레이저 빔을 일부만 통과시킨다. The SLS method can produce a low temperature polycrystalline silicon TFT having excellent crystallinity and uniformity on a glass substrate. Particularly, the silicon at this time exhibits a single crystal level of crystallinity rather than a polycrystalline state. Briefly, this method first passes a part of the laser beam using a patterned mask.

이때 비정질 실리콘 시료는 5 내지 10nm/shot 정도로 아주 미세하게 이동하는 스테이지 위에 놓이게 된다. 부분적으로 통과된 레이저 빔은 비정질 실리콘을 아주 얇게 용융시키는 것을 반복한다. 즉 수백 ns 내에 한번의 용융과 응고가 되풀이되어 이론적으로는 무한대의 단결정 실리콘을 만들어 낼 수 있다. 이러한 점에서 레이저를 이용한 결정화 방법은 하부 기판에 가해지는 데미지(damage)를 최소화시킬 수 있는 장점을 가져 저온 결정화 공정에서 가장 주목받고 있다.At this time, the amorphous silicon sample is placed on the stage moving very finely, about 5-10 nm / shot. The partially passed laser beam repeats melting the silicon very thinly. In other words, once several melting and solidification cycles within hundreds of ns can theoretically produce infinite single crystal silicon. In this regard, the crystallization method using a laser has attracted the most attention in the low temperature crystallization process because it has the advantage of minimizing damage to the lower substrate.

상기 SLS 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사 범위 및 이동거리(translation distance)를 적절히 조절하여, 실리콘 결정 입자를 소정의 길이만큼 측면 성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있다.In the SLS technology, the amorphous silicon can be crystallized to a single crystal level by appropriately adjusting the laser energy size, the irradiation range and the translation distance of the laser beam, and laterally growing the silicon crystal particles by a predetermined length.

이러한 SLS 공정에 이용되는 조사장치는 마스크를 사용하여 좁은 영역에 빔을 집중시키게 되므로 넓은 면적의 기판에 적층된 비정질 실리콘층을 동시에 다결 정질로 변화시킬 수 없다. 따라서, 기판의 조사 위치를 변경시키도록, 비정질 실리콘층이 적층된 기판을 스테에 장착한 후, 소정 면적에 조사가 이루어진 후, 기판을 이동시켜 다음 면적을 조사시키는 방식으로 기판의 전 영역에 조사가 이루어지도록 한다.The irradiator used in the SLS process concentrates the beam in a narrow area using a mask, so that an amorphous silicon layer stacked on a large area substrate cannot be changed to polycrystalline at the same time. Therefore, after changing the irradiation position of the substrate, the substrate on which the amorphous silicon layer is laminated is mounted on the steer, and then irradiated to a predetermined area, and then irradiated to the entire area of the substrate by moving the substrate to irradiate the next area. To be done.

상기 SLS법에서 사용되는 레이저는 엑시머 레이저(Excimer Laser)로서 308nm의 XeCl나 248nm의 KrF가 주로 이용된다. As the laser used in the SLS method, 308 nm XeCl or 248 nm KrF is mainly used as an excimer laser.

이하, 도 2a 내지 도 2c를 참조하여, 일반적인 SLS조사 장치를 이용한 종래의 실리콘을 결정화하는 방법을 알아본다.Hereinafter, a method of crystallizing conventional silicon using a general SLS irradiation apparatus will be described with reference to FIGS. 2A to 2C.

도 2a 내지 도 2c는 일반적인 SLS 결정화 방법에 의한 비정질 실리콘의 결정화 공정을 단계별로 나타낸 도면이다.2A to 2C are diagrams illustrating the step of crystallizing amorphous silicon by a general SLS crystallization method.

도 2a를 참조하면, 비정질 실리콘층에 소정의 빔 폭(w1)을 가지는 레이저빔을 1차로 레이저 조사하여, 상기 1차로 레이저 조사된 비정질 실리콘(a-si)을 완전 용융시킨다. 상기 레이저빔의 조사가 끝난 후 냉각이 시작되면 비정질 실리콘과 용융 실리콘의 경계면에서 우선적으로 결정화가 일어나며 씨드(110)를 형성한다. 이때, 상기 씨드(110) 형성시 발생한 응고 잠열에 의해 비정질 실리콘과 용융 실리콘의 경계면으로부터 용융된 실리콘 방향으로 온도가 점차 감소되는 온도 구배(句配)가 형성된다. 열 유속은 용융된 실리콘층의 중앙부 방향으로 흐르게 되므로, 다결정 실리콘 결정립은 용융된 실리콘이 완전히 응고될 때까지 측면 성장이 일어나게 된다. 상기 다결정 실리콘은 인접하여 성장하는 결정립사이의 경계, 즉 결정립계가 발생하게 되는데, 이와 같이 결정립의 성장 방향과 같은 방향으로 발생하는 결정립 계를 "세컨더리 결정립계(Secondary Grain Boundary)(120)"라고 한다. 또한, 상기 다결정 실리콘 결정립은 용융된 실리콘의 양쪽 경계면에서 동시에 성장함으로 용융된 실리콘의 중앙부에서 상기 결정립의 성장은 멈추게 되며, 마주보며 성장하던 결정립 사이에는 결정립계가 발생된다. 이와 같이 결정립의 성장 방향과 수직 방향으로 발생하는 결정립계를 "프라이머리 결정립계(130)"라고 한다.Referring to FIG. 2A, a laser beam having a predetermined beam width w1 is first irradiated to an amorphous silicon layer to completely melt the first laser irradiated amorphous silicon (a-si). When cooling is started after the irradiation of the laser beam, crystallization occurs preferentially at the interface between amorphous silicon and molten silicon to form the seed 110. At this time, due to the latent solidification heat generated when the seed 110 is formed, a temperature gradient is formed in which the temperature gradually decreases from the interface between the amorphous silicon and the molten silicon toward the molten silicon. Since the heat flux flows toward the center of the molten silicon layer, the polycrystalline silicon grains are laterally grown until the molten silicon is completely solidified. The polycrystalline silicon generates a boundary between adjacently growing grains, that is, a grain boundary. The grain boundary generated in the same direction as the growth direction of the grains is referred to as a "secondary grain boundary (120)". In addition, since the polycrystalline silicon grains grow at both interfaces of the molten silicon at the same time, the growth of the grains in the center portion of the molten silicon is stopped, and grain boundaries are generated between the growing grains facing each other. The grain boundary generated in the direction perpendicular to the growth direction of the grain is referred to as "primary grain boundary 130".

다음으로, 도 2b를 참조하면, 상기 결정립이 형성된 다결정 실리콘 영역과 비정질 실리콘의 경계면을 포함하는 영역(A)에 2차로 레이저 조사하면 비정질 실리콘 및 다결정 실리콘이 용융되고 이후 냉각되면서 2차로 레이저 조사에 의해 용해되지 않은 기 형성된 다결정 실리콘 결정립에 원자가 부착되어 결정립의 길이가 증가하게 된다. 도 2b에 도시된 바와 달리 2차로 레이저 조사 영역(A)에 상기 "프라이머리 결정립계(130)"를 포함시킴으로써 원하는 결정립 크기를 가진 다결정 실리콘층을 형성할 수 있게 된다.Next, referring to FIG. 2B, when the second laser irradiation is performed on the region A including the interface between the polycrystalline silicon region and the amorphous silicon on which the crystal grains are formed, the amorphous silicon and the polycrystalline silicon are melted and then cooled. As a result, atoms are attached to the preformed polycrystalline silicon crystal grains which are not dissolved, thereby increasing the length of the crystal grains. Unlike FIG. 2B, by including the “primary grain boundary 130” in the laser irradiation region A in the second order, a polycrystalline silicon layer having a desired grain size can be formed.

그러나, 상기 SLS 결정화법에 의해 형성된 "프라이머리 결정립계" 및 "세컨더리 결정립계"는 박막트랜지스터의 전기적 특성에 영향을 주므로, 상기 결정립계가 형성된 다결정 실리콘을 이용한 박막트랜지스터는 특성 편차가 발생하게 된다. However, since the "primary grain boundary" and the "secondary grain boundary" formed by the SLS crystallization method affect the electrical properties of the thin film transistor, the thin film transistor using the polycrystalline silicon having the grain boundary has a characteristic variation.

또한, 상기 "프라이머리 결정립계"를 제거하기 위하여 조사되는 레이저빔의 이동 범위를 레이저빔 폭의 1/2 미만으로 조절하여 결정화하면, 도 2c에 도시된 바와 같이, 결정립의 성장이 계속됨에 따라 결정립이 서로 충돌하거나 나눠지면서 새로운 결정립계가 형성되게 된다. 상기 새로운 결정립계는 불규칙하게 형성되는 것이어서, 전체적으로 결정립계가 불균일하게 된다. 이와 같은 결정립계의 불균일은 상기 박막트랜지스터의 전기적 특성에 영향을 주어, 박막트랜지스터의 특성 편차를 유발하는 문제점이 있으며,불균일한 프라이머리 결정립계에 의한 돌출부(prutrusion) 때문에 돌출부에 전계가 집중되어 불량을 유발하고, 무라현상을 발생시키는 문제점이 있다.In addition, when the crystallization is controlled by adjusting the moving range of the irradiated laser beam to less than 1/2 of the laser beam width to remove the “primary grain boundary”, as shown in FIG. 2C, the grains continue to grow. As these collide or divide, new grain boundaries are formed. The new grain boundaries are irregularly formed, resulting in uneven grain boundaries as a whole. Such non-uniformity of the grain boundary affects the electrical properties of the thin film transistor, causing problems in the characteristics of the thin film transistor, and the electric field is concentrated on the protrusion due to the non-uniform primary grain boundary causing defects And there is a problem of generating the Mura phenomenon.

또한, 마스크를 이용한다는 점에서 공정이 복잡하고, 비용이 비싼 단점을 가지고 있다. In addition, there is a disadvantage in that the process is complicated and expensive in terms of using a mask.

상기와 같은 종래의 실리콘 결정화 방법의 문제점을 해결하기 위하여, 본 발명에서는 레이저 중 빛의 조사 폭이 좁은 레이저를 사용하여 비정질 실리콘을 다결정 실리콘으로 형성하여 결정립이 크고 표면에 돌기가 없어 소자 성능을 향상시키고 공정 또는 장비의 마진을 확보할 수 있는 실리콘의 결정화 방법을 제공하는데 그 목적이 있다.In order to solve the problems of the conventional silicon crystallization method as described above, the present invention improves device performance by forming amorphous silicon as polycrystalline silicon using a narrower laser irradiation range of laser, and having large grains and no projections on the surface. The purpose of the present invention is to provide a method for crystallizing silicon that can be used to secure a margin of a process or equipment.

본 발명은 버퍼층이 형성된 기판; 상기 기판 상에 위치하며, 결정 성장방향과 평행한 결정립계를 구비하고, 상부 표면의 거칠기가 15nm 이하인 다결정 실리콘층으로 이루어진 반도체층; 상기 반도체층의 일영역에 대응되도록 형성된 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키기 위한 게이트 절연막; 및 상기 반도체층과 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 하는 박막트랜지스터와 그의 제조방법을 개시하고 있다. 또한 상기 박막트랜지스터를 구비하는 유기전계발광표시장치를 개시하고 있다.The present invention is a substrate on which a buffer layer is formed; A semiconductor layer disposed on the substrate and having a grain boundary parallel to a crystal growth direction, the semiconductor layer comprising a polycrystalline silicon layer having a top surface roughness of 15 nm or less; A gate electrode formed to correspond to one region of the semiconductor layer; A gate insulating film for insulating the semiconductor layer from the gate electrode; And a source / drain electrode connected to the semiconductor layer, and a method of manufacturing the same. Also disclosed is an organic light emitting display device having the thin film transistor.

이하, 첨부된 도면을 참조하여 본 발명의 실리콘 결정화 방법을 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described in detail the silicon crystallization method of the present invention.

도 3은 본 발명의 실리콘 결정화 방법에 이용되는 레이저 조사 장치를 나타낸 도면이고, 도 4a는 상기 도 3의 레이저 장치로 결정화하는 과정을 나타낸 도면이다.3 is a view showing a laser irradiation apparatus used in the silicon crystallization method of the present invention, Figure 4a is a view showing a process of crystallization with the laser device of FIG.

도 3 및 도 4a를 참고하면, 본 발명의 실리콘 결정화 방법은 SLS와는 다르게 레이저 조사장치를 통하여 마스크를 사용하지 않고 비정질 실리콘층 상에 레이저를 직접적으로 조사하여 결정화를 수행한다. 이와 같은 결정화 방법을 디렉셔널(directional) 결정화 방법이라 한다. 3 and 4A, unlike the SLS, the silicon crystallization method of the present invention performs crystallization by directly irradiating a laser onto an amorphous silicon layer without using a mask through a laser irradiation apparatus. This crystallization method is called a directional crystallization method.

먼저 도 3을 참조하면, 상기 레이저는 600 내지 1000w로 조사하며, 펄스형태의 레이저를 긴 시간동안 제공한다. 이때 상기 레이저는 KrF 또는 XeF 중 하나이다. 이 레이저의 특징은 마스크가 없이 레이저 빔의 폭과 길이를 좁게하여 펄스형태로 조사하며 그 조사간격 피치가 매우 작다는 것이다. 또한 조사되는 레이저 빔의 위쪽 면적이 조사되는 면적보다 넓어서 측면이 가파르게 기울어져 있다.First, referring to FIG. 3, the laser is irradiated at 600 to 1000w, and provides a pulsed laser for a long time. In this case, the laser is one of KrF or XeF. The laser is characterized by narrowing the width and length of the laser beam without a mask, and irradiating it in the form of a pulse, and its irradiation interval pitch is very small. In addition, since the upper area of the irradiated laser beam is larger than the irradiated area, the side is steeply inclined.

도 4a를 참조하여 설명하면, 비정질 실리콘 상에 조사되는 레이저빔은 비정질 실리콘을 용융시키고 고상화 시키기 위하여 최적화하여 길이가 365nm 내지 1100nm이고, 폭(d1)이 5㎛ 내지 20㎛인 면적을 가지는 반면에, ELA는 빔의 폭이 400㎛인 레이저를 사용한다. 그러므로 디렉셔널 결정화법에서 사용하는 레이저의 폭이 더 얇고 긴 레이저 빔이라 할 수 있다.Referring to FIG. 4A, a laser beam irradiated onto amorphous silicon is optimized to melt and solidify amorphous silicon, and has a length of 365 nm to 1100 nm and a width d1 of 5 μm to 20 μm. In the ELA, a laser having a beam width of 400 mu m is used. Therefore, the laser used in the directional crystallization method is a thinner and longer laser beam.

상기 레이저는 비정질 실리콘을 순간적으로 용융시켜야하는 세기를 가져야 하므로 완전 용융 영역 에너지 또는 완전 용융 근접 영역 에너지여야 한다. 이때, 상기 레이저의 에너지 밀도는 바람직하게 150 내지 1000mJ/㎠이고, 비정질 실리콘을 충분히 용융시킬 수 있는 강도를 갖는다.  The laser must have an intensity to instantaneously melt the amorphous silicon, so it must be a full melt region energy or a full melt proximity region energy. In this case, the energy density of the laser is preferably 150 to 1000 mJ / cm 2, and has an intensity capable of sufficiently melting the amorphous silicon.

본 발명은 SLS 결정화법의 단점인 반도체층을 사용시 전기적흐름을 방해하는 결정성장 방향에 수직방향에 위치하는 프라이머리 결정립계를 제거하는 것이다. The present invention is to remove the primary grain boundary located in the direction perpendicular to the crystal growth direction that hinders the electrical flow when using the semiconductor layer which is a disadvantage of the SLS crystallization method.

또한, 상기 레이저를 사용하여 결정화시 마스크는 사용하지 않는다. 그러므로 종래의 레이저를 이용한 결정화 방법에 비하여 공정이 간단하며, 비용 절감의 효과를 가져온다.Also, no mask is used for crystallization using the laser. Therefore, the process is simpler than the conventional crystallization method using a laser, bringing the effect of cost reduction.

본 발명에 따르면, 1차로 레이저 조사 후, 프라이머리 결정립계가 형성될 수 있으나, 상기 결정립이 형성된 다결정 실리콘 영역과 비정질 실리콘의 경계면을 포함하는 영역(A)에 2차로 레이저를 조사하면 비정질 실리콘 및 다결정 실리콘이 용융되고 이후 냉각되면서 2차로 레이저 조사에 의해 용해되지 않은 기 형성된 다결정 결정립에 원자가 부착되어 결정립의 일측으로 길이가 증가하게 된다. 그러므로 결정성장방향에 평행하는 방향으로 존재하는 결정립계만이 존재하게 된다. According to the present invention, after primary laser irradiation, a primary grain boundary may be formed. However, when the laser is irradiated secondly to the region A including the interface between the polycrystalline silicon region where the grains are formed and the amorphous silicon, the amorphous silicon and the polycrystal As the silicon is melted and then cooled, atoms are attached to the preformed polycrystalline grains that are not dissolved by laser irradiation in the second order, thereby increasing the length to one side of the grains. Therefore, only grain boundaries exist in the direction parallel to the crystal growth direction.

이때 레이저 빔의 이동거리(d2)인 피치가 1 내지 3㎛가 되도록 하여야 하며, 펄스 형태의 레이저를 계속적으로 조사하여야 한다. 왜냐하면 비정질 실리콘층은 용융이 되고 고상화되면서 부피차이에 의해 돌출부가 형성되면서 결정성장방향에 수직방향인 결정립계를 형성하는데, 그러한 결정립계를 다시 용융시키며 결정을 성장시켜야 한다. At this time, the pitch, which is the moving distance d2 of the laser beam, should be 1 to 3 μm, and the laser in the pulse form should be continuously irradiated. Because the amorphous silicon layer is melted and solidified to form a grain boundary perpendicular to the crystal growth direction as protrusions are formed by the volume difference, the grain boundary must be melted again to grow crystals.

그러므로 본 발명에 따른 레이저 빔의 폭이 5 내지 20㎛인 것을 고려할 때, 레이저 조사 피치를 3㎛ 이하로 하여 결정방향에 수직방향인 결정립계를 포함하여 다시 용융시켜야 한다. 또한 레이저를 이동시켜야 하므로 1㎛ 이상의 피치를 가져야 한다.Therefore, considering that the width of the laser beam according to the present invention is 5 to 20 µm, the laser irradiation pitch must be 3 µm or less to be melted again, including grain boundaries perpendicular to the crystallographic direction. In addition, since the laser must be moved, it must have a pitch of 1 μm or more.

상기와 같이 레이저를 비정질 실리콘 상에 조사함으로써 결정립의 크기가 계속적으로 측면 성장하게 되어 큰 결정립을 형성할 수 있다. 또한, 좁은 피치 간격으로 용융과 고상화를 반복하며 부피차이에 의해 형성되는 돌출부(protrusion)의 형성을 방지할 수 있어, 다결정 실리콘층 상의 거칠기가 15nm 이하로써 돌출된 부분에 전계가 집중하여 나타나는 불량을 방지하고, 전하의 이동을 원할히 할 수 있다. By irradiating the laser onto the amorphous silicon as described above, the size of the crystal grains can be continuously grown laterally to form large crystal grains. In addition, it is possible to prevent the formation of protrusions formed by the difference in volume by repeating melting and solidifying at a narrow pitch interval, so that the appearance of an electric field concentrated on a portion where the roughness of the polycrystalline silicon layer protrudes is 15 nm or less. Can be prevented and the movement of charges can be smoothed.

도 4b는 본 발명에 따라 결정화된 다결정 실리콘층의 표면 거칠기에 대한 그래프이다. 도 4b의 ①은 다결정 실리콘층의 가로방향 (레이저 조사방향)이고 ②는 다결정 실리콘층의 세로방향의 거칠기를 측정한 것이다.4B is a graph of the surface roughness of a polycrystalline silicon layer crystallized according to the present invention. In Fig. 4B,? Is a horizontal direction (laser irradiation direction) of the polycrystalline silicon layer, and? Is a roughness in the longitudinal direction of the polycrystalline silicon layer.

도 4b를 참조하면, 피크와 피크 차이가 15nm 이하이다. 그러므로 본 발명에 따라 결정화된 다결정 실리콘의 표면은 돌기부가 거의 없는 평탄한 것을 알 수 있다. 그러므로 돌기부가 형성되어 있는 다결정 실리콘으로 소자를 형성하였을 때 발생할 수 있는 문제도 없으므로 더욱 우수한 소자를 생산할 수 있다.Referring to FIG. 4B, the peak and peak difference are 15 nm or less. Therefore, it can be seen that the surface of the polycrystalline silicon crystallized according to the present invention is flat with few protrusions. Therefore, there is no problem that may occur when the device is formed of polycrystalline silicon having protrusions, and thus, a superior device may be produced.

도 4c는 본 발명의 실시예에 의한 결정화된 비정질 실리콘의 SEM 사진이다. 4C is a SEM photograph of crystallized amorphous silicon according to an embodiment of the present invention.

도 4c를 참고하면, 본 발명에 따라 결정화된 다결정 실리콘은 결정성장방향과 평행하는 방향으로 형성된 결정립계(G)만이 존재하며 결정이 매우 크다. 상기와 같이 종래의 레이저 결정화법에서 볼 수 있는 결정성장 방향에 수직인 방향으로 형 성된 결정립계(소위 "프라이머리 결정립계")가 존재하지 않기 때문에 박막트랜지스터의 전기적 특성에도 영향을 주지 않으므로 결정성이 우수하고, 박막트랜지스터의 소자로 이용시 특성이 좋은 박막트랜지스터를 생산할 수 있다.Referring to FIG. 4C, the polycrystalline silicon crystallized according to the present invention has only a grain boundary G formed in a direction parallel to the crystal growth direction and has a very large crystal. As described above, since there is no grain boundary (so-called "primary grain boundary") formed in a direction perpendicular to the crystal growth direction seen in the conventional laser crystallization method, the crystallinity is excellent because it does not affect the electrical properties of the thin film transistor. In addition, it can produce a thin film transistor having good characteristics when used as a device of the thin film transistor.

그러므로 본원발명의 레이저를 이용한 디렉셔널(directinal) 결정화 방법에 의한 다결정 실리콘층은 결정립이 크고, 표면 돌기가 적으며, 전류의 흐름을 방해하는 결정성장방향에 수직으로 형성되는 결정립계를 갖지 않으므로 소자로 이용시 전류특성이 매우 우수하다. 또한, 공정시 마스크가 필요하지 않고, 적은 에너지를 가지는 레이저만으로 공정이 가능하다는 것에서 공정이 간소화되고, 비용절감의 효과를 가져온다.Therefore, the polycrystalline silicon layer by the direct crystallization method using the laser of the present invention has a large grain, few surface projections, and does not have a grain boundary formed perpendicular to the direction of crystal growth that impedes the flow of current. When used, the current characteristics are very good. In addition, the process is simplified and the cost can be reduced because the process can be performed using only a laser having a small energy.

(실시예1)Example 1

도 5는 본 발명의 실시예1에 따른 박막트랜지스터의 제조방법을 나타내는 도면이다.5 is a view showing a method of manufacturing a thin film transistor according to the first embodiment of the present invention.

상기 도 5를 참조하면, 기판(300) 상에 버퍼층(310)을 형성한 후, 상기 버퍼층(310) 상에 비정질 실리콘층을 형성한다. 상기 버퍼층(310)은 후속 공정인 비정질 실리콘층의 결정화 공정시 기판(300) 내의 불순물이 확산되는 것을 방지한다.Referring to FIG. 5, after the buffer layer 310 is formed on the substrate 300, an amorphous silicon layer is formed on the buffer layer 310. The buffer layer 310 prevents the diffusion of impurities in the substrate 300 during the subsequent crystallization of the amorphous silicon layer.

계속해서, 상기 비정질 실리콘층을 본원발명에 따른 디렉셔널 결정화 방법(Thin beam Directional Crystallization)을 이용하여 다결정 실리콘층(미도시)으로 결정화한다. 상기 디렉셔널 결정화방법(Thin beam Directional Crystallization)은 일정 폭과 일정 길이의 크기를 가지는 빔을 마스크 없이 비정질 실리콘층에 직접 조사하는 방법이다.Subsequently, the amorphous silicon layer is crystallized into a polycrystalline silicon layer (not shown) by using a directional crystallization method (Thin beam Directional Crystallization) according to the present invention. The thin beam directional crystallization method is a method of directly irradiating an amorphous silicon layer with a beam having a predetermined width and a predetermined length without a mask.

본 발명에서는 비정질 실리콘층을 용융시키고 고상화하기 위해 레이저 빔의 강도와 면적을 최적화하였다. 상기 최적화된 레이저 빔은 150 내지 1000mJ/㎠의 에너지 밀도를 가지며 길이가 365 내지 1100mm이고, 폭이 5 내지 20㎛인 면적을 가지며, 상기 레이저는 프라이머리 결정립계를 제거하기 위해서 1 내지 3㎛의 피치만큼의 작은 이동거리를 레이저가 직접 이동하며 연속샷을 조사한다. In the present invention, the intensity and area of the laser beam are optimized to melt and solidify the amorphous silicon layer. The optimized laser beam has an energy density of 150 to 1000 mJ / cm 2, an area of 365 to 1100 mm in length and a width of 5 to 20 μm, and the laser has a pitch of 1 to 3 μm to remove the primary grain boundaries. The laser travels a small distance as much as it travels and examines consecutive shots.

상기 디렉셔널 결정화 방법은 마스크를 사용하지 않고 레이저를 조사하며 1차로 비정질 실리콘층 상의 일측에 레이저를 조사하면 그 부분이 용융되고 고상화된다. 이후, 2차로 레이저 조사에서 그 경계의 일부분을 중첩하여 레이저를 조사하여 1차로 레이저 조사부에서 레이저 조사 진행방향으로 결장을 성장시켜 나간다. In the directional crystallization method, the laser is irradiated without using a mask. When the laser is irradiated to one side of the amorphous silicon layer, the portion is melted and solidified. Then, the laser is irradiated by overlapping a part of the boundary in the second laser irradiation, and the colon is first grown in the laser irradiation progress direction by the laser irradiation unit.

이러한 샷을 반복하여 연속적으로 조사함에 따라 결정화가 이루어지며 종래의 SLS 결정화법에 존재하는 결정성장 방향에 수직인 방향으로 형성되는 결정립계가 형성되지 않도록 하기 위하여 피치 간격을 1 내지 3㎛로 하여 연속적으로 레이저를 조사한다. As the shots are repeatedly and continuously irradiated, crystallization is continuously performed, and the pitch interval is continuously set to 1 to 3 μm so that grain boundaries formed in a direction perpendicular to the crystal growth direction existing in the conventional SLS crystallization method are not formed. Irradiate the laser.

그러므로 본 발명의 디렉셔널 결정화 방법에 의하여 결정화된 다결정 실리콘층에는 결정성장방향과 평행한 방향으로 위치하는 결정립계만이 존재하는 균일한 실리콘층을 형성한다. 또한, 결정립의 크기가 매우 커서 전기적 소자로 이용시 우수한 특성을 가질 수 있으며, 상기 다결정 실리콘층을 반도체층으로 이용시 상기 결정립계는 전하가 흐르는 방향과 평행한 방향으로 위치하게 형성한다.Therefore, in the polycrystalline silicon layer crystallized by the directional crystallization method of the present invention, a uniform silicon layer having only grain boundaries located in a direction parallel to the crystal growth direction is formed. In addition, since the grain size is very large, it may have excellent characteristics when used as an electrical device. When the polycrystalline silicon layer is used as a semiconductor layer, the grain boundary is formed to be located in a direction parallel to the direction in which charge flows.

상기와 같이, 형성된 다결정 실리콘층을 패터닝하여 박막트랜지스터 형성 영역에 반도체층(320)을 형성한다. 상기 반도체층(320)을 포함하는 기판(300)상에 게 이트 절연막(330)을 형성한다. 상기 게이트 절연막(330)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다.As described above, the semiconductor layer 320 is formed in the thin film transistor formation region by patterning the formed polycrystalline silicon layer. The gate insulating layer 330 is formed on the substrate 300 including the semiconductor layer 320. The gate insulating layer 330 may be formed using a silicon oxide layer (SiO 2), a silicon nitride layer (SiN x), or a stacked structure thereof.

계속해서, 상기 게이트 절연막(330) 상부에 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일 층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 다중으로 적층된 게이트 전극용 금속층(미도시)이 형성된다.Subsequently, a single layer of an aluminum alloy such as aluminum (Al) or aluminum-neodymium (Al-Nd), or a plurality of aluminum alloys stacked on chromium (Cr) or molybdenum (Mo) alloy on the gate insulating layer 330. The gate electrode metal layer (not shown) is formed.

상기 게이트 전극(328)용 금속층을 식각하여 상기 반도체층(320)과 대응되는 일정 영역에 게이트 전극(328)이 형성된다. 상기 일정 영역은 후속 공정에서 형성되는 채널 영역(324)에 대응되는 영역이다.The gate electrode 328 is formed in a predetermined region corresponding to the semiconductor layer 320 by etching the metal layer for the gate electrode 328. The predetermined region is a region corresponding to the channel region 324 formed in a subsequent process.

다음으로, 상기 게이트 전극(328)을 마스크로 하여 도전형의 불순물을 도핑하여 소오스/드레인 영역(322)을 형성한다. 상기 소오스/드레인 영역(322)의 사이에 위치한 불순물이 도핑되지 않은 영역은 채널 영역(324)으로 작용한다. 이와는 달리, 상기 도핑 공정은 게이트 전극(328)을 형성하기 전에 포토레지스트를 형성하여 진행할 수도 있다. 또한, 본 발명에서는 반도체층 형성 이후에 게이트 전극을 형성하는 공정을 설명하였으나, 반도체층 형성 이전에 반도체층 하부에 게이트 전극을 형성하는 공정을 진행할 수도 있다.Next, a source / drain region 322 is formed by doping a conductive type impurity with the gate electrode 328 as a mask. An impurity doped region located between the source / drain regions 322 serves as the channel region 324. Alternatively, the doping process may proceed by forming a photoresist before forming the gate electrode 328. In addition, in the present invention, the process of forming the gate electrode after forming the semiconductor layer has been described, but the process of forming the gate electrode under the semiconductor layer may be performed before forming the semiconductor layer.

이어서, 상기 게이트 전극(328)을 포함하는 기판(300) 상에 층간 절연막(340)을 형성하고 상기 층간 절연막(340)과 게이트 절연막(330)을 관통하며, 소오스/드레인 영역(322)의 일부를 노출시키는 콘택홀(342)을 형성한다. 상기 콘택홀(342)을 포함하는 기판 (300) 상에 도전 물질을 증착한 후 패터닝하여, 상기 콘 택홀(342)을 통해 소오스/드레인 영역(322)과 연결되는 소오스/드레인 전극(352)을 형성한다.Subsequently, an interlayer insulating layer 340 is formed on the substrate 300 including the gate electrode 328, penetrates the interlayer insulating layer 340 and the gate insulating layer 330, and a part of the source / drain region 322. A contact hole 342 is formed to expose the contact hole. The conductive material is deposited on the substrate 300 including the contact hole 342 and then patterned to form a source / drain electrode 352 connected to the source / drain region 322 through the contact hole 342. Form.

상기 박막 트랜지스터는 탑게이트형 구조이나, 바텀게이터형 구조로도 형성할 수 있다.The thin film transistor may have a top gate structure or a bottom gate structure.

(실시예2)Example 2

도 6은 본 발명의 실시예 2에 따른 유기전계 발광표시장치에 관한 도면이다.6 is a diagram of an organic light emitting display device according to a second embodiment of the present invention.

실시예 2는 상기 실시예 1에 의한 박막트랜지스터를 포함하므로 중복을 피하기 위하여 박막트랜지스터의 제조공정은 생략한다. Since the second embodiment includes the thin film transistor according to the first embodiment, a manufacturing process of the thin film transistor is omitted in order to avoid duplication.

도 6를 참조하면, 실시예 1과 같이 박막트랜지스터를 형성한 후, 상기 소오스/드레인 전극(352)을 포함하는 기판 전면에 걸쳐 보호막(362)을 형성한다. 그리고 난 후, 상기 보호막(362) 상에 비아홀(미도시)을 형성하여 제 1 전극(372)을 형성하고, 상기 제 1 전극(372) 상에 화소영역을 정의하는 화소정의막(382)을 형성하여 제 1 전극에 개구부를 형성한다. Referring to FIG. 6, after forming the thin film transistor as in Example 1, a protective film 362 is formed over the entire surface of the substrate including the source / drain electrodes 352. Thereafter, a via hole (not shown) is formed on the passivation layer 362 to form a first electrode 372, and a pixel definition layer 382 defining a pixel region on the first electrode 372 is formed. To form an opening in the first electrode.

이어서, 상기 제 1 전극의 개구부에 유기발광층(392)을 형성하고, 기판 전면에 걸쳐 제 2 전극(402)을 형성하여 유기전계 발광표시장치를 완성한다.Next, an organic light emitting layer 392 is formed in the opening of the first electrode, and a second electrode 402 is formed over the entire surface of the substrate to complete the organic light emitting display device.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Many variations and modifications will be possible.

본 발명은 실리콘을 결정화하는 방법에 관한 것으로, 마스크를 사용하지 않으며 폭이 좁고 길이가 긴 빔 사이즈를 가지는 레이저를 직접 실리콘 상에 비정질을 다결정으로 결정화하며, 상기 결정화된 다결정 실리콘은 결정 성장방향에 평행한 방향으로 위치하는 결정립계만으로 이루어져 있어, 전류의 흐름을 방해받지 않으므로, 박막트랜지스터로 이용시 특성이 우수하다. 또한, 결정립의 크기가 크고, 실리콘층의 표면 돌기가 적으므로 전기적 불량이 적어 전기적 소자로 이용시 매우 우수하다.      The present invention relates to a method for crystallizing silicon, wherein a laser having a narrow and long beam size without using a mask directly crystallizes amorphous on a silicon as polycrystal, and the crystallized polycrystalline silicon is in a crystal growth direction. It consists only of grain boundaries located in parallel directions, so it does not interfere with the flow of current, so it has excellent characteristics when used as a thin film transistor. In addition, since the grain size is large and the surface projections of the silicon layer are small, there are few electrical defects, which is very excellent when used as an electric element.

Claims (10)

버퍼층이 형성된 기판;A substrate on which a buffer layer is formed; 상기 기판 상에 위치하며, 결정 성장방향과 평행한 결정립계를 구비하고, 상부 표면의 거칠기가 15nm 이하인 다결정 실리콘층으로 이루어진 반도체층;A semiconductor layer disposed on the substrate and having a grain boundary parallel to a crystal growth direction, the semiconductor layer comprising a polycrystalline silicon layer having a top surface roughness of 15 nm or less; 상기 반도체층의 일영역에 대응되도록 형성된 게이트 전극;A gate electrode formed to correspond to one region of the semiconductor layer; 상기 반도체층과 상기 게이트 전극을 절연시키기 위한 게이트 절연막; 및A gate insulating film for insulating the semiconductor layer from the gate electrode; And 상기 반도체층과 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 하는 박막트랜지스터. And a source / drain electrode connected to the semiconductor layer. 제 1 항에 있어서,The method of claim 1, 상기 결정립계는 복수개이며, 상기 결정립계들은 전류가 흐르는 방향과 평행한 방향으로 위치하는 것을 특징으로 하는 박막트랜지스터.The plurality of grain boundaries, the grain boundaries are thin film transistors, characterized in that located in a direction parallel to the direction of the current flow. 버퍼층이 형성된 기판을 제공하고,Providing a substrate on which a buffer layer is formed, 상기 기판 상에 비정질 실리콘층을 형성하고,Forming an amorphous silicon layer on the substrate, 상기 비정질 실리콘층 상의 일측에 완전 용융 영역 또는 완전 용융 근접 영역을 형성할 수 있는 에너지 밀도를 가진 레이저 빔을 상기 비정질 실리콘층에 조사하여 상기 비정질 실리콘층의 일부를 결정화하고,Irradiating the amorphous silicon layer with a laser beam having an energy density capable of forming a fully melted region or a fully melted proximity region on one side of the amorphous silicon layer to crystallize a portion of the amorphous silicon layer, 상기 레이저 빔을 상기 결정화된 부분과 중첩되도록 이동하여 다시 레이저를 조사하여 결정화하고,The laser beam is moved to overlap with the crystallized portion and irradiated with laser again to crystallize, 상기의 공정을 복수회 반복하여 연속적으로 레이저를 조사하여 다결정 실리콘층을 형성하고, The above process is repeated a plurality of times to continuously irradiate a laser to form a polycrystalline silicon layer, 상기 다결정 실리콘층을 패터닝하여 반도체층으로 형성하는 것을 포함하는 박막트랜지스터의 제조방법.And forming the semiconductor layer by patterning the polycrystalline silicon layer. 제 3항에 있어서,The method of claim 3, wherein 상기 기판 상에 조사하는 레이저 빔은 펄스 식으로 출사하는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of manufacturing a thin film transistor, characterized in that the laser beam irradiated on the substrate is emitted in a pulsed manner. 제 3항에 있어서,The method of claim 3, wherein 상기 레이저 빔은 XeF 또는 KrF 중 어느 하나인 것을 특징으로 하는 박막트랜지스터의 제조방법.The laser beam is a method of manufacturing a thin film transistor, characterized in that any one of XeF or KrF. 제 3항에 있어서,The method of claim 3, wherein 상기 레이저 빔은 150 내지 1000mJ/㎠의 에너지 밀도를 가지며 길이가 365 내지 1100mm이고 폭이 5 내지 20㎛인 것을 특징으로 하는 박막트랜지스터의 제조방법.The laser beam has an energy density of 150 to 1000mJ / ㎠, a length of 365 to 1100mm and a width of 5 to 20㎛ manufacturing method of a thin film transistor. 제 3항에 있어서,The method of claim 3, wherein 상기 레이저 빔은 빔의 길이의 수직되는 방향으로 연속 샷이 진행되며 결정을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.The laser beam is a method of manufacturing a thin film transistor, characterized in that the continuous shot proceeds in a direction perpendicular to the length of the beam to form a crystal. 제 3항에 있어서,The method of claim 3, wherein 상기 레이저 빔을 조사시 마스크를 사용하지 않는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of manufacturing a thin film transistor, characterized in that no mask is used when irradiating the laser beam. 기판을 제공하고,Providing a substrate, 상기 기판 상에 위치하며, 결정 성장방향과 평행한 결정립계를 구비하고, 상부 표면의 거칠기가 15nm이하인 다결정 실리콘층으로 이루어진 반도체층;A semiconductor layer on the substrate, the semiconductor layer having a grain boundary parallel to the crystal growth direction, the semiconductor layer comprising a polycrystalline silicon layer having a top surface roughness of 15 nm or less; 상기 반도체층의 일영역과 대응되도록 형성된 게이트 전극;A gate electrode formed to correspond to one region of the semiconductor layer; 상기 반도체층과 상기 게이트 전극을 절연시키기 위한 게이트 절연막;A gate insulating film for insulating the semiconductor layer from the gate electrode; 상기 반도체층과 연결되는 소스/드레인 전극;A source / drain electrode connected to the semiconductor layer; 상기 소스/드레인 전극 상에 기판 전면에 걸쳐 위치하는 보호막;A passivation layer on the source / drain electrode over the entire substrate; 상기 보호막 상에 위치하며 소스/드레인 전극 중 어느 하나와 연결되는 제 1 전극;A first electrode on the passivation layer and connected to any one of a source / drain electrode; 상기 제 1 전극의 일부영역을 노출시키며 기판 상에 위치하는 화소정의막;A pixel defining layer exposing a portion of the first electrode and positioned on the substrate; 상기 노출된 제 1 전극 상에 위치하는 유기발광층; 및An organic light emitting layer on the exposed first electrode; And 상기 기판 전면에 위치하는 제 2 전극을 특징으로 하는 유기전계발광표시장 치.An organic light emitting display device, characterized in that the second electrode is located in front of the substrate. 제 9항에 있어서,The method of claim 9, 상기 결정립계는 복수개이며, 상기 결정립계들은 전류가 흐르는 방향과 평행한 방향으로 위치하는 것을 특징으로 하는 유기전계발광표시장치.And a plurality of grain boundaries, wherein the grain boundaries are located in a direction parallel to a direction in which a current flows.
KR1020070026202A 2007-03-16 2007-03-16 Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device KR100860007B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070026202A KR100860007B1 (en) 2007-03-16 2007-03-16 Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
US12/048,662 US8334536B2 (en) 2007-03-16 2008-03-14 Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026202A KR100860007B1 (en) 2007-03-16 2007-03-16 Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device

Publications (2)

Publication Number Publication Date
KR20080084449A true KR20080084449A (en) 2008-09-19
KR100860007B1 KR100860007B1 (en) 2008-09-25

Family

ID=40024800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026202A KR100860007B1 (en) 2007-03-16 2007-03-16 Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device

Country Status (1)

Country Link
KR (1) KR100860007B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450159B2 (en) 2010-04-12 2013-05-28 Samsung Display Co., Ltd. Thin film transistor, fabrication method of same, and display device having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671212B1 (en) * 1999-12-31 2007-01-18 엘지.필립스 엘시디 주식회사 Method for forming poly silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450159B2 (en) 2010-04-12 2013-05-28 Samsung Display Co., Ltd. Thin film transistor, fabrication method of same, and display device having the same
US8952368B2 (en) 2010-04-12 2015-02-10 Samsung Display Co., Ltd. Thin film transistor and display device having the same

Also Published As

Publication number Publication date
KR100860007B1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
US7135388B2 (en) Method for fabricating single crystal silicon film
KR100510934B1 (en) Thin-film transistor and method for manufacturing same
KR100671212B1 (en) Method for forming poly silicon
US20110159647A1 (en) Mask Pattern, Method of Fabricating Thin Film Transistor, and Method of Fabricating Organic Light Emitting Display Device Using the Same
TWI389316B (en) Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
JP2007281421A (en) Method of crystallizing semiconductor thin film
US7205184B2 (en) Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display
JP4169073B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
KR100915073B1 (en) Method for crystallizing semiconductor film and semiconductor film crystallized by the method
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
US7541615B2 (en) Display device including thin film transistors
KR100660814B1 (en) method for fabricating semiconductor layer for thin film transistor
JP2005005410A (en) Crystalline thin film and its manufacturing method, element using same, circuit constituted by using the element, as well as device including the element or the circuit
JP4169072B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
KR100611040B1 (en) Apparutus for thermal treatment using laser
KR100860007B1 (en) Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
JP2007281465A (en) Method of forming polycrystalline film
KR100761346B1 (en) Method of manufacturing a crystalloid silicone
US11791160B2 (en) Polycrystalline film, method for forming polycrystalline film, laser crystallization device and semiconductor device
KR20030015617A (en) Method of manufacturing a crystalloid silicone
JP2008311494A (en) Manufacturing method of crystalline semiconductor film, and laser device
KR100825385B1 (en) Fabrication method For Thin Film Transistor
KR100786293B1 (en) Fabrication method For Thin Film Transistor
KR20050069027A (en) Optical system using laser and crystallization method using thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 12