KR20080084077A - 반도체 패키지의 제조방법 - Google Patents

반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR20080084077A
KR20080084077A KR1020070025200A KR20070025200A KR20080084077A KR 20080084077 A KR20080084077 A KR 20080084077A KR 1020070025200 A KR1020070025200 A KR 1020070025200A KR 20070025200 A KR20070025200 A KR 20070025200A KR 20080084077 A KR20080084077 A KR 20080084077A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wire fixing
wire
patterns
substrate
Prior art date
Application number
KR1020070025200A
Other languages
English (en)
Inventor
이찬선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070025200A priority Critical patent/KR20080084077A/ko
Publication of KR20080084077A publication Critical patent/KR20080084077A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 패키지의 제조방법은, 바텀 반도체 칩 상에 상호 이격된 와이어 고정 패턴들을 형성하는 단계, 상기 바텀 반도체 칩을 본딩 패드들이 형성된 기판상에 실장하는 단계, 상기 유동성 와이어 고정 패턴들 사이에 개재되도록 상기 바텀 반도체 칩 상에 탑 반도체 칩을 실장하는 단계, 상기 와이어 고정 패턴들을 가로지르면서 상기 와이어 고정 패턴들에 의해 고정되는 와이어로 상기 탑 반도체 칩의 본딩 패드 및 상기 본딩 패드를 본딩하는 단계, 상기 와이어 고정 패턴들을 경화시키는 단계를 포함한다.

Description

반도체 패키지의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE}
도 1은 본 발명의 제1실시예에 따라 반도체 칩 상에 형성된 와이어 고정 패턴을 도시한 평면도.
도 2는 도 1에 도시된 반도체 칩을 기판상에 실장한 것을 도시한 평면도.
도 3은 도 2의 I-I' 선을 따라 절단한 단면도.
도 4는 도 3의 바텀 반도체 칩 및 탑 반도체 칩 및 기판의 본딩 패드를 도전성 와이어들로 와이어 본딩한 것을 도시한 평면도.
도 5는 도 4의 II-II' 선을 따라 절단한 단면도.
도 6은 본 발명의 제2실시예에 따른 반도체 패키지의 제조 공정을 도시한 평면도.
도 7은 도 6의 III-III' 선을 따라 절단한 단면도.
본 발명은 반도체 패키지의 제조방법에 관한 것이다. 보다 상세하게는, 반도체 칩의 본딩 패드 및 기판의 본딩 패드를 연결하는 와이어들의 쏠림(sweep)에 따른 쇼트를 방지할 수 있는 반도체 패키지의 제조방법에 관한 것이다.
일반적인 반도체 소자는 순도 높은 실리콘으로 이루어진 실리콘 웨이퍼에 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하는 다이 소팅 공정 및 양품 반도체 칩을 선별하여 패키징하는 반도체 패키징 공정 등을 통해 제조된다.
반도체 패키징 공정은 일반적으로 반도체 소자 제조 공정을 통해 제조된 반도체 칩을 기판(또는 리드 프레임)상에 다이 어태치하는 공정, 반도체 칩의 본딩 패드 및 기판에 형성된 본드 핑거를 도전성 와이어로 본딩하는 와이어 본딩 공정,반도체 칩 및 도전성 와이어를 에폭시 수지 등으로 밀봉하는 봉지 공정을 포함한다.
최근 들어, 반도체 패키지 공정의 기술 개발에 따라 적어도 2개 이상의 반도체 칩을 적층하여 구성하는 적층(Stack) 반도체 패키지의 제조 기술이 개발되고 있다.
그러나, 적층 반도체 패키지에서, 상부 반도체 칩의 본딩 패드 및 기판의 본드 핑거를 도전성 와이어로 와이어 본딩할 경우 도전성 와이어의 길이가 길어져 봉지 공정 중 도전성 와이어들의 쏠림(sweep)이 발생되고, 이로 인해, 도전성 와이어들끼리 전기적으로 쇼트되는 등의 문제점이 발생되고 있다.
본 발명은 반도체 칩의 본딩 패드 및 기판의 본드 핑거를 전기적으로 연결하는 도전성 와이어의 길이가 증가되더라도 도전성 와이어의 쏠림에 따른 도전성 와이어들의 쇼트를 방지할 수 있는 반도체 패키지의 제조방법을 제공한다.
본 발명에 따른 반도체 패키지의 제조방법은, 바텀 반도체 칩 상에 상호 이격된 와이어 고정 패턴들을 형성하는 단계; 상기 바텀 반도체 칩을 본드 핑거들이 형성된 기판 상에 실장하는 단계; 상기 유동성 와이어 고정 패턴들 사이에 개재되도록 상기 바텀 반도체 칩 상에 탑 반도체 칩을 실장하는 단계; 상기 와이어 고정 패턴들을 가로지르면서 상기 와이어 고정 패턴들에 의해 고정되는 와이어로 상기 탑 반도체 칩의 본딩 패드 및 상기 본드 핑거를 본딩하는 단계; 및 상기 와이어 고정 패턴들을 경화시키는 단계;를 포함한다.
여기서, 상기 와이어 고정 패턴들은 접착물질을 포함한다.
상기 와이어 고정 패턴을 형성하는 단계는, 1차 경화되어 반 경화 상태의 경화물질을 마련하는 단계; 및 상기 반 경화 상태의 경화물질을 실리콘 웨이퍼 상태의 상기 바텀 반도체 칩 상에 도포하는 단계;를 포함한다.
상기 1차 경화된 반 경화 상태의 경화물질을 마련하는 단계는 상기 경화물질을 열로 큐어링하는 단계를 포함한다.
상기 와이어 고정 패턴들은 열에 의하여 경화된다.
본 발명에 따른 반도체 패키지의 제조방법은, 상기 탑 반도체 칩을 상기 바텀 반도체 칩 상에 실장하는 단계 이후, 상기 탑 반도체 칩 상에 추가적으로 와이어 고정 패턴을 형성하는 단계를 더 포함하며, 상기 탑 반도체 칩 상에 추가적으로 와이어 고정 패턴을 형성하는 단계는, 실리콘 웨이퍼 상태의 상기 탑 반도체 칩에 대해 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1 내지 도 5는 본 발명의 제1실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 평면도들 및 단면도들이다.
도 1은 본 발명의 제1 실시예에 따라 반도체 칩 상에 형성된 와이어 고정 패턴을 도시한 평면도이다.
도 1을 참조하면, 순수 실리콘 웨이퍼 상에 반도체 소자 제조 공정을 수행하여 입/출력 단자인 본딩 패드들을 갖는 반도체 칩(10)들을 형성한다.
이어서, 실리콘 웨이퍼 상에 형성된 각 반도체 칩(10)들 상에 와이어 고정 패턴(20)을 형성한다.
와이어 고정 패턴(20)은 각 반도체 칩(10)들에, 예를 들어, 2개가 형성되며 2개의 와이어 고정 패턴(20)은 하나의 반도체 칩(10)의 양쪽 에지 부분에 각각 배치된다.
본 실시예에서, 2개의 와이어 고정 패턴(20)들을 반도체 칩(10)의 양쪽 에지 부분에 배치하는 이유는 2개의 와이어 고정 패턴(20)들의 사이에 다른 반도체 칩을 배치하기 위함이다.
와이어 고정 패턴(20)들의 배치는 후술될 도전성 와이어의 배치에 따라서 다양하게 변경될 수 있다.
와이어 고정 패턴(20)들은 B-stage 물질을 포함한다. 본 실시예에서, A- stage 물질은 저분자량을 갖고 용매에 완전히 용해된 폴리머를 포함하는 것으로 정의되고, 축합반응이 진행됨에 따라 수지는 탄성과 열가소성을 가지고 부분적으로 용해되는데 본 실시예에서는 이와 같은 상태의 물질을 B-stage 물질이라 정의하기로 한다. 또한, B-stage 물질이 완전히 가교되어 경화된 상태의 물질을 C-stage 물질이라 정의하기로 한다.
본 실시예에서는 A-stage 물질을 1차적으로 경화하여 생성된 B-stage 물질을 실크 스크린 방법 또는 디스펜서를 이용한 드로잉 방법에 의하여 반도체 칩(10) 상에 형성하여 와이어 고정 패턴(20)들을 각 반도체 칩(10)상에 형성한다.
도 2는 도 1에 도시된 반도체 칩을 기판상에 실장한 것을 도시한 평면도이다. 도 3은 도 2의 I-I' 선을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 반도체 칩(10) 상에 와이어 고정 패턴(20)들을 형성한 후, 반도체 칩(10, 이하 바텀 반도체 칩이라 칭한다)을 다이 어태치 설비를 이용하여 웨이퍼로부터 분리하여 기판(30) 상에 다이 어태치 한다. 이때, 다이 어태치 설비의 콜렛(미도시)은 바텀 반도체 칩(10)상에 배치된 한 쌍의 와이어 고정 패턴(20)의 사이 부분을 픽업하여 기판(30) 상에 다이 어태치 한다. 본 실시예에서, 기판(10)은 본드 핑거(35)들을 갖는 인쇄회로 기판일 수 있다.
바텀 반도체 칩(10)이 기판(30) 상에 다이 어태치 된 후 바텀 반도체 칩(10) 상에는 탑 반도체 칩(40)이 다시 다이 어태치 설비에 의하여 다이 어태치 된다. 이때, 탑 반도체 칩(40)은 한 상의 와이어 고정 패턴(20)의 사이에 배치된다.
도 4는 도 3의 바텀 반도체 칩 및 탑 반도체 칩 및 기판의 본드 핑거를 도전 성 와이어들로 와이어 본딩한 것을 도시한 평면도이다. 도 5는 도 4의 II-II' 선을 따라 절단한 단면도이다.
도 4 및 도 5를 참조하면, 바텀 반도체 칩(10)을 기판(30) 상에 다이 어태치하고, 바텀 반도체 칩(10) 상에 탑 반도체 칩(40)을 다이 어태치 한 후, 바텀 반도체 칩(10)의 본딩 패드 및 기판(40)의 본드 핑거(35)를 각각 제1 도전성 와이어(52)를 이용하여 와이어 본딩한다.
이어서, 탑 반도체 칩(40)의 본딩 패드 및 기판(40)의 본드 핑거(35)를 각각 제2 도전성 와이어(50)를 이용하여 와이어 본딩한다. 이때, 제2 도전성 와이어(50)는 제1 도전성 와이어(52)에 비하여 매우 긴 길이를 갖기 때문에 제2 도전성 와이어(50)의 쏠림(sweep) 현상이 발생될 수 있지만, 제2 도전성 와이어(50)의 쏠림 현상은 제2 도전성 와이어(50)를 와이어 본딩하기 이전에 바텀 반도체 칩(10) 상에 미리 형성된 와이어 고정 패턴(20)에 의하여 방지된다. 즉, 제2 도전성 와이어(50)를 와이어 본딩할 때, 제2 도전성 와이어(50)의 일부는 반 경화인 와이어 고정 패턴(20)에 묻히게 되고, 이에 따라, 상기 제2 도전성 와이어(50)는 상기 와이어 고정 패턴(20)에 의해 고정된다.
이어서, 제2 도전성 와이어(50)의 일부가 묻힌 와이어 고정 패턴(20)은 열 또는 광에 의하여 경화된다. 이후, 바텀 반도체 칩(10), 탑 반도체 칩(40), 제1 및 제2 도전성 와이어(50,52)들은 에폭시 수지와 같은 몰딩 수지에 의하여 몰딩되어 반도체 패키지가 제조된다.
도 6은 본 발명의 제2 실시예에 의한 반도체 패키지의 제조 공정을 도시한 평면도이다. 도 7은 도 6의 III-III' 선을 따라 절단한 단면도이다.
도 6을 참조하면, 다이 어태치 설비는 웨이퍼로부터 바텀 반도체 칩(100)을 픽업하여 기판(130) 상에 다이 어태치 한다. 이후, 다이 어태치 설비는 다른 웨이퍼로부터 적어도 2개의 제1 및 제2 탑 반도체 칩(140, 150)들을 각각 바텀 반도체 칩(100) 상에 다이 어태치 한다.
이들 중 제1 탑 반도체 칩(140) 상에는 B-stage 물질을 포함하는 와이어 고정 패턴(120)이 배치된다. 이때, 와이어 고정 패턴(120)는 제2 탑 반도체 칩(150)으로부터 기판(130)으로 와이어 본딩되는 도전성 와이어(160)의 경로 상에 배치된다.
와이어 고정 패턴(20)을 갖는 제1 탑 반도체 칩(140)이 바텀 반도체 칩(100) 상에 배치된 후, 바텀 반도체 칩(100)의 본딩 패드와 기판(130)의 본드 핑거(135), 제1 탑 반도체 칩(140)의 본딩 패드와 기판(130)의 본드 핑거(135) 및 제2 탑 반도체 칩(150)의 본딩 패드와 기판(130)의 본드 핑거(135)는 각각 도전성 와이어(160)에 의하여 본딩 된다.
이후, 도전성 와이어(150)의 일부가 묻힌 와이어 고정 패턴(20)은 열 또는 광에 의하여 경화된다. 이후, 바텀 반도체 칩(100), 제1 및 제2 탑 반도체 칩(140,150)들, 도전성 와이어(160)들은 에폭시 수지와 같은 몰딩 수지에 의하여 몰딩되어 반도체 패키지가 제조된다.
이상에서 상세하게 설명한 바에 의하면 반도체 칩의 본딩 패드 및 기판의 본 드 핑거를 와이어 본딩하기에 앞서 반도체 칩 또는 기판에 와이어 고정 패턴을 먼저 형성한 후 와이어 본딩 공정을 수행함으로써 지정된 위치에 정확한 높이로 와이어 고정 패턴을 형성하여 도전성 와이어의 쏠림 현상에 따른 도전성 와이어들의 전기적 쇼트를 방지할 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 바텀 반도체 칩 상에 상호 이격된 와이어 고정 패턴들을 형성하는 단계;
    상기 바텀 반도체 칩을 본드 핑거들이 형성된 기판상에 실장하는 단계;
    상기 유동성 와이어 고정 패턴들 사이에 개재되도록 상기 바텀 반도체 칩 상에 탑 반도체 칩을 실장하는 단계;
    상기 와이어 고정 패턴들을 가로지르면서 상기 와이어 고정 패턴들에 의해 고정되는 와이어로 상기 탑 반도체 칩의 본딩 패드 및 상기 본드 핑거를 본딩하는 단계; 및
    상기 와이어 고정 패턴들을 경화시키는 단계;
    를 포함하는 것을 특징을 하는 반도체 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 와이어 고정 패턴들은 접착물질을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  3. 제 1 항에 있어서,
    상기 와이어 고정 패턴을 형성하는 단계는
    1차 경화되어 반 경화 상태의 경화물질을 마련하는 단계; 및
    상기 반 경화 상태의 경화물질을 실리콘 웨이퍼 상태의 상기 바텀 반도체 칩 상에 도포하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  4. 제 3 항에 있어서,
    상기 1차 경화된 반 경화 상태의 경화물질을 마련하는 단계는 상기 경화물질을 열로 큐어링하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  5. 제 1 항에 있어서,
    상기 와이어 고정 패턴들은 열에 의하여 경화되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  6. 제 1 항에 있어서,
    상기 탑 반도체 칩을 상기 바텀 반도체 칩 상에 실장하는 단계 이후, 상기 탑 반도체 칩 상에 추가적으로 와이어 고정 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 제 6 항에 있어서,
    상기 탑 반도체 칩 상에 추가적으로 와이어 고정 패턴을 형성하는 단계는, 실리콘 웨이퍼 상태의 상기 탑 반도체 칩에 대해 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020070025200A 2007-03-14 2007-03-14 반도체 패키지의 제조방법 KR20080084077A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070025200A KR20080084077A (ko) 2007-03-14 2007-03-14 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025200A KR20080084077A (ko) 2007-03-14 2007-03-14 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20080084077A true KR20080084077A (ko) 2008-09-19

Family

ID=40024498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025200A KR20080084077A (ko) 2007-03-14 2007-03-14 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR20080084077A (ko)

Similar Documents

Publication Publication Date Title
CN102456584B (zh) 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法
US7888172B2 (en) Chip stacked structure and the forming method
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US8822274B2 (en) Packaged IC having printed dielectric adhesive on die pad
CN106169466A (zh) 半导体封装组件及其制造方法
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
US8203214B2 (en) Integrated circuit package in package system with adhesiveless package attach
US7439098B2 (en) Semiconductor package for encapsulating multiple dies and method of manufacturing the same
US20050006730A1 (en) Semiconductor component and method of manufacturing same
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US9018044B2 (en) Chip-on-lead package and method of forming
US20180006002A1 (en) Semiconductor chip package and fabrication method thereof
US20220115356A1 (en) Fan-out encapsulation structure and encapsulation method for chip
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
KR101474189B1 (ko) 집적회로 패키지
US20140099755A1 (en) Fabrication method of stacked package structure
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
KR20090089399A (ko) 집적 회로 패키지 및 집적 회로 패키지에서 방열시키는 방법
CN108630626A (zh) 无基板封装结构
US20050239237A1 (en) Method for producing a BGA chip module and BGA chip module
KR20080084077A (ko) 반도체 패키지의 제조방법
CN105304507A (zh) 扇出晶圆级封装方法
CN104037138A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination