KR20080080735A - Semiconductor package having dual direction input output terminal and manufacturing method the same - Google Patents

Semiconductor package having dual direction input output terminal and manufacturing method the same Download PDF

Info

Publication number
KR20080080735A
KR20080080735A KR1020070020803A KR20070020803A KR20080080735A KR 20080080735 A KR20080080735 A KR 20080080735A KR 1020070020803 A KR1020070020803 A KR 1020070020803A KR 20070020803 A KR20070020803 A KR 20070020803A KR 20080080735 A KR20080080735 A KR 20080080735A
Authority
KR
South Korea
Prior art keywords
semiconductor package
solder ball
substrate
conductive pattern
height
Prior art date
Application number
KR1020070020803A
Other languages
Korean (ko)
Other versions
KR100876864B1 (en
Inventor
류기태
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020070020803A priority Critical patent/KR100876864B1/en
Publication of KR20080080735A publication Critical patent/KR20080080735A/en
Application granted granted Critical
Publication of KR100876864B1 publication Critical patent/KR100876864B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

A semiconductor package having a bidirectional input/output terminal and a manufacturing method thereof are provided to form the bidirectional input/output terminal by exposing a conductive pattern through a lower surface thereof and exposing solder balls through an upper surface thereof. A substrate(110) includes an insulator, a first conductive pattern(112) formed on an upper surface thereof, and a second conductive pattern(113) formed on a lower surface thereof. One or more solder balls(120) are formed in the first conductive pattern of the substrate. A semiconductor die(130) is attached on an upper surface of the substrate and a bond pad(131) is formed thereon. One or more conductive wires(140) are formed to connect electrically the bond pad of the semiconductor die with the first conductive pattern of the substrate. An encapsulant(150) is formed on an upper surface of the substrate to encapsulate the solder balls, the semiconductor die, and the conductive die. The solder balls are exposed to the outside.

Description

양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE HAVING DUAL DIRECTION INPUT OUTPUT TERMINAL AND MANUFACTURING METHOD THE SAME}Semiconductor package having bidirectional input / output terminal and manufacturing method therefor {SEMICONDUCTOR PACKAGE HAVING DUAL DIRECTION INPUT OUTPUT TERMINAL AND MANUFACTURING METHOD THE SAME}

도 1은 본 발명의 일실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.6 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도 7은 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.7 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도 8은 본 발명의 일실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법을 도시한 순서도이다.8 is a flowchart illustrating a method of manufacturing a semiconductor package having bidirectional input / output terminals according to an embodiment of the present invention.

도 9a 내지 도 9e는 본 발명에 따른 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법을 도시한 단면도이다.9A through 9E are cross-sectional views illustrating a method of manufacturing a semiconductor package having a bidirectional input / output terminal according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100; 본 발명의 일실시예에 의한 반도체 패키지100; Semiconductor package according to an embodiment of the present invention

110; 서브스트레이트 111; 절연체110; Substrate 111; Insulator

112; 제1도전성 패턴 113; 제2도전성 패턴112; First conductive pattern 113; Second conductivity pattern

114; 도전성 비아 115; 제1커버 코트114; Conductive via 115; 1st cover coat

116; 제2커버 코트 120; 솔더볼116; Second cover coat 120; Solder ball

130; 반도체 다이 131; 본드 패드130; Semiconductor die 131; Bond pad

132; 접착제 140; 도전성 와이어132; Adhesive 140; Conductive wire

150; 인캡슐란트 160; 외부 장치150; Encapsulant 160; External device

161; 도전성 패턴 162; 솔더161; Conductive pattern 162; Solder

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 보다 상세히는 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package having a bidirectional input and output terminal and a method of manufacturing the same.

일반적으로 반도체 패키지는 반도체 다이(semiconductor die)와 외부 장 치(external device)가 서로 전기적으로 접속되도록 하는 동시에, 내부의 반도체 다이가 외부 환경으로부터 보호되도록 하는 역할을 한다. 이러한 반도체 패키지는 반도체 다이가 점차 고집적화 및 고기능화됨에 따라 많은 수의 입출력 단자를 필요로 하고, 또한 휴대용 전자기기의 크기가 점차 작아짐에 따라, 패키지 크기도 작아질 것을 요구받고 있다. 더욱이, 이러한 반도체 패키지는 상술한 바와 같이 고집적화되는 동시에 고기능화함으로써, 열방출 성능도 우수할 것을 요구받고 있다.In general, the semiconductor package serves to electrically connect the semiconductor die and the external device to each other and to protect the internal semiconductor die from the external environment. Such semiconductor packages require a large number of input and output terminals as semiconductor dies are increasingly integrated and highly functional, and as the size of portable electronic devices is gradually reduced, the package size is also required to be smaller. Moreover, such a semiconductor package is required to be excellent in heat dissipation performance by being highly integrated and highly functional as described above.

이에 따라 최근에는 다수의 반도체 다이를 스택하는 기술뿐만 아니라, 다수의 반도체 패키지를 스택하는 기술도 개발되고 있다. 일례로, POP(Package On Package)로 알려진 반도체 패키지는 어느 특정 반도체 패키지 위에 또다른 반도체 패키지가 스택된 형태를 한다. 이와 같이 반도체 패키지를 스택하게 되면 작은 면적에 더 많은 반도체 패키지를 실장할 수 있게 되고, 이에 따라 더욱 복잡하고 다양한 기능의 반도체 패키지를 구현할 수 있게 된다.Accordingly, in recent years, not only a technology for stacking a plurality of semiconductor dies but also a technology for stacking a plurality of semiconductor packages has been developed. For example, a semiconductor package known as a package on package (POP) has a form in which another semiconductor package is stacked on a specific semiconductor package. Stacking semiconductor packages in this way allows more semiconductor packages to be mounted in a smaller area, thereby realizing more complex and versatile semiconductor packages.

그러나, 이러한 종래의 반도체 패키지는 어느 하나의 반도체 패키지 위에 다른 반도체 패키지를 실장하기 위해서 중간에 별도의 서브스트레이트(substrate)를 더 개재하여야 하는 문제가 있다.However, such a conventional semiconductor package has a problem in that a separate substrate must be further interposed in order to mount another semiconductor package on one semiconductor package.

더욱이, 이러한 종래의 반도체 패키지는 추가적으로 개재된 서브스트레이트에도 상면 및 하면에 솔더볼(solder ball)을 더 형성하고 이를 반도체 패키지에 전기적으로 접속하여야 함으로써 공정이 복잡해지고, 제조 시간이 오래 걸리는 문제가 있다.In addition, such a conventional semiconductor package has a problem in that the process is complicated and takes a long time to manufacture by additionally forming solder balls on the upper and lower surfaces of the substrate and additionally connecting them to the semiconductor package.

물론, 이와 같이 제조 공정이 복잡하고 제조 시간이 오래 걸림으로써 그만큼 불량률도 높아져 생산 수율이 낮아지는 문제가 있다.Of course, there is a problem in that the manufacturing process is complicated and the manufacturing time is long, so that the defective rate is also high and the production yield is low.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 양방향 입출력 단자를 구비하여 패키지 스택이 용이한 반도체 패키지 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor package having a bidirectional input / output terminal and an easy package stack, and a method of manufacturing the same.

본 발명의 다른 목적은 열방출 성능이 우수한 반도체 패키지 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a semiconductor package having excellent heat dissipation performance and a method of manufacturing the same.

상기한 목적을 달성하기 위해 본 발명에 의한 양방향 입출력 단자를 갖는 반도체 패키지는 절연체를 중심으로 상면에 제1도전성 패턴이 형성되고, 하면에 제2도전성 패턴이 형성된 서브스트레이트와, 상기 서브스트레이트의 제1도전성 패턴에 리플로우된 적어도 하나의 솔더볼과, 상기 서브스트레이트의 상면에 접착제로 접착된 동시에 상면에 본드 패드가 형성된 반도체 다이와, 상기 반도체 다이의 본드 패드와 상기 서브스트레이트의 제1도전성 패턴을 상호 전기적으로 접속하는 적어도 하나의 도전성 와이어와, 상기 서브스트레이트의 상면으로서 상기 솔더볼, 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐레이션하되, 상기 솔더볼은 외부로 노출되도록 하는 인캡슐란트를 포함한다.In order to achieve the above object, a semiconductor package having a bi-directional input / output terminal according to the present invention includes a substrate having a first conductive pattern formed on an upper surface of the insulator and a second conductive pattern formed on a lower surface of the semiconductor package. At least one solder ball reflowed in a conductive pattern, a semiconductor die bonded to an upper surface of the substrate with an adhesive and a bond pad formed on an upper surface thereof, a bond pad of the semiconductor die, and a first conductive pattern of the substrate; At least one electrically conductive wire electrically connected, and an encapsulant for encapsulating the solder ball, the semiconductor die and the conductive wire as an upper surface of the substrate, wherein the solder ball is exposed to the outside.

상기 솔더볼은 상기 인캡슐란트를 통하여 외부로 일정 길이 돌출될 수 있다.The solder ball may protrude a predetermined length to the outside through the encapsulant.

상기 솔더볼은 높이가 상기 도전성 와이어의 루프 하이트보다 클 수 있다.The solder ball may have a height greater than the loop height of the conductive wire.

상기 솔더볼은 높이가 상기 인캡슐란트의 높이보다 클 수 있다.The solder ball may have a height greater than that of the encapsulant.

상기 인캡슐란트는 높이가 상기 솔더볼 높이의 적어도 50~99%의 높이로 형성될 수 있다.The encapsulant may have a height of at least 50 to 99% of the height of the solder ball.

상기 반도체 패키지와 동일한 제2반도체 패키지가 상기 반도체 패키지 위에 전기적으로 접속될 수 있다.A second semiconductor package identical to the semiconductor package may be electrically connected to the semiconductor package.

상기 제2반도체 패키지는 자신의 서브스트레이트에 형성된 자신의 제2도전성 패턴이 상기 반도체 패키지의 상기 솔더볼에 전기적으로 접속될 수 있다.The second semiconductor package may have its second conductive pattern formed on its substrate electrically connected to the solder balls of the semiconductor package.

상기 솔더볼이 외부 장치에 실장될 수 있다.The solder ball may be mounted on an external device.

상기 제2도전성 패턴이 외부 장치에 실장될 수 있다.The second conductive pattern may be mounted on an external device.

상기 솔더볼에는 상기 반도체 패키지와 다른 모양의 이종 반도체 패키지가 전기적으로 연결될 수 있다.The solder ball may be electrically connected to a hetero semiconductor package having a different shape from the semiconductor package.

상기 제2도전성 패턴에는 상기 반도체 패키지와 다른 모양의 이종 반도체 패키지가 전기적으로 연결될 수 있다.A hetero semiconductor package having a different shape from that of the semiconductor package may be electrically connected to the second conductive pattern.

상기 솔더볼에는 크리스탈 및 서브스트레이트중 선택된 어느 하나가 전기적으로 더 연결될 수 있다.The solder ball may be further electrically connected to any one selected from a crystal and a substrate.

또한, 상술한 본 발명의 목적을 달성하기 위해 본 발명에 의한 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법은 절연체를 중심으로 상면에 제1도전성 패턴이 형성되고, 하면에 제2도전성 패턴이 형성된 서브스트레이트를 제공하는 서브스트레이트 제공 단계와, 상기 서브스트레이트의 제1도전성 패턴에 솔더볼을 리플로우하는 솔더볼 리플로우 단계와, 상기 서브스트레이트의 상면에 본드 패드를 갖는 반도체 다이를 접착제로 접착하는 반도체 다이 본딩 단계와, 상기 서브스트레 이트의 제1도전성 패턴과 상기 반도체 다이의 본드 패드를 도전성 와이어로 전기 접속하는 와이어 본딩 단계와, 상기 서브스트레이트의 상면으로서 상기 솔더볼, 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐레이션하되, 상기 솔더볼은 외부로 노출되도록 하는 인캡슐레이션 단계를 포함한다.In addition, in order to achieve the above object of the present invention, a method of manufacturing a semiconductor package having a bidirectional input / output terminal according to the present invention includes a first conductive pattern formed on an upper surface of an insulator, and a second conductive pattern formed on a lower surface of the semiconductor package. A substrate providing step of providing a straight line, a solder ball reflow step of reflowing solder balls on a first conductive pattern of the substrate, and a semiconductor die bonding adhesive bonding a semiconductor die having a bond pad to an upper surface of the substrate And a wire bonding step of electrically connecting the first conductive pattern of the substrate and the bond pad of the semiconductor die with a conductive wire, and encapsulating the solder ball, the semiconductor die, and the conductive wire as an upper surface of the substrate. But the solder ball is exposed to the outside An encapsulation step.

상기 솔더볼 리플로우 단계는 상기 솔더볼의 높이가 상기 도전성 와이어의 루프 하이트보다 큰 것을 이용하여 이루어질 수 있다.The solder ball reflow step may be performed using a height of the solder ball larger than a loop height of the conductive wire.

상기 솔더볼 리플로우 단계는 상기 솔더볼의 높이가 상기 인캡슐란트의 높이보다 큰 것을 이용하여 이루어질 수 있다.The solder ball reflow step may be performed using the height of the solder ball is greater than the height of the encapsulant.

상기 인캡슐레이션 단계는 상기 솔더볼이 상기 인캡슐란트를 통하여 외부로 일정 길이 돌출되도록 하여 이루어질 수 있다.The encapsulation step may be performed by allowing the solder ball to protrude a predetermined length to the outside through the encapsulant.

상기 인캡슐레이션 단계는 상기 인캡슐란트의 높이가 상기 솔더볼 높이의 적어도 50~99%의 높이로 형성되도록 하여 이루어질 수 있다.The encapsulation step may be performed by forming the height of the encapsulant to a height of at least 50% to 99% of the height of the solder ball.

상기와 같이 하여 본 발명은 반도체 패키지의 하면을 통해서 도전성 패턴이 노출되고, 상면을 통해서 솔더볼이 노출됨으로써, 양방향으로 입출력 단자가 형성된다. 따라서, 본 발명에 의한 반도체 패키지는 상부 방향 또는 하부 방향중 원하는 방향을 이용하여 외부 장치에 편리하게 실장할 수 있게 된다.As described above, according to the present invention, the conductive pattern is exposed through the lower surface of the semiconductor package, and the solder balls are exposed through the upper surface, thereby forming input and output terminals in both directions. Therefore, the semiconductor package according to the present invention can be conveniently mounted on an external device using a desired direction of the upper direction or the lower direction.

또한, 본 발명은 도전성 패턴이 외부 장치에 실장될 경우, 솔더볼이 외부를 향해 노출되어 있음으로써 상기 솔더볼을 통하여 반도체 패키지의 방열 성능이 향상된다.In addition, in the present invention, when the conductive pattern is mounted on the external device, the solder ball is exposed to the outside, thereby improving heat dissipation performance of the semiconductor package through the solder ball.

또한, 본 발명은 양방향으로 형성된 입출력 단자에 의해 동일한 반도체 패키지의 스택뿐만 아니라 서로 다른 다양한 모양의 반도체 패키지도 스택할 수 있게 된다.In addition, the present invention enables the stacking of semiconductor packages of different shapes as well as the stack of the same semiconductor package by the input and output terminals formed in both directions.

또한, 본 발명은 도전성 패턴이 외부 장치에 실장될 경우, 외부로 노출된 솔더볼에 히트 싱크를 연결함으로써, 반도체 패키지의 방열 성능을 더욱 향상시킬 수 있게 된다.In addition, when the conductive pattern is mounted on an external device, the heat sink is connected to the solder ball exposed to the outside, thereby further improving the heat dissipation performance of the semiconductor package.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 1은 본 발명의 일실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to an embodiment of the present invention.

도시된 바와 같이 본 발명의 일실시예에 따른 반도체 패키지(100)는 서브스트레이트(substrate)(110), 솔더볼(solder ball)(120), 반도체 다이(semiconductor die)(130), 도전성 와이어(conductive wire)(140) 및 인캡슐란트(encapsulant)(150)를 포함한다.As illustrated, the semiconductor package 100 according to the embodiment of the present invention may include a substrate 110, a solder ball 120, a semiconductor die 130, and a conductive wire. wire 140 and encapsulant 150.

상기 서브스트레이트(110)에는 절연체(111)를 중심으로 상면에 다수의 제1도전성 패턴(112)이 형성되고, 하면에 다수의 제2도전성 패턴(113)이 형성될 수 있다. 물론, 상기 제1도전성 패턴(112)과 상기 제2도전성 패턴(113)은 도전성 비아(electrically conductive via)(114)에 의해 상호 전기적으로 연결될 수 있다. 또한, 상기 제1도전성 패턴(112)의 외측에는 제1커버 코트(cover coat)(115)가 코팅될 수 있고, 상기 제2도전성 패턴(113)의 외측에도 제2커버 코트(116)가 코팅될 수 있다.In the substrate 110, a plurality of first conductive patterns 112 may be formed on an upper surface of the substrate 110, and a plurality of second conductive patterns 113 may be formed on a lower surface of the substrate 110. Of course, the first conductive pattern 112 and the second conductive pattern 113 may be electrically connected to each other by an electrically conductive via 114. In addition, a first cover coat 115 may be coated on the outer side of the first conductive pattern 112, and a second cover coat 116 is coated on the outer side of the second conductive pattern 113. Can be.

상기 솔더볼(120)은 상기 서브스트레이트(110)의 제1도전성 패턴(112)에 용착(reflow)될 수 있다. 이러한 솔더볼(120)은 하기할 인캡슐란트(150)를 통하여 외부로 노출되거나 또는 돌출될 수 있다. 또한, 상기 솔더볼(120)은 그 높이가 하기할 도전성 와이어(140)의 루프 하이트(loop height)보다 클 수 있다. 더욱이, 상기 솔더볼(120)은 그 높이가 상기 인캡슐란트(150)의 높이보다 클 수 있다. 한편, 이러한 솔더볼(120)은 통상의 주석/납 합금, 납없는 주석, 주석/은/구리 합금 및 그 등가물중 선택된 어느 하나로 이루어질 수 있으나 여기서 그 재질을 한정하는 것은 아니다.The solder ball 120 may be reflowed on the first conductive pattern 112 of the substrate 110. The solder ball 120 may be exposed or protruded through the encapsulant 150 to be described later. In addition, the solder ball 120 may have a height greater than a loop height of the conductive wire 140 to be described below. In addition, the height of the solder ball 120 may be greater than the height of the encapsulant 150. On the other hand, the solder ball 120 may be made of any one selected from conventional tin / lead alloy, lead-free tin, tin / silver / copper alloy, and equivalents thereof, but is not limited thereto.

상기 반도체 다이(130)는 상기 서브스트레이트(110)의 상면에 접착제(132)로 접착될 수 있다. 물론, 상기 반도체 다이(130)는 상면에 적어도 하나의 본드 패드(bond pad)(131)가 형성될 수 있다. 더불어, 상기 접착제(132)는 통상의 에폭시, 양면 접착 테이프 및 그 등가물중 선택된 어느 하나일 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.The semiconductor die 130 may be adhered to the upper surface of the substrate 110 with an adhesive 132. Of course, at least one bond pad 131 may be formed on an upper surface of the semiconductor die 130. In addition, the adhesive 132 may be any one selected from ordinary epoxy, double-sided adhesive tape, and the like, and the material is not limited thereto.

상기 도전성 와이어(140)는 상기 반도체 다이(130)의 본드 패드(131)와 상기 서브스트레이트(110)의 제1도전성 패턴(112)을 전기적으로 접속할 수 있다. 이러한 도전성 와이어(140)는 통상의 노말 와이어 본딩(normal wire bonding) 방법(반도체 다이(130)의 본드 패드(131)에 먼저 볼본딩(ball bonding)을 하고 이어서 제1도전 성 패턴(112)에 스티치 본딩(stitch bonding)하는 와이어 본딩 방법), 리버스 와이어 본딩(reverse wire bonding)(제1도전성 패턴(112)에 먼저 볼본딩하고 이어서 본드 패드(131)에 스티치 본딩하는 와이어 본딩 방법) 및 그 등가 방법중 어느 하나로 수행될 수 있으며, 여기서 그 와이어 본딩 방법을 한정하는 것은 아니다. 더불어, 상기 도전성 와이어(140)는 통상의 골드 와이어, 구리 와이어, 알루미늄 와이어 및 그 등가물중 선택된 어느 하나일 수 있으며, 여기서 그 재질을 한정하는 것은 아니다.The conductive wire 140 may electrically connect the bond pad 131 of the semiconductor die 130 and the first conductive pattern 112 of the substrate 110. The conductive wire 140 may be ball bonded to the bond pad 131 of the normal die bonding method (normal semiconductor bonding 130) and then to the first conductive pattern 112. Wire bonding method for stitch bonding), reverse wire bonding (wire bonding method for ball bonding first to the first conductive pattern 112 and then stitch bonding to the bond pad 131) and the equivalent thereof The method may be performed by any one of the methods, and the present invention is not limited thereto. In addition, the conductive wire 140 may be any one selected from ordinary gold wires, copper wires, aluminum wires, and equivalents thereof, and the material is not limited thereto.

상기 인캡슐란트(150)는 상기 서브스트레이트(110)의 상면으로서 상기 솔더볼(120), 상기 반도체 다이(130) 및 상기 도전성 와이어(140)를 인캡슐레이션(encapsulation)할 수 있다. 여기서 상기 솔더볼(120)은 상기 인캡슐란트(150)를 통하여 외부로 노출 또는 돌출된다. 실질적으로, 상기 인캡슐란트(150)는 높이가 상기 솔더볼(120) 높이의 적어도 50~99%의 높이로 형성되도록 한다. 이러한 인캡슐란트(150)는 몰드(mold)를 통해서 인캡슐레이션되는 에폭시 몰딩 컴파운드(epoxy molding compound), 디스펜서(dispensor)를 통해서 인캡슐레이션되는 액상 봉지재 및 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 상기 인캡슐란트(150)의 재질을 한정하는 것은 아니다.The encapsulant 150 may encapsulate the solder ball 120, the semiconductor die 130, and the conductive wire 140 as an upper surface of the substrate 110. Here, the solder ball 120 is exposed or protruded to the outside through the encapsulant 150. Substantially, the encapsulant 150 is such that the height is formed to a height of at least 50 ~ 99% of the height of the solder ball (120). The encapsulant 150 may be any one selected from an epoxy molding compound encapsulated through a mold, a liquid encapsulation material encapsulated through a dispenser, and an equivalent thereof. Here, the material of the encapsulant 150 is not limited.

도 2는 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.2 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 다수 의 반도체 패키지가 스택된 형태를 할 수 있다. 비록 도면에서는 4개의 반도체 패키지가 스택된 형태로 도시되어 있지만, 이러한 반도체 패키지의 스택 개수로 본 발명을 한정하는 것은 아니다.As shown, the semiconductor package 200 according to another embodiment of the present invention may have a form in which a plurality of semiconductor packages are stacked. Although four semiconductor packages are shown in a stacked form in the drawings, the present invention is not limited to the number of stacks of such semiconductor packages.

좀더 구체적으로 설명하기 위해, 상기 반도체 패키지(200)를 상부에서 하부 방향쪽으로 제1반도체 패키지(200a), 제2반도체 패키지(200b), 제3반도체 패키지(200c) 및 제4반도체 패키지(200d)로 구분할 수 있다. 상기 제1반도체 패키지(200a)는 서브스트레이트(110)에 형성된 제2도전성 패턴(113)이 제2반도체 패키지(200b)의 솔더볼(120)에 전기적으로 접속된다. 이러한 형태로 제2반도체 패키지(200b) 내지 제4반도체 패키지(200d)가 스택된 형태를 한다.In order to describe in more detail, the semiconductor package 200 from the upper side to the lower direction, the first semiconductor package 200a, the second semiconductor package 200b, the third semiconductor package 200c and the fourth semiconductor package 200d. Can be divided into In the first semiconductor package 200a, a second conductive pattern 113 formed on the substrate 110 is electrically connected to the solder balls 120 of the second semiconductor package 200b. In this form, the second semiconductor package 200b to the fourth semiconductor package 200d are stacked.

또한, 상기 제4반도체 패키지(200d)는 서브스트레이트(110)에 형성된 제2도전성 패턴(113)이 솔더(162)를 통하여 외부 장치(160)에 전기적으로 접속될 수 있다.In addition, in the fourth semiconductor package 200d, the second conductive pattern 113 formed on the substrate 110 may be electrically connected to the external device 160 through the solder 162.

도 3은 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(300) 역시 다수의 반도체 패키지가 스택된 형태를 할 수 있다. 비록 도면에서는 4개의 반도체 패키지가 스택된 형태로 도시되어 있지만, 이러한 반도체 패키지의 스택 개수로 본 발명을 한정하는 것은 아니다.As shown, the semiconductor package 300 according to another embodiment of the present invention may also have a form in which a plurality of semiconductor packages are stacked. Although four semiconductor packages are shown in a stacked form in the drawings, the present invention is not limited to the number of stacks of such semiconductor packages.

좀더 구체적으로 설명하기 위해, 상기 반도체 패키지(300)를 상부에서 하부 방향쪽으로 제1반도체 패키지(300a), 제2반도체 패키지(300b), 제3반도체 패키지(300c) 및 제4반도체 패키지(300d)로 구분할 수 있다. 상기 제1반도체 패키지(300a)는 인캡슐란트(150)를 통해 돌출된 솔더볼(120)이 제2반도체 패키지(300b)의 서브스트레이트(110)에 형성된 제2도전성 패턴(113)에 전기적으로 접속된다. 이러한 형태로 제2반도체 패키지(300b) 내지 제4반도체 패키지(300d)가 스택된 형태를 한다.In order to describe in more detail, the semiconductor package 300 from the upper side to the lower direction, the first semiconductor package 300a, the second semiconductor package 300b, the third semiconductor package 300c and the fourth semiconductor package 300d. Can be divided into The first semiconductor package 300a is electrically connected to the second conductive pattern 113 formed on the substrate 110 of the solder ball 120 protruding from the encapsulant 150. do. In this form, the second semiconductor package 300b to the fourth semiconductor package 300d are stacked.

또한, 상기 제4반도체 패키지(300d)는 인캡슐란트(150)를 통해 돌출된 솔더볼(120)이 직접 외부 장치(160)에 전기적으로 접속될 수 있다.In addition, the fourth semiconductor package 300d may have the solder balls 120 protruding through the encapsulant 150 directly connected to the external device 160.

도 4는 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(400)는 동종(同種)의 반도체 패키지(100)뿐만 아니라 이종(異種)의 반도체 패키지(400a)의 스택도 가능하다. 도면에서는 동종의 제1반도체 패키지(100) 및 제2반도체 패키지(100)가 상호간 스택되어 있고, 상기 제1반도체 패키지(100)의 위에 이종의 제3반도체 패키지(400a)가 스택된 것으로 도시되어 있다. 이러한 이종의 제3반도체 패키지(400a)는 도면에 도시된 것으로 한정하는 것은 아니며, 이밖에도 다양한 모양의 이종의 제3반도체 패키지(400a)의 스택이 가능할 것이다. 물론, 상기 이종의 제3반도체 패키지(400a)는 서브스트레이트(410)에 형성된 도전성 패턴(412)이 제1반도체 패키지(100)에 형성된 솔더볼(120)에 전기적으로 접속될 수 있다.As illustrated, the semiconductor package 400 according to another exemplary embodiment of the present invention may not only stack semiconductor packages 100 of the same type but also stack semiconductor packages 400a of different types. In the figure, the first semiconductor package 100 and the second semiconductor package 100 of the same type are stacked on each other, and the third semiconductor package 400a of the heterogeneous type is stacked on the first semiconductor package 100. have. The heterogeneous third semiconductor package 400a is not limited to those shown in the drawings, and in addition, a stack of heterogeneous third semiconductor packages 400a of various shapes may be possible. Of course, the heterogeneous third semiconductor package 400a may have the conductive pattern 412 formed on the substrate 410 electrically connected to the solder balls 120 formed on the first semiconductor package 100.

도 5는 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 패키지(500)는 이종의 반도체 패키지(500a)가 수평 방향으로 위치된 동종의 제1반도체 패키지(100) 및 제2반도체 패키지(100)에 전기적으로 연결될 수 있다. 도면에서는 동종의 제1반도체 패키지(100) 및 제2반도체 패키지(100)가 수평 방향으로 위치되어 있고, 상기 제1반도체 패키지(100) 및 제2반도체 패키지(100) 위에 이종의 제3반도체 패키지(500a)가 스택된 것으로 도시되어 있다. 상기 이종의 제3반도체 패키지(500a)는 도면에 도시된 것으로 한정하는 것은 아니며, 이밖에도 다양한 모양의 이종 제3반도체 패키지(500a)가 가능할 것이다. 여기서, 상기 이종의 제3반도체 패키지(500a)는 서브스트레이트(510)에 형성된 솔더볼(520)이 제1반도체 패키지(100) 및 제2반도체 패키지(100)의 제2도전성 패턴(113)에 전기적으로 접속된다.As shown in the drawing, the semiconductor package 500 according to another embodiment of the present invention is electrically connected to the first semiconductor package 100 and the second semiconductor package 100 of the same type in which the hetero semiconductor packages 500a are positioned in the horizontal direction. Can be connected. In the drawing, the first semiconductor package 100 and the second semiconductor package 100 of the same type are positioned in the horizontal direction, and the third semiconductor package of the heterogeneous type is placed on the first semiconductor package 100 and the second semiconductor package 100. 500a is shown stacked. The heterogeneous third semiconductor package 500a is not limited to that illustrated in the drawings. In addition, the heterogeneous third semiconductor package 500a may have various shapes. Here, in the heterogeneous third semiconductor package 500a, the solder balls 520 formed on the substrate 510 may be electrically connected to the second conductive patterns 113 of the first semiconductor package 100 and the second semiconductor package 100. Is connected.

도 6은 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.6 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 패키지(600)는 인캡슐란트(150)를 통해 돌출된 솔더볼(120)에 크리스탈(crystal), 서브스트레이트 및 그 등가물중 선택된 어느 하나(600a)가 더 전기적으로 접속될 수 있다. 상기 크리스탈(이것의 역할을 간략히 설명 부탁드립니다)................, 상기 서브스트레 이트는 예를 들어 각종 수동 소자가 탑재되어 실장 밀도를 높이는 역할을 할 수 있다. 물론, 이러한 반도체 패키지(600)는 서브스트레이트(110)에 형성된 제2도전성 패턴(113)이 외부 장치에 실장된다.As shown, the semiconductor package 600 according to another embodiment of the present invention is any one selected from the crystal (crystal), the substrate and the equivalent (600a) to the solder ball 120 protruding through the encapsulant 150 Can be more electrically connected. The crystal (please briefly explain the role of this) ..., the sub-straight is equipped with various passive elements, for example, to increase the mounting density Can be. Of course, in the semiconductor package 600, the second conductive pattern 113 formed on the substrate 110 is mounted on an external device.

도 7은 본 발명의 다른 실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지를 도시한 단면도이다.7 is a cross-sectional view illustrating a semiconductor package having bidirectional input / output terminals according to another exemplary embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 의한 반도체 패키지(700)는 인캡슐란트(150)를 통해 돌출된 솔더볼(120)에 히트 싱크 및 그 등가물중 선택된 어느 하나(700a)가 더 전기적으로 접속될 수 있다. 상기 히트 싱크에 의해 상기 반도체 패키지(100)의 방열 성능은 더욱 향상된다. 물론, 이러한 반도체 패키지(700)는 서브스트레이트(110)에 형성된 제2도전성 패턴(113)이 외부 장치에 실장된다.As shown in the semiconductor package 700 according to another embodiment of the present invention, any one selected from the heat sink and its equivalent 700a is more electrically connected to the solder ball 120 protruding through the encapsulant 150. Can be. The heat sink further improves heat dissipation performance of the semiconductor package 100. Of course, in the semiconductor package 700, the second conductive pattern 113 formed on the substrate 110 is mounted on an external device.

도 8은 본 발명의 일실시예에 따른 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법을 도시한 순서도이다.8 is a flowchart illustrating a method of manufacturing a semiconductor package having bidirectional input / output terminals according to an embodiment of the present invention.

도시된 바와 같이 본 발명에 의한 반도체 패키지의 제조 방법은 서브스트레이트 제공 단계(S1)와, 솔더볼 리플로우 단계(S2)와, 반도체 다이 본딩 단계(S3)와, 와이어 본딩 단계(S4)와, 인캡슐레이션 단계(S5)를 포함한다.As shown, the method of manufacturing a semiconductor package according to the present invention includes a substrate providing step (S1), a solder ball reflow step (S2), a semiconductor die bonding step (S3), a wire bonding step (S4), and Encapsulation step (S5).

도 9a 내지 도 9e는 본 발명에 따른 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법을 도시한 단면도이다.9A through 9E are cross-sectional views illustrating a method of manufacturing a semiconductor package having a bidirectional input / output terminal according to the present invention.

먼저 도 9a에 도시된 바와 같이 상기 서브스트레이트 제공 단계(S1)에서는 절연체(111)를 중심으로 상면에는 제1도전성 패턴(112)이 형성되고, 하면에는 제2도전성 패턴(113)이 형성된 서브스트레이트(110)를 제공한다. 물론, 상기 제1도전성 패턴(112)과 제2도전성 패턴(113)은 도전성 비아(114)에 의해 상호 전기적으로 연결된다. 더욱이, 상기 제1도전성 패턴(112)의 외주연에는 제1커버 코트(115)가 코팅되고, 상기 제2도전성 패턴(113)의 외주연에는 제2커버 코트(116)가 코팅될 수 있다.First, as shown in FIG. 9A, in the substrate providing step S1, a first conductive pattern 112 is formed on an upper surface of the substrate 111 and a second conductive pattern 113 is formed on a lower surface of the substrate. Provide 110. Of course, the first conductive pattern 112 and the second conductive pattern 113 are electrically connected to each other by the conductive via 114. In addition, a first cover coat 115 may be coated on an outer circumference of the first conductive pattern 112, and a second cover coat 116 may be coated on an outer circumference of the second conductive pattern 113.

이어서 도 9b에 도시된 바와 같이 솔더볼 리플로우 단계(S2)에서는 상기 서브스트레이트(110)의 상면에 형성된 제1도전성 패턴(112)에 일정 직경의 솔더볼(120)을 리플로우(reflow)한다. 이러한 솔더볼(120)의 리플로우는 통상의 플럭스(flux)를 이용하여 솔더볼(120)을 제1도전성 패턴(112) 위에 임시로 고정한 후, 이를 고온의 퍼니스(furnace)에 투입후 꺼냄으로써, 솔더볼(120)이 상기 제1도전성 패턴(112)에 용융 및 냉각되어 단단하게 부착되도록 한다. 여기서, 상기 솔더볼(120)의 높이는 하기할 도전성 와이어(140)의 루프 하이트(loop height)보다 높게 되도록 한다. Subsequently, as shown in FIG. 9B, in the solder ball reflow step S2, the solder ball 120 having a predetermined diameter is reflowed on the first conductive pattern 112 formed on the upper surface of the substrate 110. The reflow of the solder ball 120 is fixed by temporarily fixing the solder ball 120 on the first conductive pattern 112 using a conventional flux (flux), and then put it in a high-temperature furnace (furnace) to take out, the solder ball 120 may be melted and cooled to the first conductive pattern 112 to be firmly attached. Here, the height of the solder ball 120 to be higher than the loop height (loop height) of the conductive wire 140 to be described.

이어서 도 9c에 도시된 바와 같이 반도체 다이 본딩 단계(S3)에서는 상기 서브스트레이트(110)의 상면 중앙에 반도체 다이(130)를 접착제(132)로 접착한다. 즉, 상기 서브스트레이트(110)의 상면 중앙에 에폭시를 도포한 후 반도체 다이(130)를 접착하거나, 또는 미리 반도체 다이(130)의 저면에 양면 접착테이프를 붙인 후 상기 반도체 다이(130)를 접착한다. 물론, 상기 반도체 다이(130)의 표면 에는 다수의 본드 패드(131)가 형성될 수 있다.Subsequently, as illustrated in FIG. 9C, in the semiconductor die bonding step S3, the semiconductor die 130 is attached to the center of the upper surface of the substrate 110 with an adhesive 132. That is, after the epoxy is applied to the center of the upper surface of the substrate 110, the semiconductor die 130 is adhered to each other, or the double-sided adhesive tape is attached to the bottom surface of the semiconductor die 130 before the semiconductor die 130 is adhered to. do. Of course, a plurality of bond pads 131 may be formed on the surface of the semiconductor die 130.

이어서, 도 9d에 도시된 바와 같이 와이어 본딩 단계(S4)에서는 상기 반도체 다이(130)의 본드 패드(131)와 서브스트레이트(110)의 제1도전성 패턴(112)을 도전성 와이어(140)로 상호 접속한다. 이러한 도전성 와이어(140)는 통상의 골드 와이어, 구리 와이어, 알루미늄 와이어 및 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다.Subsequently, as shown in FIG. 9D, in the wire bonding step S4, the bond pad 131 of the semiconductor die 130 and the first conductive pattern 112 of the substrate 110 are mutually connected with the conductive wire 140. Connect. The conductive wire 140 may be any one selected from ordinary gold wires, copper wires, aluminum wires, and equivalents thereof, but is not limited thereto.

이어서, 도 9e에 도시된 바와 같이 인캡슐레이션 단계(S5)에서는 상기 서브스트레이트(110) 위의 솔더볼(120), 반도체 다이(130) 및 도전성 와이어(140)를 에폭시 몰딩 컴파운드와 같은 인캡슐란트(150)를 이용하여 몰드(mold)로 인캡슐레이션 하거나, 또는 액상 봉지재와 같은 인캡슐란트(150)를 이용하여 디스펜서(dispensor)로 인캡슐레이션할 수 있다. 어떠한 인캡슐레이션 방법을 이용하건, 상기 인캡슐란트(150)의 높이는 상기 솔더볼(120)의 높이를 초과하지 않도록 함이 바람직하다. 더욱 바람직하기로는, 상기 인캡슐란트(150)의 높이가 상기 솔더볼(120)의 높이의 50~99% 정도가 되도록 함이 좋다. 즉, 상기 인캡슐레이션후 상기 솔더볼(120)이 상기 인캡슐란트(150)를 통해서 외부로 노출 또는 돌출되도록 한다.Subsequently, as shown in FIG. 9E, in the encapsulation step S5, the solder ball 120, the semiconductor die 130, and the conductive wire 140 on the substrate 110 may be encapsulated such as an epoxy molding compound. The encapsulation may be encapsulated in a mold using the 150, or encapsulated in a dispenser using an encapsulant 150 such as a liquid encapsulant. Whatever encapsulation method is used, the height of the encapsulant 150 is preferably not to exceed the height of the solder ball (120). More preferably, the height of the encapsulant 150 may be about 50 to 99% of the height of the solder ball 120. That is, after the encapsulation, the solder ball 120 is exposed or protruded to the outside through the encapsulant 150.

한편, 통상의 반도체 패키지(100)는 반도체 다이 본딩, 와이어 본딩, 인캡슐레이션 및 솔더볼 리플로우 순서로 반도체 패키지를 제조하지만, 본 발명은 솔더볼 리플로우, 반도체 다이 본딩, 와이어 본딩 및 인캡슐레이션 순서로 반도체 패키지를 제조한다. 이와 같이 순서를 바꾼 이유는 인캡슐레이션 이후에는 인캡슐란트(150) 외측으로 돌출되도록 솔더볼(120)을 형성할 수 없기 때문이다. 또한, 상기 와 같이 서브스트레이트(110)에 먼저 솔더볼(120)을 리플로우한 후, 반도체 다이(130)를 본딩해야 접착제(132)에 문제가 발생하지 않는다. 즉, 만약 접착제(132)를 이용하여 반도체 다이(130)를 서브스트레이트(110)에 먼저 본딩한다면, 상기 접착제(132)가 솔더볼(120)의 리플로우 공정중 손상될 수 있기 때문이다.Meanwhile, the conventional semiconductor package 100 manufactures a semiconductor package in the order of semiconductor die bonding, wire bonding, encapsulation, and solder ball reflow, but the present invention provides solder ball reflow, semiconductor die bonding, wire bonding, and encapsulation order. The semiconductor package is manufactured. The reason for changing the order as described above is that after the encapsulation, the solder ball 120 cannot be formed to protrude out of the encapsulant 150. In addition, after reflowing the solder ball 120 on the substrate 110 as described above, the semiconductor die 130 must be bonded so that the adhesive 132 does not have a problem. That is, if the semiconductor die 130 is first bonded to the substrate 110 using the adhesive 132, the adhesive 132 may be damaged during the reflow process of the solder ball 120.

상기와 같이 하여 본 발명은 반도체 패키지의 하면을 통해서 도전성 패턴이 노출되고, 상면을 통해서 솔더볼이 노출됨으로써, 양방향으로 입출력 단자가 형성된다. 따라서, 본 발명에 의한 반도체 패키지는 상부 방향 또는 하부 방향중 원하는 방향을 이용하여 외부 장치에 편리하게 실장할 수 있게 된다.As described above, according to the present invention, the conductive pattern is exposed through the lower surface of the semiconductor package, and the solder balls are exposed through the upper surface, thereby forming input and output terminals in both directions. Therefore, the semiconductor package according to the present invention can be conveniently mounted on an external device using a desired direction of the upper direction or the lower direction.

또한, 본 발명은 도전성 패턴이 외부 장치에 실장될 경우, 솔더볼이 외부를 향해 노출되어 있음으로써 상기 솔더볼을 통하여 반도체 패키지의 방열 성능이 향상된다.In addition, in the present invention, when the conductive pattern is mounted on the external device, the solder ball is exposed to the outside, thereby improving heat dissipation performance of the semiconductor package through the solder ball.

또한, 본 발명은 양방향으로 형성된 입출력 단자에 의해 동일한 반도체 패키지의 스택뿐만 아니라 서로 다른 다양한 모양의 반도체 패키지도 스택할 수 있게 된다.In addition, the present invention enables the stacking of semiconductor packages of different shapes as well as the stack of the same semiconductor package by the input and output terminals formed in both directions.

또한, 본 발명은 도전성 패턴이 외부 장치에 실장될 경우, 외부로 노출된 솔더볼에 히트 싱크를 연결함으로써, 반도체 패키지의 방열 성능을 더욱 향상시킬 수 있게 된다.In addition, when the conductive pattern is mounted on an external device, the heat sink is connected to the solder ball exposed to the outside, thereby further improving the heat dissipation performance of the semiconductor package.

이상에서 설명한 것은 본 발명에 따른 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명 은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing a semiconductor package having a bidirectional input and output terminal and a method for manufacturing the same according to the present invention, the present invention is not limited to the above embodiment, it is claimed in the claims As will be apparent to those skilled in the art to which the present invention pertains without departing from the gist of the present invention, the technical spirit of the present invention will be described to the extent that various modifications can be made.

Claims (17)

절연체를 중심으로 상면에 제1도전성 패턴이 형성되고, 하면에 제2도전성 패턴이 형성된 서브스트레이트;A substrate having a first conductive pattern formed on an upper surface of the insulator and a second conductive pattern formed on a lower surface of the insulator; 상기 서브스트레이트의 제1도전성 패턴에 리플로우된 적어도 하나의 솔더볼;At least one solder ball reflowed into the first conductive pattern of the substrate; 상기 서브스트레이트의 상면에 접착제로 접착된 동시에 상면에 본드 패드가 형성된 반도체 다이;A semiconductor die bonded to an upper surface of the substrate with an adhesive and a bond pad formed on the upper surface of the substrate; 상기 반도체 다이의 본드 패드와 상기 서브스트레이트의 제1도전성 패턴을 상호 전기적으로 접속하는 적어도 하나의 도전성 와이어; 및,At least one conductive wire electrically connecting the bond pad of the semiconductor die and the first conductive pattern of the substrate to each other; And, 상기 서브스트레이트의 상면으로서 상기 솔더볼, 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐레이션하되, 상기 솔더볼은 외부로 노출되도록 하는 인캡슐란트를 포함하여 이루어진 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.And encapsulating the solder ball, the semiconductor die, and the conductive wire as an upper surface of the substrate, wherein the solder ball is encapsulated to be exposed to the outside. 제 1 항에 있어서, 상기 솔더볼은 상기 인캡슐란트를 통하여 외부로 일정 길이 돌출된 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein the solder ball protrudes outwardly through the encapsulant for a predetermined length. 제 1 항에 있어서, 상기 솔더볼은 높이가 상기 도전성 와이어의 루프 하이트보다 큰 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein the solder ball has a height greater than a loop height of the conductive wire. 제 1 항에 있어서, 상기 솔더볼은 높이가 상기 인캡슐란트의 높이보다 큰 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein the solder ball has a height greater than a height of the encapsulant. 제 1 항에 있어서, 상기 인캡슐란트는 높이가 상기 솔더볼 높이의 적어도 50~99%의 높이로 형성된 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein the encapsulant has a height of at least 50 to 99% of the height of the solder ball. 제 1 항에 있어서, 상기 반도체 패키지와 동일한 제2반도체 패키지가 상기 반도체 패키지 위에 전기적으로 접속된 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.2. The semiconductor package according to claim 1, wherein a second semiconductor package identical to the semiconductor package is electrically connected on the semiconductor package. 제 6 항에 있어서, 상기 제2반도체 패키지는 자신의 서브스트레이트에 형성된 자신의 제2도전성 패턴이 상기 반도체 패키지의 상기 솔더볼에 전기적으로 접속된 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.7. The semiconductor package of claim 6, wherein the second semiconductor package has its second conductive pattern formed on its substrate electrically connected to the solder balls of the semiconductor package. 제 1 항에 있어서, 상기 솔더볼이 외부 장치에 실장됨을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein the solder ball is mounted on an external device. 제 1 항에 있어서, 상기 제2도전성 패턴이 외부 장치에 실장됨을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein the second conductive pattern is mounted on an external device. 제 1 항에 있어서, 상기 솔더볼에는 상기 반도체 패키지와 다른 모양의 이종 반도체 패키지가 전기적으로 연결됨을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein a heterogeneous semiconductor package having a different shape from the semiconductor package is electrically connected to the solder ball. 제 1 항에 있어서, 상기 제2도전성 패턴에는 상기 반도체 패키지와 다른 모양의 이종 반도체 패키지가 전기적으로 연결됨을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein a heterogeneous semiconductor package having a different shape from the semiconductor package is electrically connected to the second conductive pattern. 제 1 항에 있어서, 상기 솔더볼에는 크리스탈 및 서브스트레이트중 선택된 어느 하나가 전기적으로 더 연결됨을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지.The semiconductor package of claim 1, wherein any one selected from a crystal and a substrate is further electrically connected to the solder ball. 절연체를 중심으로 상면에 제1도전성 패턴이 형성되고, 하면에 제2도전성 패턴이 형성된 서브스트레이트를 제공하는 서브스트레이트 제공 단계;A substrate providing step of providing a substrate having a first conductive pattern formed on an upper surface of the insulator and a second conductive pattern formed on a lower surface thereof; 상기 서브스트레이트의 제1도전성 패턴에 솔더볼을 리플로우하는 솔더볼 리플로우 단계;Solder ball reflow step of reflowing the solder ball on the first conductive pattern of the substrate; 상기 서브스트레이트의 상면에 본드 패드를 갖는 반도체 다이를 접착제로 접착하는 반도체 다이 본딩 단계;Bonding a semiconductor die having a bond pad to an upper surface of the substrate with an adhesive; 상기 서브스트레이트의 제1도전성 패턴과 상기 반도체 다이의 본드 패드를 도전성 와이어로 전기 접속하는 와이어 본딩 단계; 및,Wire bonding electrically connecting the first conductive pattern of the substrate and the bond pad of the semiconductor die with a conductive wire; And, 상기 서브스트레이트의 상면으로서 상기 솔더볼, 상기 반도체 다이 및 상기 도전성 와이어를 인캡슐레이션하되, 상기 솔더볼은 외부로 노출되도록 하는 인캡슐레이션 단계를 포함하여 이루어진 것을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법.An encapsulation step of encapsulating the solder ball, the semiconductor die and the conductive wire as an upper surface of the substrate, wherein the solder ball is exposed to the outside. Manufacturing method. 제 13 항에 있어서, 상기 솔더볼 리플로우 단계는 상기 솔더볼의 높이가 상기 도전성 와이어의 루프 하이트보다 큰 것을 이용하여 이루어짐을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법.The method of claim 13, wherein the solder ball reflow step is performed using a height of the solder ball that is greater than a loop height of the conductive wire. 제 13 항에 있어서, 상기 솔더볼 리플로우 단계는 상기 솔더볼의 높이가 상기 인캡슐란트의 높이보다 큰 것을 이용하여 이루어짐을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법.The method of claim 13, wherein the solder ball reflow step is performed using a height of the solder ball that is greater than a height of the encapsulant. 제 13 항에 있어서, 상기 인캡슐레이션 단계는 상기 솔더볼이 상기 인캡슐란트를 통하여 외부로 일정 길이 돌출되도록 하여 이루어짐을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법.The method of claim 13, wherein the encapsulation step is performed by protruding the solder ball to the outside through the encapsulant for a predetermined length. 제 13 항에 있어서, 상기 인캡슐레이션 단계는 상기 인캡슐란트의 높이가 상기 솔더볼 높이의 적어도 50~99%의 높이로 형성되도록 하여 이루어짐을 특징으로 하는 양방향 입출력 단자를 갖는 반도체 패키지의 제조 방법.15. The method of claim 13, wherein the encapsulation step is performed such that the height of the encapsulant is formed to be at least 50 to 99% of the height of the solder ball.
KR1020070020803A 2007-03-02 2007-03-02 Semiconductor package having bidirectional input / output terminals and manufacturing method thereof KR100876864B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020803A KR100876864B1 (en) 2007-03-02 2007-03-02 Semiconductor package having bidirectional input / output terminals and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020803A KR100876864B1 (en) 2007-03-02 2007-03-02 Semiconductor package having bidirectional input / output terminals and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20080080735A true KR20080080735A (en) 2008-09-05
KR100876864B1 KR100876864B1 (en) 2008-12-31

Family

ID=40020849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020803A KR100876864B1 (en) 2007-03-02 2007-03-02 Semiconductor package having bidirectional input / output terminals and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100876864B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658467B2 (en) 2008-11-13 2014-02-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing stacked wafer level package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067060B1 (en) 2009-06-18 2011-09-22 삼성전기주식회사 Die package having encapsulated die and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658467B2 (en) 2008-11-13 2014-02-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing stacked wafer level package
US8704350B2 (en) 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same

Also Published As

Publication number Publication date
KR100876864B1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
US9908203B2 (en) Composite solder ball, semiconductor package using the same, semiconductor device using the same and manufacturing method thereof
US9793251B2 (en) Semiconductor package and manufacturing method thereof
JP5227501B2 (en) Stack die package and method of manufacturing the same
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
US11869829B2 (en) Semiconductor device with through-mold via
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
TWI416700B (en) Chip-stacked package structure and method for manufacturing the same
KR100394030B1 (en) stack-type semiconductor package
US7923847B2 (en) Semiconductor system-in-a-package containing micro-layered lead frame
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
EP3067928B1 (en) Semiconductor package assembly with passive device
KR100876864B1 (en) Semiconductor package having bidirectional input / output terminals and manufacturing method thereof
US8072051B2 (en) Folded lands and vias for multichip semiconductor packages
CN108447829B (en) Package structure and method for fabricating the same
KR100772103B1 (en) Stack type package and manufacture method thereof
TW201725656A (en) Chip package structure and manufacturing method thereof
KR100729502B1 (en) Carrier for multi chip package, multi chip package and method for fabricating the same
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
KR100437821B1 (en) semiconductor package and metod for fabricating the same
US11239141B2 (en) Lead frame package
KR102029804B1 (en) Package on package type semiconductor package and manufacturing method thereof
US20160104652A1 (en) Package structure and method of fabricating the same
CN112447690A (en) Semiconductor packaging structure with antenna on top
CN104392979A (en) Chip stacking encapsulation structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee