KR20080079934A - Method for inverse quantization of compressed and encoded video data stream and apparatus thereof - Google Patents

Method for inverse quantization of compressed and encoded video data stream and apparatus thereof Download PDF

Info

Publication number
KR20080079934A
KR20080079934A KR1020070020583A KR20070020583A KR20080079934A KR 20080079934 A KR20080079934 A KR 20080079934A KR 1020070020583 A KR1020070020583 A KR 1020070020583A KR 20070020583 A KR20070020583 A KR 20070020583A KR 20080079934 A KR20080079934 A KR 20080079934A
Authority
KR
South Korea
Prior art keywords
value
quantization
coefficient
inverse quantization
multiplying
Prior art date
Application number
KR1020070020583A
Other languages
Korean (ko)
Other versions
KR101086430B1 (en
Inventor
이태영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070020583A priority Critical patent/KR101086430B1/en
Publication of KR20080079934A publication Critical patent/KR20080079934A/en
Application granted granted Critical
Publication of KR101086430B1 publication Critical patent/KR101086430B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform

Abstract

A method for inverse quantization of a compressed/encoded video data stream and an apparatus thereof are provided to remove four addition processes from the whole process of the inverse quantization, thereby increasing the whole process speed and reducing the embodiment area of hardware. A method for inverse quantization of a compressed/encoded video data stream comprises the following steps of: shifting a frequency-converted or quantized coefficient value left or inverting the coefficient value to multiplex the coefficient value(610); adding a carry-in value to the multiplexed coefficient value and setting the lowest bit value(620); multiplying the set coefficient value by a quantization scale value(630); multiplying a multiplication result value by a quantization weight(640); and truncating the decimal place of a value that the quantization weight is multiplied and adding an added value determined according to whether the number without truncated decimal place is a positive number or a negative number or whether the number without truncated decimal place is a positive even number or a negative odd number to the remaining integral place of the truncated value(650).

Description

압축 부호화된 영상 데이터 스트림의 역양자화 방법 및 그 장치{Method for inverse quantization of compressed and encoded video data stream and apparatus thereof}Inverse quantization method of compressed and encoded video data stream and apparatus

도 1은 종래 기술에 따른, 역양자화 장치의 동작 과정을 나타내는 기능 블록도이다.1 is a functional block diagram illustrating an operation process of a dequantization apparatus according to the prior art.

도 2는 종래 기술에 따른, 역양자화 방법을 설명하기 위한 플로우 차트이다.2 is a flowchart illustrating a dequantization method according to the prior art.

도 3은 도 2의 역양자화의 전처리 과정을 수행하는 기능 블록도이다.3 is a functional block diagram for performing a preprocessing process of inverse quantization of FIG.

도 4는 도 2의 역양자화의 후처리 과정을 수행하는 기능 블록도이다.4 is a functional block diagram for performing a post-processing process of inverse quantization of FIG.

도 5는 도 4의 소수단 결정(fraction decision)을 위한 경우의 수를 나타내는 도면이다.FIG. 5 is a diagram illustrating the number of cases for the fraction decision of FIG. 4.

도 6은 본 발명의 일 실시예에 따른, 역양자화 방법을 설명하기 위한 플로우 차트이다.6 is a flowchart illustrating an inverse quantization method according to an embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른, 역양자화의 전처리 과정을 나타내는 기능 블록도이다.7 is a functional block diagram illustrating a preprocessing process of inverse quantization according to an embodiment of the present invention.

도 8은 본 발명의 일 실시예에 따른, 역양자화의 후처리 과정을 나타내는 기능 블록도이다.8 is a functional block diagram illustrating a post-processing process of inverse quantization according to an embodiment of the present invention.

도 9는 도 8의 820 단계의 연산 최적화 개념의 경우의 수를 나타내는 도면이 다.FIG. 9 is a diagram illustrating the number of cases of the operation optimization concept of operation 820 of FIG. 8.

도 10은 본 발명의 다른 실시예에 따른, 역양자화 장치를 나타내는 기능 블록도이다.10 is a functional block diagram illustrating an inverse quantization apparatus according to another embodiment of the present invention.

본 발명은 압축 부호화된 영상 데이터 스트림의 역양자화 방법 및 그 장치에 관한 것으로, 보다 구체적으로는 주파수 변환되고 양자화된 계수값에 대하여 좌향 자리 이동(shift left) 또는 반전(inversion)하는 단계 및 캐리-인(carry-in)값을 가산하고 최하위 비트값을 설정하는 단계와 역양자화 후 부호 변환, 부정합 제어, 라운드 단계를 포함하여 계수값에 대한 연산 및 부호 모드 변환의 수행 단계를 단축시키는 역양자화 방법 및 그 장치에 관한 것이다.The present invention relates to a method and apparatus for inverse quantization of a compressed coded video data stream, and more particularly to shift left or inversion with respect to frequency transformed and quantized coefficient values and carry- Inverse quantization method that adds carry-in value, sets least significant bit value, and shortens operation of coefficient value and sign mode conversion including sign conversion, mismatch control, and round step after inverse quantization And to the apparatus.

압축 부호화 과정에 있어서, 양자화(quantization)란 직교변화된 부호화 성분을 양자화 단계로 나누고, 그 결과를 정수 대표값으로 근사화하는 처리를 말한다. 이러한 양자화 과정을 적용하게 되면, 직교변환한 성분을 보다 작은 정수값으로 표현할 수 있고, 양자화를 거치지 않은 성분을 부호화하는 것에 비해 적은 비트수로 부호화를 수행할 수 있기 때문에 부호화 효율이 높아진다. 이렇게 부호화기에서 양자화 처리를 거친 후, 복호화기에 수신된 입력 계수에 대하여 다시 직교변환한 성분값으로 되돌리는 과정을 역양자화(inverse quantization)라고 한다.In the compression encoding process, quantization refers to a process of dividing an orthogonally transformed coding component into quantization steps and approximating the result to an integer representative value. When the quantization process is applied, the orthogonal transform component can be represented by a smaller integer value, and encoding efficiency can be increased because encoding can be performed with a smaller number of bits than encoding a component that has not undergone quantization. After the quantization process is performed by the encoder, the process of returning the input coefficients received by the decoder to the orthogonal transformed component values is called inverse quantization.

이러한 역양자화 처리 과정은 엔트로피 디코딩 단계를 거쳐 복원된 계수를 처리하여 역 이산 여현 변환(IDCT) 단계로 전달되는 계수값을 얻는 과정으로서, 디지털 TV 방송과 같은 압축 부호화된 영상 신호의 디코딩 과정에 있어서 필수 불가결한 과정이다.The inverse quantization process is a process of obtaining a coefficient value that is passed through an inverse discrete cosine transform (IDCT) step by processing a reconstructed coefficient through an entropy decoding step, and in decoding a compressed coded video signal such as digital TV broadcasting. It is an indispensable process.

역양자화 방법과 관련한 종래 기술은, 미국 특허 등록번호 제5784011호, "Multiplier Circuit for Performing Inverse Quantization Arithmetic" 및 등록번호 제6301304호, "Architecture and Method for Inverse Quantization of Discrete Cosine Transform Coefficients in MPEG Decoders"에서 살펴 볼 수 있다.The prior art related to the inverse quantization method is described in US Patent No. 5784011, "Multiplier Circuit for Performing Inverse Quantization Arithmetic" and US Pat. No. 6301304, "Architecture and Method for Inverse Quantization of Discrete Cosine Transform Coefficients in MPEG Decoders" You can take a look.

도 1은 종래 기술에 따른, 역양자화 장치의 동작 과정을 나타내는 기능 블록도이다.1 is a functional block diagram illustrating an operation process of a dequantization apparatus according to the prior art.

일반적으로 비디오 신호 압축 부호화 표준인 MPEG에 있어서, 역양자화는 도 1과 같이 엔트로피 디코딩 단계를 거친 입력 계수(coefficient, coeff[m][n], 110)를 입력받아 계수의 부호화 모드의 종류(intra DC, intra AC, inter DC/AC)에 따라 역양자화하는 부분(120 내지 140)과, 이 결과들을 계수의 부호화 모드(coefficient mode)에 따라 선택하는 멀티플렉서(multiplexer,150)와, 역양자화 결과를 각각 MPEG-1 부정합 제어(mismatch control)하는 부분(160)과, MPEG-2 부정합 제어하는 부분(170), 그리고 두 결과를 선택하는 멀티플렉서(180)로 구성된다.In general, in MPEG, which is a video signal compression coding standard, inverse quantization is performed by receiving input coefficients (coefficient, coeff [m] [n], 110) that have undergone entropy decoding as shown in FIG. 1. The de-quantization parts 120 to 140 according to DC, intra AC, and inter DC / AC, a multiplexer 150 for selecting these results according to a coding mode of coefficients, and a dequantization result. Each consists of an MPEG-1 mismatch control section 160, an MPEG-2 mismatch control section 170, and a multiplexer 180 that selects two results.

후술하겠지만, 입력된 계수의 모드(intra DC, intra AC, inter DC/AC)에 따라, 인트라 DC 모드인 경우에 입력 계수(coeff[m][n], 이하 "C"라고 함)는 곧바로 부정합 제어 단계로 들어가고, 인트라 AC 모드인 경우에는 블록 140 내의 수식과 같이 연산되고, 인터 DC/AC 모드인 경우에는 블록 130 내의 수식과 같이 연산된다. 블록 130 및 140에 나타난 수식에서 sign[m][n]은 계수(coeff[m][n])의 부호에 따라 음수인 경우 -1, 양수인 경우 +1 값을 가지고, "/" 연산은 소수부 버림(round-to-zero)을 수행하는 라운딩(rounding) 연산을 뜻한다. 양자화 스케일값(q_scale), 인터 모드 양자화 행렬(Nonintra_Qmat[m][n]), 인트라 모드 양자화 행렬(Intra_Qmat[m][n])은 엔트로피 디코딩된 정보에 따라 선택되어 역양자화의 과정에서 이용된다.As will be described later, in the intra DC mode, the input coefficient (coeff [m] [n], hereinafter referred to as “C”) is immediately mismatched according to the input coefficient mode (intra DC, intra AC, inter DC / AC). Entering the control step, the operation is performed like the equation in block 140 in the intra AC mode, and the equation in the block 130 in the inter DC / AC mode. In the formulas shown in blocks 130 and 140, sign [m] [n] has a value of -1 if negative and +1 if positive, according to the sign of the coefficient (coeff [m] [n]). It is a rounding operation that performs round-to-zero. The quantization scale value q_scale, the inter mode quantization matrix Nonnintra_Qmat [m] [n], and the intra mode quantization matrix Intra_Qmat [m] [n] are selected according to the entropy decoded information and used in the process of inverse quantization. .

도 2는 종래 기술에 따른, 역양자화 방법을 설명하기 위한 플로우 차트이다.2 is a flowchart illustrating a dequantization method according to the prior art.

도 1에서 살펴 본 MPEG 역양자화를 수행하기 위해 종래 기술에서는 도 2와 같은 순서로 역양자화를 구현한다. 역양자화 방법에 있어서, 크게 단계 200 내지 단계 230 까지가 전처리 과정이며, 단계 240 내지 단계 290 까지가 후처리 과정으로 나뉠 수 있다.In order to perform the MPEG dequantization described in FIG. 1, the prior art implements dequantization in the same order as in FIG. 2. In the inverse quantization method, steps 200 to 230 may be largely preprocessed, and steps 240 to 290 may be divided into postprocessing.

각 단계를 살펴보면, 전처리 과정은 입력 계수(C)의 부호화 모드에 따라 계수값을 (2C+1), (2C-1), 2C, C로 연산하는 단계(200), 이 결과를 부호 없는 모드(unsigned mode)로 변환하는 단계(210), 양자화 스케일값(q_scale)을 곱하는 단계(unsigned multiplier, 220), 이를 다시 원래 부호가 되도록 부호 붙임 모드(signed mode)로 변환하는 단계(230)로 구성된다. Looking at each step, the preprocessing step is to calculate the coefficient value as (2C + 1), (2C-1), 2C, C according to the encoding mode of the input coefficient (C) (200), the result is an unsigned mode converting to an unsigned mode (210), multiplying the quantized scale value (q_scale) (unsigned multiplier, 220), and converting it back to a signed mode (signed mode) so that it becomes the original sign (230). do.

이어서 진행되는 후처리 과정은 다음과 같다. 전처리 결과를 다시 부호 없는 모드(unsigned mode)로 변환하는 단계(240), 양자화 가중치(q_weight)를 곱하는 단계(unsigned multiplier, 250), 이 결과를 다시 원래 부호로 변환하는 부호 붙임 모드(signed mode) 변환 단계(260), MPEG-1 영상인 경우에 MPEG-1 부정합 제 어(mismatch control)를 위해 소수단(fraction part)을 결정하는 단계(270), 소수단 값을 가산하여 라운딩(rounding)하고 MPEG-1 부정합 제어(mismatch control)를 수행하는 단계(280), MPEG-2의 영상인 경우에는 MPEG-2 부정합 제어(mismatch control)를 수행하는 단계(290)로 구성된다.Subsequent post-processing is as follows. Converting the preprocessing result back to unsigned mode (240), multiplying the quantized weight (q_weight) (unsigned multiplier, 250), and signing mode to convert the result back to its original sign In the conversion step 260, in the case of an MPEG-1 image, determining a fraction part for MPEG-1 mismatch control (270), rounding by adding a fractional value; Step 280 of performing MPEG-1 mismatch control, and step 290 of performing MPEG-2 mismatch control in case of an MPEG-2 image.

도 2를 참조하여 종래 기술의 역양자화 과정을 상세히 살펴보면, 전처리 단계에서는 먼저 계수의 부호 정보를 추출하고, 부호화 모드에 따라 (2C+1), (2C-1), 2C, C를 계산한 뒤(200), 음수인 경우 2의 보수(2's complement)를 수행하여 부호 없는 값(unsigned number)으로 만든다(210). 그 결과에 매크로 블록 단위의 처리값인 양자화 스케일값(q_scale)을 곱한 뒤에(220) 다시 후처리 단계로 넘기기 전에 원래 부호에 맞게 부호 있는 값(signed number)으로 변경한다(230). 다음 후처리 단계에서는 전처리 단계에서 전달된 부호 있는 값(signed number)에서 부호 정보를 추출한 뒤 다시 부호 없는 값(unsigned number)으로 변경하고(240), 픽처 단위의 처리값인 양자화 가중치(q_weight)를 승산하여 결과를 얻은 후에(250), 상기 부호 정보에 따라 다시 부호 있는 값(signed number)으로 변환한다(260). 이러한 결과값에 대하여 최종적으로 MPEG-1인 경우에는 라운딩(rounding)과 MPEG-1 부정합 제어(mismatch control)의 수행을 위한 소수단(fraction)을 결정하고(270), 이 결정된 소수값을 이전 단계(260)의 결과값에 가산한다(280). MPEG-2인 경우에는 라운딩(rounding) 후 MPEG-2 부정합 제어를 수행한다(290).Looking at the inverse quantization process of the prior art with reference to Figure 2, in the pre-processing step, first extract the sign information of the coefficient, and then calculate (2C + 1), (2C-1), 2C, C according to the encoding mode In case of a negative number, 2's complement is performed to make an unsigned number (210). The result is multiplied by a quantization scale value (q_scale), which is a macroblock-processed value (220), and then changed to a signed number according to the original sign before passing to the post-processing step (230). In the next post-processing step, the sign information is extracted from the signed number passed in the pre-processing step, and then changed back to an unsigned number (240), and the quantization weight (q_weight), which is a processed value in picture units, is changed. After multiplying to obtain a result (250), it is converted back to a signed number according to the sign information (260). In the case of finally MPEG-1 for this result value, a fraction for rounding and MPEG-1 mismatch control is determined (270), and the determined fraction is converted to a previous step. The result is added to the result of 260 (280). In the case of MPEG-2, MPEG-2 mismatch control is performed after rounding (290).

여기서, 종래 기술은 모드에 따라 계수를 계산하고 부호를 바꾸기 위한 연산과, 라운드 및 MPEG-1 부정합 제어를 동시에 하기 위한 소수단 결정 작업(fraction decision)이 필요하다. 즉, 전처리 부분을 살펴보면 (2C+1), (2C-1), 2C, C를 생성하는 부분은 2C-1 및 2C+1 연산에 의해 두 개의 가산기를 필요로 하며, 이를 다시 부호 없는 값(unsigned number)으로 바꾸기 위해 2의 보수(2's complement) 처리가 필요한데 이 역시 가산기를 필요로 한다. 다음으로 후처리 부분에서는 역시 부호 있는 값으로 변환하는 과정에서 2의 보수 처리가 요구되므로 가산기가 필요하다. 그리고 라운드 및 MPEG-1 부정합 제어를 동시에 수행하기 위해 소수단 결정(fraction decision)을 하고 다음 가산기에서 연산을 수행하게 된다.Here, the prior art requires an operation for calculating a coefficient and changing a sign according to a mode, and a fraction decision operation for simultaneously performing round and MPEG-1 mismatch control. That is, in the preprocessing part, (2C + 1), (2C-1), 2C, and C generating part require two adders by 2C-1 and 2C + 1 operation, and again, the unsigned value ( To convert to unsigned number, a 2's complement is required, which also requires an adder. Next, in the post-processing part, an adder is required because two's complement processing is required in the process of converting to a signed value. In order to simultaneously perform round and MPEG-1 mismatch control, a fraction decision is made and an operation is performed in the next adder.

도 3은 도 2의 역양자화의 전처리 과정을 수행하는 기능 블록도이다.3 is a functional block diagram for performing a preprocessing process of inverse quantization of FIG.

도 3을 참조하면, 전처리 과정을 수행하는 (2C+1), (2C-1), 2C, C를 연산하고 다중화(mux) 부분(310), 이를 부호 없는 모드(unsigned mode)로 변환하는 2의 보수(2's complement) 부분과 다중화 부분 및 양자화 스케일값(q_scale)을 곱하고 승산 결과를 선택하는 다중화 부분(320), 최종적으로 부호 붙임 모드(signed mode)로 변환하는 2의 보수 부분과 다중화 부분(330)으로 구성된다.Referring to FIG. 3, two operations of performing (2C + 1), (2C-1), 2C, and C to perform a preprocessing process and converting the mux part 310 to an unsigned mode are performed. A multiplexing part 320 that multiplies the 2's complement part with the multiplexing part and the quantization scale value (q_scale) and selects a multiplication result, and finally the complementing part and multiplexing part of 2 that converts to signed mode ( 330).

도 4는 도 2의 역양자화의 후처리 과정을 수행하는 기능 블록도이다..4 is a functional block diagram of performing a post-processing process of inverse quantization of FIG. 2.

도 4를 참조하면, 부호 없는 값(unsigned number)으로 변환하는 2의 보수 부분과 다중화 부분 및 양자화 가중치(q_weight)를 곱하는 승산기 부분(410), 부호 있는 값(signed number)으로 변환하는 2의 보수 부분과 다중화 부분(420), 소수단 결정(fraction decision) 부분과 상기 부호 있는 값의 결과를 결정된 소수단 값과 서로 더하는 가산기 부분(430), MPEG-2 영상 신호인지의 여부에 따라 MPEG-2 부정합 제어를 수행하고 선택하는 다중화 부분(440)으로 구성된다.Referring to FIG. 4, a multiplier portion of 2, which converts to an unsigned number, a multiplier portion, and a multiplier portion 410 that multiplies quantization weights (q_weight), a 2's complement that converts to a signed number. A part and multiplex part 420, a fraction decision part and an adder part 430 that adds the result of the signed value with the determined fractional value and the MPEG-2 depending on whether it is an MPEG-2 video signal or not. And a multiplexing portion 440 that performs and selects mismatch control.

도 5는 도 4의 소수단 결정(fraction decision)을 위한 경우의 수를 나타내는 도면이다.FIG. 5 is a diagram illustrating the number of cases for the fraction decision of FIG. 4.

520 내지 560의 각 경우는 상기 도 4의 소수단 결정(fraction decision) 부분에서 조건에 따라 피가산수를 결정하는 경우를 상세하게 구분한 것이다.In each case of 520 to 560, the case where the added number is determined according to a condition in the fraction decision part of FIG. 4 is classified in detail.

부호 있는 값으로서 입력 값(signed number input)이 있을때, 최하위 비트에서부터 5개의 비트가 소수 값을 나타내고, 그 이상의 23개의 비트가 정수값을 나타낸다고 할 때(510), (i)정수값이 0인 작은 음수(small negative) 값인 경우에 +31을 가산하여 0을 기준으로 정수화하고(round-to-zero, RTZ), (ii)양수 우수(positive even) 값인 경우에 -32를 가산하여 MPEG-1 부정합 제어를 수행한다. (iii)음수 우수(negative even) 값인 경우에 +63을 가산하여 RTZ와 MPEG-1 부정합 제어(oddification)를 수행하고, (iv)음수 기수(negative odd) 값인 경우에 +31을 가산하여 RTZ를 수행하고, (v)다른 나머지 경우에는 +0을 가산한다.When a signed number input is a signed number input, five bits from the least significant bit represent a decimal value, and 23 more bits represent an integer value (510), and (i) an integer value of zero In the case of a small negative value, +31 is added to be integer based on 0 (round-to-zero, RTZ), and (ii) in the case of positive even value, -32 is added to MPEG-1. Perform mismatch control. (iii) In case of negative even value, +63 is added to perform RTZ and MPEG-1 mismatch control. (iv) In case of negative odd value, +31 is added to add RTZ. (V) add +0 for the other cases.

그러나, 이러한 종래 기술은 크게 세 가지 문제점을 가지고 있다.However, this prior art has three major problems.

첫째, 전처리 부분에서 (2C+1), (2C-1), 2C, C를 생성하기 위해 가산기가 필요하고, 이를 다시 부호 없는 모드(unsigned mode)로 변환하기 위해 가산기가 추가로 필요하다. 둘째, 전처리에서의 연산 결과를 후처리로 넘기기 전에 원래 부호로 바꾸는 부호 변환(conversion to signed) 부분이 필요하고, 후처리에서는 부호 없는 값에 곱셈 작업을 수행하기 위해 이를 다시 부호 변환(conversion to unsigned)하는 불필요한 단계가 존재한다. 셋째, 후처리 단계에서 부호 없는 값(unsigned number)의 결과를 원래 부호로 바꾸기 위해 부호 변환(conversion to signed) 단계 를 수행하고, 라운드 및 MPEG-1 부정합 제어를 수행하기 위해 소수단 결정 후, 상기 소수단과 이전 단계 결과를 더하는 가산기가 필요하다.First, an adder is needed to generate (2C + 1), (2C-1), 2C, and C in the preprocessing portion, and an adder is needed to convert it back to unsigned mode. Second, a conversion to signed portion is required before passing the result of the operation in the preprocess to the original sign, which is then converted to unsigned in order to perform multiplication on an unsigned value. There is an unnecessary step. Third, in the post-processing step, a conversion to signed step is performed to replace the result of an unsigned number with the original sign, and after the fractional end decision is performed to perform round and MPEG-1 mismatch control, An adder is needed to add the fractional steps and the result of the previous step.

따라서 종래 기술은 위와 같이 각 연산에서 복수개의 가산기가 필요하며, 각 단계에서 부호 있는 값(signed number)으로 입력된 수를 부호 없는 값(unsigned number)으로 바꾸어 계산하고 다시 원 상태로 변환(conversion to signed)하여 출력하므로 이러한 부호 변환이 중복적으로 일어난다. 또한 소수부 버림(round-to-zero) 연산을 부호 있는 모드(signed mode)에서 수행하고 동시에 MPEG-1 부정합 제어를 수행하므로 소수단 결정(fraction decision) 과정이 복잡해지고, 소수단의 가산시 소수단 부분을 포함하는 비트 크기(bit width)만큼의 가산기가 필요하다. 따라서 종래 기술은 다수의 가산기가 필요하므로 장치 구현시 면적이 늘어나고, 또한 구동시 복잡한 제어가 필요하여 연산의 전체 처리 시간이 길어진다.Therefore, the prior art requires a plurality of adders in each operation as described above, converts the number entered as a signed number at each step into an unsigned number, and converts it back to its original state. signed, so this sign conversion occurs redundantly. In addition, since the round-to-zero operation is performed in the signed mode and the MPEG-1 mismatch control is performed at the same time, the fraction decision process is complicated, and when the fraction is added, We need an adder that is as large as the bit width that contains the part. Therefore, the prior art requires a large number of adders, thus increasing the area when the device is implemented, and also requires complicated control during driving, thereby increasing the total processing time of the operation.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 역양자화 처리시 부호 변환, 라운드, 부정합 제어 등의 연산 과정을 최적화하는 방법 및 장치를 제공하는 것이다.Accordingly, the present invention has been devised to solve the above problems, and a technical problem to be achieved by the present invention is to provide a method and apparatus for optimizing arithmetic operations such as code conversion, rounding, and mismatch control during inverse quantization.

상기 기술적 과제는 본 발명에 따라 압축 부호화된 영상 데이터 스트림의 역양자화 방법에 있어서, 주파수 변환 및 양자화된 계수값을 좌향 자리 이동(shift left)하거나 반전(inversion)하여 다중화하는 단계와 상기 다중화된 계수값에 대하여 캐리-인(carry-in)값을 가산하고 최하위 비트값을 설정하는 단계와 상기 설정된 계수값에 양자화 스케일값을 승산하는 단계를 포함하는 것을 특징으로 하는 역양자화 방법에 의해 달성된다.According to an aspect of the present invention, there is provided a method of inverse quantization of a compression-coded image data stream, the method comprising: performing multiplexing by shifting left or inversion of frequency transform and quantized coefficient values; Adding a carry-in value to a value, setting a least significant bit value, and multiplying the set coefficient value by a quantization scale value.

또한 상기 승산된 결과값에 대하여 양자화 가중치를 승산하는 단계와 상기 양자화 가중치가 승산된 값의 소수단을 절단(truncation)하는 단계와 상기 절단된 값의 나머지 정수단에 대하여 양수/음수의 여부 및 우수/기수의 여부에 따라 결정되는 피가산값을 상기 정수단에 가산하는 단계를 더 포함하는 것이 바람직하다.And multiplying the multiplied result by the quantization weight, truncating the fractional stage of the multiplied quantization weight value, and whether the result is positive or negative with respect to the remaining integer stage of the truncated value. It is preferable to further include the step of adding the added value determined according to whether or not to the water purification stage.

상기 양자화 스케일값 및 양자화 가중치를 승산하는 단계는 부호 모드의 변환(sign conversion) 없이 수행되는 것이 바람직하다.Multiplying the quantization scale value and the quantization weight value is preferably performed without sign conversion.

본 발명의 다른 분야에 따르면, 상기 목적은 압축 부호화된 영상 데이터 스트림의 역양자화 장치에 있어서, 주파수 변환 및 양자화된 계수값을 좌향 자리 이동(shift left)하는 쉬프터(shifter) 및 반전(inversion)하는 인버터와 상기 쉬프터 및 인버터의 수행 여부에 따라 다중화하는 멀티플렉서와 상기 멀티플렉서에서 다중화된 계수값에 대하여 캐리-인(carry-in)값을 가산하는 가산기 및 최하위 비트값을 설정하는 비트 설정부와 상기 가산기 및 비트 설정부에서 처리된 계수값에 양자화 스케일값을 곱하는 승산기를 포함하는 것을 특징으로 하는 역양자화 장치에 의해서도 달성된다.According to another aspect of the present invention, an object of the present invention is to provide a shifter and inversion of a frequency transformed and quantized coefficient value in a dequantization apparatus of a compression coded video data stream. A multiplexer multiplexed according to whether an inverter, the shifter and the inverter are performed, an adder for adding a carry-in value to a coefficient value multiplexed in the multiplexer, and a bit setting unit for setting a least significant bit value and the adder And a multiplier for multiplying the coefficient value processed by the bit setting unit with the quantization scale value.

나아가 본 발명은 상기 역양자화 방법을 구현하기 위한 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록 매체를 포함한다.The present invention further comprises a computer readable recording medium having recorded thereon a program for implementing the dequantization method.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른, 역양자화 방법을 설명하기 위한 플로우 차트이다.6 is a flowchart illustrating an inverse quantization method according to an embodiment of the present invention.

단계 610 내지 630이 전처리 부분이며, 나머지 단계 640 내지 650이 후처리 부분이다. Steps 610 to 630 are the pretreatment parts and the remaining steps 640 to 650 are the post-treatment parts.

전체적으로 살펴보면, 주파수 변환 및 양자화된 계수값을 좌향 자리 이동(shift left)하거나 반전(inversion)하여 다중화하는 단계(610)와 다중화된 계수값에 대하여 캐리-인(carry-in)값을 가산하고 최하위 비트값을 설정하는 단계(620)와 설정된 계수값에 양자화 스케일값을 승산하는 단계(630)와 양자화 가중치를 승산하는 단계(640)와 양자화 가중치가 승산된 값의 소수단을 절단(truncation)하고 절단된 값의 나머지 정수단에 대하여 양수/음수의 여부 및 우수/기수의 여부에 따라 결정되는 피가산값을 상기 정수단에 가산하는 단계(650)로 구성된다.In general, a step 610 of shift left or inversion of the frequency transform and quantized coefficient values and a carry-in value for the multiplexed coefficient values are added and the lowest values are added. A step 620 of setting a bit value, a step 630 of multiplying the set coefficient value by a quantization scale value, a step 640 of multiplying the quantization weight, and a truncation of the fractional end of the value of the quantization weight multiplied, Comprising a step 650 to add the added value determined in accordance with the positive or negative and even / odd for the remaining integer stage of the truncated value to the integer stage.

먼저 살펴볼 것은, 이전 종래 기술에서 전처리 부분과 후처리 부분 사이에서 불필요하게 수행되던 부호 변환(signed/unsigned conversion)이 제거되었다는 점이다. 최초 부호 변환(unsigned conversion)된 상태에서 계속하여 중간 과정의 연산을 수행하고 마지막 출력단계에서 부호 변환(signed conversion)을 함으로써 이러한 불필요한 변환 과정을 생략할 수 있다. 이하 동작 과정을 구체적으로 살펴본다.First of all, the signed / unsigned conversion, which was performed unnecessarily between the pre-processing part and the post-processing part in the prior art, is eliminated. This unnecessary conversion can be omitted by continuing with an intermediate operation in the unsigned conversion state and performing a signed conversion at the final output stage. Hereinafter, the operation process will be described in detail.

도 7은 본 발명의 일 실시예에 따른, 역양자화의 전처리 과정을 나타내는 기능 블록도이다.7 is a functional block diagram illustrating a preprocessing process of inverse quantization according to an embodiment of the present invention.

먼저 계수값(C)를 (2C+1), (2C-1), 2C, C로 연산하는 과정과 부호 변환(unsigned conversion)을 동시에 수행되는데(710), 계수의 부호화 모드가 (i)인 트라 DC인 경우에는 C, -C 연산이 필요하고, (ii)인트라 AC인 경우에는 음수, 양수에 따라 각각 -2C, 2C 연산이 필요하고, (iii)인터 DC/AC 에서 음수 계수인 경우에는 (2C-1)를 구한 뒤 양수로 바꾸어야 하므로 -(2C-1) = -2C+1 이 필요하며, 양수 계수인 경우에는 (2C+1)가 필요하다. 결국 입력 계수에 대하여 조건에 따라 (C, -C, -2C, 2C, -2C+1, 2C+1) 의 총 6가지의 결과를 구하면 된다.First, the process of calculating the coefficient value (C) with (2C + 1), (2C-1), 2C, and C and unsigned conversion is performed simultaneously (710), and the coding mode of the coefficient is (i). In case of intra DC, C and -C operations are required. (Ii) In case of intra AC, -2C and 2C operations are required depending on the negative and positive values. (Iii) In case of negative coefficients in inter DC / AC, Since (2C-1) needs to be converted to a positive number,-(2C-1) = -2C + 1 is required, and for positive coefficients, (2C + 1) is required. As a result, a total of six results of (C, -C, -2C, 2C, -2C + 1, 2C + 1) can be obtained according to the conditions.

이러한 6가지 연산은 각 케이스별로 최적화할 수 있는데, 먼저 계수 C가 {w, w, x, y, z} 비트로 이루어진 이진수라고 하고, w가 부호 비트라고 가정한다. 또한 밑줄이 그어진 대문자(W, X, Y, Z)는 w, x, y, z에 대한 반전(inversion)값이라고 이하 정의한다. 그리하여, 6가지 연산 결과 (C, -C, -2C, 2C, -2C+1, 2C+1)는 다음과 같이 계산될 수 있다. These six operations can be optimized for each case. First, assume that the coefficient C is a binary number consisting of {w, w, x, y, z} bits, and w is a sign bit. The underlined uppercase letters ( W , X , Y , Z ) are also defined as inversion values for w, x, y, and z. Thus, the six calculation results (C, -C, -2C, 2C, -2C + 1, 2C + 1) can be calculated as follows.

(i) C 인 경우, 입력 계수 C를 그대로 선택하여 출력하면 된다.(i) In the case of C, the input coefficient C may be selected and output as it is.

(ii) -C인 경우, 입력 C를 반전(inversion)하고 최하위 비트(LSB)에 1을 가산하면 된다. 이를 다시 변형하면, LSB를 제외한 C를 반전하고, LSB는 입력 z를 그대로 두며, 2번째 LSB에 Z를 가산하면 된다. 이는 다른 경우 (iii)~(vi)와 일관성을 유지하여 하드웨어 구현이 용이하도록 함이다.(ii) In the case of -C, it is enough to invert the input C and add 1 to the least significant bit (LSB). To transform it again, invert C except LSB, leave the input z intact, and add Z to the second LSB. This is consistent with the other cases (iii) ~ (vi) to facilitate the hardware implementation.

(iii) -2C인 경우, 입력 C를 산술 좌향 자리 이동(arithmetic shift left) 1 bit 수행한 뒤, LSB를 제외한 부분을 반전하고, 2번째 LSB에 1을 가산하면 된다. 따라서 LSB는 0이 된다.(iii) In the case of -2C, after performing arithmetic shift left 1 bit on the input C, the part except the LSB is inverted and 1 is added to the second LSB. Thus, LSB becomes zero.

(iv) 2C인 경우, 입력 C를 좌향 자리 이동 1 bit 수행하면 된다. 따라서 LSB는 0이 된다.(iv) In the case of 2C, input bit shifts 1 bit to the left. Thus, LSB becomes zero.

(v) -2C+1인 경우, 상기 (iii)의 결과에 +1을 수행하면 된다. 그러므로 (iii)에서 0인 LSB를 1로 바꾸어 주면 된다.(v) In the case of -2C + 1, +1 may be performed on the result of (iii). Therefore, the LSB of 0 in (iii) should be replaced with 1.

(vi) 2C+1인 경우, 상기 (iv)의 결과에 +1을 수행하면 된다. 그러므로 (iv)에서 0인 LSB를 1로 바꾸어 주면 된다.(vi) In the case of 2C + 1, +1 may be performed on the result of (iv). Therefore, the LSB of 0 in (iv) should be replaced with 1.

위의 6가지 경우를 모두 고려하면, LSB는 z, 1, 0 의 값 중 선택된다. 두번째 LSB로 입력되는 캐리-인(carry-in)값은 Z, 1, 0 의 값 중 선택된다. C의 LSB를 제외한 비트는 산술 좌향 자리 이동(arithmetic shfit left) 1bit와 반전(inversion)의 조합으로 결정될 수 있다. 다음으로 LSB 결정 및 두번째 LSB에 대한 가산 작업이 캐리-인(carry-in)결정/LSB 결정 회로에서 일어나며(720), 그 결과값은 양자화 스케일값(Q_scale)에 승산되어 최종 출력된다(730). 이때, 인트라 DC인 경우에는 상기 승산 과정을 우회(bypass)한다.Considering all six cases above, the LSB is selected from values of z, 1, and 0. The carry-in value input to the second LSB is selected from values of Z , 1, and 0. Bits other than the LSB of C may be determined by a combination of arithmetic shfit left 1 bit and inversion. Next, the LSB decision and the addition operation for the second LSB occur in a carry-in decision / LSB decision circuit (720), and the result value is multiplied by the quantization scale value (Q_scale) and finally output (730). . At this time, in the case of intra DC, the multiplication process is bypassed.

도 8은 본 발명의 일 실시예에 따른, 역양자화의 후처리 과정을 나타내는 기능 블록도이다.8 is a functional block diagram illustrating a post-processing process of inverse quantization according to an embodiment of the present invention.

도 8을 참조하면, 먼저 양자화 가중치(q_weight)를 입력값에 승산한다(810). 다음으로, 승산 결과에 대해 MPEG-1 부정합 여부에 따른 동작과 부호 변환(sign conversion)을 위한 피가산수를 결정하여 이를 가산기에서 더한다(820). 만약 처리하는 데이터가 MPEG-2 영상 신호인 경우에는 MPEG-1 부정합을 수행하지 않은 상태에서 추가적으로 MPEG-2 부정합 연산을 수행할 수 있다(830).Referring to FIG. 8, first, a quantization weight (q_weight) is multiplied by an input value (810). Next, an operation according to MPEG-1 mismatch and an added number for sign conversion are determined for the multiplication result, and the result is added by the adder (820). If the processed data is an MPEG-2 video signal, an MPEG-2 mismatch operation may be additionally performed without performing MPEG-1 mismatch (830).

후처리 과정에서 MPEG-1 부정합 및 부호 변환(sign conversion)을 위한 세부 결정 과정은 도 9에서 살펴볼 수 있다. 도 9는 도 8의 820단계의 연산 최적화 개 념의 경우의 수를 나타내는 도면이다.A detailed decision process for MPEG-1 mismatch and sign conversion in the post-processing process can be seen in FIG. 9. 9 is a diagram illustrating the number of cases of the operation optimization concept of step 820 of FIG. 8.

우선, 종래 기술에서는 부호 붙임 모드(signed mode)에서 소수단 버림(RTZ)을 수행하였기 때문에 소수단(fraction part)에 대한 고려가 필요하였지만, 본 발명에서는 부호 없는 모드(unsigned mode)에서 RTZ를 수행하기 때문에 소수단을 절단(truncation)한다(910). 다음으로 남은 연산은 MPEG-1 부정합에 해당하는 기수화(oddification) 작업과 부호 변환(singed number) 작업인데, 이는 통합되어 다음과 같은 규칙으로 구현될 수 있다. First, in the prior art, since the fractional truncation (RTZ) was performed in the signed mode, it was necessary to consider the fractional part. In the present invention, the RTZ is performed in the unsigned mode. Therefore, the fractional end is truncated (910). Next, the remaining operations are oddification and singed number corresponding to MPEG-1 mismatch, which can be integrated and implemented according to the following rules.

(i)즉, 입력된 정수 부분은 음수인 경우에는 반전되고, 양수인 경우에는 반전되지 않으며, (ii)입력된 정수 부분에 더해지는 피가산수는 MPEG-1 부정합 제어(mismatch control)와 부호 변환(signed conversion)을 동시에 수행하고(920), MPEG-2인 경우에는 부호 변환(sign conversion)만을 수행한다(930).(i) That is, the input integer part is inverted if it is negative and not inverted if it is positive. (ii) The added number added to the input integer part is MPEG-1 mismatch control and sign conversion ( Signed conversion is simultaneously performed (920), and in the case of MPEG-2, only sign conversion is performed (930).

각 케이스별로 구체적으로 살펴보면, Looking specifically at each case,

(case 1) 입력이 음수이며 우수값(negative even)인 경우에는 2의 보수를 수행하고 기수화(oddification)를 위해 +1을 더한다.  따라서 정수 입력은 반전되고 2의 보수를 위한 +1과 기수화(oddification)를 위한 +1을 더해 +2가 더해진다.(case 1) If the input is negative and even even, perform two's complement and add +1 for oddization. Thus the integer input is inverted and +2 is added by adding +1 for two's complement and +1 for oddification.

(case 2) 음수이며 기수값(negative odd)인 경우에는 2의 보수만을 수행하므로 반전한 후에 +1만을 더하면 된다.(case 2) In case of negative and negative odds, only two's complement is performed.

(case 3) 양수이며 우수값(positive even)인 경우에는 입력은 반전되지 않고, 기수화(oddification)를 위해 -1만을 더한다. -1의 2의 보수는 입력비트가 모두 1로 설정되면 된다.(case 3) If it is positive and positive even, the input is not inverted and only -1 is added for oddification. The two's complement of -1 needs to set all input bits to 1.

(case 4) 양수이며 기수값(positive odd)인 경우에는 2의 보수 연산 및 기수화(oddification)가 필요없으므로 0이 더해진다.(case 4) In the case of a positive number and a positive odd value, 0 is added since two's complement operation and oddification are not necessary.

(case 5) MPEG-2인 경우이므로, 음수(negative) 입력인 경우 2의 보수 변환을 위해 입력은 반전되고, +1이 가산된다.(case 5) Since it is the case of MPEG-2, in the case of a negative input, the input is inverted and +1 is added for the two's complement conversion.

(case 6) MPEG-2인 경우이므로, 양수(positive) 입력인 경우에는 아무런 연산이 필요없으므로 0이 가산된다.(case 6) Since it is the case of MPEG-2, in the case of positive input, since no operation is required, 0 is added.

도 10은 본 발명의 다른 실시예에 따른, 역양자화 장치를 나타내는 기능 블록도이다.10 is a functional block diagram illustrating an inverse quantization apparatus according to another embodiment of the present invention.

전체적인 구성을 살펴보면, 주파수 변환 및 양자화된 계수값을 좌향 자리 이동(shift left)하는 쉬프터(shifter, 1010) 및 반전(inversion)하는 인버터(1020)와 쉬프터 및 인버터의 수행 여부에 따라 다중화하는 멀티플렉서(1030)와 멀티플렉서에서 다중화된 계수값에 대하여 캐리-인(carry-in)값을 가산하는 가산기(1040) 및 최하위 비트값을 설정하는 비트 설정부(1050)와 가산기 및 비트 설정부에서 처리된 계수값에 양자화 스케일값을 곱하는 승산기(1060)로 구성된다. Looking at the overall configuration, a shifter 1010 shifting left and frequency shifted quantized coefficient values and an inverter 1020 and a multiplexer multiplexed according to whether the shifter and the inverter are performed ( 1030), an adder 1040 for adding a carry-in value to the coefficient value multiplexed in the multiplexer, a bit setting unit 1050 for setting the least significant bit value, and a coefficient processed in the adder and bit setting unit. Multiplier 1060 that multiplies the value by the quantization scale value.

추가적으로 후처리를 위하여 상기 승산기(1060)는 양자화 가중치를 승산할 수 있고, 라운드를 위해 소수단을 절단하는 절단부(1070)와 MPEG-1 부정합 제어 및 부호 변환을 위한 피가산값을 산출하는 피가산값 결정부(1080)와 이를 가산하는 가산기(1090)로 구성될 수 있다.In addition, the multiplier 1060 may multiply quantization weights for post-processing, and adds a truncation unit 1070 which cuts a fractional end for a round, and an added value for MPEG-1 mismatch control and code conversion. The value determiner 1080 and an adder 1090 for adding the same may be configured.

본 발명에 따른 압축 부호화된 영상 데이터 스트림의 역양자화 방법은, 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, 자기 테이프, 플로피디스크와 같은 마그네틱 저장매체와 CD-ROM, 광 데이터 저장장치와 같은 광학적 판독매체 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.The dequantization method of a compression-encoded video data stream according to the present invention can also be embodied as computer readable codes on a computer readable recording medium. The computer-readable recording medium includes all kinds of recording devices in which data that can be read by a computer system is stored. Examples of computer-readable recording media include magnetic storage media such as ROM, RAM, magnetic tape and floppy disks, and optical read media such as CD-ROMs and optical data storage devices. It also includes the implementation in the form of (transmission through). The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will understand that the present invention may be implemented in a modified form without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

이상에서 설명한 바와 같이 본 발명에 의한 압축 부호화된 영상 데이터 스트림의 역양자화 방법에 따르면, 다음과 같은 개선 효과를 갖는다.As described above, according to the inverse quantization method of a compression-encoded video data stream, the following improvement effect is obtained.

첫째, 전처리 단계에서 (2C+1), (2C-1), 2C, C를 생성하고 부호 변환(conversion to unsigned)하기 위해 종래 3개의 가산기로 처리하던 과정을 하나의 가산기로 처리할 수 있도록 연산과정을 통합 최적화된다.First, in order to generate (2C + 1), (2C-1), 2C, and C in the preprocessing step, and to convert to unsigned, one process can be processed by one adder. The process is optimized to integrate.

둘째, 전처리 단계에서의 연산 결과를 후처리 단계로 넘기기 전에 부호 변환(conversion to signed)과, 후처리 단계에서의 승산 과정 전에 일어나는 부호 변환(conversion to unsigned)의 불필요한 단계를 제거하여 부호 변경에 따른 가산기 2개가 제거된다.Second, by eliminating unnecessary steps of conversion to signed and conversion to unsigned before multiplication in the post-processing step. The two adders are removed.

셋째, 후처리 단계에서 부호 없는 모드(unsigned mode)상에서 라운드(round) 과정을 절단(truncation)과정으로 변경하여 소수단(fraction) 부분에 대한 처리가 필요없게 되었다. 또한, MPEG-1 부정합 제어(mismatch control)와 최종 부호 변환(conversion to signed) 단계를 통합 최적화하여 하나의 가산기로 구현 가능하게 된다.Third, in the post-processing step, the round process is changed to a truncation process in an unsigned mode, thereby eliminating the need for the fractional part. In addition, the MPEG-1 mismatch control and the conversion to signed step are optimized to be implemented as one adder.

따라서, 위와 같은 개선으로 역양자화의 전체 단계에서 4개의 가산 단계를 제거하여 전체 처리 속도가 증가하며, 하드웨어 구현시에 구현 면적 또한 감소하게 된다.Therefore, the above improvement increases the overall processing speed by eliminating four addition steps in the entire stage of dequantization, and also reduces the implementation area in hardware implementation.

Claims (5)

압축 부호화된 영상 데이터 스트림의 역양자화 방법에 있어서,In the dequantization method of a compression-coded video data stream, 주파수 변환 및 양자화된 계수값을 좌향 자리 이동(shift left)하거나 반전(inversion)하여 다중화하는 단계와;Shift left or inversion multiplexing the frequency transform and the quantized coefficient values; 상기 다중화된 계수값에 대하여 캐리-인(carry-in)값을 가산하고 최하위 비트값을 설정하는 단계와;Adding a carry-in value to the multiplexed coefficient value and setting a least significant bit value; 상기 설정된 계수값에 양자화 스케일값을 승산하는 단계를 포함하는 것을 특징으로 하는 역양자화 방법.And multiplying the set coefficient value by a quantization scale value. 제1항에 있어서,The method of claim 1, 상기 승산된 결과값에 대하여 양자화 가중치를 승산하는 단계와;Multiplying a quantization weight by the multiplied result; 상기 양자화 가중치가 승산된 값의 소수단을 절단(truncation)하는 단계와;Truncating the fractional end of the value multiplied by the quantization weight; 상기 절단된 값의 나머지 정수단에 대하여 상기 계수값의 양수/음수의 여부 및 우수/기수의 여부에 따라 결정되는 피가산값을 가산하는 단계를 더 포함하는 것을 특징으로 하는 역양자화 방법.And adding an additional value determined according to whether the coefficient value is positive / negative and even / odd with respect to the remaining integer stage of the truncated value. 제2항에 있어서,The method of claim 2, 상기 양자화 스케일값 및 양자화 가중치를 승산하는 단계는 부호 모드의 변환(sign conversion) 없이 수행되는 것을 특징으로 하는 역양자화 방법.And multiplying the quantization scale value and the quantization weight value by a signal conversion without sign conversion. 압축 부호화된 영상 데이터 스트림의 역양자화 장치에 있어서,In the inverse quantization apparatus of a compression-coded video data stream, 주파수 변환 및 양자화된 계수값을 좌향 자리 이동(shift left)하는 쉬프터(shifter) 및 반전(inversion)하는 인버터와;A shifter for shifting left and frequency shifting the quantized coefficient values and an inverter for inversion; 상기 쉬프터 및 인버터의 수행 여부에 따라 다중화하는 멀티플렉서와;A multiplexer multiplexed according to whether the shifter and the inverter are performed; 상기 멀티플렉서에서 다중화된 계수값에 대하여 캐리-인(carry-in)값을 가산하는 가산기 및 최하위 비트값을 설정하는 비트 설정부와;A bit setting unit for setting an adder for adding a carry-in value to a coefficient value multiplexed in the multiplexer and a least significant bit value; 상기 가산기 및 비트 설정부에서 처리된 계수값에 양자화 스케일값을 곱하는 승산기를 포함하는 것을 특징으로 하는 역양자화 장치.And a multiplier for multiplying a coefficient value processed by the adder and the bit setting unit with a quantization scale value. 제1항 내지 제3항 중 어느 한 항에 기재된 역양자화 방법을 구현하기 위한 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록 매체.A computer-readable recording medium having recorded thereon a program for implementing the dequantization method according to any one of claims 1 to 3.
KR1020070020583A 2007-02-28 2007-02-28 Method for inverse quantization of compressed and encoded video data stream and apparatus thereof KR101086430B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020583A KR101086430B1 (en) 2007-02-28 2007-02-28 Method for inverse quantization of compressed and encoded video data stream and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020583A KR101086430B1 (en) 2007-02-28 2007-02-28 Method for inverse quantization of compressed and encoded video data stream and apparatus thereof

Publications (2)

Publication Number Publication Date
KR20080079934A true KR20080079934A (en) 2008-09-02
KR101086430B1 KR101086430B1 (en) 2011-11-25

Family

ID=40020691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020583A KR101086430B1 (en) 2007-02-28 2007-02-28 Method for inverse quantization of compressed and encoded video data stream and apparatus thereof

Country Status (1)

Country Link
KR (1) KR101086430B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9462306B2 (en) 2013-07-16 2016-10-04 The Hong Kong University Of Science And Technology Stream-switching in a content distribution system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209357B1 (en) * 1996-10-17 1999-07-15 이계철 Video idct circuit for mpeg-1 and mpeg-2
JP2006060553A (en) 2004-08-20 2006-03-02 Canon Inc Quantizer and inverse quantizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9462306B2 (en) 2013-07-16 2016-10-04 The Hong Kong University Of Science And Technology Stream-switching in a content distribution system

Also Published As

Publication number Publication date
KR101086430B1 (en) 2011-11-25

Similar Documents

Publication Publication Date Title
KR101013344B1 (en) Reduction of errors during computation of discrete cosine transform
KR100965704B1 (en) 2-d transforms for image and video coding
KR100975062B1 (en) A Variable Length Coding apparatus and a Variable Length Coding method
JP4002502B2 (en) Coordinate interpolator encoding / decoding apparatus and method
JP4888335B2 (en) Encoding method and apparatus, and program
WO1998020681A1 (en) Image encoding/decoding method, image encoder/decoder and image encoding/decoding program recording medium
JPH07262175A (en) Function transformation arithmetic unit
KR20060031885A (en) Method for reduced bit-depth quantization
KR960036764A (en) Image encoding apparatus and decoding apparatus
EP2081387A1 (en) Dequantization circuit, dequantization method, and image reproduction device
JP2003023635A (en) Video frame compression/decompression hardware system
CA2467670C (en) System and methods for efficient quantization
JP2000092330A (en) Image coder
WO2009097284A1 (en) Intermediate compression of reference frames for transcoding
US8593321B2 (en) Computation apparatus and method, quantization apparatus and method, and program
Lee et al. Real-time software MPEG video decoder on multimedia-enhanced PA 7100LC processors
KR101086430B1 (en) Method for inverse quantization of compressed and encoded video data stream and apparatus thereof
US8601039B2 (en) Computation apparatus and method, quantization apparatus and method, and program
KR100667595B1 (en) Variable length decoder
JP2005168028A (en) Arithmetic device for absolute difference, and motion estimation apparatus and motion picture encoding apparatus using same
JP3877683B2 (en) Quantization apparatus and inverse quantization apparatus, and audio and image encoding apparatus and decoding apparatus that can use these apparatuses
WO2005078600A1 (en) Method and apparatus for transforming a digital audio signal and for inversely transforming a transformed digital audio signal
JP4438655B2 (en) Encoding device, decoding device, encoding method, and decoding method
JPH10116267A (en) Arithmetic unit and information processor
KR100402734B1 (en) the fixed point multiplier using a coded multiplicnd and the method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee