KR20080075294A - 이동통신시스템에서 전력 할당 장치 및 방법 - Google Patents

이동통신시스템에서 전력 할당 장치 및 방법 Download PDF

Info

Publication number
KR20080075294A
KR20080075294A KR1020070014254A KR20070014254A KR20080075294A KR 20080075294 A KR20080075294 A KR 20080075294A KR 1020070014254 A KR1020070014254 A KR 1020070014254A KR 20070014254 A KR20070014254 A KR 20070014254A KR 20080075294 A KR20080075294 A KR 20080075294A
Authority
KR
South Korea
Prior art keywords
power
channel
control channel
control
allocator
Prior art date
Application number
KR1020070014254A
Other languages
English (en)
Other versions
KR100958600B1 (ko
Inventor
최지훈
조성권
이준상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070014254A priority Critical patent/KR100958600B1/ko
Priority to US12/029,768 priority patent/US8265680B2/en
Publication of KR20080075294A publication Critical patent/KR20080075294A/ko
Application granted granted Critical
Publication of KR100958600B1 publication Critical patent/KR100958600B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/32—TPC of broadcast or control channels
    • H04W52/325—Power control of control or pilot channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/24—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters
    • H04W52/241—TPC being performed according to specific parameters using SIR [Signal to Interference Ratio] or other wireless path parameters taking into account channel quality metrics, e.g. SIR, SNR, CIR, Eb/lo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/34—TPC management, i.e. sharing limited amount of power among users or channels or data types, e.g. cell loading
    • H04W52/346—TPC management, i.e. sharing limited amount of power among users or channels or data types, e.g. cell loading distributing total power among users or channels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 이동통신시스템에서 전력 할당 장치 및 방법에 관한 것이다. 본 발명에 따른 송신 방법은, 이번 시간구간에서 송신되는 제어채널들을 모두 고려하여 각 제어채널의 송신전력을 결정하는 과정과, 상기 결정된 송신전력에 따라 각 제어채널의 이득(gain)값을 계산하는 과정과, 단말들로 전송되는 제어채널들 각각을 상기 계산된 이득값에 따라 이득 조정하는 과정을 포함한다. 이와 같은 본 발명은 제한된 전체 전력을 다수의 제어채널들에 효율적으로 할당함으로써, 제어채널의 수신성능을 향상시킬 수 있다.
CDMA, 제어채널, MAC채널, 전력 할당

Description

이동통신시스템에서 전력 할당 장치 및 방법{APPARATUS AND METHOD FOR ALLOCATING POWER IN MOBILE COMMUNICATION SYSTEM}
도 1은 다중셀 환경에서 소프트 핸드오프 모드로 동작하는 단말(AT : Access Terminal)과 기지국(BTS : Base Transceiver Station) 사이에 송수신되는 신호를 도시하는 도면.
도 2는 부호분할다중접속(CDMA : Code Division Multiple Access) 이동통신시스템에서 순방향 링크 슬롯 구조를 도시하는 도면.
도 3은 부호분할다중접속 이동통신시스템에서 제어채널의 구성을 도시하는 도면.
도 4는 본 발명의 실시예에 따른 이동통신시스템에서 기지국의 구성을 도시하는 도면.
도 5는 본 발명의 실시예에 따른 전력할당기(460)의 상세 동작 절차를 도시하는 도면.
도 6은 도 5의 507단계에 대한 상세 연산 절차를 도시하는 도면.
도 7은 도 5의 515단계에 대한 상세 연산 절차를 도시하는 도면.
도 8은 도 5의 517단계에 대한 상세 연산 절차를 도시하는 도면.
본 발명은 이동통신시스템에서 전력 할당 장치 및 방법에 관한 것으로, 특히 이동통신시스템에서 순방향 링크 제어채널에 전력을 효율적으로 할당하기 위한 장치 및 방법에 관한 것이다.
일반적으로, 이동통신시스템에서 전력제어, 핸드오프, 링크 SINR(Signal to Interference and Noise Ratio) 전송, ARQ(Automatic Repeat reQuset) 정보 전송 등을 위해서 순방향 링크(FL : forward link)와 역방향 링크(RL : Reverse link)에 제어채널을 사용한다.
도 1은 다중셀 환경에서 소프트 핸드오프 모드로 동작하는 단말(AT : Access Terminal)과 기지국(BTS : Base Transceiver Station) 사이에 송수신되는 신호를 도시하고 있다.
도시된 바와 같이, 단말은 기지국으로부터 순방향 링크 패킷(FL packets)과 제어채널(FL Control Channels)을 수신하고, 상기 기지국으로 역방향 링크 패킷(RL packets)과 제어채널(RL Control Channels)을 송신한다. 그리고 제어국(BSC : Base Station Controller)은 두 개의 기지국들로부터 수신되는 단말 신호들을 결합하고, 순방향 링크로 송신할 데이터 패킷과 제어신호를 상기 두 개의 기지국들로 전송한다.
일반적으로, 기지국의 서비스 영역에 다수의 단말들이 존재할 경우, 상기 기지국은 각 단말에 대응하는 다수의 제어채널들을 송신하기 위해 시분할 다중화 또는 부호분할 다중화 등을 사용할 수 있다. 이하, 다수의 제어채널들을 부호 분할 다중화(code division multiplexing)하여 송신하는 경우에 대해 살펴보기로 한다.
도 2는 부호분할다중접속(CDMA : Code Division Multiple Access) 이동통신시스템에서 순방향 링크 슬롯 구조를 도시하고 있다. 특히, 도 2는 CDMA lxEV-DO Rev.A 시스템의 순방향 링크 슬롯 구조(slot format)를 도시한 것이다.
도시된 바와 같이, 하나의 슬롯은 2개의 반슬롯(half slot)들로 나누어지고, 각 반슬롯에서 데이터, MAC(media access control) 채널, 파일럿을 전송한다. 이때, 순방향 링크 제어채널은 상기 MAC채널을 통해 전송된다.
도 3은 부호분할다중접속 이동통신시스템에서 제어채널의 구성을 도시하고 있다. 즉, 도 2의 MAC채널을 통해 4개의 단말들로 제어채널을 전송할 때 슬롯 단위로 전송되는 신호를 도시한 것이다.
도시된 바와 같이, 순방향 링크 제어채널은 RA(Reverse Activity)채널, DRCLock(Data Rate Control Lock)채널, RPC(Reverse Power Control)채널, ARQ 채널로 구성된다. 상기 RA채널은 모든 단말들에게 공통으로 전송되고, 각 단말에 대해 DRCLock채널, RPC채널, ARQ채널이 독립적으로 할당된다. 그리고 RA채널과 단말별로 할당된 DRCLock채널, RPC채널, ARQ채널은 직교 부호(orthogonal code)를 이용하여 구분된다. 즉, 동일한 슬롯에서 전송되는 제어채널들은 서로 다른 부호(예 : 왈시 부호)로 확산되기 때문에 서로 직교성이 유지된다.
한편, 상기 DRCLock채널과 RPC채널은 하나의 슬롯에서 동시에 전송되고, ARQ채널은 DRCLock/RPC채널과 시분할되어 전송되며, 3 슬롯 동안 전송된다. DRCLock/RPC채널과 ARQ채널의 전송 시점은 다음 <수학식 1>과 같이 단말의 프레임 오프셋(frame offset)에 의해 결정된다.
[수학식 1]
If (T-FrameOffsetk) mod 4 =3, transmit DRCLock/RPC 채널
Else transmit ARQ채널
여기서, T는 슬룻 단위 시간을 나타내고, FrameOffsetk는 k번째 단말의 프레임 오프셋을 나타내며, x mod y는 x를 y로 나눈 나머지(modular 연산)를 나타낸다. 상기 <수학식 1>에서 단말의 DRCLock/RPC채널 전송 시점은 (FrameOffsetk mod 4)의 값에 의해 결정되므로, 결국 단말들은 프레임 오프셋에 따라 도 3에 도시된 바와 같이 4개의 그룹들로 나누어질 수 있다.
기지국은 단말의 전송 시점이 서로 다른 것을 고려하여 매 슬롯마다 단말로 전송되는 제어채널을 확인하여 전체 MAC채널 송신 전력을 각 단말로 할당한다.
종래기술에 따른 MAC채널 전력 할당 알고리즘에 대해 간단히 살펴보면 다음과 같다.
기존 MAC채널 전력 할당 알고리즘은, 전체 MAC채널 전력을 RA채널, DRCLock채널, RPC채널, ARQ채널로 미리 분할하고, 상기 분할된 전력 내에서 각 단말의 제 어채널로 전력을 할당하는 방식이다. 예를 들어, 전체 MAC채널 전력을 RA채널에 10%, DRCLock채널에 30%, RPC채널에 30%, ARQ채널에 30%씩 할당한다고 가정하면, 전체 전력의 60%가 DRCLock/RPC채널을 전송하는 단말 그룹에 할당되고, 전체 전력의 30%가 ARQ채널을 전송하는 단말 그룹에 할당된다.
이와 같이, 채널별로 할당되는 전력을 미리 분할하면, 전체 MAC채널 전력이 단말이 요구하는 전력의 합에 비해 부족한 경우 일부 채널에서 불필요한 성능 저하가 나타날 수 있다. 한 예로, 단말의 프레임 오프셋이 도 3의 4개의 그룹들 중 하나의 그룹에 집중되어 DRCLock/RPC채널에 할당되는 전력 비율에 비해 DRCLock/RPC채널의 개수가 많으면, DRCLock/RPC채널의 수신 성능이 저하되는 문제가 발생한다. 마찬가지로, ARQ채널에 할당되는 전력 비율에 비해 ARQ채널의 개수가 많으면, ARQ채널의 수신 성능이 저하되는 문제가 발생한다.
이상 살펴본 바와 같이, 기존 방법은 전체 MAC 전력을 DRCLock채널, RPC채널, ARQ채널로 미리 분할하여 할당하므로, 채널별 전력 분할이 부적절하게 이루어지는 경우 일부 채널에서 수신 성능이 저하되는 문제가 발생한다. 즉, 순방향 링크 MAC채널에 할당된 전체 전력을 효율적으로 제어채널에 할당할 수 있는 방안이 필요하다.
따라서 본 발명의 목적은 이동통신시스템에서 제어채널에 전력을 효율적으로 할당하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 이동통신시스템에서 제어채널의 수신 성능을 향상시키기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 이동통신시스템에서 MAC채널에 할당된 전체 전력을 효율적으로 사용하기 위한 장치 및 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명의 일 견지에 따르면, 이동통신시스템의 송신 장치에 있어서, 이번 시간구간에서 송신되는 제어채널들을 모두 고려하여 각 제어채널의 송신전력을 결정하고, 상기 결정된 송신전력에 따라 제어채널의 이득(gain)을 제어하는 전력할당기와, 복수의 단말들로 송신되는 복수의 제어채널들을 생성하며, 상기 전력할당기의 제어하에 각 제어채널의 이득을 조정하는 제어채널 생성기를 포함하는 것을 특징으로 한다.
본 발명의 다른 견지에 따르면, 이동통신시스템의 송신 방법에 있어서, 이번 시간구간에서 송신되는 제어채널들을 모두 고려하여 각 제어채널의 송신전력을 결정하는 과정과, 상기 결정된 송신전력에 따라 각 제어채널의 이득(gain)값을 계산하는 과정과, 단말들로 전송되는 제어채널들 각각을 상기 계산된 이득값에 따라 이득 조정하는 과정을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설 명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명은 이동통신시스템에서 제어채널에 전력을 효율적으로 할당하기 위한 방안에 대해 살펴보기로 한다. 이하 부호분할다중접속 이동통신시스템에서 순방향링크 제어채널에 전력을 할당하는 경우를 예를 들어 설명하기로 한다. 하지만, 본 발명은 다른 다중접속 방식의 이동통신시스템에서 동일하게 적용될 수 있으며, 또한 역방향링크에도 동일하게 적용될 수 있다.
도 4는 본 발명의 실시예에 따른 이동통신시스템에서 기지국의 구성을 도시하고 있다.
본 발명과 관련 있는 MAC채널 송신기 위주로 도시한 것으로, 복수의 사용자들에 대응하여 복수의 채널생성기들(400, 420,440)과, RA채널 생성기(452,454)와, 가산기(456)와, 반복기(458)와, 전력할당기(460)를 포함하여 구성된다. 여기서, 각 채널생성기는 복수의 신호매핑기들과, 복수의 곱셈기들과, 복수의 시분할다중화기들을 포함한다. 상기 복수의 채널생성기들(400,420,440)은 구성이 동일하므로, 이하 설명은 0번 사용자(user 0)에 대한 채널생성기 위주로 살펴보기로 한다.
도 4를 참조하면, 먼저 신호매핑기(452)는 입력되는 RA(reverse activity) 정보비트를 신호 매핑하여 출력한다. 예를 들어, 입력 정보비트가 '0'일 경우 '+1'로 매핑하여 출력하고, 입력 정보비트가 '1'일 경우 '-1'로 매핑하여 출력한다. 곱셈기(454)는 상기 신호매핑기(452)로부터의 신호와 전력할당기(460)로부터의 채널 이득(GRA)을 곱하여 출력한다. 즉, 상기 곱셈기(454)는 RA채널의 이득을 조정하여 I(inphase)신호로 출력한다.
다음으로, 0번 사용자에 대한 채널생성기를 살펴보면 다음과 같다.
신호매핑기(402-1)는 입력되는 RPC(Reverse Power Control) 정보비트를 신호 매핑하여 출력한다. 곱셈기(404-1)는 상기 신호매핑기(402-1)로부터의 신호와 상기 전력할당기(460)로부터의 채널 이득(G0,RPC)을 곱하여 출력한다. 즉, 상기 곱셈기(404-1)는 0번 사용자로 전송되는 RPC채널의 이득을 조정하여 출력한다.
신호매핑기(402-2)는 입력되는 H-/L-ARQ(Hybrid ARQ/Last ARQ) 정보비트를 신호 매핑하여 출력한다. 예를 들어, ARQ정보의 전송 방식에 따라 다음 수학식 2와 같이 신호 매핑이 이루어진다.
[수학식 2]
H-ARQ BPSK : 0→+1, 1→-1
H-ARQ OOK : 0→+1, 1→0
L-ARQ : 0→0. 1→-1
곱셈기(404-2)는 상기 신호매핑기(402-2)로부터의 신호와 상기 전력할당기(460)로부터의 채널 이득(G0,HARQ or G0,LARQ)을 곱하여 출력한다. 즉, 곱셈기(404-2) 는 0번 사용자로 전송되는 H-/L-ARQ채널의 이득을 조정하여 출력한다.
신호매핑기(402-3)는 입력되는 DRCLock 정보비트를 신호 매핑하여 출력한다. 곱셈기(404-3)는 상기 신호매핑기(402-3)로부터의 신호와 상기 전력할당기(640)로부터의 채널 이득(G0,DRCLock)을 곱하여 출력한다. 즉, 상기 곱셈기(404-3)는 0번 사용자로 전송되는 DRCLock채널의 이득을 조정하여 출력한다.
신호매핑기(402-4)는 입력되는 P-ARQ(Packet ARQ) 정보비트를 신호 매핑하여 출력한다. 곱셈기(404-4)는 상기 신호매핑기(402-4)로부터의 신호와 상기 전력할당기(460)로부터의 채널 이득(G0,PARQ)을 곱하여 출력한다. 즉, 상기 곱셈기(404-4)는 0번 사용자로 전송되는 P-ARQ채널의 이득을 조정하여 출력한다.
제1 시분할다중화기(406-1)는 ((T-FrameOffset0) mod 4= 3)인 경우 RPC채널을 선택하여 출력하고, 그 외의 경우 H-/L-ARQ채널을 선택하여 출력한다. 즉, 상기 제1 시분할다중화기(406-1)는 RPC채널과 H-/L-ARQ채널을 1:3으로 시분할다중화(TDM : Time Division multiplexing)하여 출력한다. 마찬가지로, 제2 시분할다중화기(406-2)는 ((T-FrameOffset0) mod 4= 3)인 경우 DRCLock채널을 선택하여 출력하고, 그 외 경우 P-ARQ채널을 선택하여 출력한다. 즉, 상기 제2 시분할다중화기(406-2)는 DRCLock채널과 P-ARQ채널을 1:3으로 시분할다중화하여 출력한다.
곱셈기(408-1)는 상기 제1 시분할다중화기(406-1)로부터의 신호와 상기 왈시부호 생성기(도시하지 않음)로부터의 왈시부호를 곱하여 I(Inphase)신호로 출력한다. 곱셈기(408-2)는 상기 제2 시분할다중화기(406-2)로부터의 신호와 상기 왈시부 호 생성기로부터의 왈시부호를 곱하여 Q(quadrature)신호로 출력한다.
1번 사용자의 경우 기본적인 전송 방식은 0번 사용자와 유사하고, 다만 각 제어채널의 이득과 I채널과 Q채널에 곱해지는 왈시부호가 변경된다. 또한, 0번 사용자의 경우 RPC 및 H-/L-ARQ 채널이 I채널로 입력되고, DRCLock 및 P-ARQ채널이 Q채널로 입력된다. 그런데, 1번 사용자의 경우는, RPC 및 H-/L-ARQ채널이 Q채널로 입력되고, DRCLock 및 P-ARQ채널이 I채널로 입력된다. 즉, 0번 사용자, 2번 사용자, 4번 사용자...의 경우 RPC 및 H-/L-ARQ채널이 I채널로 입력되고 DRCLock 및 P-ARQ채널로 입력된다. 그리고, 1번 사용자, 3번 사용자, 5번 사용자...의 경우 RPC 및 H-/L-ARQ채널이 Q채널로 입력되고 DRCLock 및 P-ARQ채널이 I채널로 입력된다.
상기 전력할당기(460)는 슬롯마다 각 제어채널의 송신전력을 계산하고, 상기 송신 전력을 가지고 다음 수학식 3과 같이 채널이득을 계산하여 해당 이득조정기(곱셈기)로 제공한다. 본 발명에 따른 상기 전력할당기(460)의 상세 동작은 이후 도 5 내지 도 8을 참조하여 상세히 살펴보기로 한다.
[수학식 3]
Figure 112007012652287-PAT00001
여기서, ak,DRCLock, ak,RPC, ak,HARQ, ak,LARQ, ak,PARQ는 k번째 사용자에게 전송되는 DRCLock채널, RPC채널, HARQ채널, LARQ채널, PARQ채널에 할당된 송신전력을 각각 나타낸다.
가산기(456)는 입력되는 RA채널과 각 사용자에게 전송되는 제어채널을 I채널과 Q채널로 분리하고, I채널신호와 Q채널 신호를 각각 칩 단위로 가산하여 출력한다. 반복기(458)는 상기 가산기(456)로부터의 I채널 신호와 Q채널 신호를 반복하여동일한 신호 패턴이 두 번 반복된 MAC채널 신호를 생성한다. 이때, 매 슬롯 당 256칩 분량의 MAC채널 신호가 생성되고, 매 슬롯별로 도 2에 도시된 바와 같이 64칩씩 네 번에 나누어 전송된다.
도 5는 본 발명의 실시예에 따른 전력할당기(460)의 상세 동작 절차를 도시하고 있다.
도 5를 참조하면, 먼저 전력할당기(460)는 501단계에서 MAC채널의 전체 전력 중 일정 비율을 RA 채널에 할당한다. 그리고, 상기 전력할당기(460)는 503단계에서 하기 수학식 4와 같이 MAC채널의 전체 전력(PMAC)에서 상기 PA 채널에 할당된 전력(PRA)을 감산하여 가용 전력(PA)을 계산한다.
[수학식 4]
PA = PMAC - PRA
이와 같이, DRCLock채널, RPC채널 및 ARQ채널에 할당할 수 있는 가용 전력(PA)을 계산한 후, 상기 전력할당기(460)는 505단계에서 단말로부터 수신된 DRC값과 핸드오프 상태를 고려하여 각 단말의 순방향링크 SINR(FL_SINR)을 계산한다. 그리고, 상기 전력할당기(460)는 507단계로 진행하여 이번 슬롯에서 전송되는 제어채 널의 안정적인 수신성능을 보장하기 위한 목표 SINR과 단말의 순방향링크 SINR를 고려해서 각 제어채널의 요구전력(required power)을 계산한다. 상기 507단계의 상세 연산은 이후 도 6의 참조와 함께 자세히 살펴보기로 한다.
이번 슬롯에서 전송되는 제어채널들 각각에 대한 요구전력을 계산한 후, 상기 전력할당기(460)는 509단계에서 상기 요구전력에 따라 모든 제어채널들(PA채널 제외)을 오름차순으로 정렬한다. 즉, 오름차순 리스트를 작성한다. 그리고, 상기 전력할당기(460)는 511단계에서 상기 정렬된 순서에 따라 각 제어채널에 전력(요구전력)을 할당하고, 상기 모든 제어채널들에 할당된 전력을 모두 가산하여 전력 합(PREQ)을 구한다.
상기 전력 합(PREQ)을 구한 후, 상기 전력할당기(460)는 513단계에서 상기 전력 합(PREQ)이 상기 가용 전력(PA)보다 작은지를 검사한다. 만일, 상기 전력 합(PREQ)이 상기 가용 전력(PA)보다 작을 경우, 상기 전력할당기(460)는 515단계로 진행하여 각 제어채널의 요구전력을 고려해서 할당 전력을 증가시킨다. 다시 말해, 할당 가능한 전력(PA)에 비해 모든 제어채널들에 할당된 전력 합(PREQ)이 작아서 전력이 남는 경우, 각 제어채널의 전력을 요구전력을 고려해서 부스팅(boosting)한다. 상기 515단계의 상세 연산은 이후 도 7의 참조와 함께 자세히 살펴보기로 한다.
반면, 상기 전력 합(PREQ)이 상기 가용 전력(PA)보다 크거나 같을 경우, 상기 전력할당기(460)는 517단계로 진행하여 상기 오름차순 리스트에 따라 순서대로 각 제어채널의 전력을 감소시킨다. 다시 말해, 할당 가능한 전력(PA)에 비해 모든 제어채널들에 할당된 전력 합(PREQ)이 커서 전력이 부족한 경우, 각 제어채널에 할당되는 전력을 제한함으로써 각 제어채널의 전력을 줄인다. 이때, 최종적으로 상기 모든 제어채널들에 할당된 전력의 합이 상기 가용 전력(PA)이 되도록 한다. 상기 517단계의 상세 연산은 이후 도 8의 참조와 함께 자세히 살펴보기로 한다.
도 6은 도 5의 507단계에 대한 상세 연산 절차를 도시하고 있다.
도 6을 참조하면, 먼저 전력할당기(460)는 601단계에서 사용자 인덱스 k를 '0'으로 초기화한다. 그리고, 상기 전력할당기(460)는 603단계에서 상기 사용자 인덱스 k 값이 사용자 개수(number of users)보다 작은지를 검사한다. 만일, 상기 사용자 인덱스 k 값이 상기 사용자 개수보다 크거나 같으면, 상기 전력할당기(460)는 도 5의 509단계로 진행한다.
반면, 상기 사용자 인덱스 k 값이 상기 사용자 개수보다 작으면, 상기 전력할당기(460)는 605단계로 진행하여 각 제어채널의 요구전력을 하기 수학식 5와 같이 초기화한다.
[수학식 5]
rk,DRCLock = 0, rk,RPC = 0, rk,HARQ = 0, rk,LARQ = 0, rk,PARQ = 0
여기서, rk,DRCLock 는 k번째 사용자의 DRCLock채널의 요구전력, rk,RPC 는 k번 째 사용자의 RPC채널의 요구전력, rk,HARQ는 k번째 사용자의 H-ARQ채널의 요구전력, rk,LARQ는 L-ARQ채널의 요구전력, rk,PARQ는 P-ARQ채널의 요구전력을 나타낸다. 상기 H-ARQ채널은 역방향링크로 첫 번째, 두 번째, 세 번째 서브패킷(subpacket)이 수신된 경우 단말로 서브패킷의 수신 성공여부를 피드백하기 위한 채널이다. 상기 L-ARQ채널은 역방향링크로 네 번째 서브패킷이 수신된 경우 서브패킷의 수신 성공 여부를 피드백하기 위한 채널이다. P-ARQ채널은 역방향 링크로 4개의 서브패킷들을 모두 수신한 후에 최종적으로 패킷의 수신 성공여부를 피드백하기 위한 채널이다.
k번째 사용자의 각 제어채널에 대한 요구전력을 초기화한 후, 상기 전력할당기(460)는 607단계로 진행하여 이번 슬롯 번호(또는 슬롯 시간)와 k번째 사용자의 프레임 오프셋을 가지고 수학식 1을 연산하여 이번 슬롯에서 전송되는 제어채널을 판단한다. 즉, 이번 슬롯에서 k번째 사용자에게 DRCLock/RPC채널이 전송되는지 혹은 ARQ채널이 전송되는지 판단한다.
상기 DRCLock/RPC채널이 전송되는 경우, 상기 전력할당기(460)는 609단계에서 k번째 사용자의 순방향링크 SINR(FL_SINR), DRCLock채널의 목표 SINR, RPC채널의 목표 SINR을 이용해서 DRCLock채널과 RPC채널의 요구전력을 갱신한 후 629단계로 진행한다. 예를 들어, 상기 DRCLock채널의 요구전력( rk,DRCLock)은 하기 수학식 6과 같이 계산되고, RPC채널의 요구전력(rk,RPC)은 하기 수학식 7과 같이 계산될 수 있다.
[수학식 6]
Figure 112007012652287-PAT00002
[수학식 7]
Figure 112007012652287-PAT00003
여기서, FL-SINRk는 k번째 사용자의 순방향링크 SINR을 의미하고, min-DRCLock-power는 DRCLock채널의 최소할당전력을 나타내고, min-RPC-power는 RPC채널의 최소할당전력을 나타낸다. 그리고 target-DRCLock-SINR은 DRCLock채널의 목표 SINR을 나타내고, target-RPC-SINR은 RPC채널의 목표 SINR을 나타낸다.
한편, 상기 607단계에서 ARQ채널의 전송이라고 판단되면, 상기 전력할당기(460)는 611단계로 진행하여 k번째 사용자에게 HARQ 비트가 전송되는지 검사한다. 만일, HARQ비트 전송이라고 판단되면, 상기 전력할당기(460)는 613단계에서 ARQ모드 값이 '0'인지 검사한다. 이때 상기 ARQ모드 값이 '0'이면 상기 전력할당기(460)는 615단계로 진행하고, 상기 ARQ모드 값이 '1'이면 617단계로 진행한다.
한편, 상기 전력할당기(460)는 상기 615단계에서 k번째 사용자의 순방향링크 SINR, H-ARQ 비트를 BPSK(bipolar phase shift keying)로 전송할 때의 목표 SINR를 이용해서 H-ARQ채널의 요구전력을 갱신한 후 625단계로 진행한다. 예를 들어, 상기 H-ARQ채널의 요구전력은 하기 수학식 8과 같이 계산될 수 있다.
[수학식 8]
Figure 112007012652287-PAT00004
여기서, min-HARQ-BPSK-power는 H-ARQ비트를 BPSK로 전송할 때의 최소할당전력을 나타내고, target-HARQ-BPSK-SINR은 H-ARQ비트를 BPSK로 전송할 때의 목표 SINR을 나타낸다.
한편, 상기 전력할당기(460)는 상기 617단계에서 HARQ비트가 'ACK' 인지를 검사한다. 상기 HARQ비트가 'ACK'이면 상기 전력할당기(460)는 619단계로 진행하고, 상기 HARQ비트가 'ACK'이 아니면 상기 625단계로 진행한다. 그리고 상기 전력할당기(460)는 상기 619단계에서 k번째 사용자의 순방향링크 SINR, HARQ비트를 OOK(on-off keying)로 전송할 때의 목표 SINR을 이용해서 H-ARQ채널의 요구전력을 갱신한 후 상기 625단계로 진행한다. 예를 들어, ACK을 전송할 때의 H-ARQ채널의 요구전력은 하기 수학식 9와 같이 계산될 수 있다.
[수학식 9]
Figure 112007012652287-PAT00005
여기서, min-HARQ-OOK-power는 H-ARQ비트를 OOK로 전송할 때의 최소할당전력을 나타내고, targe-HARQ-OOK-SINR은 H-ARQ비트를 OOK로 전송할 때의 목표 SINR을 나타낸다.
한편, 상기 611단계에서 HARQ비트 전송이 아니라고 판단되면, 상기 전력할당 기(460)는 621단계로 진행하여 LARQ비트를 확인하고, 상기 L-ARQ비트가 'NAK'인지를 검사한다. 상기 LARQ비트가 'NAK'이면 상기 전력할당기(460)는 623단계로 진행하고, 그렇지 않으면 상기 625단계로 진행한다. 그리고 상기 전력할당기(460)는 상기 623단계에서 k번째 사용자의 순방향링크 SINR, LARQ비트를 전송할 때의 목표 SINR을 이용해서 LARQ채널의 요구전력을 갱신한 후 상기 625단계로 진행한다. 예를 들어, 상기 LARQ채널의 요구전력은 하기 수학식 10과 같이 계산될 수 있다.
[수학식 10]
Figure 112007012652287-PAT00006
여기서, min-LARQ-power는 LARQ비트를 전송할 때의 최소할당전력을 나타내고, target-LARQ-SINR은 LARQ비트를 전송할 때의 목표 SINR을 나타낸다.
한편, 상기 전력할당기(460)는 상기 625단계에서 PARQ비트를 확인하고, 상기 PARQ비트가 'NAK'이면 상기 전력할당기(460)는 627단계로 진행하고, 그렇지 않으면 상기 629단계로 진행한다. 그리고 상기 전력할당기(460)는 상기 627단계에서 k번째 사용자의 순방향링크 SINR, PARQ비트를 전송할 때의 목표 SINR을 이용해서 PARQ채널의 요구전력을 갱신한 후 상기 629단계로 진행한다. 예를 들어, 상기 PARQ채널의 요구전력은 하기 수학식 11과 같이 계산될 수 있다.
[수학식 11]
Figure 112007012652287-PAT00007
여기서, min-PARQ-power는 PARQ비트를 전송할 때의 최소할당전력을 나타내고, target-PARQ-SINR은 PARQ비트를 전송할 때의 목표 SINR을 나타낸다.
이와 같이, k번째 사용자로 전송되는 제어채널에 대한 요구전력을 계산한 후, 상기 전력할당기(460)는 상기 629단계로 진행하여 상기 사용자 인덱스 k 값을 '1'만큼 증가한 후 상기 603단계로 되돌아간다.
상술한 도 6의 실시예에서, 각 제어채널이 요구하는 최소할당전력과 목표 SINR은 해당 채널의 성능과 최대 동시 접속 가능한 단말 개수에 의해 결정되는 값으로, 미리 주어지는 것으로 가정한다.
도 7은 도 5의 515단계에 대한 상세 연산 절차를 도시하고 있다.
도 7을 참조하면, 먼저 전력할당기(460)는 701단계에서 사용자 인덱스 k를 '0'으로 초기화한다. 그리고, 상기 전력할당기(460)는 상기 사용자 인덱스 k 값이 사용자 개수(number of users)보다 작은지를 검사한다. 만일, 상기 사용자 인덱스 k 값이 상기 사용자 개수보다 크거나 같으면, 상기 전력할당기(460)는 도 5의 알고리즘을 종료한다.
반면, 상기 사용자 인덱스 k 값이 상기 사용자 개수보다 작으면, 상기 전력할당기(460)는 705단계로 진행하여 상기 전력 합(PREQ)과 상기 가용 전력(PA)의 비율을 고려하여 다음 수학식 12와 같이 k번째 사용자로 전송되는 제어채널의 할당 전력을 증가시킨다.
[수학식 12]
Figure 112007012652287-PAT00008
여기서, ak,DRCLock, ak,RPC, ak,HARQ, ak,LARQ, ak,PARQ는 k번째 사용자에게 전송되는 DRCLock채널, RPC채널, H-ARQ채널, L-ARQ채널, P-ARQ채널에 최종적으로 할당된 송신전력을 각각 나타낸다.
이와 같이, k번째 사용자로 전송되는 제어채널의 전력을 조정한 후, 상기 전력할당기(460)는 707단계로 진행하여 상기 사용자 인덱스 k 값을 '1'만큼 증가한 후 상기 703단계로 되돌아간다.
도 8은 도 5의 517단계에 대한 상세 연산 절차를 도시하고 있다.
도 8을 참조하면, 먼저 전력할당기(460)는 801단계에서 요구전력에 따라 모든 제어채널들을 오름차순으로 정렬한다. 그리고, 상기 전력할당기(460)는 803단계에서 제어채널 인덱스 m을 '0'으로 초기화한다. 이대, 제어채널의 총 개수는 M이라고 가정한다. 예를 들어, 총 사용자가 4명이고, 첫 번째 사용자에게 DRCLock/RPC채 널(2개의 제어채널)을 전송하고, 두 번째 사용자에게 H-ARQ/P-ARQ채널(2개의 제어채널)을 전송하며, 세 번째 사용자에게 L-ARQ/P-ARQ채널(2개의 제어채널)을 전송하고, 네 번째 사용자에게 H-ARQ채널(1개의 제어채널)을 전송한다고 가정하면, M은 '7'이 된다.
이후, 상기 전력할당기(460)는 805단계에서 상기 제어채널 인덱스 m 값이 상기 M보다 작은지를 검사한다. 만일, 상기 제어채널 인덱스 m 값이 상기 M보다 크거나 같으면, 상기 전력할당기(460)는 도 5의 알고리즘을 종료한다.
반면, 상기 제어채널 인덱스 m 값이 상기 M보다 작으면, 상기 전력할당기(460)는 807단계로 진행하여 상기 가용 전력(PA)을 고려해서 m번째 제어채널에 할당될 수 있는 최대 전력 PA,m을 계산한다. 예를 들어, 상기 m번째 제어채널에 대한 최대 전력 PA,m는 하기 수학식 13과 같이 계산될 수 있다.
[수학식 13]
Figure 112007012652287-PAT00009
그리고, 상기 전력할당기(460)는 809단계로 진행하여 상기 m번째 제어채널의 요구전력(rm)과 상기 계산된 최대 전력(PA,m)을 비교하여 작은 값을 상기 m번째 제어채널의 할당 전력으로 결정한다. 여기서, 상기 요구전력(rm)은 제어채널의 종류에 따라 rk,DRCLock, rk,RPC, rk,HARQ, rk,LARQ, rk,PARQ 중 하나가 된다.
그리고, 상기 전력할당기(460)는 811단계에서 m번째 제어채널에 할당된 전력을 고려하여 상기 가용 전력(PA)을 다음 수학식 14와 같이 갱신한다.
[수학식 14]
Figure 112007012652287-PAT00010
이와 같이, m번째 제어채널에 대한 전력을 조정한 후, 상기 전력할당기(460)는 813단계로 진행하여 상기 제어채널 인덱스 m 값을 '1'만큼 증가한 후 상기 805단계로 되돌아간다.
즉, 본 발명은 상기 도 5 내지 도 8을 통해 해당 슬롯에서 전송되는 제어채널들 각각에 대한 송신전력을 결정하고, 상기 결정된 송신전력에 따라 각 제어채널의 이득(gain)을 조정한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이, 본 발명은 이동통신시스템의 기지국에서 제한된 전체 전력을 다수의 제어채널들에 효율적으로 할당함으로써, 제어채널의 수신성능을 향상 시킬 수 있는 이점이 있다.

Claims (26)

  1. 이동통신시스템에서 송신 장치에 있어서,
    이번 시간구간에서 송신되는 제어채널들을 모두 고려하여 각 제어채널의 송신전력을 결정하고, 상기 결정된 송신전력에 따라 제어채널의 이득(gain)을 제어하는 전력할당기와,
    복수의 단말들로 송신되는 복수의 제어채널들을 생성하며, 상기 전력할당기의 제어하에 각 제어채널의 이득을 조정하는 제어채널 생성기를 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 제어채널 생성기는 각 단말에 대응하여 DRCLock채널, RPC채널, ARQ채널 중 적어도 하나를 생성하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    상기 전력할당기는, 모든 단말들에게 공통으로 전송되는 특정 제어채널에 전체 전력의 일정 비율을 할당하고, 나머지 제어채널들을 모두 고려하여 나머지 전력을 각 제어채널로 할당하는 것을 특징으로 하는 장치.
  4. 제3항에 있어서,
    상기 특정 제어채널은 RA(Reverse Activity)채널이고, 나머지 제어채널들은 DRCLock채널, RPC채널, ARQ채널인 것을 특징으로 하는 장치.
  5. 제1항에 있어서,
    상기 전력할당기는, 각 제어채널의 요구전력을 계산하고, 제어채널들을 요구전력에 따라 오름차순으로 정렬하며, 상기 정렬된 순서로 송신전력을 할당하는 것을 특징으로 하는 장치.
  6. 제5항에 있어서,
    상기 요구전력은 해당 단말의 순방향링크 SINR(Signal to Interference and Noise Ratio)와 해당 제어채널의 목표 SINR을 이용해서 계산되는 것을 특징으로 하는 장치.
  7. 제5항에 있어서,
    상기 전력할당기는, 가용 전력과 모든 제어채널들에 할당된 전력의 합을 비교하고, 상기 가용 전력이 상기 합보다 클 경우 각 제어채널의 송신전력을 증가시키는 것을 특징으로 하는 장치.
  8. 제7항에 있어서,
    상기 전력할당기는, 상기 가용 전력이 상기 합보다 클 경우, 상기 가용전력과 상기 합의 비율을 이용해서 각 제어채널의 송신전력을 증가시키는 것을 특징으로 하는 장치.
  9. 제5항에 있어서,
    상기 전력할당기는, 가용 전력과 모든 제어채널들에 할당된 전력의 합을 비교하고, 상기 가용전력이 상기 합보다 작을 경우 각 제어채널의 송신전력을 감소시키는 것을 특징으로 하는 장치.
  10. 제9항에 있어서,
    상기 전력할당기는, 모든 제어채널들을 할당된 송신전력에 따라 오름차순으로 정렬하고, 상기 정렬된 순서로 각 제어채널의 송신전력을 감소시키는 것을 특징 으로 하는 장치.
  11. 제9항에 있어서,
    상기 전력할당기는, m번째 제어채널에 할당할 수 있는 최대전력(PA,m)을 다음 수식과 같이 계산하고, 상기 m번째 제어채널의 요구전력과 상기 최대전력 중 작은 값으로 상기 m번째 제어채널의 송신전력을 감소시키는 것을 특징으로 하는 장치.
    Figure 112007012652287-PAT00011
    여기서, m은 제어채널 인덱스를 나타내고, PA는 현재 시점에서의 가용 전력을 나타내며, M은 제어채널의 총 개수를 나타냄.
  12. 제1항에 있어서, 상기 제어채널 생성기는,
    송신 정보비트를 신호 매핑하기 위한 신호매핑기와,
    상기 신호매핑기로부터의 신호와 상기 전력할당기로부터의 이득값을 곱해 이득조정하는 제1곱셈기와,
    상기 곱셈기로부터의 신호와 해당 단말로 할당된 왈시부호를 곱해 제어채널 신호를 생성하는 제2곱셈기를 포함하는 것을 특징으로 하는 장치.
  13. 제1항에 있어서,
    상기 이득 조정된 복수의 채널신호들을 칩 레벨 가산하는 가산기와,
    상기 가산된 신호를 소정 횟수 반복하여 MAC채널 신호를 생성하는 반복기와,
    상기 MAC채널 신호를 상기 시간구간을 통해 송신하는 송신기를 더 포함하는 것을 특징으로 하는 장치.
  14. 이동통신시스템에서 송신 방법에 있어서,
    이번 시간구간에서 송신되는 제어채널들을 모두 고려하여 각 제어채널의 송신전력을 결정하는 과정과,
    상기 결정된 송신전력에 따라 각 제어채널의 이득(gain)값을 계산하는 과정과,
    단말들로 전송되는 제어채널들 각각을 상기 계산된 이득값에 따라 이득 조정하는 과정을 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서,
    상기 단말들 각각에 대응하여 RA채널, DRCLock채널, RPC채널, ARQ채널 중 적어도 하나가 전송되는 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 송신전력 결정 과정은,
    모든 단말들에게 공통으로 전송되는 특정 제어채널에 전체 전력의 일정 비율을 할당하는 과정과,
    나머지 제어채널들을 모두 고려하여 나머지 전력을 각 제어채널로 할당하는 과정을 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    상기 특정 제어채널은 RA(Reverse Activity)채널이고, 나머지 제어채널들은 DRCLock채널, RPC채널, ARQ채널인 것을 특징으로 하는 방법.
  18. 제14항에 있어서, 상기 송신전력 결정 과정은,
    각 제어채널의 요구전력을 계산하는 과정과,
    상기 요구전력에 따라 제어채널들을 오름차순으로 정렬하는 과정과,
    상기 정렬된 순서로 송신전력을 할당하는 과정을 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서,
    상기 요구전력은 해당 단말의 순방향링크 SINR(Signal to Interference and Noise Ratio)와 해당 제어채널의 목표 SINR을 이용해서 계산되는 것을 특징으로 하는 방법.
  20. 제18항에 있어서,
    상기 송신전력 할당 후, 모든 제어채널들에 할당된 전력의 합을 계산하는 과정과,
    상기 합과 가용 전력을 비교하는 과정과,
    상기 가용 전력이 상기 합보다 클 경우 각 제어채널의 송신전력을 증가시키는 과정을 더 포함하는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 송신전력 증가 과정은,
    상기 가용 전력이 상기 합보다 클 경우, 상기 가용전력과 상기 합의 비율을 이용해서 각 제어채널의 송신전력을 증가시키는 것을 특징으로 하는 방법.
  22. 제20항에 있어서,
    상기 가용전력이 상기 합보다 작을 경우, 각 제어채널의 송신전력을 감소시키는 과정을 더 포함하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 상기 송신전력 감소 과정은,
    모든 제어채널들을 할당된 송신전력에 따라 오름차순으로 정렬하는 과정과,
    상기 정렬된 순서로 각 제어채널의 송신전력을 조정하는 과정을 포함하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기 송신 전력 조정 과정은,
    m번째 제어채널에 할당할 수 있는 최대전력(PA,m)을 다음 수식과 같이 계산하는 과정과,
    상기 m번째 제어채널의 요구전력과 상기 최대전력 중 작은 값으로 상기 m번째 제어채널의 송신전력을 감소시키는 과정을 포함하는 것을 특징으로 하는 방법.
    Figure 112007012652287-PAT00012
    여기서, m은 제어채널 인덱스를 나타내고, PA는 현재 시점에서의 가용 전력을 나타내며, M은 제어채널의 총 개수를 나타냄.
  25. 제14항에 있어서, 상기 이득 조정 과정은,
    송신 정보비트를 신호 매핑하는 과정과,
    상기 신호 매핑된 신호와 상기 이득값을 곱해 이득조정하는 과정과,
    상기 이득 조정된 신호와 해당 단말로 할당된 왈시부호를 곱해 제어채널 신호를 생성하는 과정을 포함하는 것을 특징으로 하는 방법.
  26. 제14항에 있어서,
    상기 이득 조정된 복수의 채널신호들을 칩 레벨 가산하는 과정과,
    상기 가산된 신호를 소정 횟수 반복하여 MAC채널 신호를 생성하는 과정과,
    상기 MAC채널 신호를 상기 시간구간을 통해 송신하는 과정을 더 포함하는 것을 특징으로 하는 방법.
KR1020070014254A 2007-02-12 2007-02-12 이동통신시스템에서 전력 할당 장치 및 방법 KR100958600B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070014254A KR100958600B1 (ko) 2007-02-12 2007-02-12 이동통신시스템에서 전력 할당 장치 및 방법
US12/029,768 US8265680B2 (en) 2007-02-12 2008-02-12 Apparatus and method for power allocation in mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014254A KR100958600B1 (ko) 2007-02-12 2007-02-12 이동통신시스템에서 전력 할당 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080075294A true KR20080075294A (ko) 2008-08-18
KR100958600B1 KR100958600B1 (ko) 2010-05-18

Family

ID=39686287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014254A KR100958600B1 (ko) 2007-02-12 2007-02-12 이동통신시스템에서 전력 할당 장치 및 방법

Country Status (2)

Country Link
US (1) US8265680B2 (ko)
KR (1) KR100958600B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339888A4 (en) * 2008-10-02 2014-06-25 Ntt Docomo Inc WIRELESS BASE STATION AND NETWORK DEVICE
US7978626B1 (en) * 2009-01-13 2011-07-12 Sprint Spectrum L.P. Method and system for adaptive hybrid automatic repeat request protocols based on network conditions
US8369337B1 (en) 2009-11-05 2013-02-05 Sprint Spectrum L.P. Methods and devices for assigning a wireless communication device to a wireless coverage area based on early termination gain
CN102487543B (zh) * 2010-12-02 2014-07-16 鼎桥通信技术有限公司 一种高速上行分组接入授权的调整方法
US8537875B2 (en) 2011-04-14 2013-09-17 Qualcomm Incorporated Methods and apparatus for adjusting forward link signal to interference and noise ratio estimates
US9531504B1 (en) 2014-03-27 2016-12-27 Sprint Spectrum L.P. Bundling acknowledgments based on signal quality
US9473973B1 (en) 2014-05-19 2016-10-18 Sprint Spectrum L.P. Reducing transmission rates in data slots subject to bundled acknowledgments
US9531505B1 (en) 2014-06-20 2016-12-27 Sprint Spectrum L.P. Determining an amount of hybrid ARQ transmissions based on a series of acknowledgments
US9445344B1 (en) 2014-07-22 2016-09-13 Sprint Spectrum L.P. Preferentially assigning data slots subject to bundled acknowledgments to devices that support carrier aggregation
US9609651B1 (en) 2015-01-08 2017-03-28 Sprint Spectrum L.P. Exchanging uplink and downlink carrier frequencies
US10021686B1 (en) 2015-10-19 2018-07-10 Sprint Spectrum L.P. Scheduling traffic based on acknowledgment bundling

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60040137D1 (de) * 1999-03-12 2008-10-16 Qualcomm Inc Verfahren und vorrichtung zur leistungszuteilung auf eine rückwärtsleistungssteuerung eines kommunikationssystems
JP4149145B2 (ja) 2001-06-27 2008-09-10 富士通株式会社 移動通信システムの網側装置及び電力管理方法
US8165619B2 (en) * 2002-10-02 2012-04-24 Qualcomm Incorporated Power allocation for power control bits in a cellular network
US7206598B2 (en) * 2003-07-25 2007-04-17 Qualcomm Incorporated Method and apparatus for a control channel power allocation in a communication system
AU2005202512B8 (en) * 2004-06-09 2008-06-05 Samsung Electronics Co., Ltd. Method and apparatus for data transmission in a mobile telecommunication system supporting enhanced uplink service
KR20050118086A (ko) * 2004-06-09 2005-12-15 삼성전자주식회사 향상된 역방향 상향 링크 전용 채널을 위한 파워 설정방법 및 장치
KR101214637B1 (ko) * 2006-02-28 2012-12-21 삼성전자주식회사 이동통신 시스템의 전력 제어 장치 및 방법
KR101306372B1 (ko) * 2006-12-19 2013-09-09 재단법인서울대학교산학협력재단 다중 셀 직교 주파수 분할 다중 접속 시스템에서 셀간 간섭 제어를 위한 동적 전력 할당 방법 및 장치

Also Published As

Publication number Publication date
US8265680B2 (en) 2012-09-11
KR100958600B1 (ko) 2010-05-18
US20080194284A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
KR100958600B1 (ko) 이동통신시스템에서 전력 할당 장치 및 방법
CN102739367B (zh) 无线通信系统中控制信息的编码和复用
US20180234957A1 (en) Method and apparatus for allocating and acquiring ack/nack resourcs in a mobile communication system
JP4567628B2 (ja) 移動局、送信方法及び通信システム
US6831910B1 (en) Power control device and method for controlling a reverse link common channel in a CDMA communication system
KR100700308B1 (ko) Ｏｆｄｍａ 시스템의 전력 할당 및 레이트 제어 방법
US7852746B2 (en) Transmission of signaling in an OFDM-based system
US6396868B1 (en) Spread spectrum signal generating device and method in transmitter of mobile communications system
JP4243297B2 (ja) 非同期移動通信システムにおける向上した上りリンクチャンネルを介してのデータの伝送時、最大電力対平均電力比の低減のための直交可変拡散コードと直交位相チャンネルの割り当て方法及び装置
KR100830491B1 (ko) 순방향 공통 전력 제어 채널의 전력 제어 방법
US20060104242A1 (en) Method and apparatus for transmitting and receiving downlink control information in a mobile communication system supporting uplink packet data
US20040258134A1 (en) Transmission apparatus and method for use in mobile communication system based on orthogonal frequency division multiplexing scheme
US20020015388A1 (en) Method and apparatus for determining reverse data rate in mobile communication system
US8031739B2 (en) Base station and downlink channel transmission method
JP2004343258A (ja) 無線基地局装置、通信端末装置及び制御情報の伝送方法
JP2001320326A (ja) 通信システム、通信方法及び通信装置
KR100429534B1 (ko) 이동통신시스템의 핸드오프시 역방향 전력제어채널의전송제어를 위한 방법 및 장치
US20040264363A1 (en) Downlink control channel allocation method in mobile communication system
JP2007336093A (ja) 符号分割多重通信システム、符号分割多重通信方法および送信装置ならびに受信装置
US20050025098A1 (en) Communication system, transmitter of the system, receiver of the system, and physical layer control method
JPH11298369A (ja) マルチコード適応変調方法及び送受信機
KR20080061742A (ko) 직교 주파수 분할 다중 접속 시스템을 위한 채널 할당 장치및 방법
KR100407337B1 (ko) 이동통신시스템에서 역방향 전력제어채널의전력이득할당을 위한 방법 및 장치
KR101015672B1 (ko) 비동기 이동통신 시스템에서 향상된 상향링크 채널을 통해데이터 전송 시 최대전력대 평균전력비 감소를 위한직교가변확산코드 코드와 직교위상 채널의 할당 방법 및장치
KR20020039503A (ko) 음성 및 패킷 데이터 서비스를 위한 이동 통신시스템에서효율적인 패킷 데이터의 전송을 위한 송신전력 제어 장치및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140429

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee