KR20020039503A - 음성 및 패킷 데이터 서비스를 위한 이동 통신시스템에서효율적인 패킷 데이터의 전송을 위한 송신전력 제어 장치및 방법 - Google Patents

Abstract

음성 및 패킷 데이터 서비스를 포함하는 멀티미디어 서비스를 지원하는 이동 통신시스템에 서 효율적인 패킷 데이터의 전송을 위한 순방향 전력제어 장치 및 방법이 개시되어 있다. 이러한 본 발명은 순방향 패킷전송채널에 대한 적응 전송율 변조방식이 적용될 때, 단말기가 패킷전송의 전송율 및 변조방식의 한 주기에 해당하는 시간동안을 더 짧은 소시간 구간으로 나누어, 상기 소시간 구간단위로 수신신호전력 대 잡음의 전력비(CIR)를 측정하고, 이 측정결과에 기초한 전력제어 명령을 생성하여 기지국으로 송신한다. 상기 기지국은 상기 전력제어 명령에 따라 패킷 송신전력을 제어한다. 이에 따라 본 발명은 적정 송신전력의 유지 및 송신전력의 낭비를 막을 수 있고, 이에 따라 전송율 대비 송신전력의 최적화가 이루어지며 시스템 전체적으로 시스템 용량을 증가시킬 수 있다.

Description

음성 및 패킷 데이터 서비스를 위한 이동 통신시스템에서 효율적인 패킷 데이터의 전송을 위한 송신전력 제어 장치 및 방법 {POWER CONTROL APPARATUS AND METHOD FOR TRANSMITTING PACKET DATA EFFECTIVELY IN MOBILE COMMUNICATIONS SYSTEM SUPPORTING VOICE AND PACKET DATA SERVICES}

본 발명은 음성 및 패킷 데이터 서비스를 포함하는 멀티미디어 서비스를 지원하는 이동 통신시스템에 관한 것으로, 특히 효율적인 패킷 데이터의 전송을 위한 순방향 전력제어 장치 및 방법에 관한 것이다.

전형적인 이동 통신시스템, 예를 들어, IS-2000과 같은 부호분할다중접속(CDMA: Code Division Multiple Access)방식의 이동 통신시스템은 음성 서비스 및 만을 지원하는 형태이었다. 그러나, 사용자 요구와 함께 이동통신 기술이 발전함에 따라 이동 통신시스템은 데이터 서비스를 지원하는 형태로 발전하고 있는 추세이다. 즉, 기존의 음성 서비스를 지원하면서도 이와 동시에 고속 데이터 서비스도 지원할 수 있는 이동 통신시스템의 구현이 요구되고 있다.

따라서 본 발명의 목적은 음성 및 패킷 데이터 서비스를 위한 이동 통신시스템에서 패킷 데이터 전송의 효율성을 높이기 위해 순방향 패킷 채널의 송신전력을 제어하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 음성 및 패킷 데이터 서비스를 위한 이동 통신시스템에서 패킷 채널에 할당되는 전력량을 감소시키기 위한 전력 제어 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 음성 및 패킷 데이터 서비스를 위한 이동 통신시스템에서 기지국의 시스템 용량을 증가시키기 위한 패킷 채널의 송신 전력을 제어하는 장치 및 방법을 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명은 순방향 패킷전송채널에 대한 적응 전송율 변조방식이 적용될 때, 단말기가 패킷전송의 전송율 및 변조방식의 한 주기에 해당하는 시간동안을 더 짧은 소시간 구간으로 나누어, 상기 소시간 구간단위로 수신신호전력 대 잡음의 전력비(CIR)를 측정하고, 이 측정결과에 기초한 전력제어 명령을 생성하여 기지국으로 송신한다. 상기 기지국은 상기 전력제어 명령에 따라 패킷 송신전력을 제어한다. 이에 따라 본 발명은 적정 송신전력의 유지 및 송신전력의 낭비를 막을 수 있고, 이에 따라 전송율 대비 송신전력의 최적화가 이루어지며 시스템 전체적으로 시스템 용량을 증가시킬 수 있다.

도 1a는 본 발명의 실시예에 따른 패킷 데이터 서비스를 위한 순방향 링크 데이터 트래픽 채널 구조를 보여주는 도면.

도 1b는 본 발명의 실시예에 따른 패킷 데이터 서비스를 위한 순방향 링크 데이터 트래픽 MAC 채널 구조를 보여주는 도면.

도 2는 본 발명의 실시예에 따른 데이터 트래픽 채널에 대한 순방향 링크 송신기의 구성을 보여주는 도면.

도 3은 본 발명의 실시예에 따른 데이터 트래픽 MAC 채널에 대한 순방향 링크 송신기의 구성을 보여주는 도면.

도 4는 본 발명의 실시예에 따른 공통전력제어 채널(CPCCH)에 대한 순방향 링크 송신기의 구성을 보여주는 도면.

도 5는 본 발명의 실시예에 따른 순방향 링크 채널에 대한 직교 확산 및 고주파(RF) 대역 주파수 천이를 위한 구성을 보여주는 도면.

도 6은 본 발명의 일 실시예에 따른 주파수 다운 컨버팅, Quadrature 역확산 및 채널 추정의 구성을 보여주는 도면.

도 7은 본 발명의 실시예에 따른 데이터 트래픽 채널에 대한 순방향 링크 수신기의 구성을 보여주는 도면.

도 8은 본 발명의 실시예에 따른 데이터 트래픽 MAC 채널에 대한 순방향 링크 수신기의 구성을 보여주는 도면.

도 9는 본 발명의 실시예에 따른 공통전력제어 채널(CPCCH)에 대한 순방향 링크 수신기의 구성을 보여주는 도면.

도 10은 본 발명이 적용되는 이동 통신시스템에서 송신전력제어를 할 경우와 하지 않을 경우의 수신 CIR과 송신전력사이의 관계를 보여주는 도면.

도 11은 본 발명의 실시예에 따라 전송율 및 순방향전력제어 기능을 가지는 데이터 트래픽 채널에 대한 순방향 링크 송신기의 구성을 보여주는 도면.

도 12는 본 발명의 실시예에 따른 순방향 링크 송신기가 전송율 614.4kbps로 패킷을 전송할 때의 슬롯 구조를 보여주는 도면.

도 13은 본 발명의 실시예에 따른 순방향 링크 송신기가 전송율 307.2kbps로 패킷을 전송할 때의 슬롯 구조를 보여주는 도면.

도 14는 본 발명의 실시예에 따라 전송율 및 순방향송신전력제어 기능을 가지는 데이터 트래픽 채널에 대한 순방향 링크 수신기의 구성을 보여주는 도면.

도 15는 본 발명의 실시예에 따른 역방향 링크 송신기가 순방향전력제어(FLPC) 정보, 전송율제어(DRC) 정보 및 섹터 지시자 정보를 송신하는 채널 구조를 보여주는 도면.

도 16은 본 발명의 실시예에 따른 전송율 및 순방향송신전력제어 동작을 위한 장치의 구성을 보여주는 도면.

도 17은 본 발명의 실시예에 따른 전송율 및 순방향송신전력 제어 동작중 순방향 파일럿 채널, 순방향 패킷데이터 채널 및 역방향 DRC 채널, 역방향 FLPC 채널간의 동작 타이밍을 보여주는 도면.

도 18은 본 발명의 실시예에 따른 단말기에 포함되는 FLPC 비트 생성기에 의한 비트 생성동작의 처리 흐름을 보여주는 플로우챠트.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

우선 본 발명은 1x 대역폭을 사용하여, 음성 서비스 및 데이터 서비스를 포함하는 멀티미디어 서비스를 지원할 수 있는 이동 통신시스템의 순방향 링크에 관한 것임을 밝혀두는 바이다. 상기 음성 서비스를 지원하기 위한 송신기, 채널 및 수신기 구조는 각각 기존 1x 시스템의 송신기, 채널 및 수신기 구조와 동일하게 유지한다. 여기에서 1x 대역폭은 기존의 IS-95 계열의 북미식 동기 시스템에서 사용되는 1.25MHz의 주파수 대역폭을 의미하고, 1x 시스템은 1x 대역폭을 지원하는 시스템을 의미한다. 상기 데이터 서비스는 서비스를 위한 회선 접속의 형태에 따라 전용회선방식(circuit mode operation)과 패킷방식(packet mode operation)으로 크게 구분할 수 있다. 상기 데이터 서비스에는 비디오회의(video conference)와 같은 각종 비디오 서비스, 인터넷(internet) 서비스 등이 될 수 있다. 상기 전용회선방식의 데이터 서비스는 기존 1x 시스템의 송신기, 채널 및 수신기 구조를 그대로 사용한다. 따라서, 하기의 본 발명에서는 패킷방식의 데이터 서비스를 위한 송신기,채널 및 수신기 구조를 설명하기로 한다.

먼저, 본 발명의 실시예에 따른 이동 통신시스템의 순방향 링크에서 패킷방식의 데이터 서비스를 위해 필요한 채널들을 요약해보면 하기의 <표 1>과 같다.

상기 <표 1>을 참조하면, 본 발명의 실시예에 따른 순방향 링크 패킷방식 데이터 서비스를 위한 채널들은 크게 데이터 트래픽(Data Traffic) 채널과, 데이터 트래픽 MAC(Medium Access Control) 채널로 구분된다. 상기 데이터 트래픽 채널은 파일럿 채널(Pilot Channel)과, 프리앰블 부채널(Preamble Subchannel)과, 데이터 트래픽 부채널(Data Traffic Subchannel)로 구성된다. 상기 데이터 트래픽 MAC 채널은 서비스품질 정합 지시 채널(QoS(Quality of Service) Matching Indication Channel)과, 왈시 공간 지시 부채널(Walsh Space Indication Subchannel), 역방향활성 지시 부채널(Reverse Activity Indication Subchannel)로 구성된다. 상기 파일럿 채널은 프리앰블 부채널 및 데이터 트래픽 부채널과 멀티플렉싱되어 전송되며, 파일럿 채널을 통해 제공되는 파일럿 심볼은 동기 복조를 위한 진폭 기준값으로 활용되며 전송율 조절을 위한 CIR 측정의 정확도를 높이는 보조 수단으로도 활용될 수 있다. 상기 프리앰블 부채널은 파일럿 채널 및 데이터 트래픽 부채널과 멀티플렉싱되어 전송되며, 기지국이 전송하는 데이터 패킷에 대해 해당 단말을 지정하기 위한 목적으로 사용된다. 상기 데이터 트래픽 부채널은 파일럿 채널 및 프리앰블 부채널과 멀티플렉싱되어 실제로 페이로드가 전송되는 채널이다. 상기 QoS 정합 지시 채널은 각 데이터 서비스에 대해 서로 다른 QoS를 보장하기 위해 QoS 정합 기법을 사용하며, QoS 정합과 관련된 정보를 전송하기 위한 채널이다. 상기 QoS 정합 지시 채널은 데이터 트래픽 MAC 채널의 I-ch 성분이 된다. 상기 왈시 공간 지시 부채널은 동적 왈시 할당(Dynamic Walsh allocation)을 통해 데이터 트래픽 부채널에 할당할 수 있는 기지국의 왈시 공간 정보(Walsh space information)를 전송하기 위한 채널이다. 상기 왈시 공간 지시 부채널은 역방향 활성 지시 부채널과 멀티플렉싱되어 데이터 트래픽 MAC 채널의 Q-ch 성분이 된다. 상기 역방향 활성 지시 부채널은 역방향 링크의 트래픽 로드(traffic load)를 조절하기 위한 브로드캐스트 채널이며, 왈시 공간 지시 부채널과 멀티플렉싱되어 데이터 트래픽 MAC 채널의 Q-ch 성분이 된다.

상기 <표 1>에 설명된 채널들 이외에, 본 발명의 실시예에 따른 순방향 링크 패킷방식 데이터 서비스를 위한 채널에는 역방향 링크에서 전용회선방식으로 동작하는 데이터 서비스를 위한 물리채널의 전력제어를 위한 공통전력제어채널(Common Power Control Channel: 이하 "CPCCH"라 칭함)이 있다.

도 1a는 본 발명의 실시예에 따른 패킷 데이터 서비스를 위한 순방향 링크 데이터 트래픽 채널 구조를 보여주는 도면이고, 도 1b는 본 발명의 실시예에 따른 패킷 데이터 서비스를 위한 순방향 링크 데이터 트래픽 MAC 채널 구조를 보여주는 도면이다. 상기 도 1a 및 도 1b를 참조하면, 패킷 데이터 서비스를 위한 물리 계층의 최소 전송 단위는 1,536 칩(chip)으로 구성되는 슬롯(slot)이며, 이는 1.25msec의 지속시간을 갖는다.

상기 도 1a를 참조하면, 데이터 트래픽 채널(Data Traffic Channel: DTCH)의 1슬롯은 768칩으로 구성되는 두 개의 반슬롯(half slot)으로 나뉘어진다. 상기 각 반슬롯의 앞부분 128칩 구간은 파일럿 심볼을 삽입하기 위한 파일롯 채널(Pilot Channel: PICH)로 할당된다. 상기 각 반슬롯에서 PICH로 할당된 부분을 제외한 나머지 640칩은 페이로드(payload)를 위한 데이터 트래픽 부채널(Data Traffic Subchannel: DTSCH)로 할당된다. 페이로드가 존재하지 않는 아이들 슬롯(idle slot)인 경우에는 DTSCH를 게이팅오프(gating-off)함으로써 전용회선방식으로 접속된 서비스 및 인접 기지국 신호에 대한 간섭을 줄인다.

상기 도 1b를 참조하면, 데이터 트래픽 MAC 채널(Data Traffic MAC Channel: DTMACCH)은 제1채널(I-ch)과 제2채널(Q-ch)로 구성된다. 상기 제1채널 I-ch는 QoS 정합 지시채널(Matching Indication Channel: QMICH)로 사용된다. 상기 제2 채널 Q-ch는 왈시공간 지시 부채널(Walsh Space Indication Subchannel: WSISCH)과, 역방향 활성 지시 부채널(Reverse Activity Indication Subchannel: RAISCH)로 사용된다. 1슬롯 동안에 WSISCH와 RAISCH는 각각 1,280칩과 256칩 구간을 차지하며, 이 채널들은 멀티플렉싱되어 DTMACCH의 제2 채널 Q-ch를 구성한다.

한편, 상기 도 1a 및 도 1b에 도시하지 않은 프리앰블 부채널(Preamble Subchannel: PSCH)은 PICH 및 DTSCH와 멀티플렉싱되어 DTCH를 통해 전송된다. 상기 PSCH는 기지국이 전송하는 데이터 패킷에 대해 해당 단말을 지정하기 위한 목적으로 사용되므로, 물리계층패킷(physical layer packet)의 전송을 위한 DTCH의 첫번째 슬롯의 앞부분에 존재하여야 한다. 프리앰블 심볼(preamble symbol)은 '0'의 값만을 가질 수 있다.

도 2는 본 발명의 실시예에 따른 데이터 트래픽 채널에 대한 순방향 링크 송신기의 구성을 보여주는 도면이다. 이 데이터 트래픽 채널에 대한 순방향 링크 송신기는 프리앰블 부채널(PSCH) 신호와, 데이터 트래픽 부채널(DTSCH) 신호와, 파일럿 채널(PICH) 신호를 시분할 멀티플렉싱(TDM: Time Division Multiplexing)하여 송신하는 것을 특징으로 한다.

상기 도 2를 참조하면, '0'의 값으로 이루어지는 프리앰블 심볼은 신호점 사상기(signal point mapper) 201에 입력되어 '+1'로 사상(mapping)된다. 상기 신호점 사상기 201의 출력 심볼은 왈시(Walsh) 확산기 202에 입력되며, 사용자 고유의 MAC 식별자(ID: Identification)(또는 인덱스)에 해당되는 특정한 64-ary 양방향 직교의(biorthogonal) 왈시 코드(또는 시퀀스)에 의해 확산된다. 상기 왈시 확산기 202는 제1채널의 시퀀스 및 제2채널의 시퀀스를 출력한다. 상기 왈시 확산기 202의출력 시퀀스는 시퀀스 반복기(sequence repeater) 203에 입력되어 전송율(transmission rate)에 따라 시퀀스 반복을 거치게 된다. 상기 시퀀스 반복기 203에 의해 상기 왈시 확산기 202의 출력 시퀀스는 전송율에 따라 최대 16번까지 시퀀스 반복이 가능하다. 따라서, DTCH의 1슬롯내에 포함되는 PSCH는 전송율에 따라 64칩(chip)에서 최대 1,024칩까지 지속될 수 있다. 상기 시퀀스 반복기 203의 출력 (I,Q)시퀀스는 시분할 멀티플렉서(Time Division Multiplexer) 230에 입력되어 PICH 및 DTSCH와 멀티플렉싱된다.

채널 코딩된 비트 시퀀스는 스크램블러(scrambler) 211에 입력되어 스크램블링(scrambling)된다. 상기 스크램블러 211의 출력 시퀀스는 채널 인터리버(channel interleaver) 212에 입력되어 인터리빙(interleaving)된다. 이때 물리계층 패킷의 크기에 따라 상기 채널 인터리버 212의 크기도 다르게 적용된다. 상기 채널 인터리버 212의 출력 시퀀스는 M-ary 심볼 변조기(symbol modulator) 213에 입력되어 M-ary 심볼로 사상된다. 상기 M-ary 심볼 변조기 213은 전송율에 따라 QPSK(Quadrature Phase Shift Keying), 8-PSK(Phase Shift Keying) 또는 16-QAM(Quadrature Amplitude Modulation) 변조기로 동작하며, 전송율이 바뀔 수 있는 물리계층 패킷 단위로 변조방법도 바뀔 수 있다. 상기 M-ary 심볼 변조기 213으로부터 출력되는 M-ary 심볼들의 (I,Q)시퀀스는 시퀀스 반복/심볼 천공기(sequence repeater/symbol puncturer) 214에 입력되며, 전송율에 따라 시퀀스 반복/심볼 천공된다. 상기 시퀀스 반복/심볼 천공기 214로부터 출력되는 M-ary 심볼들의 (I,Q)시퀀스는 심볼 디멀티플렉서(symbol demultiplexer) 215에 입력된다. 상기 심볼 디멀티플렉서 215에 입력된 M-ary 심볼들의 (I,Q)시퀀스는 DTSCH에 사용 가능한 N개의 왈시 코드 채널로 디멀티플렉싱(demultiplexing)되어 출력된다. DTSCH에 사용되는 왈시 코드의 개수 N은 가변적이며, 이에 관한 정보는 WSISCH를 통해 브로드캐스팅(broadcasting)되고, 단말은 이 정보를 고려하여 기지국의 전송율을 결정하고 이를 기지국에 요청한다. 따라서, 단말은 현재 수신하고 있는 DTSCH에 사용된 왈시 코드의 할당 상황을 알 수 있다. N개의 왈시 코드 채널로 디멀티플렉싱되어 출력되는 심볼 디멀티플렉서 215의 출력 (I,Q)심볼들은 왈시 확산기 216에 입력되고, 각 채널 별로 특정 왈시 코드에 의해 확산된다. 상기 왈시 확산기 216의 출력 (I,Q)시퀀스들은 왈시 채널 이득 제어기(Walsh Channel Gain Controller) 217에 입력되어 이득 제어된 후 출력된다. 상기 왈시 채널 이득 제어기 217로부터 출력되는 N개의 출력 (I,Q)시퀀스들은 왈시 칩 합산기(Walsh Chip Level Summer) 218에 입력되어 칩 단위로 더해진 후 출력된다. 상기 왈시 칩 합산기 218로부터 출력되는 (I,Q) 칩 시퀀스는 상기 시분할 멀티플렉서 230에 입력되어 PICH 및 PSCH와 멀티플렉싱된다.

파일럿 심볼(pilot symbol)은 '0'의 값만을 가질 수 있다. 상기 파일럿 심볼은 신호점 사상기 221에 입력되어 '+1'로 사상된다. 상기 신호점 사상기 221의 출력 심볼은 왈시 확산기 222로 입력된다. 상기 왈시 확산기 222에 입력된 상기 신호점 사상기 221의 출력 심볼은 PICH에 할당된 특정한 128-ary 왈시 코드에 의해 확산된다. 상기 왈시 확산기 222의 출력 시퀀스는 PICH 이득 제어기 223에 입력되어 이득 제어된 후 출력된다. 상기 PICH 이득 제어기 223으로부터 출력되는 칩 I시퀀스는 상기 시분할 멀티플렉서 230에 입력되어 PSCH 및 DTSCH와 멀티플렉싱된다.

상기 시분할 멀티플렉서 230은 PICH의 I채널 신호와, DTSCH의 I채널 신호와, PSCH의 I채널 신호를 멀티플렉싱하여 A신호로서 출력한다. 상기 PICH의 I채널 신호는 상기 시퀀스 반복기 203으로부터의 I시퀀스이고, DTSCH의 I채널 신호는 상기 왈시 칩 합산기 218로부터의 I시퀀스이고, PSCH의 I채널 신호는 상기 이득 제어기 223의 출력 신호이다. 상기 시분할 멀티플렉서 230은 PICH의 Q채널 신호와, DTSCH의 Q채널 신호와, PSCH의 Q채널 신호를 멀티플렉싱하여 B신호로서 출력한다. 상기 PICH의 Q채널 신호는 상기 시퀀스 반복기 203으로부터의 Q시퀀스이고, DTSCH의 Q채널 신호는 상기 왈시 칩 합산기 218로부터의 Q시퀀스이고, PSCH의 Q채널 신호로는 '0'이 입력된다.

도 3은 본 발명의 실시예에 따른 데이터 트래픽 MAC 채널에 대한 순방향 링크 송신기의 구성을 보여주는 도면이다.

상기 도 3에서, 참조번호 301∼304로 이루어지는 QMICH는 각각의 데이터 서비스에 대해 서로 다른 QoS를 보장하기 위해 사용된 QoS 정합에 관한 정보를 전송하기 위한 DTMACCH의 부채널(subchannel)이다. QoS 정합에 관한 정보는 매 슬롯당 7비트씩 제공된다. 상기 7비트의 QoS 정합에 관한 정보는 채널 부호화기(Channel Encoder) 301로 입력된다. 상기 QoS 정합에 관한 7비트 정보의 채널 부호화를 위해 상기 채널 부호화기 301은 블록 코드(block code) 또는 콘볼루션 코드(convolution code)를 사용할 수 있다. 일예로, (24,7) 블록 코드가 상기 채널 부호화기 301의 블록 코드로서 사용될 수 있다. 상기 채널 부호화기 301의 출력 심볼들은 신호점 사상기 302로 입력된다. 상기 채널 부호화기 301의 출력 심볼 '0'은 신호점 사상기302에 의해 '+1'로 사상되고, 상기 채널 부호화기 301의 출력 심볼 '1'은 신호점 사상기 302에 의해 '-1'로 사상되어 출력된다. 상기 신호점 사상기 302의 출력 심볼들은 왈시 확산기 303에 입력되어, DTMACCH에 할당된 특정한 64-ary 왈시 코드에 의해 확산된다. 상기 왈시 확산기 303으로부터 출력되는 칩 시퀀스는 이득 제어기 304에 입력되어 이득 제어된 후 출력된다. 상기 이득 제어기 304의 출력은 DTMACCH의 제1채널인 I-ch의 신호 성분이 된다.

참조번호 311∼314로 이루어지는 RAISCH는 역방향 링크의 트래픽 로드(traffic load)를 조절하기 위한 브로드캐스팅 채널(broadcasting channel)이고, DTMACCH의 부채널이다. 역방향 링크의 트래픽 로드를 조절하기 위한 정보는 매 슬롯당 1비트씩 제공된다. 상기 1비트의 RAI(Reverse Activity Indication) 정보는 심볼 반복기 311에 입력되고, 상기 심볼 반복기 311은 입력 심볼을 4번 반복하여 출력한다. 상기 심볼 반복기 311의 출력 심볼들은 신호점 사상기 312로 입력된다. 상기 심볼 반복기 311의 출력 심볼들중 심볼 '0'은 상기 신호점 사상기 312에 의해 '+1'로 사상되고, 심볼 '1'은 상기 신호점 사상기 312에 의해 '-1'로 사상되어 출력된다. 상기 신호점 사상기 312의 출력 심볼들은 왈시 확산기 313에 입력되고, DTMACCH에 할당된 특정한 64-ary 왈시 코드에 의해 확산된다. 상기 왈시 확산기 313으로부터 출력되는 칩 시퀀스는 이득 제어기 314에 입력되어 이득 제어된 후 출력된다. 상기 이득 제어기 314의 출력은 시분할 멀티플렉서(330)로 입력되어 WSISCH와 멀티플렉싱되고, 이 멀티플렉싱된 신호는 DTMACCH의 제2채널인 Q-ch의 신호 성분이 된다.

참조번호 321∼324로 이루어지는 WSISCH는 동적 왈시 할당을 통해 DTSCH에 할당할 수 있는 기지국 왈시 공간에 관한 정보를 전송하기 위한 채널이고, 이는 DTMACCH의 부채널이다. 일예로, 확산지수(spreading factor)가 32인 수준에서 전용회선 물리채널에 할당된 왈시 코드를 제외한 나머지 왈시 코드를 DTSCH에서 사용할 경우, DTSCH에 최대 28개의 32-ary 왈시 코드를 사용하도록 허용할 수 있다. 다른 예로, 확산지수가 64인 수준에서 전용회선 물리채널에 할당된 왈시 코드를 제외한 나머지 왈시 코드를 DTSCH에서 사용할 경우, DTSCH에 최대 56개의 64-ary 왈시 코드를 사용하도록 허용할 수 있다. 또 다른 예로, 확산지수가 128인 수준에서 전용회선 물리채널에 할당된 왈시 코드를 제외한 나머지 왈시 코드를 DTSCH에서 사용할 경우, DTSCH에 최대 112개의 128-ary 왈시 코드를 사용하도록 허용할 수 있다. 하기에서는 확산지수가 32인 수준에서 전용회선 물리채널에 할당된 왈시 코드를 제외한 나머지 왈시 코드를 DTSCH에서 사용하여, DTSCH에 최대 28개의 32-ary 왈시 코드를 사용하는 경우의 예를 설명한다. PICH에 사용된 왈시 코드를 DTSCH에서 반드시 사용하도록 규정하면, 나머지 27개의 32-ary 왈시 코드 각각에 대한 플래그 비트(flag bit)를 사용하여 27비트로써 왈시 공간에 관한 정보를 전송할 수 있다. 27개의 왈시 코드에 대한 플래그 비트들을 9슬롯에 걸쳐 1슬롯당 3비트씩 나누어 전송하도록 규정하면, 왈시 공간에 관한 정보는 매 슬롯당 3비트씩 제공된다.

상기 3비트의 왈시 공간에 관한 정보는 채널 부호화기 321로 입력된다. 왈시 공간에 관한 3비트 정보의 채널 부호화를 위해 상기 채널 부호화기 321은 블록 코드 또는 콘볼루션 코드를 사용할 수 있다. 일예로, 왈시 공간에 관한 3비트 정보의채널 부호화를 위해 상기 채널 부호화기 321의 블록 코드로서 (20,3) 블록 코드 또는 (180,27) 블록 코드가 사용될 수 있다. 상기 채널 부호화기 321의 출력 심볼들은 신호점 사상기 322로 입력된다. 상기 채널 부호화기 321의 출력 심볼들중 심볼 '0'은 상기 신호점 사상기 322에 의해 '+1'로 사상되고, 상기 채널 부호화기 321의 출력 심볼들중 심볼 '1'은 상기 신호점 사상기 322에 의해 '-1'로 사상되어 출력된다. 상기 신호점 사상기 322의 출력 심볼들은 왈시 확산기 323에 입력되고, DTMACCH에 할당된 특정한 64-ary 왈시 코드에 의해 확산된다. 상기 왈시 확산기 323으로부터 출력되는 칩 시퀀스는 이득 제어기 324에 입력되어 이득 제어된 후 출력된다. 상기 이득 제어기 324의 출력은 시분할 멀티플렉서 330으로 입력되어 RAICH와 멀티플렉싱되고, 이 멀티플렉싱된 신호는 DTMACCH의 제2채널인 Q-ch신호의 성분이 된다.

도 4는 본 발명의 실시예에 따른 공통전력제어 채널(CPCCH)에 대한 순방향 링크 송신기의 구성을 보여주는 도면이다. 이 송신기는 역방향 링크에서 전용회선방식으로 동작하는 데이터 서비스를 위한 물리채널의 전력제어를 위한 CPCCH에 대한 순방향 링크의 송신기이다.

상기 도 4에 도시된 바와 같이 구성되는 CPCCH를 통해 역방향 물리채널에 대한 전력을 매 슬롯 단위로 제어할 수 있다. 이때 상기 CPCCH는 제1채널 I-ch와 제2채널 Q-ch로 나누어지며, 상기 제1채널 I-ch와 제2채널 Q-ch를 통해 각각 8개의 역방향 물리채널에 대한 전력제어명령을 전송할 수 있다. 상기 CPCCH의 제1채널 I-ch에는 8개의 역방향 물리채널에 대한 전력제어명령 비트들이 멀티플렉싱되고, 제2채널 I-ch에도 8개의 역방향 물리채널에 대한 전력제어명령 비트들이 멀티플렉싱된다. 멀티플렉싱을 위해 8개의 역방향 물리채널 각각에 대해 서로 다른 초기 오프셋(initial offset)이 주어진다. 상기 제1채널 I-ch에 대해서는 초기 오프셋들 0∼7이 주어지고, 상기 제2채널 Q-ch에 대해서는 초기 오프셋들 8∼15가 주어진다. CPCCH에 대한 구체적인 설명은 본 발명과 무관하므로 생략한다.

도 5는 본 발명의 실시예에 따른 순방향 링크 채널에 대한 직교 확산 및 고주파(RF: Radio Frequency) 대역 주파수 천이를 위한 구성을 보여주는 도면이다. 이 도면은 도 2 내지 도 4에 도시된 바와 같은 순방향 링크의 각종 채널 신호들을 직교 확산하고, RF대역의 신호로 주파수 천이함으로써 단말로 전송하기에 적합한 신호로 전송하는 동작을 보여준다.

상기 도 5를 참조하면, 제1합산기 501은 DTCH의 제1채널인 I-ch의 신호 성분과, DTMACCH의 제1채널인 I-ch의 신호 성분과, CPCCH의 제1채널인 I-ch의 신호 성분을 합산하여 출력한다. 상기 DTCH의 제1채널인 I-ch의 신호 성분은 도 2의 멀티플렉서 230의 A출력이고, 상기 DTMACCH의 제1채널인 I-ch의 신호 성분은 도 3의 이득 제어기 304의 출력이고, 상기 CPCCH의 제1채널인 I-ch의 신호 성분은 도 4의 왈시 확산기 415의 출력이다. 상기 제1합산기 501은 상기 제1채널의 입력 신호들을 칩 단위로 더하여 출력한다. 제2합산기 502는 DTCH의 제2채널인 Q-ch의 신호 성분과, DTMACCH의 제2채널인 Q-ch의 신호 성분과, CPCCH의 제2채널인 Q-ch의 신호 성분을 합산하여 출력한다. 상기 DTCH의 제2채널인 Q-ch의 신호 성분은 도 2의 멀티플렉서 230의 B출력이고, 상기 DTMACCH의 제2채널인 Q-ch의 신호 성분은 도 3의 멀티플렉서 330의 출력이고, 상기 CPCCH의 제2채널인 Q-ch의 신호 성분은 도 4의 왈시 확산기 425의 출력이다. 상기 제2합산기 502는 상기 제2채널의 입력 신호들을 칩 단위로 더하여 출력한다.

직교 확산기(quadrature spreader) 510은 제1채널(I-ch) 확산 시퀀스 및 제2채널(Q-ch) 확산 시퀀스로 구성되는 확산 시퀀스를 사용하여, 제1합산기 501과 제2합산기 502로 구성되는 입력 신호를 복소 확산(complex spreading)(또는 complex multiplying)한 후 제1채널 I-ch신호와 제2채널 Q-ch신호를 출력한다. 상기 직교 확산기 510으로부터의 제1채널 I-ch신호는 저역통과필터 521로 입력되어 저역통과필터링된다. 상기 직교 확산기 510으로부터의 제2채널 Q-ch신호는 저역통과필터 522로 입력되어 저역통과필터링된다. 상기 저역통과필터 521의 출력은 주파수 천이기 531로 입력되어 제1주파수 cos2fct와의 곱에 의해 RF 대역으로 천이되고, 상기 저역통과필터 522의 출력은 주파수 천이기 532로 입력되어 제2주파수 sin2fct와의 곱에 의해 RF 대역으로 천이된다. 합산기 540은 상기 주파수 천이기 531의 출력 신호와 상기 주파수 천이기 532의 출력 신호를 합산한다. 상기 합산기 540에 의한 합산 신호는 안테나(도시하지 않음)를 통해 방사된다.

도 6은 본 발명의 일 실시예에 따른 주파수 다운 컨버팅, Quadrature 역확산 및 채널 추정의 구성을 보여주는 도면이다.

먼저, 순방향 링크 송신기, 즉 기지국에서 전송되는 RF 순방향(forward) 신호는 순방향 링크 수신기의 수신단으로 입력되고, 상기 입력된 수신신호는 믹서(mixer) 601 및 602로 각각 입력된다. 상기 믹서 601은 상기 수신 신호를 입력하여 반송파 rm cos2 pi f_{c}t와 믹싱하여 수신 주파수를 다운 컨버팅(down converting)하여 기저대역 신호로 변환하여 기저대역필터(Baseband Filter) 603으로 출력한다. 상기 기저대역 필터 603은 상기 믹서 601에서 출력한 신호를 입력하여 기저대역으로 필터링하고 그 필터링된 신호를 quadrature 역확산기(dispreader) 605로 출력한다. 상기 quadrature 역확산기 605는 상기 기저대역필터 603에서 출력한 신호를 입력하여 quadrature 역확산함으로써 다른 기지국의 신호 및 다른 경로의 신호들과 분리하여 I-채널 성분으로 출력한다.

그리고, 상기 믹서 602는 상기 입력된 수신 신호를 반송파 rm sin2 pi f_{c}t와 믹싱하여 수신 주파수를 다운 컨버팅하여 기저대역 신호로 변환하여 기저대역필터 604로 출력한다. 상기 기저대역 필터 604는 상기 믹서 602에서 출력한 신호를 입력하여 기저대역으로 필터링하고 그 필터링된 신호를 상기 quadrature 역확산기 605로 출력한다. 상기 quadrature 역확산기 605는 상기 기저대역필터 604에서 출력한 신호를 입력하여 quadrature 역확산함으로써 다른 기지국의 신호 및 다른 경로의 신호들과 분리하여 Q-채널 성분으로 출력한다. 그리고, 상기 quadrature 역확산기 605에서 출력된 I-채널 성분과 Q-채널 성분은 채널 추정기(Channel Estimation) 606으로 입력된다. 상기 채널 추정기 606은 상기 quadrature 역확산기 605에서 출력한 I-채널 성분과 Q-채널 성분을 입력하여 채널 추정을 수행하고, 그 채널 추정된 신호를 가지고 공통 파일럿(common pilot) 채널의 신호를 복조하여 순방향 수신 신호의 채널들을 추정한다.

도 7은 본 발명의 실시예에 따른 데이터 트래픽 채널에 대한 순방향 링크 수신기의 구성을 보여주는 도면으로서, 상기 도 6에서 설명한 바와 같이 Quadrature 역확산(Despreading) 신호에서 데이터 트래픽 부채널(Data Traffic Subchannel), 프리앰블 부채널(Preamble Subchannel), 파일럿 채널(Pilot Channel)을 복조하기 위한 수신기 구성을 도시한다.

상기 도 7에 도시되어 있는 바와 같이 먼저 역다중화기(DEMUX) 701에 입력되는 신호는 상기 도 6에서 설명한 quadrature 역확산기 605의 출력신호인 I-채널 성분과 Q-채널 성분이다. 상기 도 6 및 도 7에 도시되어 있는 ⓧ, ⓨ는 각각 상기 I-채널 성분과 Q-채널 성분을 나타낸다. 상기 역다중화기 701는 시간적으로 다중화되어 데이터 트래픽 부채널(Data Traffic Subchannel), 프리앰블 부채널(Preamble Subchannel), 그리고 파일럿 채널(Pilot Channel)을 역다중화하는 기능을 수행한다. 상기 데이터 트래픽 부채널(Data Traffic Subchannel), 프리앰블 부채널(Preamble Subchannel), 그리고 파일럿 채널(Pilot Channel) 중 상기 파일럿 채널은 상기 도 1a에서 설명한 바와 같이 한 슬롯 동안 언제나 동일한 위치를 차지하고 있다. 그래서, 상기 데이터 트래픽 부채널(Data Traffic Subchannel), 프리앰블 부채널(Preamble Subchannel)은 상기 파일럿 채널(Pilot Channel)이 차지하고 있는 위치의 구간을 제외한 나머지 구간에 전송되며 프리앰블 부채널(Preamble Subchannel)이 먼저 전송된 후 데이터 트래픽 부채널(Data Traffic Subchannel)이 전송되는 것이다.

첫 번째로, 상기 프리앰블 부채널(Preamble Subchannel)에 대한 복조 과정을 설명하기로 한다.

먼저, 상기 역다중화기 701에서 분리된 프리앰블 부채널(Preamble Subchannel)은 해당 순방향 신호의 데이터 전송률(data rate)에 따라 길이가 다르며 순방향 신호를 수신할 사용자 고유의 MAC ID에 해당되는 특정한 64-ary 양방향 직교성의(biorthogonal) 월시(Walsh) 코드에 의해 확산되어 수신할 사용자 고유의 MAC ID에 따라 I Ch 또는 Q Ch로 전송된 상태이다. 이러한 프리앰블 부채널 신호를 복원하기 위하여 상기 역다중화기 701에서 분리된 프리앰블 부채널 신호는 월시 역확산기(Walsh despreader) 702로 출력된다. 상기 월시 역확산기 702는 상기 역다중화기 701에서 출력한 프리앰블 부채널 신호를 입력하여 사용자 고유의 MAC ID에 따라 결정되는 64-ary 양방향 직교성의(biorthogonal) 월시 코드로 역확산하여 채널 보상기(channel compensation) 703으로 출력한다. 상기 채널 보상기 703은 상기 월시 역확산기 702에서 출력한 신호를 입력하여 상기 도 6에서 추정한 채널 정보를 이용하여 채널 보상을 수행한 후 심벌 결합기 704로 출력한다. 여기서, 상기 추정한 채널 정보라 함은 상기 도 6에서 설명한 바와 같이 채널 추정기 606의 출력 신호, 즉 I-채널 성분과 Q-채널 성분을 나타내며, 상기 도 6 및 도 7에 상기 채널 추정기 606의 I-채널 성분은 ⓤ로, Q-채널 성분은 ⓥ로 도시되어 있다. 이렇게, 상기 채널 보상기 703에서 채널 보상된 신호를 상기 심벌 결합기 704에서 사용자의 MAC ID에 따른 MAC Index에 따라 입력된 신호의 I 채널 성분 또는 Q 채널 성분만을 결합하여 사용자 구분기(user detection) 705로 출력한다. 상기 사용자 구분기 705는 상기 심벌 결합기 704에서 출력한 신호를 입력하여 상기 수신한 순방향 신호가 해당 사용자를 위한 것인지를 결정하게 되는 것이다.

두 번째로, 상기 파일럿 채널(Pilot Channel)에 대한 복조 과정을 설명하기로 한다.

먼저, 상기 역다중화기 701에서 한 슬럿(slot)당 256 chip의 파일럿 채널(Pilot Channel) 신호가 분리되며, 이렇게 분리된 파일럿 채널 신호는 믹서 713으로 출력된다. 상기 믹서 713은 역다중화기 701에서 출력한 파일럿 채널 신호와 상기 파일럿 채널에 할당된 월시 코드를 곱셈하여 채널 보상기 714로 출력한다. 상기 채널 보상기 714는 상기 믹서 713에서 출력한 신호를 입력하여 상기 파일럿 채널(Pilot Channel)에 실린 신호를 복원하기 위하여 상기 도 6에서 추정한 채널 정보를 이용하여 채널 보상을 수행한 후 복조기 715로 출력한다. 여기서, 상기 추정한 채널 정보라 함은 상기 도 6에서 설명한 바와 같이 채널 추정기 606의 출력 신호, 즉 I-채널 성분과 Q-채널 성분을 나타내며, 상기 도 6 및 도 7에 상기 채널 추정기 606의 I-채널 성분은 ⓤ로, Q-채널 성분은 ⓥ로 도시되어 있다. 이렇게, 상기 채널 보상기 714에서 채널 보상된 신호는 상기 복조기 715에서 버스트 파일럿 데이터(burst pilot data)로 복조된다. 또한, 상기 믹서 713에서 출력된 신호는 신호 대 간섭비 측정기 716에 입력되고, 상기 신호 대 간섭비 측정기 716은 상기 믹서 713에서 출력한 신호를 입력하여 패킷 데이터(packet data)가 QAM 변조되었을 경우 QAM 복조를 위한 진폭 기준점을 제공한다.

세 번째로, 상기 데이터 트래픽 부채널(Data Traffic Subchannel)에 대한 복조 과정을 설명하기로 한다.

상기 역다중화기 701에서 한 슬롯 당 256 chip의 파일럿 채널(PilotChannel) 신호와 프리앰블 부채널(Preamble Subchannel)을 제외한 나머지 구간이 데이터 트래픽 부채널(Data Traffic Subchannel)이 실려있는 구간이 되며, 상기 역다중화기 701은 이 구간에 있는 데이터 트래픽 부채널 신호 신호를 분리하여 월시 역확산기 706으로 출력한다. 상기 월시 역확산기 706은 상기 역다중화기 701에서 출력한 데이터 트래픽 부채널 신호를 입력하여 상기 데이터 트래픽 부채널 신호에 할당된 다수의 월시 코드를 가지고 역확산을 수행한 후 채널 보상기 707로 출력한다. 여기서, 상기 월시 역환산기 706에서 출력된 신호는 데이터 트래픽 부채널(Data Traffic Subchannel)에 할당된 월시 코드의 개수만큼의 병렬 신호로 출력된다. 상기 역확산기 706에서 출력된 신호는 채널보상기 707로 입력되고, 상기 채널 보상기 707은 상기 역확산기 706에서 출력한 신호를 상기 도 6에서 추정한 채널 정보를 이용하여 채널 보상을 수행한 후 병/직렬 변환기 708로 출력한다. 여기서, 상기 추정한 채널 정보라 함은 상기 도 6에서 설명한 바와 같이 채널 추정기 606의 출력 신호, 즉 I-채널 성분과 Q-채널 성분을 나타내며, 상기 도 6 및 도 7에 상기 채널 추정기 606의 I-채널 성분은 ⓤ로, Q-채널 성분은 ⓥ로 도시되어 있다. 상기 병/직렬변환기 708은 상기 채널 보상기 707에서 출력한 신호를 입력하여 병렬 형태의 신호를 직렬 변환하여 심벌 결합/삽입기(symbol combining/insertion) 709로 출력한다. 상기 심볼 결합/삽입기 709는 상기 병/직렬 변환기 708에서 출력한 직렬 신호를 입력하여 상기 송신기, 즉 기지국의 반복(repetition) 및 천공(puncturing)에 따른 심볼의 결합 또는 삽입을 수행하여 QPSK/8PSK/16QAM 복조기 710으로 출력한다. QPSK/8PSK/16QAM 복조기 710은 상기 심벌 결합/삽입기 709에서 출력한 신호를 입력하여 QPSK/8PSK/16QAM 복조를 수행한 후 디인터리버(deinterleaver) 711로 출력한다. 상기 디인터리버 711은 상기 송신기의 인터리버(interleaver)에서 수행한 인터리빙 과정에 대한 역과정인 디인터리빙을 수행한 후 그 디인터리빙된 신호를 터보 디코더(turbo decoder) 712로 출력한다. 상기 터보 디코더 712는 상기 디인터리버 711에서 출력한 신호를 입력하여 터보 디코딩하여 채널 디코딩한 후 정보 비트(information bits)를 추출해낸다.

도 8은 본 발명의 실시예에 따른 데이터 트래픽 MAC 채널에 대한 순방향 링크 수신기의 구성을 보여주는 도면이다. 먼저, 상기 데이터 트래픽 MAC(Medium Access Control) 채널의 I 채널은 서비스품질 정합 지시 채널(QoS(Quality of Service) Matching Indication Channel)로 사용되며, Q 채널은 왈시 공간 지시 부채널(Walsh Space Indication Subchannel)과 역방향 활성도 지시 부채널(Reverse Activity Indication Subchannel)로 사용된다. 1 슬럿(slot) 동안 왈시 공간 지시 부채널(Walsh Space Indication Subchannel)과 역방향 활성도 지시 부채널(Reverse Activity Indication Subchannel)은 각각 1,280 chip 및 256 chip 구간을 차지하며 시분할 멀티플렉싱되어 데이터 트래픽 MAC(Medium Access Control) 채널을 공유하는 것이다.

상기 수신기로 수신된 데이터 트래픽 MAC(Medium Access Control) 채널에 대한 신호 복조 과정을 상기 도 8을 참조로 하여 설명하기로 한다. 여기서, 상기 데이터 트래픽 MAC 채널의 I 채널, 즉 서비스 품질 정합 지시 채널을 ⓐ로, Q 채널, 즉 왈시 공간 지시 부채널 및 역방향 활성도 지시 채널을 ⓑ로 표현하기로 한다.상기 수신된 데이터 트래픽 MAC 채널은 월시 역확산기 801로 입력되고, 상기 월시 역확산기 801은 상기 입력된 데이터 트래픽 MAC 채널을 상기 서비스품질 정합 지시 채널(QoS(Quality of Service) Matching Indication Channel)에 할당된 월시 코드(Walsh code)를 가지고 역확산을 수행한 후 채널 보상기 802로 출력한다. 상기 채널 보상기 802는 상기 월시 역확산기 801에서 출력한 신호를 입력하여 상기 도 6에서 추정한 채널 정보를 이용하여 채널 보상을 수행한 후 그 채널 보상된 신호 중 I 채널 성분을 복조기 803 및 804로 각각 출력한다. 여기서, 상기 추정한 채널 정보라 함은 상기 도 6에서 설명한 바와 같이 채널 추정기 606의 출력 신호, 즉 I-채널 성분과 Q-채널 성분을 나타내며, 상기 도 6 및 도 7, 도 8에 상기 채널 추정기 606의 I-채널 성분은 ⓤ로, Q-채널 성분은 ⓥ로 도시되어 있다. 그리고, 상기 복조기 803은 상기 채널 보상기 802에서 출력된 I 채널 성분을 BPSK 복조하여 블록 디코더(block decoder) 806으로 출력한다. 여기서, 상기 복조기 803에서 복조한 I 채널 신호는 서비스품질 정합 지시 채널(QoS(Quality of Service) Matching Indication Channel)에 대한 신호이다. 상기 블록 디코더 806은 상기 복조기 803에서 출력한 I 채널 신호를 입력하여 블록 디코딩함으로써 상기 서비스품질 정합 지시 채널(QoS(Quality of Service) Matching Indication Channel) 정보를 복원한다.

한편, 상기 채널 보상기 802에서 채널 보상된 신호중 Q 채널 신호는 복조기 804로 출력된다. 상기 복조기 804는 상기 채널 보상기 802에서 출력한 Q 채널 신호를 입력하여 BPSK 복조하여 역다중화기 805로 출력한다. 상기 역다중화기 805는 상기 복조기 804에서 출력한 신호를 입력하여 역다중화하여 역방향 활성도 지시 부채널 신호와 월시 공간 지시 부채널 신호로 분리해내고 이 분리된 신호중 상기 역방향 활성도 지시 부채널 신호를 블록 디코더 807로, 상기 월시 공간 지시 부채널 신호를 블록 디코더 808로 출력한다. 상기 블록 디코더 807은 상기 역다중화기 805로부터 입력되는 역방향 활성도 지시 부채널 신호를 입력하여 블록 디코딩함으로써 상기 역방향 활성도 지시 채널 정보를 복원한다. 그리고, 상기 블록 디코더 808은 상기 역다중화기 805로부터 출력되는 월시 공간 지시 부채널을 입력하여 블록 디코딩함으로써 상기 월시 공간 지시 부채널 정보를 복원하게 되는 것이다.

도 9는 본 발명의 실시예에 따른 공통전력제어 채널(CPCCH)에 대한 순방향 링크 수신기의 구성을 보여주는 도면으로서, 특히 역방향 링크(reverse link)에서 전용회선방식으로 동작하는 데이터 서비스를 위한 물리채널의 전력제어를 위한 공통 전력 제어 채널(CPCCH: Common Power Control Channel) 정보를 복원하기 위한 수신기의 구조를 도시한 도면이다.

먼저, 수신신호가 기저대역 신호로 변환되고, 그 기저 대역 신호 중 I 채널 신호를 ⓐ로, Q 채널 신호를 ⓑ로 표현하기로 한다. 상기 기저 대역 신호는 월시 역확산기 901로 입력되고, 상기 월시 역확산기 901은 상기 입력된 기저 대역 신호를 상기 공통 파일럿 채널(CPCCH)에 할당된 월시 코드(Walsh code)로 역확산하여 채널 보상기 902로 출력한다. 상기 채널 보상기 902는 상기 월시 역확산기 901에서 출력한 신호를 입력하여 상기 도 6에서 추정한 채널 정보를 이용하여 채널 보상을 수행한 후 그 채널 보상된 신호를 RPCB 추출기 903으로 출력한다. 여기서, 상기 추정한 채널 정보라 함은 상기 도 6에서 설명한 바와 같이 채널 추정기 606의 출력신호, 즉 I-채널 성분과 Q-채널 성분을 나타내며, 상기 도 6 내지 도 9에 상기 채널 추정기 606의 I-채널 성분은 ⓤ로, Q-채널 성분은 ⓥ로 도시되어 있다.

그리고, 상기 RPCB 추출기 903은 상기 채널 보상기 902로부터 출력된 신호를 입력하여 역방향 전력제어 비트(Reverse Power Control Bit: RPCB)를 추출하여 복조기 904로 출력한다. 이를 상세하게 설명하면, 우선 특정 단말기에서 이용될 역방향 전력제어 비트(Reverse Power Control Bit: RPCB)는 상기 역확산된 후 채널보상을 거친 신호 중 고유한 위치에 있다. 이 위치는 특정 단말기에게 할당된 초기 오프셋(initial offset)과 매 1.25 msec 마다 CPCCH를 위한 Long code에 의하여 결정되는 상대오프셋(Relative Offset)에 의하여 정해진다. 그러면, 상기 RPCB 추출기 903은 1.25 msec 마다 long code generator에서 발생되는 long code와 상기 단말기에게 할당된 초기오프셋 값을 이용하여 수신된 신호의 I 채널 또는 Q 채널에 분포한 RPCB를 추출하는 것이다. 이렇게 상기 RPCB 추출기 903에서 추출된 신호는 상기 복조기 904에서 BPSK 복조된 후 블록 디코더 905로 출력된다. 상기 블록 디코더 905는 상기 복조기 904에서 출력한 신호를 입력하여 블록 디코딩을 수행하고 그 결과로서 상기 역방향 전력 제어 비트 정보를 복원한다.

한편, 전술한 바와 같은 순방향 데이터 트래픽 채널(패킷 데이터 채널)은 시간적으로 무선 채널상에서 전송시간이 지속되지 않으므로, 동시에 여러 패킷데이터 사용자가 시분할로 공유할 수 있다. 반면에, 회선데이터(음성 및 데이터) 사용자(Circuit Data User)(이하 "음성 사용자"라 통칭함)가 공존할 때는 패킷 사용자의 채널 점유시간과 독립적으로 음성 사용자의 채널 할당이 이루어진다. 패킷데이터의 무선 링크상의 전송율은 패킷 채널의 신호대잡음비(CIR: Carrier to Interference Ratio)에 의해 물리적으로 제한되지만, 이와 동시에 직교코드의 특성상 패킷 사용자에 할당되는 직교코드가 현재 연결된 음성 사용자에게 할당된 직교코드와 달라야 한다. 그러므로, 사용 가능한 전송율은 패킷 전송용으로 사용 가능한 직교코드의 양에 따라 다시 제한된다.

전술한 도 2에 도시된 바와 같이, 이동 통신시스템의 데이터 전송용 물리 링크(Physical Link)에서는 상위계층으로부터 보내어진 패킷데이터 비트에 대한 순방향 에러 정정 코딩(Forward Error Correction Coding), 심볼반복(Symbol Repetition), QPSK/QAM 변조/매핑(Mapping), 디멀티플렉싱(Demultiplexing) 및 직교코드에 의한 확산 등의 변조 과정이 수행된다. 이와 같은, 변조 과정 수행중의 각종 파라미터들 - 코딩율(Coding Rate), 반복율(Repetition Rate), 심볼 매핑(Symbol Mapping) 방법, 디멀티플렉싱의 출력 가지수 등 - 은 수신신호대잡음비와 사용가능한 직교코드의 수 및 그에 따라 정해지는 패킷 데이터의 전송율에 따라 정해진다. 하기의 <표 2>는 직교코드의 수가 32-칩(Chip) 길이의 왈시코드(Walsh Code)를 기준으로 28일 때의 데이터 전송율(DR: Data Rate) 테이블로서, 각각의 전송율에 대한 코딩율(Coding Rate), 반복율(Repetition Rate), 심볼 매핑(Symbol Mapping) 방법, 디멀티플렉싱의 출력 가지수 등을 보여준다.

도 10은 본 발명의 실시예에 따른 송신전력 제어 동작의 원리를 설명하기 위한 도면으로, 본 발명이 적용되는 이동 통신시스템에서 송신전력 제어를 할 경우와 하지 않을 경우의 수신신호대잡음비(CIR)와 송신전력 사이의 관계를 보여주는 도면이다.

상기 도 10에서, 상단의 그래프 (a)는 전력제어를 하지 않았을 때(102)와 전력제어를 했을 때(104)의 CIR 측정곡선들의 예를 보여준다. 하단의 그래프 (b)는 전력제어를 하지 않았을 때(101)와 전력제어를 했을 때(103)의 송신전력 곡선들의 예를 보여준다. 이때 T1, T2 등으로 나타나는 가로축의 시간분할은 각 경계점마다 전송율의 변화가 있음을 의미한다. 본 발명이 적용되는 이동 통신시스템에서 전송율의 변동은 하나의 패킷에 대한 전송이 완료되는 시점 또는 시작되는 시점에서 이루어진다. 즉, 상기 전송율의 변동은 최소 한 슬롯 또는 그 이상의 시간 간격으로 이루어진다. 그러나 상기 도 10에서는 전송율의 제어간격이 편의상 동일한 것으로 나타내고 있음을 유의하여야 한다.

상기 상단 그래프 (a)의 가로축에 도시된 CIR_DR1, CIR_DR2, CIR_DR3, CIR_DR4는 각 DR1, DR2, DR3, DR4에 대한 CIR 최소 요구값, 즉 특정 전송율(DR)로 패킷 데이터를 전송하기 위해 필요한 최소한의 수신 CIR 값을 나타낸다. 상기 CIR 최소 요구값은 단말기가 수신신호에 대한 CIR 측정값을 기준으로 DR을 결정하고 기지국으로 DR의 인덱스(INDEX) 값을 전송함으로써 인덱스에 해당하는 전송율로 순방향 패킷데이터의 전송을 요구할 때, DR 결정을 위해 사용하는 문턱값(threshold)이다. 예를 들어, DR 제어구간의 시작시점에서 CIR 측정값이 CIR_DR1과 CIR_DR2사이의 값이라면, 단말기는 DR1을 요구하게 되고 기지국에서의 순방향 패킷데이터의 전송율은 DR1이 된다.

상기 102 곡선은 101과 같은 송신전력으로 패킷데이터의 전송이 이루어질때, 즉 전송 패킷데이터에 대한 송신전력이 제어되지 않을 때의 수신 CIR 측정 곡선으로, 결과적으로 이러한 CIR 측정 곡선의 T1구간에서는 DR3, T2구간에서는 DR4, T3구간에서도 DR4, T4구간에서는 다시 DR3, T5구간에서는 DR2로 순방향 패킷데이터의 전송이 이루어지게 된다. 상기 102 곡선에 도시된 바와 같이, 상기 CIR측정값은 무선 전송채널의 페이딩(fading)에 의해 시간적으로 계속 변하게 되므로, 하나의 DR 제어 구간내에서 데이터 전송율은 계속 변할 수 있다. 예를 들어, 구간 T2 및 T3에서의 DR은 각 구간의 시작시점에서 CIR측정값이 CIR_DR4를 넘는 값이므로 모두 DR4로 정해진다. 그러나 T2 구간의 대부분의 시간 동안에 CIR측정값은 CIR 최소 요구값 CIR_DR4보다 큰 값을 가지고, T3의 후반 구간에 CIR측정값은 CIR 최소 요구값 CIR_DR4보다 작은 값을 가진다. 상기 그래프 (a)에서, Pa는 정해진 전송율로 전송하는데 필요한 CIR 최소 요구값보다 CIR 측정값이 남는 경우 그 잉여분의 양을 나타내고, Pb는 CIR 최소 요구값보다 CIR 측정값이 부족한 경우 그 부족한 양을 나타낸다. 그러므로, 상기 곡선 102의 경우에는 전반적으로 잉여분의 합이 부족한 양의 합보다 크게 나타남을 알 수 있다.

한편, 무선채널상의 단말기의 이동속도가 저속일수록 페이딩 곡선, 즉 수신 CIR 측정곡선의 기울기의 변화는 완만해질 것이고, 상기 CIR 측정곡선의 기울기가 완만할수록 잉여분(Pa)의 합이 부족분(Pb)의 합보다 점점 더 커지게 된다. 이러한 경우, 송신전력을 제어하여 CIR측정곡선에서의 잉여분을 최소화할 수 있다면, 송신전력의 효율성은 커질 것이고 기지국 전체의 용량은 증대될 것이다. 본 발명에서는 이와 같이 CIR측정곡선에서의 잉여분을 최소화하기 위해 송신전력이 제어되도록 하는 것임을 밝혀두는 바이다.

상기 CIR 측정 곡선 104는 전력제어가 이루어진 이상적인 수신 CIR 측정 곡선을 나타낸다. 즉, 각 DR 제어구간에서 결정된 DR의 전송에 필요한 최소한의 수신 CIR을 나타내는데, 이 경우 수신 CIR 측정 곡선에서의 잉여분 Pa와 부족분 Pb는 모두 '0'이 된다.

상기 송신전력 곡선 103은 상기 CIR 측정 곡선 104와 같이 이상적인 수신 CIR 측정 곡선이 얻어지도록 하기 위해, 상기 곡선 101에 대해 송신전력을 제어하는 경우 얻어지는 곡선이다. 이러한 송신전력 제어는 단말기가 수신 CIR을 측정하고 이 측정 CIR값과 각 DR제어구간의 CIR 최소 요구값을 비교한 후 잉여값에 대해서는 송신전력 감소명령을, 부족값에 대해서는 송신전력 증가명령을 생성하여 기지국으로 전송함으로써 이루어질 수 있다.

상기 도 10에서 미설명한 곡선 105는 전력제어가 이루어진 송신전력 곡선 103에 대한 평균값을 보여주는 것으로, 이 곡선 105는 상기 곡선 101과 비교해 볼 때 전력이 낮아짐을 알 수 있다. 즉, 상기 곡선 105는 송신전력의 효율성을 기할 수 있음을 나타낸다.

전술한 바와 같이 본 발명의 실시예에 따르면, 단말기는 수신 CIR을 측정하고 이 측정된 CIR과 CIR 최소 요구값을 비교한 후, 그 비교결과에 따른 전력제어(FLPC: Forward Link Power Control)명령을 생성하여 기지국으로 송신한다. 그러면, 상기 기지국은 단말기로부터의 전력제어명령에 응답하여 송신전력을 제어한다. 이러한 본 발명의 실시예에 따른 송신전력의 제어 동작에 의해 송신전력의 효율성을 기할 수 있고, 기지국 전체의 용량을 증대시킬 수 있을 것이다. 이러한 본 발명의 실시예에 따른 송신전력의 제어 동작은 후술되는 구체적인 설명으로부터 보다 명확해질 것이다.

도 11은 본 발명의 실시예에 따라 전송율제어 및 송신전력제어 기능을 가지는 데이터 트래픽 채널에 대한 순방향 링크 송신기의 구성을 보여주는 도면이다. 이러한 송신기의 구조는 전술한 도 2에 도시된 구성을 근간으로 하는 것으로, 하기에서는 전송율제어 및 송신전력제어와 관련된 구성 요소들에 대해서만 국한하여 설명하기로 한다.

상기 도 11을 참조하면, MAC(Medium Access Control) 계층(Layer)으로부터 전달된 일정한 길이의 패킷 데이터는 순방향 에러 정정(Forward Error Correction)을 위한 터보 코딩(Turbo Coding) 및 채널 인터리빙(Channel Interleaving) 과정을 거쳐 데이터 전송율별로 별도의 QPSK/8PSK/16QAM 등의 심볼 매핑(Mapping)(또는 변조) 과정을 거친다. 상기 심볼 매핑 과정을 거친 데이터는 1-to-2 디멀티플렉서 215를 거쳐 제1채널 I-ch 심볼과 제2채널 Q-ch 심볼로 나누어진다. 상기 I-ch 심볼과 Q-ch 심볼에 대해서는 각각 1-to-Nw의 디멀티플렉서로 구현될 수 있는 왈시 확산기 216에 의해 각각 32 왈시 코드로 확산이 일어난다. 이 과정은 정해진 슬롯 수에 해당하는 시간 동안에는 한 패킷을 이루는 심볼의 한 주기가 다 전송된 후에도 반복된다. 이때의 반복율은 데이터 전송율이 낮을 경우에는 '1' 이상의 값을 가지지만, 데이터 전송율이 높은 경우에는 '1' 근처의 값을 가진다. 이러한 각 변조과정에서의 파라미터들(왈시 확산 직전의 디멀티플렉서 215의 출력단 수, 반복율, 한패킷을 전송하는데 소요되는 슬롯 수)은 사용가능한 왈시 코드의 수에 따라 달라진다. 왈시코드의 수가 감소함에 따라 반복율이 줄어드는데, 이 반복율이 '1' 이하가 되는 경우에는 한 패킷을 전송하는데 필요한 최소한의 슬롯수를 확보하는 방향으로 슬롯수를 증가하는 일은 DRC 제어기 240에서 수행된다. DRC 제어기(Controller) 240은 자신의 기지국에 할당된 왈시 코드 정보(Walsh Code Allocation Information)를 입력받고, 단말로부터 DRC 정보와 섹터 지시자(SI: Sector Indicator) 정보를 입력받으며, 상기와 같은 파라미터들을 전송율 및 직교코드의 수에 따라 조절하여 송신변조 동작을 위한 구성요소들(213,214,215,216)에 세팅한다.

본 발명의 실시예에 따른 기지국에서의 전력제어 동작은 FLPC(Forward Link Powre Control) 제어기 250에 의해 제어된다. 상기 FLPC 제어기 250은 역방향 FLPC 채널 신호를 복조하여 얻어진 전력제어명령인 FLPC 업/다운 비트(Up/Down Bit)에 따라 패킷 채널의 이득을 제어하는 기능을 수행한다. 즉, 상기 FLPC 제어기 250은 패킷 채널의 이득을 제어하는 이득 제어기 232를 단말기로부터의 전력제어명령에 따라 제어한다. 상기 이득 제어기 232의 출력인 채널의 이득을 제곱하면 송신채널의 전력값이 된다. 상기 이득 제어기 232는 데이터 트래픽 채널 뿐만 아니라 다른 채널들(PILOT 및 Preamble)의 전력값도 동시에 제어하는데, 이러한 제어는 단말기가 기지국으로부터의 파일럿 버스트(Pilot Burst)로부터 수신 CIR을 보다 정확하게 측정할 수 있도록 하기 위한 것이다. FLPC 업/다운 비트의 생성은 후술될 단말기의 FLPC 비트 생성기가 수신 CIR을 고려하여 결정한다. 상기 FLPC 비트 생성기와 상기FLPC 제어기 250의 상세한 동작은 후술되는 설명으로부터 명확해질 것이다.

다시 도 1a를 참조하면, 패킷데이터 채널의 한 슬롯은 128칩 길이를 가진 두개의 버스트 파일럿 부채널(Burst Pilot sub-channel)과 데이터 전송율(Data rate)에 따라 길이가 정해지는 프리앰블(Preamble)과 패킷 데이터(Packet data)로 이루어진다. 한 패킷 데이터는 1 또는 1개 이상의 슬롯에 걸쳐서 전송이 이루어지는데, 프리앰블은 한 패킷 데이터가 전송되기 직전의 위치에 위치하며 그 길이는 전송율에 따라 다르다.

하기의 <표 2>는 패킷용으로 사용가능한 총 28개의 직교코드를 모두 사용할 수 있을 때, 패킷데이터채널의 각 전송율에 대한 변조 파라미터 및 패킷 구조를 나타내는 수치들을 보여준다. 예를 들어, 데이터 전송율(DR: Data Rate) 인덱스(Index)가 6인 경우, 한 패킷(ⓒ)은 768비트로 이루어지는데, 1/3코딩, QPSK 심볼 매핑과, 디멀티플렉싱 과정을 거친 후에 한 패킷의 전체 전송해야 할 심볼 수(ⓕ)는 1152가 된다. 상기 1152개의 심볼은 한 슬롯의 시간 동안 전송되게 되는데, 32길이의 왈시 코드의 전체 공간(Space)중 28개만 사용가능하므로, 최대 전송가능한 심볼 수는 1064가 된다. 따라서, 한 패킷당 총 심볼 수인 1152중 일부는 천공(puncturing)되어 전송된다. 하기 <표 3>의 마지막 열 (ⓛ)은 주어진 슬롯 수 (ⓑ)의 시간동안 몇 번의 반복 전송이 일어날 수 있는가를 나타낸다.

도 12는 본 발명의 실시예에 따른 순방향 링크 송신기가 전송율 614.4kbps로 패킷을 전송할 때의 슬롯 구조를 보여주는 도면이다. 이 슬롯 구조는 상기 <표 2>의 DR Index 6에 해당하는 전송율 (614.4kbps/768/1slot)로 패킷이 전송되는 경우이다.

도 13은 본 발명의 실시예에 따른 순방향 링크 송신기가 전송율 307.2kbps로 패킷을 전송할 때의 슬롯 구조를 보여주는 도면이다. 이 슬롯 구조는 상기 <표 2>의 DR Index 5에 해당하는 전송율(307.7kbp/768/2slots)로 패킷이 전송되는 경우로, 한 패킷을 구성하는 심볼이 2개의 슬롯에 걸쳐서 전송된다. 상기 <표 3>의 마지막 열(ⓛ)의 수가 0.93이므로, 2슬롯 동안 약 한 번의 심볼 반복이 있게 된다.

상기 <표 2>에서는 사용가능한 직교코드의수가 28인 경우를 예로 하여 설명하였다. 그러나, 만일 사용가능한 직교코드의 수가 상기 <표 2>의 경우와 달리 28보다 작다면, 반복율을 1까지 감소하거나 또는 단순히 총 심볼을 한번 전송하는데 필요한 만큼 소요 슬롯수를 늘이는 방법 등으로 실질적인 전송율을 결정할 수 있다. 직교코드의 수에 따른 구체적인 전송율 결정방법은 사용가능한 직교코드에 따라 반복율과 슬롯수의 관계를 단말기와 기지국이 미리 정의함으로써 단말기와 기지국간의 별도의 시그널링(signalling)을 통한 정보 교환없이 결정할 수 있을 것이다.

다시, 기지국의 직교코드 할당정보를 알려주는 순방향 왈시 지시자 채널이 포함된 순방향 MAC 채널 구조를 보여주는 도 3을 참조하면, 패킷사용자용으로 할당된 직교코드의 정보는 패킷데이터 전송이 시작되기 최소 2슬롯 전에 단말기에게 통보되어야 한다. 본 발명의 예에서는 패킷데이터 심볼이 32칩 길이의 왈시 코드에 의해 확산이 이루어지므로, 32칩 길이의 왈시 코드를 기준으로 각 왈시 코드 (W0~W31)의 사용 유무가 통보된다. 이때 본 발명에서는 전체 이동 통신시스템의 공동 시그널링용으로 할당된 왈시 코드 W0~W3을 제외한 나머지 왈시 코드 W4~W31을 음성 또는 패킷사용자가 사용할 수 있다고 가정한다.

도 14는 본 발명의 실시예에 따라 전송율 제어 기능 및 송신전력 제어 기능을 가지는 데이터 트래픽 채널에 대한 순방향 링크 수신기의 구성을 보여주는 도면이다. 이 순방향 링크 수신기(단말 수신기)는 전술한 도 11에 도시된 전송율 및 송신전력 제어 기능을 가지는 순방향 링크 송신기(기지국 송신기)에 대응하고, 전술한 도 7에 도시된 구성을 근간으로 하는 것이다.

상기 도 14를 참조하면, 상기 순방향 링크 수신기에서는 상기 순방향 링크 송신기에서의 변조과정의 역과정이 수행된다. 상기 순방향 링크 수신기에서는 왈시 역확산(Walsh Despreading), 병렬-직렬변환(Parallel to Serial Multiplexing), 반복율만큼의 심볼 결합(Symbol Combining), 역매핑(Demapping), 복호화(Decoding) 등의 과정들이 수행된다. 복조의 각 과정에서의 파라미터들 - 왈시 역확산 이후의 디멀티플렉서 출력단의 수, 심볼 결합 횟수, 한 패킷을 전송하는데 소요되는 슬롯 수 등 - 은 사용가능한 왈시 코드의 수에 따라 달라진다.

상기 순방향 링크 수신기는 본 발명의 실시예에 따른 DRC 제어 동작을 위한 DRC 제어기 740을 포함한다. 상기 DRC 제어기 740은 상기 복조기를 구성하는 왈시 역확산기 706과, 채널 보상기 707과, 병렬-직렬 변환기 708과, 심볼 결합기 709에 사용될 상기 파라미터들을 결정한다. 이때 C/I 측정기 720은 파일럿 신호를 이용하여 CIR을 측정하며, 상기 측정된 CIR은 CIR-Rm 매핑 테이블 730에서 상기 파라미터들을 결정하는데 이용된다.

상기 순방향 링크 수신기는 본 발명의 실시예에 따른 FLPC 제어 동작을 위한 FLPC 비트 생성기 760을 포함한다. 상기 FLPC 비트 생성기 760은 상기 DRC 제어기 740으로부터 결정된 데이터 전송율에 해당되는 CIR 최소요구값(threshold)을 미리 저장된 룩업테이블(Look-Up table)인 CIR 최소 요구값 룩업 테이블 750으로부터 가져와서 상기 C/I 측정기 720에 의해 측정된 수신 CIR 측정값과 비교한다. 상기 FLPC 비트 생성기 760은 상기 비교 결과에 따라 기지국에서의 송신전력을 올리라는명령인 '업(Up)'비트 또는 송신전력을 내리라는 명령인 '다운(Down)' 비트를 생성한다. 상기 FLPC 비트 생성기 760에 의해 생성된 FLPC 명령은 역방향 변조기(R-FLPC Modulator)(도시하지 않음)에 의해 변조된 후 역방향 FLPC 채널을 통해 기지국으로 송신된다. 상기 FLPC 비트 생성기 760은 매 FLPC 비트 생성주기마다 FLPC 비트 생성 동작을 반복하고, 이때 CIR 최소요구값은 데이터 전송율이 바뀌지 않으면 계속 같은 값으로 유지된다. 상기 FLPC 비트의 생성주기는 본 발명의 실시예에서는 1/2 슬롯이며, 데이터 전송율(DR)은 한 패킷의 전송이 끝나지 않으면 바뀌지 않으므로, FLPC 비트는 한 패킷의 전송중에 대해 최소한 2번 이상 생성된다. 만일, 한 패킷이 k개의 슬롯으로 이루어졌다면, 2k번의 FLPC 비트가 생성되어 기지국에서 송신되는 패킷데이터에 대한 송신전력의 증감을 일으킨다.

도 15는 본 발명의 실시예에 따른 역방향 링크 송신기가 전력제어명령(FLPC 비트), DRC 정보 및 섹터 지시자(Sector Indicator) 정보를 송신하는 채널 구조를 보여주는 도면이다.

상기 도 15에서, 역방향 FLPC 비트 채널은 단말기로부터 결정된 순방향패킷송신전력의 '업' 또는 '다운' 전력제어명령을 기지국으로 알려주기 위한 채널이다. 본 발명의 실시예에서는 상기 전력제어명령을 128chips의 길이를 가지는 것으로 가정하였으므로, 같은 비트를 2번 반복하여 64chips길이의 왈시코드(Walsh Code) W _F 로 왈시 확산하여 전송한다. 상기 전력제어 명령은 반슬롯당 한번 생성되어 반 슬롯주기의 마지막 128chips에만 전송된다. 역방향 DRC 채널(Reverse DRC Channel)은 단말기로부터 결정된 전송율에 해당하는 INDEX값을 기지국으로 알려주기 위한 채널이다. 역방향 섹터 지시자(Reverse Sector Indicator Channel)는 단말기가 핸드오프(Handoff)시에 가장 높은 전송율이 가능한 기지국을 선택하기 위해 사용되는 채널이다.

비트 반복기 1001은 섹터 지시자 채널 정보를 미리 설정된 횟수만큼 비트 반복한다. 확산기 1002는 상기 비트 반복기 1001의 출력을 왈시 코드 W_S에 의해 왈시 확산한다. 비트 반복기 1003은 DRC 정보를 미리 설정된 횟수만큼 비트 반복한다. 확산기 1004는 상기 비트 반복기 1003의 출력을 왈시 코드 W_D에 의해 왈시 확산한다. 비트 반복기 1006은 FLPC 비트 정보를 미리 설정된 횟수만큼 비트 반복한다. 확산기 1007은 상기 비트 반복기 1006의 출력을 왈시 코드 W_F에 의해 왈시 확산한다. 합산기 1005는 상기 확산기 1002의 출력과 상기 확산기 1004의 출력과 상기 확산기 1007의 출력을 합산한다. 일 예로, 상기 FLPC 비트 정보는 1/2 슬롯당 2비트로 이루어질 수 있고, 상기 섹터 지시자 채널 정보는 슬롯당 3비트로 이루어질 수 있고, 상기 DRC 채널 정보는 슬롯당 4비트로 이루어질 수 있고, 상기 합산기 1005의 출력은 슬롯당 384칩 길이의 2진 심볼이 될 수 있다. 상기 합산기 1005의 출력은 이득 제어기 1008에 의해 이득 제어된 후 기지국으로의 송신을 위한 신호로서 처리된다.

도 16은 본 발명의 실시예에 따른 전송율 및 순방향 송신전력 제어 동작을 위한 장치의 구성을 보여주는 도면이다.

상기 도 16을 참조하면, 단말기(이동국) 수신기 1101은 기지국(Base Station)으로부터의 고주파(RF: Radio Frequency)신호를 수신하고, 상기 RF신호를 중간주파수(IF: Intermediatee Frequency)신호로 변환한다. 상기 수신기 1101은 도 6에 도시된 구성요소들에 대응한다. 패킷 데이터 채널 복조기 1102는 기지국으로부터 송신된 패킷 데이터를 복조한다. 상기 패킷 데이터 채널 복조기 1102는 도 14의 706∼712에 대응하는 구성요소이다. 파일럿 부채널 복조기 & CIR 측정기 1104는 순방향 파일럿 채널 신호를 수신하고, 상기 수신 순방향 파일럿 채널 신호로부터 CIR을 측정한다. 상기 파일럿 부채널 복조기는 도 14의 713∼715에 대응하는 구성요소이고, 상기 CIR 측정기 1104는 도 14의 720에 대응하는 구성요소이다. 왈시 지시자 채널 복조기 1107은 이전 프레임(예: 20ms 프레임)의 기지국 왈시 코드 할당정보를 나타내는 순방향 왈시 지시자 채널 신호를 복조한다. 상기 왈시 지시자 채널 복조기 1107은 도 8의 801,802,804,805,808에 대응하는 구성요소이다. CIR-Rm 매핑 테이블 1109는 상기 CIR 측정기에 의해 측정된 CIR과 최대의 왈시 코드(예: 28)를 사용할 때의 가능한 전송율을 매핑하고 있다. 상기 CIR-Rm 매핑 테이블 1109는 도 14에서는 CIR-Rm 매핑 테이블 730으로 도시되었으며, 상기 <표 2>에 도시된 바와 같은 룩업 테이블의 형태로 구성될 수 있다. 전송율 제어기(Data Rate Controller) 1105는 수신된 액티브 셋(Active Set)에 속한 기지국의 기 전송된 왈시 정보를 이용하여 최대의 전송율로 전송가능한 기지국을 선택한다. 상기 전송율 제어기 1105는 도 14에서는 DRC 제어기 740으로 도시되어 있다. 또한 상기 전송율 제어기 1105는 역방향으로 전송율 정보인 DRC INDEX정보와 기지국 선택정보 섹터지시자(Sector Indicator)를 각각 역방향 DRC 채널 변조기 1106과 역방향 섹터 지시자 채널 변조기 1108을 기지국으로 전송한다. 상기 역방향 DRC 채널 변조기 1106과 섹터 지시자 채널 변조기 1108은 도 15에 도시된 바와 같이 비트반복기 1003 및 왈시 확산기 1004과, 비트반복기 1001 및 왈시 확산기 1002로 각각 구성된다. 단말 송신기 1103은 역방향 DRC 채널 변조기 1106으로부터의 DRC INDEX 정보와 역방향 섹터 지시자 채널 변조기 1108로부터의 섹터 지시자를 송신하기에 적합한 RF신호로 변환한 후 기지국으로 송신한다. 상기 단말 송신기 1103은 도 6에 도시된 구성요소들에 대응한다. 그리고 또한 상기 전송율 제어기 1105는 왈시 코드 정보와 CIR로 정해진 전송율을 동시에 고려하여 패킷 채널의 복조 파라미터를 계산하고, 복조 시점에 패킷 채널 복조기 1102에 정해진 복조 파라미터를 설정하는 기능을 수행한다.

FLPC 비트 생성기 1110은 도 14의 760에 대응하는 구성요소로, 상기 전송율 제어기 1105로부터 현재의 전송율 정보를 받고, CIR 측정기 1104로부터 수신 CIR정보(CIR측정값)를 입력받고, CIR 최소 요구값 룩업 테이블 1111로부터 현재의 전송율에 대응한 CIR 최소 요구값을 입력받는다. 상기 FLPC 비트 생성기 110은 상기 CIR 측정값과 상기 CIR 최소 요구값을 비교하고, 그 비교결과에 따라 '업' 또는 '다운'의 2진 전력제어명령값인 FLPC 비트를 생성한다. 이렇게 생성된 FLPC 비트는 도 15에 도시된 바와 같이 비트반복기 1006 및 왈시확산기 1007로 구성되는 R-FLPC 채널 변조기(channel modulator) 1112에 의해 변조된 후 R-FLPC 채널을 통해 기지국으로 송신된다. 상기 CIR 최소 요구값 룩업 테이블 1111은 특정 전송율에 대응하여 전송 품질을 확보할 수 있도록 정해진 최소한의 CIR 요구값을 전송율별로 저장하고 있는 테이블로서, 전송율별 CIR 최소 요구값은 단말기와 기지국이 서로 이미 알고 있는 정보이다. 예를 들어, 일련의 전송율 각각에 대응하는 CIR 최소 요구값들은 현장 시험(Field Test) 또는 시뮬레이션(Simulation)을 통해 패킷 데이터 송수신 전에 미리 구해질 수 있다.

상기 도 16에서는 FLPC 1비트를 변조 및 전송하기 위한 FLPC 채널이 별도로 구비되는 것으로 도시 및 설명하였다. 그러나, 상기 FLPC 비트로 1비트가 사용될 수 있으므로, 기존에 존재하던 다른 채널들과 상기 FLPC 채널을 다중화(multiplexing)시켜 사용할 수도 있을 것이다.

도 17은 본 발명의 실시예에 따른 전송율 및 순방향 송신전력 제어 동작중 순방향 파일럿 채널, 순방향 패킷데이터 채널, 역방향 DRC 채널 및 역방향 FLPC 채널간의 동작 타이밍을 보여주는 도면이다. 상기 도 17은 일 예로 한 패킷이 두 개의 슬롯으로 이루어지고 1슬롯이 1.25ms(=1536칩)인 경우에, 순방향 패킷데이터 채널, 역방향 DRC채널, 그리고 역방향 FLPC 채널간의 타이밍 관계를 보여준다.

상기 도 17을 참조하면, 순방향 패킷데이터 채널에는 1/2 슬롯 단위로 각 1/2 슬롯의 초기 구간에 버스트 파일럿(Burst Pilot)이 포함되어 있다. 이러한 채널 구성은 전술한 도 2 및 도 11에 도시된 바와 같은 본 발명의 실시예에 따른 데이터 트래픽 채널이 프리앰블과, 패킷 데이터와, 버스트 파일럿으로서의 파일럿 신호가 포함되어 구성되기 때문이다. 단말기는 역방향 DRC채널을 통해 한 슬롯당 한번의 DRC 명령을 송신하고, 기지국은 상기 송신된 DRC 명령에 응답하여 두 슬롯의 지연시간후의 순방향 패킷슬롯에 지정한 전송율로 패킷 데이터를 전송한다.

상기 도 17에서, slot(k)의 첫번째 슬롯 구간의 파일럿 신호로부터 측정된 수신 CIR로부터 결정되는 데이터전송율 DRC(m)은 slot(k+1)이 아닌 slot(k+2)의 전송율을 지정한다. 이는 CIR 측정 및 역방향 DRC 전송에 소요되는 시간 때문에 비롯된다. 반면에, 역방향 FLPC 명령은 한 슬롯의 지연이 일어나는데, 이는 FLPC 비트가 매 1/2 슬롯마다 전송되기 때문이다.

지금, 단말기가 T2 구간에서 파일럿 신호를 수신하였다고 가정하면, 단말기는 상기 T2 구간내의 slot(k+1)의 버스트 파일럿(Burst Pilot) 채널로부터 파일럿 심볼(Pilot Symbol) 전력을 이용하여 수신 CIR을 측정한다. 다음에 단말기는 상기 CIR 측정값과 도 16의 CIR 최소 요구값 룩업 테이블 1111로부터 데이터 전송율에 대응하는 CIR 최소 요구값을 비교하고, 그 비교결과에 따라 업/다운 전력제어 명령을 생성한다. 상기 생성된 전력제어 명령은 역방향 FLPC 채널을 통해 기지국으로 송신되다. 기지국은 T3 구간동안에 역방향 FLPC 채널을 복조하고, 그 복조결과에 따라 순방향 패킷송신채널의 slot(k+2)부터 전력을 조절할 수 있다.

상기 도 17의 예에서는 한 패킷이 2 슬롯 - slot(k+2)와 slot(k+3)) - 으로 이루지는 것으로 도시되어 있으며, T1 구간동안에 PC(n+2)부터 PC(n+5)까지의 전력제어 명령(비트)으로 해당 패킷에 대한 전력제어가 이루어진다. 즉 slot(k+2)의 1/2 전반 구간에 해당하는 패킷은 전력제어 명령 PC(n+2)에 의해 전력제어되고, slot(k+2)의 1/2 후반 구간에 해당하는 패킷은 전력제어 명령 PC(n+3)에 의해 전력제어되고, slot(k+3)의 1/2 전반 구간에 해당하는 패킷은 전력제어 명령 PC(n+4)에 의해 전력제어되고, slot(k+3)의 1/2 후반 구간에 해당하는 패킷은 전력제어 명령PC(n+5)에 의해 전력제어된다. 상기 PC(n+2), PC(n+3), PC(n+4), PC(n+5)가 각각 업, 다운, 다운, 업의 전력제어 명령이라고 가정할 때, slot(k+2)와 slot(k+3)의 데이터 부분의 높이, 즉 전력은 상기 전력제어 명령에 따라 증가 또는 감소된다. 상기 T1 구간 동안에는 slot(k)에 대응하여 결정되는 DRC(m)으로 정해진 데이터 전송율이 유지되고, 이에 따라 동일한 CIR 최소 요구값이 사용된다. 상기 slot(k+2)와 slot(k+3)의 전력제어 동작시 slot(k+1)에 대응하여 결정되는 데이터 전송율 DRC(m+1)은 기지국에서는 무시된다. 상기 DRC(m)은 전력제어명령 PC(n+2)가 생성되기 이전에 도 16의 CIR-Rm 매핑 테이블 109로부터 결정된 slot(k+2)에 대응한 전송율로서, 이 전송율은 도 16의 FLPC 비트 생성기 1110에 이미 알려져 있음을 전제로 한다. 상기 하나의 FLPC 비트는 일예로 128칩의 길이를 가지며, 한 슬롯에 두 번, 즉 1/2 슬롯 구간의 마지막 128칩 동안에 전송된다. 상기 FLPC 비트는 1/2 슬롯(0.625ms)마다 생성되므로 FLPC 비트의 주파수는 1/0.625ms = 1600Hz이다.

도 18은 본 발명의 실시예에 따른 단말기에 포함되는 FLPC 비트 생성기(도 16의 1110)에 의한 FLPC 비트 생성 동작의 처리 흐름을 보여주는 도면이다. 이러한 처리 흐름은 전력제어를 가할 현재의 슬롯에 대한 데이터 전송율은 전력제어 명령(비트)을 생성하는 슬롯의 직전 슬롯에서 완료되어 있다는 가정하에 이루어진 것이다.

상기 도 18을 참조하면, 1801단계에서는 CIR 측정 동작이 수행되고, 1802단계에서는 상기 CIR 측정값에 대응하는 데이터전송율(DR) 결정 동작이 수행된다. 상기 1801단계의 동작은 도 16의 CIR 측정기 1104가 파일럿 버스트를 이용함으로써수행되고, 상기 1802단계의 동작은 데이터 전송율 제어기 1105가 CIR-Rm 매핑 테이블 1109를 이용함으로써 수행된다. 1803단계에서 FLPC 비트 생성기 1110은 상기 CIR 측정기 1104에 의한 수신 CIR 측정값(CIR_m)과 CIR 최소 요구값 룩업 테이블 1111로부터 구해진 CIR 최소 요구값(CIR_th)을 비교한다. 만일, 상기 비교결과 CIR_m이 CIR_th보다 크다면, 1805a단계에서 상기 FLPC 비트 생성기 1110은 송신전력을 감소시키라는 '다운' 명령 비트를 생성한다. 이와 달리, 상기 비교결과 CIR_m이 CIR_th보다 작다면, 1805b단계에서 상기 FLPC 비트 생성기 1110은 송신전력을 증가시키라는 '업' 명령 비트를 생성한다. 1806단계에서 상기 FLPC 비트 생성기 1110에 의해 생성된 전력제어 명령은 R-FLPC 채널 변조기 1112에 의해 변조 및 송신되기에 적합한 RF신호로 변환된 후 역방향 FLPC 채널을 통해 기지국으로 송신된다.

한 패킷이 전송되는 시간동안은 데이터 전송율이 동일하게 유지되므로, 1807단계에서 한 패킷이 전송되는 시간이 계속되는 것으로 판단되는 경우에는, 1808단계에서 파일럿 버스트로부터 수신 CIR 측정 동작이 수행된다. 상기 1808단계가 수행된 이후에는 전술한 바와 같은 1803단계 내지 1807단계의 동작이 반복적으로 수행된다. 즉, 상기 1808단계에서 구해진 CIR 측정값과 CIR 최소 요구값을 비교하고, 그 비교결과에 따라 FLPC 비트, 즉 전력제어 명령을 생성 및 기지국으로 송신하는 동작이 반복된다. 이와 달리, 상기 1807단계에서 한 패킷에 대한 전송이 완료된 것으로 판단되면, 1801단계로 진행되어 다음 패킷에 대한 전송율을 결정하고 FLPC 비트를 생성하는 동작이 수행된다.

상기 도 18에 도시된 바와 같은 단말기내에서의 FLPC 비트 생성동작에 대응되는 기지국의 순방향 전력제어 동작은 도 11에 도시된 FLPC 제어기 250에 의해 수행된다. 상기 FLPC 제어기 250은 수신된 FLPC 비트값에 따라 이득 제어기 232를 제어하여 패킷 송신전력을 정해진 양만큼 증가 또는 감소시키는 동작을 수행한다. 이때 시스템의 안정적인 운용을 위해 패킷 송신전력의 증감량은 패킷채널에 할당되는 전력의 상향 한계치와 하향 한계치 내로 결정하는 것이 바람직하다.

전술한 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명에 따르면, 단말기는 수신 CIR 측정값으로부터 패킷채널의 송신전력명령을 생성하고, 기지국은 상기 생성된 송신전력명령에 따라 고속 송신전력을 제어함으로써 패킷채널에 할당되는 전력량을 감소시키고, 또한 기지국 전체의 시스템 용량을 증가시키는 이점이 있다.

Claims (17)

1. 미리 설정된 주기마다 수신 신호대잡음비(CIR)에 따라 전송가능한 데이터 전송율이 적응적으로 결정되는 이동 통신시스템의 기지국에서 전송되는 패킷의 송신 전력을 제어하기 명령을 단말기가 생성하는 방법에 있어서,

   단말기가 상기 주기보다 짧거나 같은 구간에서 수신 패킷에 대한 신호대잡음비(CIR)를 측정하는 과정과,

   상기 단말기가 상기 CIR 측정값에 대응하는 전송가능한 데이터 전송율과 이 데이터 전송율로 패킷을 전송하기 위해 필요한 CIR 최소 요구값을 결정하는 과정과,

   상기 단말기가 상기 CIR 측정값과 상기 CIR 최소 요구값을 비교하고, 그 비교결과에 따른 전력제어 명령을 생성하여 상기 기지국으로 전송하는 과정을 포함함을 특징으로 하는 상기 방법.
2. 제1항에 있어서, 상기 수신 패킷에 대한 CIR의 측정은 상기 구간의 처음 일부 구간에서 이루어짐을 특징으로 하는 상기 방법.
3. 제1항에 있어서, 상기 수신 패킷에 대한 CIR의 측정은 1/2 슬롯 단위로 이루어짐을 특징으로 하는 상기 방법.
4. 제1항에 있어서, 상기 CIR 측정값이 상기 CIR 최소 요구값보다 큰 경우, 전송 패킷의 송신 전력을 감소시키기 위한 상기 전력제어 명령이 생성되는 것을 특징으로 하는 상기 방법.
5. 제1항에 있어서, 상기 CIR 측정값이 상기 CIR 최소 요구값보다 작은 경우, 전송 패킷의 송신전력을 증가시키기 위한 상기 전력제어 명령이 생성되는 것을 특징으로 하는 상기 방법.
6. 음성 및 패킷 데이터 서비스를 위한 이동 통신시스템의 기지국에서 전송되는 패킷의 송신 전력을 제어하기 명령을 생성하기 위한 단말 장치에 있어서,

   미리 설정된 주기마다 수신 신호대잡음비(CIR)에 따라 전송가능한 데이터 전송율을 적응적으로 결정하는 제어기와,

   일련의 데이터 전송율과 상기 각 데이터 전송율로 패킷을 전송하기 위해 필요한 CIR 최소 요구값을 저장하고 있는 저장부와,

   상기 주기보다 짧거나 같은 구간에서 수신 패킷에 대한 CIR을 측정하는 CIR측정기와,

   상기 CIR 측정값에 대응하는 상기 제어기에 의해 결정된 데이터 전송율과 이 데이터 전송율로 패킷을 전송하기 위해 필요한 CIR 최소 요구값을 결정하고, 상기 CIR 측정값과 상기 CIR 최소 요구값을 비교한 후 그 비교결과에 따른 전력제어 명령을 생성하는 전력제어 명령 생성기를 포함함을 특징으로 하는 상기 장치.
7. 제6항에 있어서, 상기 CIR 측정기는 상기 수신 패킷에 대한 CIR을 상기 구간의 처음 일부 구간에서 측정함을 특징으로 하는 상기 장치.
8. 제6항에 있어서, 상기 CIR 측정기는, 상기 수신 패킷에 대한 CIR을 1/2 슬롯 단위로 측정함을 특징으로 하는 상기 장치.
9. 제6항에 있어서, 상기 전력제어 명령 생성기는, 상기 CIR 측정값이 상기 CIR 최소 요구값보다 큰 경우, 전송 패킷의 송신 전력을 감소시키기 위한 상기 전력제어 명령이 생성되는 것을 특징으로 하는 상기 장치.
10. 제6항에 있어서, 상기 전력제어 명령 생성기는, 상기 CIR 측정값이 상기 CIR 최소 요구값보다 작은 경우, 전송 패킷의 송신전력을 증가시키기 위한 상기 전력제어 명령이 생성되는 것을 특징으로 하는 상기 방법.
11. 제6항에 있어서, 상기 전력제어 명령을 채널 변조하고 상기 기지국으로 송신하는 송신기를 더 포함함을 특징으로 하는 상기 장치.
12. 전송되는 패킷의 송신전력을 제어하는 기지국과, 상기 기지국의 송신전력 제어를 위한 명령을 생성하는 단말기를 포함하는 이동 통신시스템에 있어서:

    상기 단말기는;

    미리 설정된 주기마다 수신 신호대잡음비(CIR)에 따라 전송가능한 데이터 전송율을 적응적으로 결정하는 제어기와,

    일련의 데이터 전송율과 상기 각 데이터 전송율로 패킷을 전송하기 위해 필요한 CIR 최소 요구값을 저장하고 있는 저장부와,

    상기 주기보다 짧거나 같은 구간에서 수신 패킷에 대한 CIR을 측정하는 CIR 측정기와,

    상기 CIR 측정값에 대응하는 상기 제어기에 의해 결정된 데이터 전송율과 이 데이터 전송율로 패킷을 전송하기 위해 필요한 CIR 최소 요구값을 결정하고, 상기CIR 측정값과 상기 CIR 최소 요구값을 비교한 후 그 비교결과에 따른 전력제어 명령을 생성하는 전력제어 명령 생성기를 포함하고,

    상기 기지국은;

    파일럿 채널 신호와 전송 패킷을 시분할 다중화하는 다중화기와,

    상기 다중화기의 출력 이득을 제어하는 이득 제어기와,

    상기 전력제어 명령에 응답하여 상기 이득 제어기를 제어하는 전력제어기를 포함함을 특징으로 하는 상기 이동 통신시스템.
13. 제12항에 있어서, 상기 CIR 측정기는 상기 수신 패킷에 대한 CIR을 상기 구간의 처음 일부 구간에서 측정함을 특징으로 하는 상기 이동 통신시스템.
14. 제12항에 있어서, 상기 CIR 측정기는, 상기 수신 패킷에 대한 CIR을 1/2 슬롯 단위로 측정함을 특징으로 하는 상기 이동 통신시스템.
15. 제12항에 있어서, 상기 전력제어 명령 생성기는, 상기 CIR 측정값이 상기 CIR 최소 요구값보다 큰 경우, 전송 패킷의 송신 전력을 감소시키기 위한 상기 전력제어 명령이 생성되는 것을 특징으로 하는 상기 이동 통신시스템.
16. 제12항에 있어서, 상기 전력제어 명령 생성기는, 상기 CIR 측정값이 상기 CIR 최소 요구값보다 작은 경우, 전송 패킷의 송신전력을 증가시키기 위한 상기 전력제어 명령이 생성되는 것을 특징으로 하는 상기 이동 통신시스템.
17. 제12항에 있어서, 상기 단말기는, 상기 전력제어 명령을 채널 변조하고 상기 기지국으로 송신하는 송신기를 더 포함함을 특징으로 하는 상기 이동 통신시스템.