KR20020064575A - 패킷 데이터 전송 시스템의 프리앰블 검출 방법 및 장치 - Google Patents

Abstract

패킷 데이터와 음성데이터를 동시 전송하기 위한 이동통신 시스템에서 프리앰블을 검출하는 방법 및 장치가 개시되어 있다. 이러한 본 발명의 실시예에 따른 프리앰블 검출 장치는, 데이터 전송속도가 낮아서(예: 19.2kbps) 프리앰블 길이가 길어짐에 따라 두 개의 슬롯에 걸쳐 프리앰블이 전송되는 경우에도 그 프리앰블의 정확한 검출을 보장하기 위한 것이다. 단말기에 할당된 프리앰블의 유무를 정확하게 검출하기 위해서 프리앰블 누적에 대한 문턱값과 프리앰블 상관기(누적기)를 이용해서 구한 누적값을 비교한다. 이 비교값을 이용하여 프리앰블의 유무를 검출한 다음에 데이터 복조를 시작한다.

Description

패킷 데이터 전송 시스템의 프리앰블 검출 방법 및 장치 {PREAMBLE DETECTION METHOD AND DEVICE IN PACKET DATA TRANSMISSION SYSTEM}

본 발명은 이동통신 시스템에 관한 것으로, 특히 패킷 데이터와 음성데이터를 동시 전송하기 위한 이동통신 시스템에서 프리앰블을 검출하는 방법 및 장치에 관한 것이다.

이동통신(Mobile Communication) 기술이 급진적으로 발전해 나감에 따라 이동통신 서비스는 음성(Voice)만을 서비스하던 음성 서비스 위주에서 화상통신 및 인터넷을 위한 데이터 서비스 위주로 발전해 나가고 있는 추세에 있다. 상기 데이터 서비스는 그 서비스의 특성상 단말기(MS: Mobile Station)에서 기지국(BS: Base Station)으로 보내는 정보량보다 기지국에서 각 단말기로 보내는 정보량이 많기 때문에, 역방향(reverse) 데이터 처리량보다 순방향(forward) 데이터 처리량이 더 높게 요구된다. 이러한 요구를 만족시키기 위하여 이동통신 시스템은 음성 서비스를 위한 채널과 데이터 서비스를 위한 채널이 각각 별도로 구성된다. 상기 음성 서비스를 위한 채널은 음성 데이터의 전송과 관련된 채널이고, 상기 데이터 서비스를 위한 채널은 패킷 데이터의 전송과 관련된 채널이다.

상기 이동통신 시스템의 기지국은 단말기로부터의 데이터 전송 요청에 따라 다양한 데이터 전송 속도(또는 데이터 전송율)로 패킷 데이터를 단말기로 전송할 수 있다. 이때 단말기가 기지국으로 요청하는 데이터 전송 속도가 가변됨에 따라 기지국에서 단말기로 전송하는 프리앰블(preamble)의 길이를 몇 칩(chip)으로 할것인지 여부도 결정되어야 한다. 상기 프리앰블은 패킷이 할당되어 전송되는 슬롯의 시작부분에 위치하며, 이 패킷을 받아야 되는 단말기가 자기 자신에게 할당된 패킷임을 알도록 하는 역할을 한다.

한편, 데이터 전송 속도와 프리앰블의 길이는 반비례 관계에 있다. 즉, 데이터 전송 속도가 낮아지는 경우 프리앰블의 길이는 늘어난다. 일 예로, 음성 데이터와 패킷 데이터를 동시에 지원하는 이동통신 시스템인 "1xEV-DV(Evolution - Data and Voice) 시스템"에서 데이터 전송 속도가 153.6kbps →76.8kbps → 38.4kbps의 순으로 줄어드는 경우 프리앰블의 길이는 256칩 →512칩 →1024칩의 순으로 늘어난다. 왜냐하면, 데이터 전송 속도가 1/2로 낮아지면 C/I(Carrier-to-Interference) 비가 1/2로 줄어든 것이므로, 프리앰블을 신뢰성 있게 얻기 위해서는 C/I 비가 줄어듬에 따라 프리앰블 칩수를 늘려가야 되기 때문이다.

상기 프리앰블은 대부분의 데이터 전송 속도에 대해서는 하나의 슬롯(slot)내에 포함시켜 전송할 수 있다. 그러나 데이터 전송 속도가 낮은 경우에는 프리앰블의 길이가 길어지기 때문에 프리앰블을 하나의 슬롯이 아니라 2 슬롯에 걸쳐 전송시킬 필요가 있다. 예를 들어, 상기 1xEV-DV 시스템에서 데이터 전송 속도가 19.2kbps인 경우 프리앰블의 길이는 2048칩이 되어야 하고, 이때 한 슬롯의 칩 크기는 1536칩이므로, 첫 번째 슬롯과 두 번째 슬롯에 걸쳐서 프리앰블이 존재하게 된다. 프리앰블이 두 슬롯에 걸쳐서 존재하는 경우에 프리앰블의 존재 여부를 검출하는 방법은 프리앰블이 하나의 슬롯내에 포함되는 경우에 프리앰블의 존재 여부를 검출하는 방법과는 상당한 차이가 있어야 한다.

따라서, 본 발명의 목적은 패킷 데이터 서비스 및 음성 서비스를 동시 지원하는 이동통신 시스템에서 2 슬롯에 걸쳐서 전송되는 프리앰블의 존재여부를 검출하는 방법 및 장치를 제공함에 있다.

본 발명의 다른 목적은 패킷 데이터 서비스 및 음성 서비스를 동시 지원하는 이동통신 시스템에서 단말기가 기지국으로부터 전송된 자신의 패킷을 정확한 시점에서 복조할 수 있도록 하는 방법 및 장치를 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명의 실시예에 따른 프리앰블 검출 장치는, 데이터 전송속도가 낮아서(예: 19.2kbps) 프리앰블 길이가 길어짐에 따라 두 개의 슬롯에 걸쳐 프리앰블이 전송되는 경우에도 그 프리앰블의 정확한 검출을 보장하기 위한 것이다. 단말기에 할당된 프리앰블의 유무를 정확하게 검출하기 위해서 프리앰블 누적에 대한 문턱값과 프리앰블 상관기(누적기)를 이용하여 구한 누적값을 비교한다. 이 비교값을 이용하여 프리앰블의 유무를 검출한 다음에 데이터 복조를 시작한다.

도 1은 본 발명의 실시 예에 따른 패킷 데이터 전송 시스템의 순방향 패킷 데이터 채널 송신 장치의 구성을 보여주는 도면.

도 2는 도 1에 도시된 순방향 패킷 데이터 채널 송신 장치에 의한 파일럿 부채널 및 트래픽 부채널 구조를 보여주는 도면.

도 3은 도 1에 도시된 순방향 패킷 데이터 채널 송신 장치에 의한 파일럿 부채널, 트래픽 부채널 및 프리앰블 부채널 구조를 보여주는 도면.

도 4는 본 발명의 실시 예에 따른 패킷 데이터 전송 시스템의 순방향 패킷 데이터 채널 수신 장치의 구성을 보여주는 도면.

도 5는 본 발명의 실시예에 따른 프리앰블 검출 장치의 구성을 보여주는 도면.

도 6은 본 발명의 일 실시예에 따른 프리앰블 검출 동작의 처리 흐름을 보여주는 도면.

도 7은 본 발명의 다른 살시예에 따른 프리앰블 검출 동작의 처리 흐름을 보여주는 도면.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 1은 본 발명의 실시 예에 따른 패킷 데이터 전송 시스템의 순방향 패킷 데이터 채널 송신 장치의 구성을 보여주는 도면이다. 이러한 순방향 패킷 데이터 채널 송신 장치는 프리앰블 부채널(Preamble Subchannel), 트래픽 부채널(Traffic Subchannel) 및 파일럿 부채널(Pilot Subchannel)의 신호들을 송신하기 위한 것이다. 즉, 본 발명이 적용되는 순방향 패킷 데이터 채널은 프리앰블 부채널, 트래픽 부채널 및 파일럿 부채널로 구성된다.

상기 도 1을 참조하면, '0'의 값으로 이루어지는 프리앰블(Preamble) 심볼은 신호점 사상기(signal point mapper) 111로 입력되어 '+1'로 사상(mapping)된다. 상기 신호점 사상기 111의 출력 심볼은 왈시(Walsh) 확산기 112에 입력되고, 사용자 고유의 프리앰블 인덱스(user preamble index)(또는 식별자(ID: Identification))에 해당되는 특정한 64-ary 양방향 직교의(specific 64-ary biorthogonal) 왈시 코드(또는 시퀀스)에 의해 확산된다. 상기 왈시 확산기 112는 제1채널(I채널)의 시퀀스 및 제2채널(Q채널)의 시퀀스를 출력한다. 상기 왈시 확산기 112의 출력 시퀀스는 시퀀스 반복기(sequence repeater) 113에 입력되어 데이터 전송율(transmission rate)에 따라 시퀀스 반복을 거치게 된다. 상기 왈시 확산기 112의 출력 시퀀스는 전송율에 따라 상기 시퀀스 반복기 113에 의해 최대 16번까지 시퀀스 반복이 가능하다. 상기 시퀀스 반복기 113에 의해 시퀀스 반복되어 출력되는 (I,Q)시퀀스는 시분할 멀티플렉서(Time Division Multiplexer) 140에 입력되어 파일롯 부채널 신호 및 트래픽 부채널 신호와 멀티플렉싱된다.

채널 코딩된 비트 시퀀스는 스크램블러(scrambler)(도시하지 않음)에 입력되어 스크램블링(scrambling)된다. 상기 스크램블러의 출력 시퀀스는 채널 인터리버(channel interleaver)(도시하지 않음)에 입력되어 인터리빙(interleaving)된다. 이때 물리계층 패킷의 크기에 따라 상기 채널 인터리버의 크기도 달라질 수 있다. 상기 채널 인터리버의 출력 시퀀스는 M-ary 심볼 변조기(symbol modulator) 121에 입력되어 M-ary 심볼로 변조된다. 상기 M-ary 심볼 변조기 121은 전송율에 따라 QPSK(Quadrature Phase Shift Keying), 8-PSK(Phase Shift Keying) 또는 16-QAM(Quadrature Amplitude Modulation) 변조기로 동작할 수 있으며, 전송율이 바뀔 수 있는 물리계층 패킷 단위로 변조 방법도 바뀔 수 있다. 상기 M-ary 심볼 변조기 121로부터 출력되는 M-ary 심볼들의 (I,Q)시퀀스는 시퀀스 반복/심볼 천공기(sequence repeater/symbol puncturer) 122에 입력되며, 전송율에 따라 시퀀스 반복/심볼 천공된다. 상기 시퀀스 반복/심볼 천공기 122로부터 출력되는 M-ary 심볼들의 (I,Q)시퀀스는 심볼 디멀티플렉서(symbol demultiplexer) 123에 입력된다. 상기 심볼 디멀티플렉서 123에 입력된 M-ary 심볼들의 (I,Q)시퀀스는 트래픽 부채널에 사용 가능한 N개의 왈시 코드 채널로 디멀티플렉싱(demultiplexing)되어 출력된다. 트래픽 부채널에 사용되는 왈시 코드의 개수 N은 가변적이며, 이에 관한 정보는 왈시 공간 지시자 부채널(WSISCH: Walsh Space Indicator Subchannel)(도시하지 않음)을 통해 브로드캐스팅(broadcasting)되고, 단말기(이동국)는 이 정보를 고려하여 기지국의 데이터 전송율을 결정하고 이 데이터 전송율을 기지국으로 요청한다. 따라서, 단말기는 현재 수신하고 있는 트래픽 부채널에 사용된 왈시 코드의 할당 상황을 알 수 있다. N개의 왈시 코드 채널로 디멀티플렉싱되어 출력되는 심볼 디멀티플렉서 123의 출력 (I,Q)심볼들은 왈시 확산기 124로 입력되고, 각 채널별로 특정 왈시 코드에 의해 확산된다. 상기 왈시 확산기 124의 출력 (I,Q)시퀀스들은 왈시 채널 이득 제어기(Walsh Channel Gain Controller) 125에 입력되어 이득 제어된 후 출력된다. 상기 왈시 채널 이득 제어기 125로부터 출력되는 N개의 출력 (I,Q)시퀀스들은 왈시 칩 합산기(Walsh Chip Level Summer) 126에 입력되어 칩 단위로 더해진 후 출력된다. 상기 왈시 칩 합산기 126으로부터 출력되는 (I,Q) 칩 시퀀스는 상기 시분할 멀티플렉서 140에 입력되어 파일럿 부채널 신호 및 프리앰블 부채널 신호와 멀티플렉싱된다.

파일럿 부채널 신호로는 버스트 파일럿(Burst Pilot) 신호가 사용되고, 상기 버스트 파일럿 신호는 이전 또는 현재 슬롯에 비해 현재 또는 미래의 패킷 채널의 전력이 증가 또는 감소되었음을 각각 '0'과 '1'로 매핑하여 입력되는 신호이다. 상기 버스트 파일럿 신호는 버스트 파일럿을 사용하여 패킷 채널의 전력 증감 여부를 알려주기 위한 신호이다. 상기 입력된 '0'과 '1'의 정보는 신호 사상기 131을 통하여 '+1'과 '-1'로 매핑된다. 상기 신호 사상기 131의 출력은 왈시 확산기 132를 통하여 왈시 확산된 후, I채널 파일럿 부채널 신호로 출력(매핑)된다. 상기 I채널로 매핑된 신호는 프리앰블 부채널 신호 및 트래픽 부채널 신호와 함께 시분할 멀티플렉서 140으로 입력된다. 상기 시분할 멀티플렉서 140은 각각의 신호를 도 2 및 도 3에 도시되어 있는 채널 구조와 같이 시분할하여 출력한다.

전술한 바와 같이, 프리앰블 부채널의 신호는 모두 '0' 심벌로 구성되고 64-ary 양방향 직교성의 코드로 확산된다. 상기 확산된 프리앰블 부채널의 신호는 파일럿 부채널 신호 및 트래픽 부채널 신호와 시분할 멀티플렉싱되어 패킷 데이터 채널의 신호 성분으로 전송된다. 이때 프리앰블의 길이는 단말기에서 기지국으로 요청하는 데이터 전송율 요청(DRQ: Data Rate reQuest) 인덱스(index)와 패킷 데이터 채널에서 사용 가능한 32-ary 왈시 코드의 개수에 의해 결정된다. 예를 들어, 프리앰블은 64칩(chip), 128칩, 256칩, 512칩, 1,024칩 또는 2,048칩이 될 수 있다. 이때 프리앰블이 64칩에서 1,024칩 범위내의 길이를 가지는 경우에는 프리앰블이 패킷 데이터 채널의 한 슬롯내에 존재하고, 2048칩의 길이를 가지는 경우에는 프리앰블이 패킷 데이터 채널의 2 슬롯에 걸쳐서 존재한다.

도 2는 도 1에 도시된 순방향 패킷 데이터 채널 송신 장치에 의한 파일럿 부채널 및 트래픽 부채널 구조의 일 예를 보여주는 도면이다.

상기 도 2를 참조하면, 패킷 데이터 채널의 1 슬롯은 각각이 768칩(chips)으로 구성되는 2개의 반 슬롯들(half slots)로 구성된다. 각 반 슬롯은 128칩의 파일럿 버스트 신호(pilot burst signal)와 640칩의 패킷 데이터 신호(packet data signal)로 구성된다. 상기 파일럿 버스트 신호는 현재 슬롯의 활성화 유무에 관계없이 반 슬롯의 시작부분에 위치한다.

도 3은 도 1에 도시된 순방향 패킷 데이터 채널 송신 장치에 의한 파일럿 부채널, 트래픽 부채널 및 프리앰블 부채널 구조의 일 예를 보여주는 도면이다.

상기 도 3을 참조하면, 데이터 전송율이 낮은 경우(예: 19.2Kbps)의 슬롯 구조로서 4 슬롯 인터레이스(interlaced)구조를 갖는 경우를 예로 하고있다. 이를 상세히 기술하면, 패킷 데이터 채널의 초기 슬롯, 즉 첫 번째 슬롯(1a)은 2개의 반슬롯들로 구성되고, 첫 번째 반 슬롯은 128칩의 파일럿 버스트 신호와 640칩의 프리앰블 신호로 구성되고, 두 번째 반 슬롯은 128칩의 파일럿 버스트 신호와 640칩(384칩+256칩)의 프리앰블 신호로 구성된다. 상기 초기 슬롯 이후의 슬롯, 즉 두 번째 슬롯(1b)은 2개의 반 슬롯들로 구성되고, 첫 번째 반 슬롯은 128칩의 파일럿 버스트 신호와 640칩의 프리앰블 신호로 구성되고, 두 번째 반 슬롯은 128칩의 파일럿 버스트 신호와 128칩의 프리앰블 신호와 512칩의 패킷 데이터 신호로 구성된다. 상기한 바와 같이 프리앰블 신호는 2슬롯에 걸쳐서 2048칩(640 + 640 + 640 +128)동안 보내진다.

상기 도 3에 도시된 바와 같이, 순방향 패킷 데이터 채널의 초기 슬롯들에는 프리앰블이 위치한다. 이때 프리앰블의 길이는 단말기가 기지국으로 요청하는 데이터 전송율에 따라 달라질 수 있다. 예를 들어, 패킷 데이터 전송을 위한 1xEV-DV 시스템에서 데이터 전송율이 38.4kbps에서 614.4kbps의 범위내에 있는 경우에 프리앰블은 패킷 데이터 채널의 초기 한 슬롯내에 존재한다. 반면에, 데이터 전송율이 19.2kbps인 경우에 프리앰블은 패킷 데이터 채널의 초기 한 슬롯과 이후의 한 슬롯 - 상기와 같은 4슬롯 인터레이스(interlaced)구조인 경우 초기 슬롯으로부터 3슬롯 다음의 슬롯에 함께 존재한다. 이와 같이 상기 도 3은 프리앰블이 2개의 슬롯에 걸쳐서 존재하는 경우의 슬롯 구조, 즉 데이터 전송율이 19.2kbps인 경우에 패킷 데이터 채널의 초기 슬롯들에 존재하는 프리앰블을 보여준다.

도 4는 본 발명의 실시 예에 따른 패킷 데이터 전송 시스템의 순방향 패킷 데이터 채널 수신 장치의 구성을 보여주는 도면이다. 상기 순방향 패킷 데이터 채널 수신 장치는 도 1에 도시된 순방향 패킷 데이터 채널 송신 장치에 대응하는 것으로, 직교 역확산(Despreading) 수신 신호로부터 데이터 트래픽 부채널(Data Traffic Subchannel), 프리앰블 부채널(Preamble Subchannel) 및 파일럿 부채널(Pilot Subchannel)의 신호를 복조하기 위한 것이다.

상기 도 4를 참조하면, 입력 신호인 I,Q 신호는 디멀티플렉서(DEMUX: Demultiplexer) 410으로 입력되어 프리앰블 부채널, 패킷 데이터 부채널 및 파일럿 부채널의 신호 성분으로 분리된다. 상기 I,Q 신호는 안테나(도시하지 않음)를 통해 수신되고 고주파(RF: Radio Frequency), 중간주파(IF: Intermediate Frequency) 및 기저대역에서 처리된 후 직교 역확산된 I,Q 신호를 의미한다. 참조부호 421∼424는 프리앰블 부채널의 신호를 복조하기 위한 구성요소들이다. 참조부호 431∼437은 패킷 데이터 부채널의 신호를 복조하기 위한 구성요소들이다. 참조부호 441∼444는 파일럿 부채널의 신호를 복조하기 위한 구성요소들이다.

첫 번째로, 프리앰블 부채널(Preamble Subchannel) 신호에 대한 복조 과정을 설명한다.

상기 디멀티플렉서 410에서 분리된 프리앰블 부채널(Preamble Subchannel) 신호는 기지국이 단말기로 서비스하는 순방향 신호의 데이터 전송율(data rate)에 따라 길이가 다르며, 상기 순방향 신호를 수신할 사용자 고유의 MAC 인덱스에 해당되는 특정한 64-ary 양방향 직교성의(biorthogonal) 왈시(Walsh) 코드에 의해 확산된 후 상기 사용자 고유의 MAC 인덱스에 따라 I채널 또는 Q채널로 전송된 상태이다. 이러한 프리앰블 부채널 신호를 복원하기 위하여, 상기 디멀티플렉서 410에서분리된 프리앰블 부채널 신호는 왈시 역확산기(Walsh despreader) 421로 출력된다. 상기 왈시 역확산기 421은 상기 디멀티플렉서 410에서 출력된 프리앰블 부채널 신호를 입력하고, 사용자 고유의 MAC 인덱스(또는 식별자)에 따라 결정되는 64-ary 양방향 직교성의(biorthogonal) 왈시 코드로 역확산하여 채널 보상기(channel compensation) 422로 출력한다. 상기 채널 보상기 422는 상기 왈시 역확산기 421에서 출력된 신호를 입력하고, 무선 채널 환경의 왜곡 성분을 보상한 후 심볼 결합기 423으로 출력한다. 상기 심볼 결합기 423은 사용자의 MAC 식별자(ID)에 따른 MAC 인덱스(Index)에 따라 상기 채널 보상기 422에 의해 채널 보상된 I채널 신호 성분 또는 Q 채널 신호 성분만을 심볼 결합하고, 그 심볼 결합 결과를 사용자 검출기(user detection) 424로 출력한다. 상기 사용자 검출기 424는 상기 심볼 결합기 423에서 출력된 신호를 입력하고, 상기 수신한 순방향 프리앰블 신호가 해당 사용자를 위한 것인지를 결정한다.

두 번째로, 상기 데이터 트래픽 부채널(Data Traffic Subchannel) 신호에 대한 복조 과정을 설명한다.

상기 디멀티플렉서 410으로 입력된 신호중에서 한 슬롯 당 256칩(chips)의 파일럿 부채널 신호와 프리앰블 부채널 신호를 제외한 나머지 구간이 데이터 트래픽 부채널 신호가 실려있는 구간이 된다. 상기 디멀티플렉서 410은 상기 데이터 트래픽 부채널 신호를 분리하여 왈시 역확산기 431로 출력한다. 상기 왈시 역확산기 431은 상기 디멀티플렉서 410에서 출력된 데이터 트래픽 부채널 신호를 입력하고, 상기 데이터 트래픽 부채널 신호에 할당된 다수의 왈시 코드를 가지고 역확산을 수행한 후 채널 보상기 432로 출력한다. 여기서, 상기 왈시 역확산기 431에서 출력된 신호는 데이터 트래픽 부채널에 할당된 왈시 코드의 개수만큼의 병렬 신호이다. 상기 왈시 역확산기 431에서 출력된 신호는 채널 보상기 432로 입력되어 무선 채널 환경의 왜곡이 보상된다. 병/직렬 변환기 433은 상기 채널 보상기 432에서 출력된 신호를 입력하여 병렬 형태의 신호를 직렬 형태로 변환한다. 심벌 결합/삽입기(symbol combining/insertion) 434는 상기 병/직렬 변환기 433에서 출력된 직렬 신호를 입력하고, 송신기, 즉 기지국에서의 반복(repetition)/천공(puncturing)에 대응하는 심볼의 결합/삽입을 수행한다. 복조기 435는 상기 심볼 결합/삽입기 434에서 출력된 신호를 입력하고, QPSK/8PSK/16QAM 복조를 수행한다. 디인터리버(deinterleaver) 436은 상기 송신기의 인터리버(interleaver)에 의해 수행된 인터리빙 과정에 대한 역과정인 디인터리빙을 수행하고, 그 디인터리빙된 신호를 터보 디코더(turbo decoder) 437로 출력한다. 상기 터보 디코더 437은 상기 디인터리버 436에서 출력된 신호를 입력하여 터보 디코딩하고, 정보 비트(information bits)를 추출한다.

세 번째로, 슬롯 단위의 패킷 채널 전력 정보가 실려 있는 상기 파일럿 부채널(Pilot Subchannel) 신호에 대한 복조 과정을 설명한다.

상기 디멀티플렉서 410은 한 슬롯(slot)당 256 칩(chip)의 파일럿 부채널 신호를 분리한다. 이렇게 분리된 파일럿 부채널 신호는 믹서 441로 출력된다. 상기 믹서 441은 상기 디멀티플렉서 410에서 출력된 파일럿 부채널 신호와 상기 파일럿 부채널에 할당된 왈시 코드를 곱셈하여 채널 보상기 442로 출력한다. 상기 채널 보상기 442에서 채널 보상된 신호는 복조기 443에 의해 버스트 파일럿 데이터(burst pilot data)로서 복조된다. 또한 상기 믹서 441에서 출력된 신호는 신호 대 간섭비(CIR: Carrier-to-Interference Ratio) 측정기 444에 입력된다. 상기 신호 대 간섭비 측정기 444는 상기 믹서 441에서 출력된 신호를 입력하여 CIR을 측정한다. 일 예로, 패킷 데이터(packet data)가 QAM 변조되었을 경우, 상기 신호 대 간섭비 측정기 444에 의해 측정된 CIR은 QAM 복조를 위한 진폭 기준점을 제공한다.

도 5는 본 발명의 실시예에 따른 프리앰블 검출 장치의 구성을 보여주는 도면이다.

상기 도 5를 참조하면, 본 발명의 실시예에 따른 프리앰블 검출 장치는 전력세기 측정기 511, 제1 비교기 512, 메모리 513, 제어기 514, 제1 누적기 515, 제2 비교기 516, 제2 누적기 517 및 제3 비교기 518을 포함한다. 이러한 프리앰블 검출 장치는 도 4에 도시된 사용자 검출기 424에 대응하는 것으로, 기지국이 패킷을 전송할 시 슬롯의 시작부분에 위치하게 되는 프리앰블을 검출함으로써 단말기 자신에게 할당된 패킷을 알 수 있도록 하는 것이다. 즉, 상기 프리앰블 검출 장치는 기지국으로부터 전송된 패킷의 복조 시작 시점을 복조기 519로 알려주는 역할을 한다.

상기 전력세기 측정기 511 및 제1 비교기 512는 기준 신호로서 파일럿 신호를 입력하고, 채널의 상태가 양호한지 여부를 판단하는 동작을 수행한다. 상기 전력세기 측정기 511은 파일럿 신호를 입력하여 전력세기를 측정하고, 그 측정값을 출력한다. 제1 비교기 512는 상기 전력세기 측정기 511로부터 출력된 측정값과 미리 설정된 문턱값을 입력하여 비교하고, 그 비교 결과를 출력한다. 상기 제1 비교기 512는 측정값이 문턱값보다 큰 경우, 즉 채널의 상태가 양호한 경우 온(ON)신호를 출력할 수 있다. 이와 달리, 상기 제1 비교기 512는 측정값이 문턱값보다 작은 경우, 즉 채널의 상태가 양호하지 않은 경우 오프(OFF)신호를 출력할 수 있다. 상기 제1 비교기 512로 인가되는 문턱값은 채널의 상태가 양호한지 여부를 판단하는 기준이 되는 값으로 적절하게 설정될 수 있다. 상기 제1 비교기 512로부터의 온/오프 신호는 제어기 514로 입력되는 신호로, 채널의 상태가 양호한 경우에만 제어기 514가 프리앰블 검출 동작을 수행할 수 있도록 하는 신호이다.

메모리 513은 복수의 데이터 전송율들 각각에 해당하는 칩 누적 구간에 대한 정보들과 문턱값들을 저장한다. 일 예로, 상기 도 5에 도시된 프리앰블 검출 장치가 1xEV-DV 시스템에 적용되는 경우, 상기 메모리 513에는 하기의 <표 1>에 나타낸 바와 같이 복수의 데이터 전송율들 각각에 해당하는 칩 누적 구간에 대한 정보 및 문턱값들이 저장될 수 있다.

데이터 전송율	프리앰블 길이(칩 누적 구간)	문턱값	비고
19.2 kbps	2,048 chips	T2048	프리앰블이2슬롯에 걸쳐 존재하는 경우
38.4 kbps	1,024 chips	T1024	프리앰블이 1슬롯내에 포함되는 경우
76.8 kbps	512 chips	T512
153.6 kbps	256 chips	T256
307.2 kbps	128 chips	T128
614.4 kbps	64 chips	T64

상기 <표 1>을 참조하면, 데이터 전송율이 19.2kbps인 경우에 기지국으로부터 단말기로 전송되는 프리앰블은 패킷 데이터 채널의 초기 한 슬롯과 이후의 한슬롯, 즉 2슬롯에 걸쳐서 존재한다. 이와 달리, 데이터 전송율이 19.2 kbps가 아닌 경우, 즉 38.4kbps, 76.8kbps, 153.6kbps, 307.2kbps 또는 614.4kbps인 경우에 프리앰블은 패킷 데이터 채널의 처음 한 슬롯에 포함된다.

제어기 514는 상기 메모리 513을 이용하여 단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간 및 문턱값을 결정한다. 예를 들어, 상기 제어기 514는 단말기가 기지국으로 요청하는 데이터 전송율이 153.6kbps인 경우에는 칩 누적 구간이 256칩이고, 문턱값이 T₂₅₆인 것으로 결정한다. 이렇게 결정된 칩 누적 구간에 대한 정보는 제1 누적기 515로 제공되고, 문턱값에 대한 정보는 제2 비교기 516으로 제공된다. 이와 같이, 상기 제어기 514는 단말기가 기지국으로 요청하는 데이터 전송율에 따라 칩 누적 구간이 한 슬롯을 넘는지 넘지 않는지 여부를 알 수 있다. 상기 제어기 514는 칩 누적 구간이 한 슬롯을 넘지 않는 경우에는 제1 누적기 515만이 프리앰블의 누적 동작을 수행하도록 제어하고, 칩 누적 구간이 한 슬롯을 넘는 경우에는 제1 누적기 515 뿐만 아니라 제2 누적기 517도 프리앰블의 누적 동작을 수행하도록 제어한다.

제1 누적기 515는 단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간이 한 슬롯을 넘지 않는 경우 상기 제어기 514에 의해 제어되어 누적 동작을 수행한다. 상기 제1 누적기 515는 한 슬롯보다 작거나 같은 칩 누적 구간만큼 프리앰블을 누적하고, 그 누적값을 출력한다.

단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간이 한슬롯을 넘는 경우에는 상기 제어기 514에 의해 제어되어 제1 누적기 515 뿐만 아니라 제2 누적기 517도 누적 동작을 수행한다. 상기 제1 누적기 515는 초기 슬롯에 포함되는 프리앰블을 누적한다. 상기 제2 누적기 515는 상기 제1 누적기 515에 의한 누적값을 입력하고 상기 초기 슬롯 이후의 슬롯에 대한 프리앰블을 누적한다.

제2 비교기 516은 상기 제1 누적기 515에 의한 누적값과 문턱값을 비교하고, 그 비교결과에 따른 온/오프 신호를 출력한다. 상기 제2 비교기 516은 상기 제1 누적기 515에 의한 누적값이 문턱값보다 큰 경우 온 신호를 출력하고, 상기 제1 누적기 515에 의한 누적값이 문턱값보다 작은 경우 오프 신호를 출력한다.

제3 비교기 518은 상기 제2누적기 517에 의한 누적값과 문턱값을 비교하고, 그 비교결과에 따른 온/오프 신호를 출력한다. 상기 제3 비교기 518은 상기 제2 누적기 517에 의한 누적값이 문턱값보다 큰 경우 온 신호를 출력하고, 상기 제2 누적기 517에 의한 누적값이 문턱값보다 작은 경우 오프 신호를 출력한다.

상기 제어기 514는 상기 비교기들 512,516,518의 출력신호를 입력하고 그 출력신호들의 레벨에 따라 프리앰블이 검출되었음을 나타내는 제어신호를 발생한다. 이 제어신호는 복조기 519의 복조 동작의 시작 시점을 통보하기 위한 신호이다. 우선 상기 제어기 514는 제1 비교기 512로부터 온 신호가 인가되는 경우, 즉 채널의 상태가 양호한 경우에 프리앰블의 검출을 위한 누적 동작을 수행한다.

채널의 상태가 양호하다면, 상기 제어기 514는 단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간이 한 슬롯을 넘는지 넘지 않는지 여부에 따라 비교기들 516,518중의 어느 하나 또는 모두로부터의 비교결과 신호에 따라프리앰블을 검출하였는지 여부를 판단한다. 단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간이 한 슬롯을 넘지 않는 경우, 상기 제어기 514는 제2 비교기 516으로부터 출력되는 비교결과 신호가 온 신호인 경우에 프리앰블이 검출된 것으로 판단한다. 단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간이 한 슬롯을 넘는 경우, 상기 제어기 514는 제2 비교기 516으로부터 출력되는 비교결과 신호가 온 신호이고 제3 비교기 518로부터 출력되는 비교결과 신호가 온 신호인 경우에 프리앰블이 검출된 것으로 판단한다. 프리앰블이 검출된 것으로 판단되는 경우, 상기 제어기 514는 복조기 519가 수신 패킷 데이터의 복조 동작을 시작할 수 있도록 하기 위한 제어신호, 즉 복조 시작을 통보하는 신호를 발생한다.

복조기 519는 상기 제어기 514로부터 복조 시작을 통보하는 제어신호가 입력됨에 응답하여 해당하는 데이터 전송속도(전송율)로 수신 패킷 데이터에 대한 복조 동작을 수행한다.

상기 도 5에 도시된 바와 같은, 본 발명의 실시예에 따른 프리앰블 검출 장치가 1xEV-DV 시스템에 적용된다고 가정할 때, 칩 누적 구간이 한 슬롯을 넘지 않는 경우 - 즉 상기 <표 1>에서 데이터 전송율이 38.4 kbps, 76.8 kbps, 153.6 kbps, 307.2 kbps 또는 614.4 kbps인 경우에 제1 누적기 515는 한 슬롯보다 작거나 같은 칩 누적 구간만큼 수신된 프리앰블을 누적한다 제2 비교기 516은 상기 제1 누적기 515에 의해 누적된 값과 각 데이터 전송율에 대응하는 문턱값을 비교하고, 그 비교결과 누적값이 문턱값보다 큰 경우에 온 신호를 출력한다. 그러면 제어기 514는 상기 제2 비교기 516으로부터의 온 신호에 응답하여 패킷 데이터에 대한 복조의 시작을 나타내는 제어신호를 복조기 519로 출력한다.

이와 달리, 칩 누적 구간이 한 슬롯을 넘는 경우 - 즉 상기 <표 1>에서 데이터 전송율이 19.2 kbps인 경우에 제1 누적기 515 뿐만 아니라 제2 누적기 517도 누적 동작을 수행한다. 이러한 누적 동작을 보다 구체적으로 설명하면 다음과 같다.

단말기가 기지국으로 요청하는 데이터 전송율(전송속도)이 19.2kbps인 경우, 제어기 514는 기지국으로부터 단말기로 전송될 프리앰블이 한 슬롯을 넘는 것으로 판단한다. 프리앰블이 한 슬롯을 넘는 것으로 판단되는 경우, 상기 제어기 514는 우선 제1 누적기 515이 누적 동작을 수행하도록 제어한다. 이때 채널의 상황이 양호하다고 가정한다.

제1 누적기 515는 상기 제어기 514에 의해 제어되어 수신 프리앰블을 누적하고, 그 누적값을 출력한다. 상기 제1 누적기 515에 의해 누적된 값이 상기 데이터 전송율 19.2kbps에 해당하는 문턱값 T₂₀₄₈보다 큰 것으로 판단되어 제2 비교기 516으로부터 온 신호가 발생될 때까지 상기 제1 누적기 515에 의한 누적 동작이 수행된다. 상기 제2 비교기 516으로부터 온 신호가 발생되는 경우는 상기 제1 누적기 515에 의해 한 슬롯내에 존재하는 모든 프리앰블에 대해 누적 동작이 수행된 경우이다. 상기 제2 비교기 516으로부터 온 신호가 발생되는 경우, 즉 상기 제1 누적기 515에 의해 누적된 값이 상기 데이터 전송율 19.2kbps에 해당하는 문턱값 T₂₀₄₈보다 큰 것으로 판단되는 경우, 상기 제어기 514는 제2 누적기 517이 누적 동작을 수행하도록 제어한다.

제2 누적기 517은 상기 제어기 514의 제어하에 상기 제1 누적기 515에 의한 누적값을 입력하고, 상기 제1 누적기 515에 의해 누적된 초기 한 슬롯 이후의 다음 슬롯에 존재하는 프리앰블에 대한 누적 동작을 수행한다. 상기 제2 누적기 517에 의한 누적 동작은 제3 비교기 518로부터 온 신호가 발생할 때까지 수행된다. 여기서, 상기 제3 비교기 518로부터 온 신호가 발생하는 경우는 상기 제2 누적기 517에 의한 누적값이 문턱값보다 큰 경우, 즉 데이터 전송율 19.2kbps에 해당하는 칩 누적 구간 2048칩만큼의 프리앰블에 대한 누적이 이루어진 경우에 대응한다.

상기 제3 비교기 518로부터 온 신호가 발생하는 경우, 제어기 514는 복조기 519가 수신 패킷 데이터에 대한 복조 동작을 데이터 전송율 19.2kbps로 수행할 수 있도록 복조시작을 통보하기 위한 제어신호를 발생한다.

전술한 본 발명의 실시예에서는 단말이 기지국으로 요청한 데이터 전송율을 제어기 514가 미리 알고 있는 상태에서 상기 데이터 전송율에 대응하는 칩 누적구간과 문턱값을 누적기 515와 비교기들 516,518에 제공하여 처리하는 것으로 설명하였다. 그러나, 본 발명은 단말이 기지국으로 데이터 전송율을 요청하지 않는 경우, 즉 기지국이 임의의 데이터 전송율을 할당하여 패킷 데이터를 전송하는 경우에도 적용될 수 있을 것이다. 기지국이 임의의 데이터 전송율을 할당하는 경우, 상기 누적기 515에 의한 누적값과 다수의 문턱값들을 비교함으로써 해당 데이터 전송율이 결정된다. 구체적으로 말하면, 상기 누적기 515는 1024칩동안 프리앰블을 누적하고, 상기 비교기 516은 상기 누적기 515의 누적값과 상기 제어기 514로부터 제공되는 일련의 문턱값들을 비교하고 그 비교 결과에 따른 신호를 출력한다. 그러면 상기 제어기 514는 상기 비교 결과 신호로부터 해당 데이터 전송율을 결정한다. 일예로, 누적값이 T₂₅₆보다는 크지만 T₅₁₂보다는 작은 경우, 데이터 전송율은 153.6 Kbps인 것으로 판명된다. 이와 같이, 프리앰블이 1슬롯에 걸쳐 있는 경우에는 상기 제어기 514의 제어하에 누적기 515 및 비교기 516만이 동작하고, 누적기 517과 비교기 518은 아무런 동작도 하지 않는다. 그러나 상기 누적기 515에 의한 누적값이 T₁₂₈₀보다 큰 경우에 상기 제어기 514는 프리앰블이 2슬롯에 걸쳐 있음을 판단하고 누적기 517을 제어함으로써 상기 누적기 517에서 2048칩 동안의 누적이 이루어지도록 한다. 상기 누적기 517에 의한 누적값은 비교기 518에 입력되어 문턱값 T₂₀₄₈과 비교된다. 상기 비교기 518에서 상기 누적기 517에 의한 누적값이 상기 문턱값 T₂₀₄₈보다 큰 경우에 ON신호가 출력되기 때문에, 상기 제어기 514는 데이터 전송율이 19.2Kbps임을 판단할 수 있고, 판단된 데이터 전송율 19.2Kbps로 복조동작이 수행되도록 복조기 519를 제어한다.

도 6은 본 발명의 일 실시예에 따른 프리앰블 검출 동작의 처리 흐름을 보여주는 도면이다. 이 처리 흐름은 프리앰블이 2 슬롯에 걸쳐서 존재하는 경우에 대응한다. 예를 들어, 본 발명이 1xEV-DV 시스템에 적용된다고 가정할 때, 단말기가 기지국으로 19.2kbps의 데이터 전송율을 요청하는 경우에 응답하여 기지국이 단말기로 2048칩 길이를 가지는 프리앰블을 전송하는 경우에 도 5에 도시된 바와 같은 장치가 그 전송된 프리앰블을 검출하는 동작을 처리 흐름을 보여준다. 하기에서 프리앰블 검출 동작을 설명함에 있어서는 도 3에 도시된 슬롯 구조와 도 5에 도시된 프리앰블 검출 장치의 구성이 참조될 것이다.

상기 도 3, 도 5 및 도 6을 참조하면, 우선 첫 번째 슬롯(1a 슬롯)에서의 채널 상태가 양호한지 여부의 결정 동작이 수행된다(601단계). 채널상태가 양호한지 여부는 전력세기 측정기 511 및 비교기 512에 의해 결정된다. 기준 수신신호를 파일럿신호로 설정하여 수신되는 기준 신호의 전력의 세기와 모의 실험을 통해서 구해지는 문턱값과의 비교를 통하여 채널 상태의 양호 여부가 결정된다. 채널상태가 양호하지 않다고 판단되면, 제어기 514는 자신에 할당된 프리앰블이 없다고 판단하고 버린다(608단계).

채널상태가 양호한다고 판단되면, 제어기 514는 제1 누적기 515를 제어하여 1a 슬롯내에 포함되는 1024칩 동안의 프리앰블을 누적한다. 1a 슬롯의 누적값 C₁₀₂₄가 문턱값 T₁₀₂₄보다 작은 것으로 비교기 516에 의해 판단되는 경우(603단계), 현재 1a 슬롯에서는 단말기 자신에 할당된 프리앰블이 없다고 판단하여 버린다(608단계). 그렇지 않은 경우에, 제1 누적기 515는 1024칩에 대한 누적이 끝난 후에 256칩 동안의 프리앰블을 추가적으로 누적하고, 비교기 516은 역시 버스트 파일럿을 이용하여 만든 문턱값 T₂₅₆과 상기 제1 누적기 515에 의해 추가적으로 누적된 값을 비교한다(603단계).

256칩 동안의 누적값 C₂₅₆이 문턱값 T₂₅₆보다 큰 것으로 비교기 516에 의해 비교되는 경우 - 비교기 516으로부터 온 신호가 발생하는 경우, 제어기 514는 다음의1b 슬롯에서 프리앰블이 계속 전송될 것이라고 판단한다. 첫 번째 누적값 C₁₀₂₄가 문턱값 T₁₀₂₄보다 크고 두 번째 누적값 C₂₅₆이 문턱값 T₂₅₆보다 큰 경우에만제어기 514는 다음의 1b 슬롯에서의 채널상태 판단 및 프리앰블 누적 동작을 수행한다.

상기 1b 슬롯에서의 채널상태가 양호하다고 판단되면(604단계), 제어기 514는 1a 슬롯에서 누적한 값, 즉 (C₁₀₂₄+ C₂₅₆) 값에 이어 1b 슬롯에 포함된 프리앰블까지 계속 누적하고, 비교기 518은 총 2048칩 동안의 누적값 C₂₀₄₈을 문턱값 T₂₀₄₈과 비교한다(605단계). 여기서, 상기 누적값 C₂₀₄₈이 문턱값 T₂₀₄₈보다 크면, 제어기 514는 단말기 자신에 할당된 프리앰블이라 판단하고 데이터 전송 속도 19.2kbps로 데이터 복조가 시작되도록 한다(606단계). 상기 누적값 C₂₀₄₈이 문턱값 T₂₀₄₈보다 작다면, 제어기 514는 단말기 자신에 할당된 프리앰블이 없다고 판단하고 버린다(608단계). 상기 문턱값들 T₁₀₂₄, T₂₅₆, T₂₀₄₈은 버스트 파일럿 또는 이전 슬롯의 누적 프리앰블값을 이용하여 생성할 수 있다. 이때 만일 페이딩에 의한 영향이 있다면, 연속 파일럿을 이용하여 상기 문턱값들을 생성할 수도 있을 것이다.

이와 같이 단말기가 기지국으로 올린 데이터 전송율 요청(DRQ)에 따라 데이터 전송속도가 달라짐에 따라 프리앰블의 칩 누적구간이 달라지게 된다. 이때 데이터 전송속도가 19.2kbps인 경우와 아닌 경우의 두 가지로 구분될 수 있다. 즉, 프리앰블 누적구간이 한 슬롯을 넘는지 넘지 않는지에 따라서 프리앰블의 검출 동작이 달라지게 된다. 데이터 전송속도가 19.2kbps인 경우에는 두 슬롯에 걸쳐서 프리앰블을 누적해야 되므로 첫번째 슬롯과 두번째 슬롯에서 총 2048칩의 프리앰블을 누적하게 된다. 이와 달리 데이터 전송속도가 19.2kbps이외의 경우에는 해당하는 전송속도에 따른 칩 누적구간만큼 프리앰블을 누적하여 해당 전송속도에 따른 문턱값과 비교하게 된다.

도 7은 본 발명의 다른 실시예에 따른 프리앰블 검출 동작의 처리 흐름을 보여주는 도면이다.

상기 도 3, 도 5 및 도 7을 참조하면, 우선 첫 번째 슬롯(1a 슬롯)에서의 채널 상태가 양호한지 여부의 결정 동작이 수행된다(701단계). 채널상태가 양호한지 여부는 전력세기 측정기 511 및 비교기 512에 의해 결정된다. 기준 수신신호를 파일럿신호로 설정하여 수신되는 기준 신호의 전력의 세기와 모의 실험을 통해서 구해지는 문턱값과의 비교를 통하여 채널 상태의 양호 여부가 결정된다. 채널상태가 양호하지 않다고 판단되면, 제어기 514는 자신에 할당된 프리앰블이 없다고 판단하고 버린다(706단계).

채널상태가 양호한다고 판단되면, 제어기 514는 제1 누적기 515를 제어하여 1a 슬롯내에 포함되는 1280칩 동안의 프리앰블을 누적한다. 1a 슬롯의 누적값 C₁₂₈₀가 문턱값 T₁₂₈₀보다 작은 것으로 비교기 516에 의해 판단되는 경우(702단계, No), 제어기 514는 자신에게 할당된 프리앰블이 1슬롯안에 위치한 것으로 판단하고, 상기 <표 1>과 같은 테이블을 이용하여 상기 제1 누적기 515에 의한 누적값과 일련의 문턱값을 비교하는 동작, 즉 비교기 516을 제어하고 그 비교 결과 신호로부터 해당데이터 전송율을 결정한다(707단계). 상기 데이터 전송율을 결정하기 위한 문턱값은 짧은 길이에서 긴 길이를 갖는 칩누적 구간의 순서대로(64칩, 128칩, 256칩, ...) 문턱값과 각각 비교할 수도 있고, 긴 길이에서 짧은 길이를 갖는 칩누적 구간의 순서대로(1024칩, 512칩, 256칩, ...) 문턱값과 각각 비교할 수도 있다. 데이터 전송율이 결정되면, 제어기 514는 상기 결정된 전송율로 복조가 이루어지도록 복조기 519를 제어한다(708단계).

한편, 상기 702단계에서 C₁₂₈₀> T₁₀₂₄인 것으로 판단되는 경우,제어기 514는 다음의 1b 슬롯에서의 채널상태 판단 및 프리앰블 누적 동작을 수행한다.

상기 1b 슬롯에서의 채널상태가 양호하다고 판단되면(703단계, Yes), 제어기 514는 1a 슬롯에서 누적한 값, 즉 C₁₂₈₀값에 이어 1b 슬롯에 포함된 프리앰블까지 계속 누적하고, 비교기 518은 총 2048칩 동안의 누적값 C₂₀₄₈을 문턱값 T₂₀₄₈과 비교한다(704단계). 여기서, 상기 누적값 C₂₀₄₈이 문턱값 T₂₀₄₈보다 크면, 제어기 514는 단말기 자신에 할당된 프리앰블이라 판단하고 데이터 전송 속도 19.2kbps로 데이터 복조가 시작되도록 한다(705단계). 상기 누적값 C₂₀₄₈이 문턱값 T₂₀₄₈보다 작다면, 제어기 514는 단말기 자신에 할당된 프리앰블이 없다고 판단하고 버린다(706단계). 상기 문턱값들 T₁₂₈₀, T₂₀₄₈은 버스트 파일럿 또는 이전 슬롯의 누적 프리앰블값을 이용하여 생성할 수 있다. 이때 만일 페이딩에 의한 영향이 있다면, 연속 파일럿을 이용하여 상기 문턱값들을 생성할 수도 있을 것이다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은 패킷 데이터 서비스 및 음성 서비스를 동시 수행하는 시스템에서 프리앰블이 한 슬롯내에 포함되는 경우 뿐만 아니라 한 슬롯을 넘어서 존재하는 경우에도 그 프리앰블을 정확하게 검출할 수 있다는 이점이 있다. 이러한 프리앰블의 정확한 검출은 패킷 데이터 복조 동작의 시작 시점의 정확한 결정을 보장하므로, 패킷 데이터 복조의 성능 향상을 기할 수 있다는 이점이 있다.

Claims (12)

1. 이동통신 시스템에서 단말기가 기지국으로부터 전송된 프리앰블을 검출하기 위한 방법에 있어서:

   단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간이 한 슬롯을 넘는지 여부를 결정하는 과정과;

   상기 칩 누적 구간이 한 슬롯을 넘지 않는 경우, 한 슬롯보다 작거나 같은 칩 누적 구간만큼 프리앰블을 누적하고, 제1누적값을 출력하는 과정과;

   상기 칩 누적 구간이 한 슬롯을 넘는 경우, 한 슬롯보다 큰 칩 누적 구간만큼 프리앰블을 연속하여 누적하고, 제2누적값을 출력하는 과정과;

   상기 제1누적값 또는 상기 제2누적값을 칩 누적 구간에 해당하는 미리 저장된 문턱값과 비교하고 비교 결과에 따라 데이터 복조의 시작을 나타내는 제어신호를 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
2. 제1항에 있어서, 상기 프리앰블의 누적 동작은 채널의 상태가 양호한 경우에 수행되는 것을 특징으로 하는 상기 방법.
3. 이동통신 시스템에서 단말기가 기지국으로부터 전송된 프리앰블을 검출하기위한 장치에 있어서,

   복수의 데이터 전송율들 각각에 해당하는 칩 누적 구간에 대한 정보들과 문턱값들을 저장하고 있는 메모리와,

   단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간이 한 슬롯을 넘지 않는 경우, 한 슬롯보다 작거나 같은 칩 누적 구간만큼 프리앰블을 누적하고, 제1누적값을 출력하는 제1누적기와,

   상기 칩 누적 구간이 한 슬롯을 넘는 경우, 한 슬롯보다 큰 칩 누적 구간만큼 프리앰블을 연속하여 누적하고, 제2누적값을 출력하는 제2누적기와,

   상기 제1누적값 또는 상기 제2누적값을 상기 메모리에 저장된 칩 누적 구간에 해당하는 문턱값과 비교하고 비교 결과에 따라 데이터 복조의 시작을 나타내는 제어신호를 출력하는 제어기를 포함함을 특징으로 하는 상기 장치.
4. 제3항에 있어서, 상기 제1누적기 또는 상기 제2누적기는 채널의 상태가 양호한 경우에 프리앰블의 누적 동작을 수행하는 것을 특징으로 하는 상기 장치.
5. 이동통신 시스템에서 단말기가 기지국으로부터 전송된 프리앰블을 검출하기 위한 방법에 있어서,

   단말기가 기지국으로 요청하는 데이터 전송율에 해당하는 칩 누적 구간 및문턱값을 결정하는 과정과,

   상기 칩 누적 구간이 한 슬롯보다 작은 경우, 상기 결정된 칩 누적구간만큼 프리앰블을 누적하고 제1누적값을 출력하는 과정과,

   상기 칩 누적 구간이 한 슬롯보다 큰 경우, 상기 결정된 칩 누적구간만큼의 초기 슬롯의 프리앰블과 상기 초기슬롯 이후의 슬롯에 대한 프리앰블을 누적하여 제2누적값을 출력하는 과정과,

   상기 문턱값과 상기 제1누적값 또는 상기 제2누적값을 비교하는 과정과,

   상기 제1누적값 또는 상기 제2누적값이 상기 문턱값보다 큰 경우 수신 패킷 데이터의 복조 동작이 시작될 수 있도록 하기 위한 제어신호를 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
6. 제5항에 있어서, 상기 프리앰블의 누적은 채널의 상태가 양호한 경우에 수행되는 것을 특징으로 하는 상기 방법.
7. 이동통신 시스템에서 단말기가 기지국으로부터 전송된 프리앰블을 검출하기 위한 장치에 있어서,

   복수의 데이터 전송율들 각각에 해당하는 칩 누적 구간들 및 문턱값들을 저장하고 있는 메모리와,

   단말기가 기지국으로 요청하는 상기 복수의 데이터 전송율들중 어느 한 데이터 전송율에 해당하는 칩 누적 구간이 한 슬롯보다 작은 경우, 수신 프리앰블을 연속하여 누적하고 제1누적값을 출력하는 제1누적기와,

   상기 칩 누적 구간이 한 슬롯보다 큰 경우, 초기 슬롯의 프리앰블을 누적하여 제2누적값을 출력하고 상기 제2누적값을 이후의 슬롯에 대한 프리앰블 누적시 이용하여 제3누적값을 출력하는 제2누적기와,

   상기 문턱값과 상기 제1누적값을 비교하는 제1비교기와,

   상기 문턱값과 상기 제3누적값을 비교하는 제2비교기와,

   상기 제1누적값 또는 상기 제3누적값이 상기 문턱값보다 큰 경우 수신 패킷 데이터의 복조 동작이 시작될 수 있도록 하기 위한 제어신호를 출력하는 제어기를 포함함을 특징으로 하는 상기 장치.
8. 제7항에 있어서, 상기 프리앰블의 누적은 채널의 상태가 양호한 경우에 수행되는 것을 특징으로 하는 상기 장치.
9. 이동통신 시스템에서 단말기가 기지국으로부터 전송된 프리앰블을 검출하기 위한 방법에 있어서,

   제1 슬롯만큼의 수신 프리앰블을 누적하고, 제1 누적값을 출력하는 과정과,

   상기 제1 누적값과 미리 설정된 제1 문턱값을 비교함으로써 상기 프리앰블이 한 슬롯내에 포함되는지 한 슬롯을 초과하여 존재하는지를 판단하는 과정과,

   상기 프리앰블이 한 슬롯내에 포함되는 경우, 상기 제1 문턱값보다 작은 일련의 데이터 전송율 각각에 해당하는 제1그룹의 문턱값들과 상기 제1 누적값을 비교함으로써 해당하는 데이터 전송율을 결정하는 과정과,

   상기 프리앰블이 한 슬롯을 초과하여 존재하는 경우, 상기 제1 누적값과 상기 제1 슬롯에 후속하는 제2 슬롯의 수신 프리앰블을 누적하고, 제2 누적값을 출력하는 과정과,

   상기 제2 누적값과 상기 제1 문턱값보다 큰 적어도 하나 이상의 일련의 데이터 전송율 각각에 해당하는 제2그룹의 문턱값들을 비교함으로써 해당하는 데이터 전송율을 결정하는 과정과,

   상기 결정된 데이터 전송율로의 수신 패킷 데이터에 대한 복조 동작의 시작을 통보하기 위한 제어신호를 출력하는 과정을 포함함을 특징으로 하는 상기 방법.
10. 제9항에 있어서, 상기 수신 프리앰블의 누적은 채널의 상태가 양호한 경우에 수행되는 것을 특징으로 하는 상기 방법.
11. 이동통신 시스템에서 단말기가 기지국으로부터 전송된 프리앰블을 검출하기위한 장치에 있어서,

    제1 슬롯만큼의 수신 프리앰블을 누적하고, 제1 누적값을 출력하는 제1 누적기와,

    상기 제1 누적값과 상기 제1 슬롯에 후속하는 제2 슬롯의 수신 프리앰블을 선택적으로 누적하고, 제2 누적값을 출력하는 제2 누적기와,

    상기 제1 누적값과 상기 제1 슬롯내에 포함되는 프리앰블의 구간을 나타내며 가변적으로 정해지는 제1 문턱값을 비교하고 제1 비교 결과를 출력하는 제1 비교기와,

    상기 제2 누적값과 상기 제2 슬롯내에 포함되는 프리앰블의 구간을 나타내며 가변적으로 정해지는 제2 문턱값을 비교하고 제2 비교 결과를 출력하는 제2 비교기와,

    상기 제1 비교 결과가 상기 제1 누적값이 상기 제1 문턱값보다 작은 것임을 나타내는 경우에는 상기 제1 문턱값을 감소시켜 상기 제1 비교기로 제공하고, 상기 제1 비교 결과가 상기 제1 누적값이 상기 제1 문턱값보다 큰 것임을 나타내는 경우에는 상기 제2 누적기의 동작을 가능하게 하고, 상기 비교기들의 비교 결과가 해당하는 누적값이 문턱값에 대응하는 것임을 나타내는 경우에는 그 문턱값에 대응하는 데이터 전송율을 결정함으로써 상기 결정된 데이터 전송율로의 수신 패킷 데이터에 대한 복조 동작의 시작되도록 제어하는 제어기를 포함함을 특징으로 하는 상기 장치.
12. 제11항에 있어서, 상기 수신 프리앰블의 누적은 채널의 상태가 양호한 경우에 수행되는 것을 특징으로 하는 상기 장치.