KR20080072370A - 액정표시장치 및 그의 구동 방법 - Google Patents

액정표시장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20080072370A
KR20080072370A KR1020070011048A KR20070011048A KR20080072370A KR 20080072370 A KR20080072370 A KR 20080072370A KR 1020070011048 A KR1020070011048 A KR 1020070011048A KR 20070011048 A KR20070011048 A KR 20070011048A KR 20080072370 A KR20080072370 A KR 20080072370A
Authority
KR
South Korea
Prior art keywords
control signal
resistor
liquid crystal
current control
resistors
Prior art date
Application number
KR1020070011048A
Other languages
English (en)
Other versions
KR101274700B1 (ko
Inventor
최진철
장철상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070011048A priority Critical patent/KR101274700B1/ko
Publication of KR20080072370A publication Critical patent/KR20080072370A/ko
Application granted granted Critical
Publication of KR101274700B1 publication Critical patent/KR101274700B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B39/00—Circuit arrangements or apparatus for operating incandescent light sources
    • H05B39/04—Controlling
    • H05B39/06—Switching arrangements, e.g. from series operation to parallel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디지털 데이터를 아날로그 데이터전압으로 변환시키는데 이용되는 감마기준전압을 분압시키는 저항열 내의 저항들을 각 픽셀의 충전 여부에 따라 병렬 구조나 직렬 구조로 변환시킬 수 있는 액정표시장치를 제공하는 것으로, 입력된 디지털 데이터를 아날로그 데이터전압으로 변환시키는 D/A 컨버터; 및 상기 D/A 컨버터를 통해 공급되는 전류에 의해 충전되어 상기 아날로그 데이터전압을 증폭시켜 액정표시패널로 출력하는 출력버퍼를 구비하며, 상기 D/A 컨버터는, 입력된 전류제어신호에 의해 스위칭이 제어되는 스위치와 상기 스위치에 의해 직렬이나 병렬로 접속되는 제 1 및 제 2 저항을 갖는 다수의 저항부들로 이루어진 저항열을 포함하는 것을 특징으로 한다.
액정표시장치, 데이터구동회로, 저항열, 출력버퍼, 스위치

Description

액정표시장치 및 그의 구동 방법{LCD and drive method thereof}
도 1은 일반적인 액정표시장치에 형성된 각 픽셀의 등가 회로도.
도 2는 본 발명의 일실시예에 따른 액정표시장치의 구성도.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 구성도.
도 4는 본 발명의 실시예에 따른 액정표시장치의 데이터 구동회로의 회로도.
도 5는 본 발명에 따른 액정표시장치의 데이터 구동회로의 신호 특성도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200: 액정표시장치 110: 액정표시패널
120: 데이터 구동회로 130: 게이트 구동회로
140: 감마기준전압 발생부 150: 백라이트 어셈블리
160: 인버터 170: 공통전압 발생부
180: 타이밍 컨트롤러 210: 신호 발생부
본 발명은 액정표시장치에 관한 것으로, 특히 디지털 데이터를 아날로그 데이터전압으로 변환시키는데 이용되는 감마기준전압을 분압시키는 저항열 내의 저항들을 각 픽셀의 충전 여부에 따라 병렬 구조나 직렬 구조로 변환시킬 수 있는 액정표시장치 및 그의 구동 방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin FiLm Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(CLc)을 충전시킨다.
TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(CLc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.
액정셀(CLc)의 공통전극에는 공통전압(Vcom)이 공급된다.
스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(CLc)의 전압을 일정하게 유지하는 역할을 한다.
스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(CLc)의 화소전극에 공급한다. 이때 액정셀(CLc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.
이러한 구조를 갖는 픽셀들을 구비하는 종래의 액정표시장치의 데이터 구동회로는 감마기준전압들을 직렬구조 배열된 저항열(미도시)를 통해 분압하고, 분압된 감마기준전압들을 이용하여 디지털 데이터들을 아날로그 데이터전압들로 변환시킨 후, 아날로그 데이터전압들을 출력버퍼(미도시)를 통해 증폭시켜 액정표시패널(미도시)에 공급한다. 그리고, 상기 출력버퍼는 내부에 커패시터들을 구비하며, 이 커패시터들이 전류에 의해 충분히 충전되어야만 원하는 레벨의 데이터전압이 상기 액정표시패널로 공급된다. 따라서, 상기 출력버퍼의 커패시터들을 충분히 충전시키기 위해서는 일정한 저항값을 갖는 상기 저항열을 통해 흐르는 전류를 높여 주어야 한다.
이와 같이 종래의 액정표시장치의 데이터 구동회로는 출력버퍼의 커패시터들을 충전시키기 위해 전류를 높여줌으로써, 비교적 많은 전력을 소모하는 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 디지털 데이터를 아날로그 데이터전압으로 변환시키는데 이용되는 감마기준전압을 분압시키는 저항열 내의 저항들을 각 픽셀의 충전 여부에 따라 병렬 구조나 직렬 구조로 변환시킬 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 다른 목적은 감마기준전압을 분압시키는 저항열 내의 저항들을 각 픽셀의 충전 여부에 따라 병렬 구조나 직렬 구조로 변환시킴으로써, 출력버퍼의 충전에 이용되는 전류의 크기를 증감시킬 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 또다른 목적은 감마기준전압을 분압시키는 저항열 내의 저항값을 감소시켜 출력버퍼의 충전에 이용되는 전류의 크기가 증가되도록 함으로써, 전력의 소모량을 감소시킬 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는, 시스템으로부터 입력된 디지털 데이터의 계조 구현을 제어하는 타이밍 컨트롤러; 감마기준전압들을 발생하는 감마기준전압 발생부; 및 상기 감마기준전압을 이용하여 상기 타이밍 컨트롤러로부터의 디지털 데이터를 아날로그 데이터전압으로 변환시키며, 상기 감마기준전압들을 분압시키는 다수의 저항들로 이루어진 저항열을 구비하고, 상기 저항열을 통해 흐르는 전류에 의해 충전되어 상기 아날로그 데이터전압을 증폭시키는 출력버퍼들을 구비하는 데이터 구동회로를 포함하며, 상기 출력버퍼들의 충전 여부에 따라 상기 저항열의 저항들은 병렬 구조나 직렬 구조로 변환되는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 데이터 구동회로는, 입력된 디지털 데이터를 아날로그 데이터전압으로 변환시키는 D/A 컨버터; 및 상기 D/A 컨버터를 통해 공급되는 전류에 의해 충전되어 상기 아날로그 데이터전압을 증폭시켜 액정표시패널로 출력하는 출력버퍼를 구비하며, 상기 D/A 컨버터는, 입력된 전류제어신호에 의해 스위칭이 제어되는 스위치와 상기 스위치에 의해 직렬이나 병렬로 접속되는 제 1 및 제 2 저항을 갖는 다수의 저항부들로 이루어진 저항열을 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 구동 방법은, 스위치, 제 1 및 제 2 저항을 갖는 다수의 저항부들로 이루어진 저항열과, 데이터전압을 증폭시켜 액정표시패널에 공급하는 출력버퍼를 구비한 액정표시장치의 구동 방법에 있어서, 상기 스위치의 턴온/턴오프를 제어하는 전류제어신호를 발생하는 단계; 상기 전류제어신호에 따라 상기 저항열이 직렬 구조나 병렬 구조로 변환되는 단계; 상기 출력버퍼가 상기 저항열을 통해 공급되는 전류에 의해 충전되는 단계; 및 상기 충전된 출력버퍼가 상기 데이터전압을 액정표시패널에 공급하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 액정표시장치(100)는, 다수의 데이터라인들(DL1 내지 DLm)과 다수의 게이트라인들(GL1 내지 GLn)이 대응되게 교차되며 그 교차부에 액정셀(CLc)을 구동하기 위한 박막트랜지스터(TFT : Thin FiLm Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동회로(120)와, 액정표시패널(110)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동회로(130)와, 감마기준전압을 발생하여 데이터 구동회로(120)에 공급하기 위한 감마기준전압 발생부(140)와, 액정표시패널(110)에 광을 조사하기 위한 백라이트 어셈블리(150)와, 백라이트 어셈블리(150)에 교류 전압 및 전류를 인가하기 위한 인버터(160)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(CLc)의 공통전극에 공급하기 위한 공통전압 발생부(170)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위한 타이밍 컨트롤러(180)를 구비한다. 단, m과 n은 자연수이다.
액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(CLc)에 공급하게 된다. TFT의 게이트전극은 게이트라인들(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인들(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(CLc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다.
TFT는 게이트라인들(GL1 내지 GLn) 중에서 자신의 게이트단자에 접속된 게이트라인을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인들(DL1 내지 DLm) 중에서 TFT의 드레인단자에 접속된 데이터라인 상의 비디오 데이터는 액정셀(CLc)의 화소전극에 공급된다.
데이터 구동회로(120)는 타이밍 컨트롤러(180)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하며, 그리고 타이밍 컨트롤러(180)로부터 공급되는 디지털 비디오 데이터(RGB 데이터나 RGBW 데이터 등)를 샘플링하여 래치한 다음 감마기준전압 발생부(140)로부터 공급되는 감마기준전압들(GMA1 내지 GMAi)을 기준으로 액정표시패널(110)의 액정셀(CLc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)에 공급한다.
특히, 데이터 구동회로(120)는, 감마기준전압들(GMA1 내지 GMAi)을 분압시키는 다수의 저항들로 이루어진 저항열(도 4에 도시)과, 상기 저항열을 통해 흐르는 전류에 의해 충전되어 아날로그 데이터전압을 증폭시키는 출력버퍼들(도 4에 도시)을 구비한다. 여기서, 상기 출력버퍼들이 충전되는 경우, 상기 저항열의 저항들은 타이밍 컨트롤러(180)로부터의 전류제어신호(CCS)에 따라 병렬 구조로 변환된다. 반대로, 상기 출력버퍼들이 충전된 상태에서 아날로그 데이터전압을 데이터라인들(DL1 내지 DLm)로 출력하는 경우, 상기 저항열의 저항들은 타이밍 컨트롤러(180) 로부터의 전류제어신호(CCS)에 따라 직렬 구조로 변환되는 것을 특징으로 한다.
게이트 구동회로(130)는 타이밍 컨트롤러(180)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스를 순차적으로 발생하여 게이트라인들(GL1 내지 GLn)에 공급한다. 이때, 게이트 구동회로(130)는 게이트구동전압 발생부(미도시)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.
감마기준전압 발생부(140)는 고전위 전원전압(VDD)을 공급받아 감마기준전압들(GMA1 내지 GMAi)을 발생하여 데이터 구동회로(120)로 출력한다. 단, i는 2이상의 자연수이다.
백라이트 어셈블리(150)는 액정표시패널(110)의 후면에 배치되며, 인버터(160)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)의 각 픽셀로 조사한다.
인버터(160)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(160) 내에서 교류 전압과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(150)에 공급되는 교류 전압과 전류의 발생을 제어한다.
공통전압 발생부(170)는 고전위 전원전압(VDD)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 각 픽셀에 구비된 액정셀(CLc)들의 공통전극에 공급 한다.
타이밍 컨트롤러(180)는 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동회로(120)에 공급하고, 또한 시스템클럭신호(SCLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터구동 제어신호(DDC)와 게이트구동 제어신호(GDC)를 발생하여 각각 데이터 구동회로(120)와 게이트 구동회로(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트쉬프트클럭(GSC), 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
또한, 타이밍 컨트롤러(180)는 데이터 구동회로(120)에 구비된 저항열의 저항들(도 4에 도시)을 직렬 구조나 병렬 구조로 변환시키는 전류제어신호(CCS)를 발생하여 데이터 구동회로(120)로 공급한다. 여기서, 전류제어신호(CCS)는 클럭신호(CLK)이다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 구성도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(200)는, 도 2에 도시된 액정표시장치(100)와 동일하게, 액정표시패널(110), 데이터 구동회로(120), 게이트 구동회로(130), 감마기준전압 발생부(140), 백라이트 어셈블리(150), 인버터(160), 공통전압 발생부(170) 및 타이밍 컨트롤러(180)를 구비한다.
그리고, 본 발명의 다른 실시예에 따른 액정표시장치(200)는, 타이밍 컨트롤 러(180)로부터의 클럭신호(CLK)에 따라 전류제어신호(CCS)를 발생하는 신호 발생부(190)를 구비한다.
타이밍 컨트롤러(180)로부터 출력된 클럭신호(CLK)의 하이구간, 즉 데이터 구동회로(120)의 출력버퍼들이 충전되는 구간에서, 신호 발생부(190)는 데이터 구동회로(120)의 저항열의 저항들을 병렬 구조로 변화시키도록 지시하는 전류제어신호(CCS)를 발생하여 데이터 구동회로(120)로 출력한다.
타이밍 컨트롤러(180)로부터 출력된 클럭신호(CLK)의 로우구간, 즉 데이터 구동회로(120)의 출력버퍼들이 각 픽셀에 데이터전압을 출력하는 구간에서, 신호 발생부(190)는 데이터 구동회로(120)의 저항열의 저항들을 직렬 구조로 변화시키도록 지시하는 전류제어신호(CCS)를 발생하여 데이터 구동회로(120)로 출력한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 데이터 구동회로의 회로도이다.
도 4를 참조하면, 본 발명에 따른 데이터 구동회로(120)는, 타이밍 컨트롤러(180)로부터 직렬로 입력된 디지털 데이터를 병렬로 변환시키는 제어부(121)와, 데이터의 래치에 이용되는 샘플링신호를 발생하는 쉬프트 레지스터(122)와, 샘플링신호에 따라 제어부(121)로부터 병렬로 입력된 디지털 데이터들을 래치시키는 래치부(123)와, 감마기준전압들(GMA1 내지 GMAi)을 이용하여 래치부(123)에 의해 래치된 디지털 데이터들을 아날로그 데이터전압들로 변환시키기 위한 D/A 컨버터(124)와, D/A 컨버터(124)에 의해 변환된 아날로그 데이터전압들을 버퍼링하여 데이터라인들(DL1 내지 DLm)로 공급하는 출력버퍼(125)를 구비한다.
제어부(121)는 타이밍 컨트롤러(180)로부터 1수평기간 동안 직렬로 입력된 m/3개의 디지털 데이터들(RGB 데이터나 RGBW 데이터 등)을 병렬로 변환시켜 래치부(123)로 출력한다.
쉬프트 레지스터(122)는 타이밍 콘트롤러(180)로부터의 소스쉬프트클럭신호(SSC)에 따라 타이밍 컨트롤러(180)로부터의 소스스타트펄스(SSP)를 쉬프트시켜 디지털 데이터들의 래치에 이용되는 샘플링신호를 발생하여 래치부(123)로 공급한다.
래치부(123)는 쉬프트 레지스터(122)로부터의 샘플링신호에 따라 제어부(121)로부터 병렬로 입력된 디지털 데이터들을 래치시켜 D/A 컨버터(124)로 출력한다.
D/A 컨버터(124)는, 감마기준전압 발생부(140)로부터의 감마기준전압들(GMA1 내지 GMAi)을 분압시키는 저항열(124a)과, 래치부(123)에 의해 래치된 디지털 데이터에 의해 턴온되어 저항열(124a)에 의해 분압된 감마기준전압과 저항열(124a)을 통해 공급되는 전류를 스위칭시키기 위한 제 1 내지 제 m 디코더(124b-1 내지 124b-m)를 구비한다.
저항열(124a)은, 전류제어신호(CCS)에 따라 직렬 구조나 병렬 구조로 변환되는 다수의 저항부들(124a-1 내지 124a-m)을 구비한다.
저항부들(124a-1 내지 124a-m)은 각각, 전류제어신호(CCS)에 의해 스위칭이 제어되는 하나의 스위치와, 이 스위치에 의해 직렬 구조나 병렬 구조를 갖는 두개의 저항들을 구비한다.
저항부(124a-1)는 전류제어신호(CCS)에 의해 스위칭이 제어되는 스위치(SW1)와, 스위치(SW1)에 의해 직렬 구조나 병렬 구조를 갖는 저항들(R1-1, R1-2)을 구비한다.
저항부(124a-2)는 전류제어신호(CCS)에 의해 스위칭이 제어되는 스위치(SW2)와, 스위치(SW2)에 의해 직렬 구조나 병렬 구조를 갖는 저항들(R2-1, R2-2)을 구비한다.
저항부(124a-k)는 전류제어신호(CCS)에 의해 스위칭이 제어되는 스위치(SWk)와, 스위치(SWk)에 의해 직렬 구조나 병렬 구조를 갖는 저항들(Rk-1, Rk-2)을 구비한다.
저항부(124a-m)는 전류제어신호(CCS)에 의해 스위칭이 제어되는 스위치(SWm)와, 스위치(SWm)에 의해 직렬 구조나 병렬 구조를 갖는 저항들(Rm-1, Rm-2)을 구비한다.
이와 같이 동일한 구성을 갖는 저항부들(124a-1 내지 124a-m)은 전류제어신호(CCS)에 따라 동일하게 직렬 구조나 병렬 구조를 갖으므로, 저항부(124a-1)의 동작을 예로들어 설명한다.
도 5에 도시된 바와 같이, 각 픽셀의 데이터 충전 이전에 수행되는 차지쉐어 구간(Tcs), 즉 전류제어신호(CCS)의 하이구간에서, 저항부(124a-1)의 스위치(SW1)는 턴온되어 저항부(124a-1)의 저항들(R1-1, R1-2)은 제 1 디코더(124b-1)와 감마기준전압 발생부(140) 사이에 병렬로 접속된다.
저항들(R1-1, R1-2)이 병렬로 접속되면, 다음 수학식1과 같이 저항부(124a- 1)의 저항값 Rv는 증가된다.
Rv = [(R1-1)*(R1-2)]/[(R1-1)+(R1-2)]
상기 수학식1에서와 같이 저항부(124a-1)의 저항값 Rv가 감소되면, 다음 수학식2와 같이 저항부(124a-1)를 통해 제 1 디코더(124b-1)로 공급되는 전류 I가 증가된다. 다음 수학식2에서 V는 전압이다.
V = Rv*I
이와 반대로, 도 5에 도시된 바와 같이, 각 픽셀의 데이터 충전구간(Tdc), 즉 전류제어신호(CCS)의 로우구간에서, 저항부(124a-1)의 스위치(SW1)가 턴오프되어 저항부(124a-1)의 저항(R1-2)의 일측이 플로팅(floating)되도록 함으로써, 저항부(124a-1)의 저항(R1-1)이 제 1 디코더(124b-1)와 감마기준전압 발생부(140) 사이에 직렬로 접속된다.
이렇게 저항부(124a-1)의 저항(R1-1)이 직렬 접속되면, 병렬 구조일 때보다 저항부(124a-1)의 저항값 Rv가 증가됨으로, 상기 수학식2에서와 같이 저항부(124a-1)를 통해 제 1 디코더(124b-1)로 공급되는 전류 I가 감소된다.
제 1 내지 제 m 디코더(124b-1 내지 124b-m)는 저항열(124a)의 다수의 저항부들(124a-1 내지 124a-m)과 대응되게 접속된다.
제 1 디코더(124b-1)는 래치부(123)에 의해 래치된 데이터전압에 의해 턴온되어 저항부(124a-1)를 통해 분압된 감마기준전압과 저항부(124a-1)를 통해 공급되 는 전류를 출력버퍼(125)로 스위칭시킨다.
제 2 디코더(124b-2)는 래치부(123)에 의해 래치된 데이터전압에 의해 턴온되어 저항부(124a-2)를 통해 분압된 감마기준전압과 저항부(124a-2)를 통해 공급되는 전류를 출력버퍼(125)로 스위칭시킨다.
제 k 디코더(124b-k)는 래치부(123)에 의해 래치된 데이터전압에 의해 턴온되어 저항부(124a-k)를 통해 분압된 감마기준전압과 저항부(124a-k)를 통해 공급되는 전류를 출력버퍼(125)로 스위칭시킨다.
제 m 디코더(124b-m)는 래치부(123)에 의해 래치된 데이터전압에 의해 턴온되어 저항부(124a-m)를 통해 분압된 감마기준전압과 저항부(124a-m)를 통해 공급되는 전류를 출력버퍼(125)로 스위칭시킨다.
출력버퍼(125)는, 제 1 내지 제 m 디코더(124b-1 내지 124b-m)와 대응되게 접속된 제 1 내지 제 m 버퍼링부(125-1 내지 125-m)를 구비한다.
제 1 내지 제 m 버퍼링부(125-1 내지 125-m)는 각각, 하나의 증폭기와 두개의 커패시터들을 구비한다. 여기서, 증폭기는 반전입력단(-), 비반전입력단(+) 및 출력단을 갖는다. 그리고, 두개의 커패시터들 중 하나의 커패시터는 D/A 컨버터(124)와 증폭기의 반전입력단(-) 사이에 직렬 연결되고, 다른 하나의 커패시터는 증폭기의 반전입력단(-)과 출력단 사이에 연결된다.
제 1 버퍼링부(125-1)는, 제 1 디코더(124b-1)를 통해 공급되는 전류에 의해 충전되는 커패시터들(C1-1, C1-2)과, 커패시터들(C1-1, C1-2)의 충전량에 의해 이득이 결정되고 이 이득에 비례하여 제 1 디코더(124b-1)로부터 출력되는 아날로그 데이터전압을 증폭시키는 증폭기(AMP1)를 구비한다. 여기서, 증폭기(AMP1)는 커패시터들(C1-1, C1-2)과 공통 접속된 반전입력단(-), 데이터라인(DL1)과 커패시터(C1-2)에 공통 접속된 출력단, 그리고 소정의 기준전압(Vref)이 인가되는 비반전입력단(+)을 갖는다. 그리고, 커패시터(C1-1)는 제 1 디코더(124b-1)의 출력측과 증폭기(AMP1)의 반전입력단(-) 사이에 직렬 접속되고, 커패시터(C1-2)는 증폭기(AMP1)의 반전입력단(-)과 출력단 사이에 접속된다.
제 2 버퍼링부(125-2)는, 제 2 디코더(124b-2)를 통해 공급되는 전류에 의해 충전되는 커패시터들(C2-1, C2-2)과, 커패시터들(C2-1, C2-2)의 충전량에 의해 이득이 결정되고 이 이득에 비례하여 제 2 디코더(124b-2)로부터 출력되는 아날로그 데이터전압을 증폭시키는 증폭기(AMP2)를 구비한다. 여기서, 증폭기(AMP2)는 커패시터들(C2-1, C2-2)과 공통 접속된 반전입력단(-), 데이터라인(DL2)과 커패시터(C2-2)에 공통 접속된 출력단, 그리고 소정의 기준전압(Vref)이 인가되는 비반전입력단(+)을 갖는다. 그리고, 커패시터(C2-1)는 제 2 디코더(124b-2)의 출력측과 증폭기(AMP2)의 반전입력단(-) 사이에 직렬 접속되고, 커패시터(C2-2)는 증폭기(AMP2)의 반전입력단(-)과 출력단 사이에 접속된다.
제 k 버퍼링부(125-k)는, 제 2 디코더(124b-k)를 통해 공급되는 전류에 의해 충전되는 커패시터들(Ck-1, Ck-2)과, 커패시터들(Ck-1, Ck-2)의 충전량에 의해 이득이 결정되고 이 이득에 비례하여 제 k 디코더(124b-k)로부터 출력되는 아날로그 데이터전압을 증폭시키는 증폭기(AMPk)를 구비한다. 여기서, 증폭기(AMPk)는 커패시터들(Ck-1, Ck-2)과 공통 접속된 반전입력단(-), 데이터라인(DL2)과 커패시 터(Ck-2)에 공통 접속된 출력단, 그리고 소정의 기준전압(Vref)이 인가되는 비반전입력단(+)을 갖는다. 그리고, 커패시터(Ck-1)는 제 k 디코더(124b-k)의 출력측과 증폭기(AMPk)의 반전입력단(-) 사이에 직렬 접속되고, 커패시터(Ck-2)는 증폭기(AMPk)의 반전입력단(-)과 출력단 사이에 접속된다.
제 m 버퍼링부(125-m)는, 제 m 디코더(124b-m)를 통해 공급되는 전류에 의해 충전되는 커패시터들(Cm-1, Cm-2)과, 커패시터들(Cm-1, Cm-2)의 충전량에 의해 이득이 결정되고 이 이득에 비례하여 제 m 디코더(124b-m)로부터 출력되는 아날로그 데이터전압을 증폭시키는 증폭기(AMPm)를 구비한다. 여기서, 증폭기(AMPm)는 커패시터들(Cm-1, Cm-2)과 공통 접속된 반전입력단(-), 데이터라인(DL2)과 커패시터(Cm-2)에 공통 접속된 출력단, 그리고 소정의 기준전압(Vref)이 인가되는 비반전입력단(+)을 갖는다. 그리고, 커패시터(Cm-1)는 제 m 디코더(124b-m)의 출력측과 증폭기(AMPm)의 반전입력단(-) 사이에 직렬 접속되고, 커패시터(Cm-2)는 증폭기(AMPm)의 반전입력단(-)과 출력단 사이에 접속된다.
이와 같이 동일한 구성을 갖는 제 1 내지 제 m 버퍼링부(125-1 내지 125-m)은 동일한 동작을 갖으므로, 제 1 버퍼링부(125-1)의 동작을 예로들어 설명한다.
도 5를 참조하면, 각 픽셀의 데이터 충전 이전에 수행되는 차지쉐어 구간(Tcs), 즉 전류제어신호(CCS)의 하이구간에서, 설명된 바와 같이 저항부(124a-1)의 저항들(R1-1, R1-2)이 병렬로 접속되면, 상기 수학식1에서와 같이 저항부(124a-1)의 저항값 Rv가 증가되어, 궁극적으로 제 1 버퍼링부(125-1)의 커패시터(C1-1, C1-2)을 충전시키는 전류 I가 증가된다.
이와 반대로, 각 픽셀의 데이터 충전구간(Tdc), 즉 전류제어신호(CCS)의 로우구간에서, 설명된 바와 같이 저항부(124a-1)의 저항(R1-2)의 일측이 플로팅되어 저항부(124a-1)의 저항(R1-1)이 제 1 디코더(124b-1)와 감마기준전압 발생부(140) 사이에 직렬로 접속되면, 병렬 구조일 때보다 저항부(124a-1)의 저항값 Rv가 증가됨으로써, 상기 수학식2에서와 같이 저항부(124a-1)를 통해 공급되는 전류 I가 감소된다.
전술한 바와 같이, 본 발명은 일정한 전류를 저항열(124a)를 통해 공급하지만, 출력버퍼(125)의 충전 기간에만 저항열(124a)의 저항들을 병렬 구조로 변환시켜 출력버퍼(125)의 충전 전류가 증가되도록 하고, 반대로 각 픽셀의 충전 기간에는 저항열(124a)의 저항들을 직렬 구조로 변환시켜 출력버퍼(125)로 공급되는 전류가 감소되도록 함으로써, 출력버퍼의 충전 기간에 외부로부터 높은 전류를 공급하는 종래기술에 비하여 전력 소모량을 감소시킬 수 있다.
이상에서 설명한 바와 같이 본 발명은, 감마기준전압을 분압시키는 저항열 내의 저항들을 각 픽셀의 충전 여부에 따라 병렬 구조나 직렬 구조로 변환시킴으로써, 출력버퍼의 충전에 이용되는 전류의 크기를 증감시킬 수 있다. 특히, 본 발명은 출력버퍼의 충전시 저항열 내의 저항값을 감소시켜 충전 전류의 크기가 증가되도록 함으로써, 전력의 소모량을 감소시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (15)

  1. 시스템으로부터 입력된 디지털 데이터의 계조 구현을 제어하는 타이밍 컨트롤러;
    감마기준전압들을 발생하는 감마기준전압 발생부; 및
    상기 감마기준전압을 이용하여 상기 타이밍 컨트롤러로부터의 디지털 데이터를 아날로그 데이터전압으로 변환시키며, 상기 감마기준전압들을 분압시키는 다수의 저항들로 이루어진 저항열을 구비하고, 상기 저항열을 통해 흐르는 전류에 의해 충전되어 상기 아날로그 데이터전압을 증폭시키는 출력버퍼들을 구비하는 데이터 구동회로를 포함하며,
    상기 출력버퍼들의 충전 여부에 따라 상기 저항열의 저항들은 병렬 구조나 직렬 구조로 변환되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 출력버퍼들이 충전되는 경우, 상기 저항열의 저항들은 상기 타이밍 컨트롤러로부터의 전류제어신호에 따라 병렬 구조로 변환되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 출력버퍼들이 충전된 상태에서 상기 아날로그 데이터전압을 출력하는 경우, 상기 저항열의 저항들은 상기 타이밍 컨트롤러로부터의 전류제어신호에 따라 직렬 구조로 변환되는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 전류제어신호는 클럭신호인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 타이밍 컨트롤러로부터의 클럭신호에 응답하여 상기 저항열의 저항들을 병렬 구조나 직렬 구조로 변환시키도록 지시하는 전류제어신호를 발생하기 위한 신호 발생부
    를 더 포함하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 출력버퍼들이 충전되는 경우, 상기 저항열의 저항들은 상기 전류제어신호에 따라 병렬 구조로 변환되는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서,
    상기 출력버퍼들이 충전된 상태에서 상기 아날로그 데이터전압을 출력하는 경우, 상기 저항열의 저항들은 상기 전류제어신호에 따라 직렬 구조로 변환되는 것을 특징으로 하는 액정표시장치.
  8. 입력된 디지털 데이터를 아날로그 데이터전압으로 변환시키는 D/A 컨버터; 및
    상기 D/A 컨버터를 통해 공급되는 전류에 의해 충전되어 상기 아날로그 데이터전압을 증폭시켜 액정표시패널로 출력하는 출력버퍼를 구비하며,
    상기 D/A 컨버터는,
    입력된 전류제어신호에 의해 스위칭이 제어되는 스위치와 상기 스위치에 의해 직렬이나 병렬로 접속되는 제 1 및 제 2 저항을 갖는 다수의 저항부들로 이루어진 저항열을 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  9. 제 8 항에 있어서,
    상기 전류제어신호는 클럭신호인 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  10. 제 8 항에 있어서,
    상기 출력버퍼의 충전 기간과 일치되는 상기 전류제어신호의 하이구간에서, 상기 스위치는 턴온되어 상기 제 1 및 제 2 저항을 병렬로 접속시키는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  11. 제 8 항에 있어서,
    상기 출력버퍼에 의해 증폭된 데이터전압이 상기 액정표시패널에 공급되는 기간과 일치되는 상기 전류제어신호의 로우구간에서, 상기 스위치는 턴오프되어 상기 제 2 저항의 일측을 플로팅시키고 동시에 상기 저항열이 상기 저항부들의 제 1 저항에 의한 직렬 구조를 갖도록 하는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  12. 스위치, 제 1 및 제 2 저항을 갖는 다수의 저항부들로 이루어진 저항열과, 데이터전압을 증폭시켜 액정표시패널에 공급하는 출력버퍼를 구비한 액정표시장치의 구동 방법에 있어서,
    상기 스위치의 턴온/턴오프를 제어하는 전류제어신호를 발생하는 단계;
    상기 전류제어신호에 따라 상기 저항열이 직렬 구조나 병렬 구조로 변환되는 단계;
    상기 출력버퍼가 상기 저항열을 통해 공급되는 전류에 의해 충전되는 단계; 및
    상기 충전된 출력버퍼가 상기 데이터전압을 액정표시패널에 공급하는 단계
    를 포함하는 액정표시장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 전류제어신호는 클럭신호인 것을 특징으로 하는 액정표시장치의 구동 방법.
  14. 제 12 항에 있어서,
    상기 출력버퍼의 충전 기간과 일치되는 상기 전류제어신호의 하이구간에서, 상기 스위치는 턴온되어 상기 제 1 및 제 2 저항을 병렬로 접속시키는 것을 특징으로 하는 액정표시장치의 구동 방법.
  15. 제 12 항에 있어서,
    상기 출력버퍼에 의해 증폭된 데이터전압이 상기 액정표시패널에 공급되는 기간과 일치되는 상기 전류제어신호의 로우구간에서, 상기 스위치는 턴오프되어 상기 제 2 저항의 일측을 플로팅시키고 동시에 상기 저항열이 상기 저항부들의 제 1 저항에 의한 직렬 구조를 갖도록 하는 것을 특징으로 하는 액정표시장치의 구동 방법.
KR1020070011048A 2007-02-02 2007-02-02 액정표시장치 및 그의 구동 방법 KR101274700B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070011048A KR101274700B1 (ko) 2007-02-02 2007-02-02 액정표시장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070011048A KR101274700B1 (ko) 2007-02-02 2007-02-02 액정표시장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20080072370A true KR20080072370A (ko) 2008-08-06
KR101274700B1 KR101274700B1 (ko) 2013-06-12

Family

ID=39882716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011048A KR101274700B1 (ko) 2007-02-02 2007-02-02 액정표시장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR101274700B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150080230A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
CN106710558A (zh) * 2017-02-28 2017-05-24 深圳市华星光电技术有限公司 驱动电路及液晶显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029118A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 전압 생성 회로 및 이를 포함하는 메모리 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4199141B2 (ja) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 表示信号処理装置および表示装置
JP4738867B2 (ja) 2004-10-22 2011-08-03 ルネサスエレクトロニクス株式会社 表示装置用駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150080230A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
CN106710558A (zh) * 2017-02-28 2017-05-24 深圳市华星光电技术有限公司 驱动电路及液晶显示装置

Also Published As

Publication number Publication date
KR101274700B1 (ko) 2013-06-12

Similar Documents

Publication Publication Date Title
KR101225317B1 (ko) 액정표시소자의 구동 장치 및 방법
KR101213810B1 (ko) 액정표시소자의 구동 장치 및 방법
US8044919B2 (en) Backlight driving apparatus of LCD and driving method thereof
KR20070015695A (ko) 액정 표시 장치 및 이의 구동방법
KR101264714B1 (ko) 액정표시장치 및 그의 구동 방법
KR101255705B1 (ko) 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
US8907877B2 (en) Apparatus and method for driving liquid crystal display device
CN110767187A (zh) 基准电压产生电路、显示装置及电子设备
KR20140011577A (ko) 액정표시장치
KR20080001955A (ko) 액정표시소자의 구동 장치 및 방법
KR101274700B1 (ko) 액정표시장치 및 그의 구동 방법
KR101286528B1 (ko) 액정표시장치 및 그의 구동 방법
KR20080049336A (ko) 액정표시장치의 구동 장치
KR20070071725A (ko) 액정표시소자의 구동 장치
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR101254802B1 (ko) 액정표시소자 및 그의 구동 방법
KR101327875B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070025648A (ko) 표시장치
KR20080078357A (ko) 액정표시장치 및 그의 구동 방법
KR20070005279A (ko) 액정표시장치 및 이의 구동방법
KR101043672B1 (ko) 감마전압회로 및 이를 가지는 액정표시장치
KR101147119B1 (ko) 액정 표시장치의 공통전압 발생장치 및 발생방법
KR20070064458A (ko) 액정표시소자의 구동 장치
KR101159352B1 (ko) 액정표시장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7