KR20080067536A - Nitride semiconductor light emitting device and method thereof - Google Patents

Nitride semiconductor light emitting device and method thereof Download PDF

Info

Publication number
KR20080067536A
KR20080067536A KR1020070004948A KR20070004948A KR20080067536A KR 20080067536 A KR20080067536 A KR 20080067536A KR 1020070004948 A KR1020070004948 A KR 1020070004948A KR 20070004948 A KR20070004948 A KR 20070004948A KR 20080067536 A KR20080067536 A KR 20080067536A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
light emitting
emitting device
Prior art date
Application number
KR1020070004948A
Other languages
Korean (ko)
Inventor
이건교
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070004948A priority Critical patent/KR20080067536A/en
Publication of KR20080067536A publication Critical patent/KR20080067536A/en

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00Independent underground or underwater structures; Retaining walls
    • E02D29/12Manhole shafts; Other inspection or access chambers; Accessories therefor
    • E02D29/14Covers for manholes or the like; Frames for covers
    • E02D29/1409Covers for manholes or the like; Frames for covers adjustable in height or inclination
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00Independent underground or underwater structures; Retaining walls
    • E02D29/12Manhole shafts; Other inspection or access chambers; Accessories therefor
    • E02D29/121Manhole shafts; Other inspection or access chambers; Accessories therefor characterised by the connection between shaft elements, e.g. of rings forming said shaft
    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02DFOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2200/00Geometrical or physical properties
    • E02D2200/11Height being adjustable

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Paleontology (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Led Devices (AREA)

Abstract

A nitride semiconductor light emitting device and a manufacturing method thereof are provided to adjust accurately a reflective angle of light by using an etch process and a diffraction grating structure. An n type semiconductor layer(130) is formed on a substrate(110) and includes a diffraction grating(132) having a concavo-convex pattern. An active layer(140) is formed on the n type semiconductor layer. A p type semiconductor layer(150) is formed on the active layer. A p type electrode(170) is formed on the p type semiconductor layer. An n type electrode(180) is formed on the diffraction grating of the n type semiconductor layer. The diffraction grating is formed on a deposition region of the n type semiconductor layer.

Description

질화물 반도체 발광소자 및 그 제조 방법{Nitride semiconductor light emitting device and method thereof}Nitride semiconductor light emitting device and method for manufacturing same

도 1은 일반적인 질화물 반도체 발광소자의 구성 요소를 개략적으로 도시한 측단면도.1 is a side cross-sectional view schematically showing the components of a typical nitride semiconductor light emitting device.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 구성 요소를 개략적으로 도시한 측단면도.Figure 2 is a side cross-sectional view schematically showing the components of the nitride semiconductor light emitting device according to the embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 제조 방법을 도시한 흐름도.3 is a flowchart illustrating a method of manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 질화물 반도체 발광소자에 마스크 패턴이 형성된 형태를 도시한 측단면도.Figure 4 is a side cross-sectional view showing a form in which a mask pattern is formed on the nitride semiconductor light emitting device according to the embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 n형 반도체층 일부 영역에 회절 격자가 형성된 형태를 예시적으로 도시한 측단면도.5 is a side cross-sectional view illustrating a form in which a diffraction grating is formed in a portion of an n-type semiconductor layer of a nitride semiconductor light emitting device according to an embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100: 본 발명에 의한 질화물 반도체 발광소자100: nitride semiconductor light emitting device according to the present invention

110: 기판 112: 반사막110: substrate 112: reflective film

120: 버퍼층 130: n형 반도체층120: buffer layer 130: n-type semiconductor layer

132: 회절격자 140: 활성층132: diffraction grating 140: active layer

150: p형 반도체층 152: 마스크 패턴150: p-type semiconductor layer 152: mask pattern

160: 투명전극층 170: p형 전극160: transparent electrode layer 170: p-type electrode

180: n형 전극180: n-type electrode

본 발명은 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device and a method of manufacturing the same.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.In general, a semiconductor light emitting device (LED) is a light emitting diode (LED), which is used to send and receive signals by converting electrical signals into infrared, visible or light forms using the characteristics of compound semiconductors. It is an element.

보통 LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어 진다.Usually, the use range of LED is used in home appliances, remote controllers, electronic signs, indicators, and various automation devices, and the types are largely divided into Infrared Emitting Diode (IRD) and Visible Light Emitting Diode (VLED).

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다.이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mount device type for direct mounting on a printed circuit board (PCB) board. Accordingly, LED lamps, which are used as display elements, are also being developed as surface mount device types. These surface-mount devices can replace the existing simple lighting lamps, which are used for lighting indicators of various colors, character display and image display.

상기와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등 요구되는 휘도도 갈수록 높아져서, 최근에는 고출력 발광 다이오드에 대한 개발이 활발히 진행 중이다.As the area of use of LEDs becomes wider as described above, required luminances such as electric lamps used for living, electric lamps for rescue signals, and the like become higher and higher, and in recent years, development of high output light emitting diodes is actively underway.

특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체광소자에 대해서 많은 연구와 투자가 이루어지고 있다. 이는 질화물 반도체 발광소자가 1.9 eV ~ 6.2 ev에 이르는 매우 넓은 영역의 밴드갭을 가지고, 이를 이용하여 빛의 삼원색을 구현할 수 있다는 장점이 있기 때문이다.In particular, many researches and investments have been made on semiconductor optical devices using Group 3 and Group 5 compounds such as GaN (gallium nitride), AlN (aluminum nitride), and InN (indium nitride). This is because the nitride semiconductor light emitting device has a bandgap of a very wide region ranging from 1.9 eV to 6.2 ev, and has the advantage of realizing three primary colors of light using the same.

최근, 질화물 반도체를 이용한 청색 및 녹색 발광소자의 개발은 광디스플레이 시장에 일대 혁명을 몰고 왔으며, 앞으로도 고부가가치를 창출할 수 있는 유망 산업의 한 분야로 여겨지고 있다. 그러나, 전술한 바와 같이 이러한 질화물 반도체광소자에 있어서 보다 많은 산업상의 이용을 추구하려면 역시 발광휘도를 증가시키는 것이 선결되어야 할 과제이다.Recently, the development of blue and green light emitting devices using nitride semiconductors has revolutionized the optical display market and is considered as one of the promising industries that can create high added value in the future. However, as mentioned above, in order to pursue more industrial use in such a nitride semiconductor optical device, increasing light emission luminance is also a problem to be taken first.

도 1은 일반적인 질화물 반도체 발광소자의 구성 요소를 개략적으로 도시한 측단면도이다.1 is a side cross-sectional view schematically showing the components of a typical nitride semiconductor light emitting device.

도 1에 의하면, 일반적인 질화물 반도체 발광소자는 기판(11), 버퍼층(12), n형 반도체층(13), 활성층(14), p형 반도체층(15), 투명전극층(16), p형 전극(17) 및 n형 전극(18) 등으로 구성된다.Referring to FIG. 1, a general nitride semiconductor light emitting device includes a substrate 11, a buffer layer 12, an n-type semiconductor layer 13, an active layer 14, a p-type semiconductor layer 15, a transparent electrode layer 16, and a p-type. The electrode 17, the n-type electrode 18, etc. are comprised.

상기 기판(11)은 상층에 GaN형 버퍼층(12)이 형성되어 양질의 질화물이 성장되도록 하며, 상기 p형 반도체층(15)은 Mg(마그네슘)이 도핑되고 n형 반도체층(13)은 Si(실리콘)이 도핑됨으로써 각 질화 갈륨(GaN) 반도체층이 형성된다.The GaN-type buffer layer 12 is formed on the substrate 11 so that the nitride of good quality is grown. The p-type semiconductor layer 15 is doped with Mg (magnesium) and the n-type semiconductor layer 13 is Si. By doping (silicon), each gallium nitride (GaN) semiconductor layer is formed.

상기 활성층(14)은 양자우물 구조로서, p형 전극(18)으로부터 주입되어 p형 반도체층(15)을 통하여 흐르는 정공과 n형 전극(17)으로부터 주입되어 n형 반도체층(13)을 통하여 흐르는 전자가 결합됨으로써 광을 발생시킨다.The active layer 14 has a quantum well structure, which is injected from the p-type electrode 18 and flows through the p-type semiconductor layer 15, and is injected from the n-type electrode 17 and then through the n-type semiconductor layer 13. The flowing electrons are combined to generate light.

상기 투명전극층(16)은 광투과성 전도 물질로 이루어지고, 활성층(14)에서 발생된 빛이 상측으로 진행될 수 있도록 한다. 상기 n형 전극(18)은 식각 공정을 통하여 일부 노출된 n형 반도체층(13) 상에 증착되고, p형 전극(17)은 p형 반도체층(15) 상에 증착된다.The transparent electrode layer 16 is made of a light transmissive conductive material, and allows the light generated from the active layer 14 to travel upward. The n-type electrode 18 is deposited on the n-type semiconductor layer 13 partially exposed through an etching process, and the p-type electrode 17 is deposited on the p-type semiconductor layer 15.

상기 활성층(14)에서 발생된 광자가 소자의 측면을 통하여 외부로 방출되기 위해서는, 반도체면과 대기(air)의 계면에서 일정한 임계각보다 작은 각을 이루어 입사되어야 하나(즉, 서로 다른 굴절률을 가지는 물질 사이를 빛이 통과하기 위해서는, 그 계면에서 일정 임계각보다 작은 각으로 입사되어야 함), 발광 위치에 따라 임계각보다 큰 각도를 가지는 빛이 존재하며(약 80% 정도임), 이러한 빛은 계면을 통과하지 못하고 소자 내부에 갇히게 된다.In order for photons generated in the active layer 14 to be emitted to the outside through the side surface of the device, the incident light must be incident at an angle smaller than a predetermined critical angle at the interface between the semiconductor surface and the air (ie, materials having different refractive indices). In order for light to pass through it, it must be incident at an angle less than a certain critical angle at the interface), and light having an angle greater than the critical angle exists depending on the light emission position (about 80%), and such light passes through the interface. They are trapped inside the device.

이렇게 소자 내부에 갇힌 빛은 층사이에서 반사를 거듭하다가 소멸되므로 발광효율을 감소시키는 원인이 된다.The light trapped inside the device is extinguished by the reflection between the layers and disappears, which causes the luminous efficiency to decrease.

또한, 활성층(14)으로부터 진행되는 빛의 경로를 p측 전극(18) 및 n측 전극(17)이 상당 부분 차단하여 흡수하게 된다.In addition, the p-side electrode 18 and the n-side electrode 17 block and absorb a portion of the light path that travels from the active layer 14.

도 1에 도시된 것처럼, 활성층(14)으로부터 발생된 빛이 p측 전극(18)의 측면과 저면, n측 전극(17)의 측면과 저면을 투과하거나 반사하지 못하고 상당 부분 흡수되므로 반도체 발광소자(10)의 상면 발광률 및 측면 발광률이 현저히 나빠지게 되는 문제점이 있다.As shown in FIG. 1, since the light generated from the active layer 14 does not penetrate or reflect the side and bottom surfaces of the p-side electrode 18 and the side and bottom surfaces of the n-side electrode 17, the semiconductor light emitting device is absorbed. There is a problem in that the top emission rate and the side emission rate of (10) become significantly worse.

상기의 문제점을 해결하기 위하여, 반도체층에 랜덤한 형태의 미세요철(Roughness)을 형성하는 기술이 제안된 바 있으나, 미세요철 구조는 반사각이 불규칙적이고, 반사 구조의 정밀 제어가 어려우므로 양자 발광효율을 극대화시키는데 한계가 있다.In order to solve the above problems, a technique of forming a random roughness (Roughness) of the semiconductor layer has been proposed, but the uneven structure has a irregular reflection angle, it is difficult to precise control of the reflective structure quantum luminous efficiency There is a limit to maximizing.

본 발명은 반도체 발광소자와 대기의 계면으로 입사되는 빛의 각도가 임계각보다 작게 조절됨으로써 소자 내부에 갇히게 되는 광자의 양이 감소되고 외부 양자효율이 향상되는 질화물 반도체 발광소자를 제공한다.The present invention provides a nitride semiconductor light emitting device in which the amount of photons trapped inside the device is reduced and the external quantum efficiency is improved by controlling the angle of light incident to the interface between the semiconductor light emitting device and the atmosphere to be smaller than the critical angle.

본 발명은 반사 구조를 전극 아래 측에 형성하고 반사각의 정밀한 제어를 통하여 외부 양자효율을 극대화할 수 있는 질화물 반도체 발광소자의 제조 방법을 제공한다.The present invention provides a method of manufacturing a nitride semiconductor light emitting device that can form a reflective structure on the lower side of the electrode and maximize the external quantum efficiency through precise control of the reflection angle.

본 발명에 의한 질화물 반도체 발광소자는 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성되고, 전극 형성영역에 요철 패턴 형태의 회절 격자가 형성된 n형 반도체층; 상기 n형 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 p형 반도체층; 상기 p형 반도체층 위에 형성된 p형 전극; 및 상기 n형 반도체층의 회절 격자 위에 형성된 n형 전극을 포함한다.The nitride semiconductor light emitting device according to the present invention comprises a substrate; A buffer layer formed on the substrate; An n-type semiconductor layer formed on the buffer layer and having a diffraction grating having an uneven pattern in the electrode formation region; An active layer formed on the n-type semiconductor layer; A p-type semiconductor layer formed on the active layer; A p-type electrode formed on the p-type semiconductor layer; And an n-type electrode formed on the diffraction grating of the n-type semiconductor layer.

본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 기판에 버퍼층이 형성되는 단계; 상기 버퍼층 위에 n형 반도체층이 형성되는 단계; 상기 n형 반도체층 위에 활성층이 형성되는 단계; 상기 활성층 위에 p형 반도체층이 형성되는 단계; 및 식각 공정을 통하여 상기 n형 반도체층의 일부 영역이 노출되며, 상기 노출된 n형 반도체층 영역에 요철 패턴 형태의 회절 격자가 형성되는 단계를 포함한다.A method of manufacturing a nitride semiconductor light emitting device according to the present invention includes the steps of forming a buffer layer on a substrate; Forming an n-type semiconductor layer on the buffer layer; Forming an active layer on the n-type semiconductor layer; Forming a p-type semiconductor layer on the active layer; And exposing a portion of the n-type semiconductor layer through an etching process, and forming a diffraction grating having an uneven pattern in the exposed n-type semiconductor layer.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 질화물 반도체 발광소자 및 그 제조 방법에 대하여 상세히 설명하는데, 이해의 편의를 위하여 질화물 반도체 발광소자의 구성 요소를 그 제조 방법과 함께 설명하기로 한다.Hereinafter, a nitride semiconductor light emitting device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. For convenience of understanding, the components of the nitride semiconductor light emitting device will be described together with the manufacturing method thereof. do.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 구성 요소를 개략적으로 도시한 측단면도이고, 도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 제조 방법을 도시한 흐름도이다.2 is a side cross-sectional view schematically illustrating the components of the nitride semiconductor light emitting device 100 according to the embodiment of the present invention, and FIG. 3 is a method of manufacturing the nitride semiconductor light emitting device 100 according to the embodiment of the present invention. It is a flowchart shown.

도 2를 참조하면, 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)가 최종적으로 완성된 형태가 도시되어 있는데, 기판(110), 버퍼층(120), n형 반도체층(130), 활성층(140), p형 반도체층(150), 투명전극층(160), p형 전극(170) 및 n형 전극(180)을 포함하여 이루어진다.Referring to FIG. 2, a form in which a nitride semiconductor light emitting device 100 according to an embodiment of the present invention is finally completed is illustrated. The substrate 110, the buffer layer 120, the n-type semiconductor layer 130, and the active layer are illustrated. 140, a p-type semiconductor layer 150, a transparent electrode layer 160, a p-type electrode 170, and an n-type electrode 180.

상기 n형 전극(180)이 형성되는 n형 반도체층(130)의 노출 영역에는 요철패턴 형태의 회절 격자(Diffration Grating; 132)가 형성되고, 기판(110)의 상면에는 반사막(112)이 형성된다.A diffraction grating 132 having a concave-convex pattern is formed in an exposed region of the n-type semiconductor layer 130 on which the n-type electrode 180 is formed, and a reflective film 112 is formed on an upper surface of the substrate 110. do.

이하, 각 층의 형성 순서에 따라 본 발명의 실시예에 따른 반도체 발광소자(100)의 구성 및 동작에 대하여 설명하기로 한다.Hereinafter, the configuration and operation of the semiconductor light emitting device 100 according to the exemplary embodiment of the present invention will be described according to the formation order of each layer.

상기 기판(110)은 사파이어(Al2O3), Si(실리콘), SiC(실리콘 카바이트), GaAs(갈륨 비소), ZnO(산화 아연) 또는 MgO(산화 마그네슘) 등의 원소 혹은 화합물로 제작될 수 있다.The substrate 110 may be made of an element or compound such as sapphire (Al 2 O 3 ), Si (silicon), SiC (silicon carbide), GaAs (gallium arsenide), ZnO (zinc oxide) or MgO (magnesium oxide). Can be.

본 발명의 실시예에서, 상기 기판(110)은 아래쪽으로 향하는 빛의 경로를 상측으로 전환시키기 위하여 표면에 건식 식각 또는 습식 식각 공정을 통하여 반사막(112)이 형성된다(S100).In an embodiment of the present invention, the substrate 110 is formed with a reflective film 112 on the surface through a dry etching or a wet etching process in order to switch the path of the light directed downward (S100).

상기 기판(110)은 세정된 후 저압으로 유지되는 유기금속 화학증착용 반응관내에 구비된 서셉터(susceptor)상에 고정된다.The substrate 110 is fixed on a susceptor provided in the reaction tube for organometallic chemical vapor deposition which is maintained at a low pressure after being cleaned.

반응관내의 공기가 충분히 제거되면, 수소 가스의 공급이 유지되면서 상기 기판(110)이 약 1000℃의 온도로 10분 정도 가열되어 표면상의 산화막이 제거된다. 이후, 기판(110)의 온도를 약 500℃까지 낮추고 반응관으로 분당 8리터 유량의 수소 가스 및 동일한 유량의 암모니아 가스를 공급하여 기판(110)의 온도가 520℃로 안정될 수 있도록 한다.When the air in the reaction tube is sufficiently removed, the substrate 110 is heated at a temperature of about 1000 ° C. for about 10 minutes while the supply of hydrogen gas is maintained to remove the oxide film on the surface. Subsequently, the temperature of the substrate 110 is lowered to about 500 ° C., and hydrogen gas at a flow rate of 8 liters per minute and ammonia gas at the same flow rate are supplied to the reaction tube so that the temperature of the substrate 110 may be stabilized at 520 ° C.

상기 버퍼층(120)은 언도프 반도체층(u-GaN층으로 형성될 수 있음)을 구비할 수 있으며, 기판(110)의 온도가 약 500℃로 안정화되면 분당 3×105 몰의 트리메틸 갈륨(TMGa)과 트리메틸 인듐(TMIn), 그리고 분당 3×106 몰의 트리메틸 알루미늄(TMAl)을 수소 가스 및 암모니아 가스와 함께 상기 반응관 내부로 주입시킴으로써 버퍼층(120)을 성장시킨다(S105).The buffer layer 120 may include an undoped semiconductor layer (which may be formed of a u-GaN layer). When the temperature of the substrate 110 is stabilized at about 500 ° C., 3 × 10 5 mol of trimethyl gallium per minute ( TMGa), trimethyl indium (TMIn), and 3 × 10 6 mol of trimethyl aluminum (TMAl) per minute are injected into the reaction tube together with hydrogen gas and ammonia gas to grow the buffer layer 120 (S105).

상기 버퍼층(120)은 기판(110)의 화학적 작용에 의한 멜트백(melt-back) 에칭 등을 방지하는 기능을 수행하는데, AlInN/GaN, InxGa1-xN/GaN, AlxInyGa1-x-yN/InxGa1-xN/GaN 등과 같은 적층 구조를 이루어 멀티층으로 형성될 수도 있다.The buffer layer 120 performs a function of preventing melt-back etching due to a chemical action of the substrate 110. AlInN / GaN, In x Ga 1-x N / GaN, Al x In y It may be formed as a multilayer by forming a stacked structure such as Ga 1-xy N / In x Ga 1-x N / GaN.

이어서, 버퍼층(120) 위에 실리콘으로 도핑된 n형 반도체층(130)이 형성된 다(S110).Subsequently, an n-type semiconductor layer 130 doped with silicon is formed on the buffer layer 120 (S110).

상기 n형 반도체층(130)은 구동전압을 낮추기 위하여 실리콘 도핑된 n-GaN층으로 형성될 수 있으며, 가령, NH3(3.7×10-2 몰/분), TMGa(1.2×10-4 몰/분) 및 Si와 같은 n형 도펀트를 포함한 실란가스(6.3×10-9 몰/분)를 공급하여 성장될 수 있다.The n-type semiconductor layer 130 may be formed of a silicon-doped n-GaN layer to lower the driving voltage, for example, NH 3 (3.7 × 10 −2 mol / min), TMGa (1.2 × 10 −4 mol) Per minute) and silane gas (6.3 × 10 −9 moles / minute) containing an n-type dopant such as Si.

상기 n형 반도체층(130)이 성장되면, 가령 MOCVD(Metal Organic Chemical Vapor Deposition) 공법을 이용하여 InGaN/GaN으로 구성된 활성층(140)이 형성되는데, 활성층(140)은 다중양자우물(Multi-Quantum Well : MQW) 구조로 형성될 수 있다(S115).When the n-type semiconductor layer 130 is grown, an active layer 140 composed of InGaN / GaN is formed using, for example, a metal organic chemical vapor deposition (MOCVD) method, and the active layer 140 is a multi-quantum well. Well: MQW) can be formed in a structure (S115).

상기 활성층(140)이 형성되면, 그 위로 마그네슘이 도핑된 p형 반도체층(150)이 형성된다(S120).When the active layer 140 is formed, a p-type semiconductor layer 150 doped with magnesium is formed thereon (S120).

상기 p형 반도체층(150)은 수소를 캐리어 가스로 하여 1000℃로 분위기 온도를 높여 TMGa(7×10-6 몰/분), 트리메틸알루미늄(TMAl)(2.6×10-5 몰/분), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}(5.2×10-7 몰/분), 및 NH3(2.2×10-1 몰/분)을 공급하여 성장된다.The p-type semiconductor layer 150 is a carrier gas of hydrogen to raise the ambient temperature to 1000 ℃ TMGa (7 × 10 -6 mol / min), trimethyl aluminum (TMAl) (2.6 × 10 -5 mol / min), Bicetyl cyclopentadienyl magnesium (EtCp2Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } (5.2 x 10 -7 mol / min), and NH 3 (2.2 x 10 -1 mol / min) was fed Is grown.

이어서, 950℃의 온도에서 예컨대, 5분 동안 열어닐링 처리를 하여 p형 반도체층(150)의 정공 농도가 최대가 되도록 조정한다.Subsequently, for example, an annealing treatment is performed at a temperature of 950 ° C. for 5 minutes to adjust the maximum hole concentration of the p-type semiconductor layer 150.

상기 p형 반도체층(150) 위로 투명전극층(160)이 형성된다(S125).The transparent electrode layer 160 is formed on the p-type semiconductor layer 150 (S125).

상기 투명전극층(160)은 광투과율이 좋아서 활성층(140)으로부터 발산된 빛을 반사시키거나 흡수하지 않고 상측으로 통과시키며, 전류 확산을 도와 활성층(140)에서 정공과 전자의 결합율이 높아지도록 한다.The transparent electrode layer 160 has a high light transmittance and passes upwards without reflecting or absorbing light emitted from the active layer 140, and helps to diffuse current to increase the coupling ratio between holes and electrons in the active layer 140. .

상기 투명전극층(160)은 ITO, CTO, SnO2, ZnO, RuOx, TiOx, IrOx, GaxOx 등과 같이 투과성 전도물질을 이용하여 형성될 수 있다.The transparent electrode layer 160 may be formed using a transparent conductive material such as ITO, CTO, SnO 2 , ZnO, RuO x , TiO x , IrO x , Ga x O x, or the like.

이후, 제1식각공정을 통하여 투명전극층(160)으로부터 n형 반도체층(130)까지의 영역을 제거함으로써 n형 반도체층(130)의 일부를 노출시키고(S130), 투명전극층(160)과 노출된 n형 반도체층(130)의 표면에 마스크 패턴(152a, 152b)을 형성한다(S135).Thereafter, a portion of the n-type semiconductor layer 130 is exposed by removing a region from the transparent electrode layer 160 to the n-type semiconductor layer 130 through the first etching process (S130), and the transparent electrode layer 160 is exposed. Mask patterns 152a and 152b are formed on the surface of the n-type semiconductor layer 130 (S135).

이때, 투명전극층(160) 위에 형성되는 마스크 패턴(152a)은 투명전극층(160)이 식각되지 않도록 보호하는 기능을 하며 따라서 투명전극층(160) 전면에 형성된다.In this case, the mask pattern 152a formed on the transparent electrode layer 160 serves to protect the transparent electrode layer 160 from being etched and thus is formed on the entire surface of the transparent electrode layer 160.

또한, 노출된 n형 반도체층(130)의 표면에 형성된 마스크 패턴(152b)은 회절 격자(132)를 형성하기 위한 것으로서, 일정한 간격을 가지는 줄홈 형태를 가진다.In addition, the mask pattern 152b formed on the exposed surface of the n-type semiconductor layer 130 is for forming the diffraction grating 132 and has a shape of a string groove having a predetermined interval.

도 4는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)에 마스크 패턴(152a, 152b)이 형성된 형태를 도시한 측단면도이고, 도 5는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 n형 반도체층(130) 일부 영역에 회절 격자(132)가 형성된 형태를 예시적으로 도시한 측단면도이다.4 is a side cross-sectional view showing a form in which the mask patterns 152a and 152b are formed in the nitride semiconductor light emitting device 100 according to the embodiment of the present invention, and FIG. 5 is a nitride semiconductor light emitting device according to the embodiment of the present invention ( A side cross-sectional view exemplarily illustrating a form in which a diffraction grating 132 is formed in a portion of the n-type semiconductor layer 130 of 100.

본 발명의 실시예에서 상기 마스크 패턴(152a, 152b)은 감광재(PR; Photo Resist)를 이용하여 형성되고, 마스크 패턴(152a, 152b)이 형성되면 제2식각 공정을 진행하여 회절격자(132)를 형성시킨다(S140).In the exemplary embodiment of the present invention, the mask patterns 152a and 152b are formed using a photo resist (PR), and when the mask patterns 152a and 152b are formed, a second etching process is performed to form a diffraction grating 132. ) Is formed (S140).

상기 제2식각 공정은 건식 식각, 습식 식각 방식 모두 이용가능하나, 본 발명의 실시예에서는 건식 식각(Dry etching) 방식을 이용하는 것으로 한다.The second etching process may use both dry etching and wet etching, but in the exemplary embodiment of the present invention, a dry etching method is used.

본 발명의 실시예에서 이용가능한 건식 식각 방식으로는 여러 가지가 있는데, 예를 들어 몇가지 방식에 대하여 살펴보면 다음과 같다.There are a number of dry etching methods available in the embodiment of the present invention, for example, look at a few ways as follows.

첫째, 이온 충격에 의한 물리적 방법이 있다.First, there is a physical method by ion bombardment.

이온 충격에 의한 건식 식각은 RIE(Reactive Ion Etcher: 반응 이온 식각 장치)를 이용하여 수행되는데, RIE란 식각될 반도체 소자가 고주파 전류가 공급되는 하단 전극판 위에 장착되고, 접지된 반응 용기에 상단 전극판이 위치되는 구조를 가진다.Dry etching by ion bombardment is performed by using a reactive ion etchant (RIE), in which a semiconductor element to be etched is mounted on a lower electrode plate to which a high frequency current is supplied, and an upper electrode on a grounded reaction vessel. It has a structure in which the plate is located.

식각될 반도체 소자가 장착된 전극의 면적이 다른 전극 면적에 비하여 매우 작으므로 큰 전압이 반도체 소자 측 전극으로 유기되어, 양전하의 이온들이 빠르게 가속된 후 반도체 소자 면에 충돌된다. 식각 작용을 일으킬 정도의 이온 운동 에너지는 수백 eV 정도로, RIE는 100 ~ 1000 eV 에너지를 가지도록 이온들을 가속시킨 후 반도체 소자 면에 충돌시킨다.Since the area of the electrode on which the semiconductor element to be etched is mounted is very small compared to other electrode areas, a large voltage is induced to the electrode of the semiconductor element so that positively charged ions are accelerated and then collide with the surface of the semiconductor element. The ion kinetic energy is about hundreds of eV to cause etching, and the RIE accelerates the ions to have a energy of 100 to 1000 eV and then collides with the surface of the semiconductor device.

둘째, 플라즈마 속에서 발생된 반응 물질에 의한 화학적 방법이 있다.Second, there is a chemical method by the reaction material generated in the plasma.

가스를 이용한 화학적 건식 식각은 ICP(Inductively coupled plasma) 장비에 의하여 처리될 수 있으며, 마스크 패턴(152)으로는 PR이 사용된다.Chemical dry etching using gas may be processed by an inductively coupled plasma (ICP) device, and PR may be used as the mask pattern 152.

Ar, Cl, BCl 등의 식각 가스를 단독으로 또는 혼합하여 사용할 수 있으며, RF Power, Substrate bias, Operation pressure, Substrate temperature 등의 요인을 변화시키면서 식각 정도를 제어할 수 있다.Etch gases such as Ar, Cl, and BCl may be used alone or in combination, and the degree of etching may be controlled by changing factors such as RF power, substrate bias, operation pressure, and substrate temperature.

가령, O₂ Plasma를 통하여 n형 반도체층(130)이 산화되고, 박막 형태의 산화막이 원하는 깊이까지 차례대로 제거되는 공정을 거치는데, 산화 박막은 50-700 /min의 비율로 식각될 수 있고, 전술한 대로 기판온도, H(hfac)/O₂ 유량비, plasma power에 따라 식각률이 조정될 수 있다.For example, the n-type semiconductor layer 130 is oxidized through O₂ plasma, and the oxide film in the form of a thin film is sequentially removed to a desired depth. The oxide thin film may be etched at a rate of 50-700 / min. As described above, the etching rate may be adjusted according to the substrate temperature, the H (hfac) / O₂ flow rate ratio, and the plasma power.

즉, 상기 식각율은 기판온도 215℃보다 높은 온도구간에서 RF power가 증가함에 따라 증가되며, 산화 공정과 H (hfac)과의 반응이 균형을 이루는 최적의 H (hfac)/O₂ 유량비는 약 1:1 정도가 된다.That is, the etch rate is increased as RF power is increased in the temperature range higher than the substrate temperature of 215 ℃, the optimum H (hfac) / O₂ flow rate ratio of the balance between the oxidation process and H (hfac) is about 1 : 1 is about.

상기 회절격자(132)는 소자 내부의 빛을 외부로 반사시켜야 하므로 반사각이 조절될 필요가 있으며, 반사각을 조절하기 위하여 RF Power, Substrate bias, Operation pressure, Substrate temperature, 가스 조성비 등의 식각 조건을 조정함으로써 요철패턴의 프로파일을 필요에 따라 정교하게 형성시킬 수 있다.Since the diffraction grating 132 needs to reflect the light inside the device to the outside, the reflection angle needs to be adjusted. In order to adjust the reflection angle, the etching conditions such as RF power, substrate bias, operation pressure, substrate temperature, and gas composition ratio are adjusted. By this, the profile of the uneven pattern can be formed precisely as necessary.

본 발명의 실시예에서는, 상기 두번째 건식 식각 방식이 이용되는 것으로 한다.In an embodiment of the present invention, the second dry etching method is used.

상기 회절격자(132)는 마스크 패턴(152b)의 형태에 따라 일정한 간격을 가지는 줄홈(Grid, Grating) 형태를 이루게 되는데, 줄홈 사이의 간격은 활성층(140)에서 발굉되는 빛의 파장보다 길게 형성되어야 한다.The diffraction grating 132 is in the form of a grid (Grating, Grating) having a predetermined interval according to the shape of the mask pattern (152b), the interval between the grooves should be formed longer than the wavelength of light emitted from the active layer 140. do.

본 발명에 의한 회절 격자(132)는 편광 특성 보다는 회절 특성을 이용한 것으로서, 보강 간섭과 상쇄 간섭 현상을 이용하여 빛의 진행 경로를 변경하고 따라 서 반도체층과 대기(air)의 계면 상에서의 임계각이 (작게)변화될 수 있다. 따라서, 광자가 계면에서 반사되어 반도체 내부에 갇히게 되는 현상을 방지할 수 있고 외부로 방출되는 빛의 양을 증가시킬 수 있게 된다.The diffraction grating 132 according to the present invention uses a diffraction characteristic rather than a polarization characteristic, and changes the propagation path of light by using constructive and destructive interference phenomena, so that the critical angle at the interface between the semiconductor layer and the air is changed. Can be (small) changed. Therefore, the phenomenon in which photons are reflected at the interface and trapped inside the semiconductor can be prevented and the amount of light emitted to the outside can be increased.

또한, 상기 회절격자(132)는 n형 전극(180)의 증착 영역 뿐만 아니라, p형 전극(170)의 증착 영역에 형성되어 p형 전극(170)에서 반사된 빛을 외부로 유도할 수도 있으나, 본 발명의 실시예에서는 n형 전극(180)의 증착 영역에만 형성되는 것으로 한다.In addition, the diffraction grating 132 may be formed in the deposition region of the p-type electrode 170 as well as the deposition region of the n-type electrode 180 to induce light reflected from the p-type electrode 170 to the outside. In the embodiment of the present invention, the n-type electrode 180 is formed only in the deposition region.

이와 같이 하여, 회절 격자(132)가 형성되면 감광재 제거 용액을 이용하여 마스크 패턴(152a, 152b)을 제거하고(S145), n형 반도체층(130)의 회절격자(132)위로 n형 전극(180)이 증착되고, 투명전극층(160) 위로 p형 전극(170)이 증착된다(S150).In this manner, when the diffraction grating 132 is formed, the mask patterns 152a and 152b are removed using the photosensitive material removing solution (S145), and the n-type electrode is formed on the diffraction grating 132 of the n-type semiconductor layer 130. 180 is deposited, and the p-type electrode 170 is deposited on the transparent electrode layer 160 (S150).

상기 n형 전극(180)이 반사전극으로 형성되는 경우, 회절격자(132)와 아울러 반사 효과가 극대화될 수 있으며, p형 전극(170) 역시 반사전극으로 구비될 수 있다.When the n-type electrode 180 is formed as a reflective electrode, the reflection effect may be maximized along with the diffraction grating 132, and the p-type electrode 170 may also be provided as a reflective electrode.

반사전극은 반사 물질을 포함한 금속 재질로 이루어져 본딩 패드의 역할을 하는데, Ag 또는 Al과 같은 반사 물질을 포함하여 단일층 또는 다층 구조를 이룰 수 있고, 전면 반사전극을 이루는 경우 단일층 구조로 형성된다.The reflective electrode is made of a metallic material including a reflective material, and serves as a bonding pad. The reflective electrode may include a reflective material such as Ag or Al to form a single layer or a multilayer structure, and when the front reflective electrode is formed, a single layer structure is formed. .

또한, 상기 투명전극층(160)과 n형 전극(180)은 오믹전극의 역할을 하며, 가령, n형 전극(180)은 Ti, Al, Cr 등과 같은 재질로 오믹 전극층을 이룰 수 있다.In addition, the transparent electrode layer 160 and the n-type electrode 180 serves as an ohmic electrode. For example, the n-type electrode 180 may form an ohmic electrode layer made of a material such as Ti, Al, Cr, or the like.

반면, p형 전극(170)은 하부에 위치된 투명전극층(160)이 오믹 전극층을 이 루므로, Ni 등의 재질을 이용하여 본딩 패드로 구현되어도 그 기능은 충족된다.On the other hand, since the p-type electrode 170 has a transparent electrode layer 160 disposed below the ohmic electrode layer, the function is satisfied even if the p-type electrode 170 is implemented as a bonding pad using a material such as Ni.

이후, 래핑(lapping) 공정 및 폴리싱(Polishing) 공정을 통하여 상기 기판이 적정 두께로 연마될 수 있다.Thereafter, the substrate may be polished to an appropriate thickness through a lapping process and a polishing process.

이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described above with reference to the embodiments, these are only examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains may have an abnormality within the scope not departing from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not illustrated. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

본 발명에 의한 질화물 반도체 발광소자 및 그 제조 방법에 의하면 다음과 같은 효과가 있다.According to the nitride semiconductor light emitting device and the manufacturing method thereof according to the present invention, the following effects are obtained.

첫째, 반도체 발광소자와 대기의 계면에서, 임계각보다 큰 각으로 진행되는 빛의 경로를 수정하여 입사각이 임계각보다 작게할 수 있으므로, 소자 내부에 갇히게 되는 광자의 양을 감소시키고 외부 양자효율을 극대화할 수 있는 효과가 있다.First, at the interface between the semiconductor light emitting device and the atmosphere, the incident angle can be made smaller than the critical angle by modifying the path of light traveling at an angle larger than the critical angle, thereby reducing the amount of photons trapped inside the device and maximizing external quantum efficiency. It can be effective.

둘째, 마스크 패턴을 이용한 식각 공정 및 회절 격자 구조를 이용하여 광의 반사각을 정밀하게 제어할 수 있으며, 따라서 사용환경, 발광소자의 종류 등에 따라 최적의 외부 양자효율을 구현할 수 있는 효과가 있다.Second, the reflection angle of the light can be precisely controlled by using an etching process using a mask pattern and a diffraction grating structure, and thus, an optimum external quantum efficiency can be realized according to the use environment and the type of light emitting device.

Claims (8)

기판;Board; 상기 기판 위에 형성되고, 요철 패턴 형태의 회절 격자가 형성된 n형 반도체층;An n-type semiconductor layer formed on the substrate and having a diffraction grating in the form of an uneven pattern; 상기 n형 반도체층 위에 형성된 활성층;An active layer formed on the n-type semiconductor layer; 상기 활성층 위에 형성된 p형 반도체층;A p-type semiconductor layer formed on the active layer; 상기 p형 반도체층 위에 형성된 p형 전극; 및A p-type electrode formed on the p-type semiconductor layer; And 상기 n형 반도체층의 회절 격자 위에 형성된 n형 전극을 포함하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device comprising an n-type electrode formed on the diffraction grating of the n-type semiconductor layer. 제1항에 있어서, 상기 회절 격자는The method of claim 1, wherein the diffraction grating 상기 n형 반도체층의 전극 증착 영역에 형성되는 질화물 반도체 발광소자.A nitride semiconductor light emitting device formed in the electrode deposition region of the n-type semiconductor layer. 제1항에 있어서,The method of claim 1, 상기 p형 반도체층 위에 형성된 투명전극층을 포함하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device comprising a transparent electrode layer formed on the p-type semiconductor layer. 제1항에 있어서, 상기 기판은The method of claim 1, wherein the substrate 표면에 반사막이 형성된 질화물 반도체 발광소자.A nitride semiconductor light emitting device having a reflective film formed on its surface. 제1항에 있어서, 상기 n형 전극은The method of claim 1, wherein the n-type electrode 반사 전극으로 구비되는 질화물 반도체 발광소자.A nitride semiconductor light emitting device provided as a reflective electrode. 기판에 버퍼층이 형성되는 단계;Forming a buffer layer on the substrate; 상기 버퍼층 위에 n형 반도체층이 형성되는 단계;Forming an n-type semiconductor layer on the buffer layer; 상기 n형 반도체층 위에 활성층이 형성되는 단계;Forming an active layer on the n-type semiconductor layer; 상기 활성층 위에 p형 반도체층이 형성되는 단계; 및Forming a p-type semiconductor layer on the active layer; And 식각 공정을 통하여 상기 n형 반도체층의 일부 영역이 노출되며, 상기 노출된 n형 반도체층 영역에 요철 패턴 형태의 회절 격자가 형성되는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법.And exposing a portion of the n-type semiconductor layer through an etching process, and forming a diffraction grating having a concave-convex pattern in the exposed n-type semiconductor layer. 제6항에 있어서, 상기 버퍼층이 형성되는 단계는The method of claim 6, wherein the buffer layer is formed 버퍼층이 형성되기 전에 상기 기판 상면에 반사막이 형성되는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법.And forming a reflective film on the upper surface of the substrate before the buffer layer is formed. 제6항에 있어서, 상기 회절 격자가 형성되는 단계는The method of claim 6, wherein the diffraction grating is formed 제1식각 공정을 통하여 상기 n형 반도체층의 일부 영역이 노출되는 단계;Exposing a portion of the n-type semiconductor layer through a first etching process; 상기 노출된 n형 반도체층 위에 마스크 패턴이 형성되는 단계;Forming a mask pattern on the exposed n-type semiconductor layer; 상기 마스크 패턴 위로 제2식각 공정이 처리되어 상기 회절 격자가 형성되는 단계; 및A second etching process is performed on the mask pattern to form the diffraction grating; And 상기 마스크 패턴이 제거되는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법.The manufacturing method of the nitride semiconductor light emitting device comprising the step of removing the mask pattern.
KR1020070004948A 2007-01-16 2007-01-16 Nitride semiconductor light emitting device and method thereof KR20080067536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070004948A KR20080067536A (en) 2007-01-16 2007-01-16 Nitride semiconductor light emitting device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070004948A KR20080067536A (en) 2007-01-16 2007-01-16 Nitride semiconductor light emitting device and method thereof

Publications (1)

Publication Number Publication Date
KR20080067536A true KR20080067536A (en) 2008-07-21

Family

ID=39821775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070004948A KR20080067536A (en) 2007-01-16 2007-01-16 Nitride semiconductor light emitting device and method thereof

Country Status (1)

Country Link
KR (1) KR20080067536A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047639B1 (en) * 2010-04-19 2011-07-07 엘지이노텍 주식회사 Semiconductor light emitting device, light emitting device package and fabricating method for semiconductor light emitting device
WO2012023954A1 (en) * 2010-08-20 2012-02-23 Invenlux Corporation Light-emitting devices with substrate coated with optically denser material
WO2013022228A3 (en) * 2011-08-08 2013-04-04 일진머티리얼즈 주식회사 Nitride semiconductor light-emitting element having superior leakage current blocking effect and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047639B1 (en) * 2010-04-19 2011-07-07 엘지이노텍 주식회사 Semiconductor light emitting device, light emitting device package and fabricating method for semiconductor light emitting device
US8536602B2 (en) 2010-04-19 2013-09-17 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package, and lighting system
EP2378570A3 (en) * 2010-04-19 2015-11-18 LG Innotek Co., Ltd. Light emitting device with a stepped light extracting structure and method of manufacturing the same
WO2012023954A1 (en) * 2010-08-20 2012-02-23 Invenlux Corporation Light-emitting devices with substrate coated with optically denser material
US8723201B2 (en) 2010-08-20 2014-05-13 Invenlux Corporation Light-emitting devices with substrate coated with optically denser material
WO2013022228A3 (en) * 2011-08-08 2013-04-04 일진머티리얼즈 주식회사 Nitride semiconductor light-emitting element having superior leakage current blocking effect and method for manufacturing same
US9006779B2 (en) 2011-08-08 2015-04-14 Iljin Led Co., Ltd. Nitride semiconductor light-emitting element having superior leakage current blocking effect and method for manufacturing same

Similar Documents

Publication Publication Date Title
KR101262386B1 (en) Method for manufacturing nitride semiconductor light emitting device
KR100756841B1 (en) Light emitting diode having graded buffer layer and fabrication method thereof
KR101316492B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR100755591B1 (en) Method of manufacturing nitride luminescent diode
KR100597166B1 (en) Flip chip light emitting diode and method of manufactureing the same
KR20080102497A (en) Semiconductor light emitting device and manufacturing method thereof
KR101125395B1 (en) Light emitting device and fabrication method thereof
JP2007019318A (en) Semiconductor light emitting element, method for manufacturing substrate therefor, and method for manufacturing the same
JP2007294972A (en) Light emitting element and method of manufacturing same
KR20080081934A (en) Semiconductor light emitting element and process for producing the same
KR20120092326A (en) Non-polar light emitting diode having photonic crystal structure and method of fabricating the same
KR20080089859A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2007096116A (en) Light emitting element
KR101274651B1 (en) Light emitting diode and method for fabricating the same
JP2007035846A (en) Semiconductor light emitting device, manufacturing method thereof and lighting system using it
KR20080067536A (en) Nitride semiconductor light emitting device and method thereof
CN103811614A (en) Light emitting element with heterogeneous material structure and manufacturing method thereof
KR20080089860A (en) Semiconductor light-emitting device and manufacturing method of semiconductor light-emitting device
KR100887856B1 (en) Nitride semiconductor LED and fabrication method thereof
KR20090030819A (en) Semiconductor light emitting device and fabrication method thereof
KR101305761B1 (en) Semiconductor light emitting diode
KR20080024787A (en) Semiconductor light-emitting device and manufacturing method thereof
KR20080024788A (en) Nitride semiconductor light-emitting device and manufacturing method thereof
CN103682006A (en) LED (light emitting diode) structure and manufacturing method thereof
JP2008085012A (en) Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, light source cell unit, backlight, display, and electronic device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination