KR20080064339A - 액정 표시 장치 및 구동 방법 - Google Patents

액정 표시 장치 및 구동 방법 Download PDF

Info

Publication number
KR20080064339A
KR20080064339A KR1020070001129A KR20070001129A KR20080064339A KR 20080064339 A KR20080064339 A KR 20080064339A KR 1020070001129 A KR1020070001129 A KR 1020070001129A KR 20070001129 A KR20070001129 A KR 20070001129A KR 20080064339 A KR20080064339 A KR 20080064339A
Authority
KR
South Korea
Prior art keywords
control signal
level
gate voltage
gate
voltage
Prior art date
Application number
KR1020070001129A
Other languages
English (en)
Inventor
정진수
강성래
김철기
금종현
김주환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070001129A priority Critical patent/KR20080064339A/ko
Publication of KR20080064339A publication Critical patent/KR20080064339A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

구동칩의 수가 감소된 액정 표시 장치 및 이의 구동 방법이 제공된다. 액정 표시 장치는 외부 신호를 인가받아 통합 게이트 전압을 생성하는 통합 게이트 구동부와, 통합 게이트 구동부에 연결되어 통합 게이트 전압을 인가받는 통합 게이트선과, 통합 게이트선과 일측이 연결되고, 행 방향으로 배치된 복수의 제1 및 제2 게이트선과 타측이 연결되며, 통합 게이트 전압을 분주하여 제1 게이트선에 제1 게이트 전압을 인가하고, 제2 게이트선에 제2 게이트 전압을 인가하는 게이트 전압 발생부와, 제1 및 제2 게이트선 사이에 행 방향으로 교대로 배치되며, 제1 및 제2 게이트선과 각각 연결되어 제1 및 제2의 게이트 전압을 인가받는 복수의 제1 및 제2 화소와, 제1 및 제2 게이트선에 교차하며, 인접한 한 쌍의 제1 및 제2 화소 사이에 각각 배치되어 제1 및 제2 화소에 데이터 전압을 인가하는 복수의 데이터선을 포함하는 액정 패널 어셈블리와, 복수의 데이터선에 데이터 전압을 인가하는 데이터 구동부와, 게이트 전압 발생부와 연결되어, 게이트 전압 발생부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부를 포함한다.
액정 표시 장치, 구동칩

Description

액정 표시 장치 및 구동 방법{Liquid crystal display device and driving method thereof}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 쌍의 화소에 대한 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치에서 프리차징 구동 방식을 설명하기 위한 제1 표시판의 개략도이다.
도 4는 도 1의 제어신호 생성부의 내부 블록도이다.
도 5는 도 4의 제1 제어신호 생성부의 내부 블록도이다.
도 6은 도 5의 제1 비반전 연산자의 내부 회로도이다.
도 7은 도 5의 제1 반전 연산자의 내부 회로도이다.
도 8은 도 5의 제1 스위칭 회로부의 내부 회로도이다.
도 9는 도 1의 게이트 전압 발생부의 내부 블록도이다.
도 10은 도 9의 제1 게이트 전압 분주기의 내부 회로도이다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
(도면의 주요부분에 대한 부호의 설명)
100: 제 1 표시판 150: 액정층
200: 제 2 표시판 300: 액정 패널 어셈블리
400: 통합 게이트 구동부 500: 게이트 전압 발생부
510: 제1 게이트 전압 분주기
520~550: 제1 내지 제4 분주 스위칭 소자
600: 데이터 구동부 700: 타이밍 컨트롤러
800: 제어신호 생성부 810: 래치회로
820: 제1 제어신호 생성부 821: 제1 비반전 연산자
823: 제1 반전 연산자 825: 제1 스위칭 회로부
830: 제2 제어신호 생성부
본 발명은 액정 표시 장치 및 이의 구동 방법에 관한 것이다. 보다 상세하게는 게이트 전압 발생부와 이를 제어하는 제어 신호 생성부를 구비하여 구동칩의 수가 감소된 액정 표시 장치 및 이의 구동 방법에 관한 것이다.
액정 패널은 영상을 디스플레이하는 역할을 하며, 제1 표시판과 제2 표시판 사이에 개재된 액정층을 포함한다. 여기서 제1 표시판에는 일정한 간격을 갖고 행 방향으로 연장된 복수개의 게이트선과, 게이트선과 교차하며 일정한 간격으로 배열된 데이터선, 게이트선과 데이터선에 의해 정의된 화소 영역에 매트릭스(matrix) 형태로 형성된 화소 전극 및 게이트선의 신호에 의해 스위칭되어 데이터선의 신호를 각 화소 전극에 전달하는 스위칭 소자가 형성되어 있다.
제2 표시판에는 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광 패턴, 컬러 색상을 표현하기 위한 RGB 컬러 필터 패턴 및 화상을 구현하기 위한 공통 전극이 형성되어 있다.
이러한 액정 표시 장치에서 두 표시판의 각 전극에 데이터 전압 및 공통 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 얻는다.
또한, 액정 표시 장치는 게이트 전압을 생성하여 게이트선에 인가하는 게이트 구동부와 데이터 전압을 생성하여 데이터선에 인가하는 데이터 구동부를 포함한다. 게이트 구동부와 데이터 구동부는 복수의 구동 집적 회로 칩으로 이루어진다. 데이터 구동칩은 가격이 높기 때문에 생산비용을 줄이기 위해서 그 수를 줄일 필요성이 있다. 이에 대한 방법으로 데이터선을 감소시켜서 데이터 구동칩의 수를 줄일 수 있다. 그러나 데이터선을 감소시키는 만큼 게이트선이 증가하게 되어 게이트 구동칩의 수가 증가하게 된다. 따라서 게이트선이 증가해도 게이트 구동칩의 수가 증가하지 않는 방안이 필요하다.
본 발명이 이루고자 하는 기술적 과제는, 구동칩의 수가 감소된 액정 표시 장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 구동칩의 수가 감소된 액정 표시 장치의 구동 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는 외부 신호를 인가받아 통합 게이트 전압을 생성하는 통합 게이트 구동부와, 상기 통합 게이트 구동부에 연결되어 상기 통합 게이트 전압을 인가받는 통합 게이트선과, 상기 통합 게이트선과 일측이 연결되고, 행 방향으로 배치된 복수의 제1 및 제2 게이트선과 타측이 연결되며, 상기 통합 게이트 전압을 분주하여 상기 제1 게이트선에 제1 게이트 전압을 인가하고, 상기 제2 게이트선에 제2 게이트 전압을 인가하는 게이트 전압 발생부와, 상기 제1 및 제2 게이트선 사이에 행 방향으로 교대로 배치되며, 제1 및 제2 게이트선과 각각 연결되어 상기 제1 및 제2의 게이트 전압을 인가받는 복수의 제1 및 제2 화소와, 상기 제1 및 제2 게이트선에 교차하며, 인접한 한 쌍의 제1 및 제2 화소 사이에 각각 배치되어 상기 제1 및 제2 화소에 데이터 전압을 인가하는 복수의 데이터선을 포함하는 액정 패널 어셈블리와, 상기 복수의 데이터선에 상기 데이터 전압을 인가하는 데이터 구동부와, 상기 게이트 전압 발생부와 연결되어, 게이트 전압 발생부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은 외부 신호를 인가받아 통합 게이트 전압을 생성하는 통합 게이트 구동부와, 상기 통합 게이트 구동부에 연결되어 상기 통합 게이트 전압을 인가받는 통합 게이트선과, 상기 통합 게이트선과 일측이 연결되고, 행 방향으로 배치된 복수의 제1 및 제2 게이트선과 타측이 연결되며, 상기 통합 게이트 전압을 분주하여 상기 제1 게이트선에 제1 게이트 전압을 인가하고, 상기 제2 게이트선에 제2 게이트 전압을 인가하는 게이트 전압 발생부와, 상기 제1 및 제2 게이트선 사이에 행 방향으로 교대로 배치되며, 제1 및 제2 게이트선과 각각 연결되어 상기 제1 및 제2의 게이트 전압을 인가받는 복수의 제1 및 제2 화소와, 상기 제1 및 제2 게이트선에 교차하며, 인접한 한 쌍의 제1 및 제2 화소 사이에 각각 배치되어 상기 제1 및 제2 화소에 데이터 전압을 인가하는 복수의 데이터선을 포함하는 액정 패널 어셈블리와, 상기 복수의 데이터선에 상기 데이터 전압을 인가하는 데이터 구동부와, 상기 게이트 전압 발생부와 연결되어, 게이트 전압 발생부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부를 포함하는 액정 표시 장치를 제공하는 단계와, 상기 통합 게이트 전압을 상기 통합 게이트선을 통해서 상기 게이트 전압 발생부에 인가하는 단계와, 상기 게이트 전압 발생부에서 통합 게이트 전압을 분주하여 상기 제1 게이트선에 제1 게이트 전압을 인가하고, 상기 제2 게이트선에 제2 게이트 전압을 인가하는 단계와, 상기 제1 및 제2 게이트선과 연결된 화소에 상기 데이터 전압을 인가하는 단계를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
먼저, 도 1 내지 도 2를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 한 쌍의 화소에 대한 등가 회로도이다.
본 발명의 실시예에 따른 액정 표시 장치는 통합 게이트 구동부(400), 액정 패널 어셈블리(liquid crystal panel assembly)(300), 데이터 구동부(600), 이들을 제어 하는 신호 제어부(700) 및 제어신호 생성부(800)를 포함한다.
통합 게이트 구동부(400)는 통합 게이트선(IG1-IGn)에 연결되고 신호 제어부(600)로부터 게이트 제어 신호(CONT1)에 따라 통합 게이트 온/오프 전압(Von, Voff) 발생부(미도시)로부터의 통합 게이트 온 전압(Von)과 통합 게이트 오프 전압(Voff)의 조합으로 이루어진 통합 게이트 전압을 통합 게이트선(IG1-IGn)에 인가 한다.
액정 패널 어셈블리(300)는 게이트 전압 발생부(500), 복수의 게이트선(G1-Gn), 다수의 화소(PX) 및 데이터선(D1-Dm)을 포함한다.
게이트 전압 발생부(500)는 통합 게이트선(IG1-IGn)과 일측이 연결되고, 행 방향으로 배치된 복수의 게이트선(G1-Gn)과 타측이 연결되어 있다. 또한, 게이트 전압 발생부(500)는 통합 게이트선(IG1-IGn)으로부터 인가되는 통합 게이트 전압을 분주하여 복수의 제1 게이트선(G1-G2n- 1)에 제1 게이트 전압을 인가하고, 복수의 제2 게이트선(G2-G2n)에 제2 게이트 전압을 인가한다. 여기서, 게이트 전압 발생부(500)는 복수의 게이트선(G1-Gn)에 게이트 전압을 인가할 때 제어신호 생성부(800)의 제어신호(CS1, CS2)에 의해서 제어된다. 게이트 전압 발생부(500)의 구조 및 제어신호 생성부(800)와 관계는 도 9 내지 도 10을 참조하여 후술한다.
화소(PX)는 복수의 제1 및 제2 게이트선 사이에 행 방향으로 교대로 배치되어 화소행을 이루고 있다. 그리고 제1 또는 제2 화소는 화소행 위쪽에 위치한 제1 게이트선(G1-G2n-1)과 연결되어 있고, 제1 게이트선과 연결되지 않은 제2 또는 제1 화소는 화소행 아래쪽에 위치한 제2 게이트선(G2-G2n)과 연결되어 있다.
복수의 데이터선(D1-Dm)은 복수의 게이트선(G1-Gn)과 교차하며, 인접한 한 쌍의 제1 및 제2 화소 사이에 각각 배치되어 제1 및 제2 화소와 연결되어 있으며, 제 1 및 제2 화소에 데이터 전압을 인가한다. 인접한 한 쌍의 제1 및 제2 화소가 동일한 데이터선과 연결되어 있어도, 다른 게이트선에 연결되어 있으므로 한 쌍의 제1 및 제2 화소에를 각각 제어할 수 있다.
여기서, 도 2를 참조하면 액정 패널 어셈블리(300)는 서로 마주 보는 제 1 표시판(100), 제 2 표시판(200) 및 둘 사이에 들어 있는 액정층(150)을 포함한다.
제1 표시판(100)의 화소 전극(PE)과 대향하도록 제2 표시판(200)의 공통 전극(CE)의 일부 영역에 색필터(CF)가 형성될 수 있다. 제1 게이트선(G2n-1)과 데이터선(Dm)에 연결된 화소(PX1)는 신호선(G2n-1, Dm)에 연결된 스위칭 소자(Q1)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략될 수 있다. 또한, 제2 게이트선(G2n)과 데이터선(Dm)에 연결된 화소(PX2)는 신호선(G2n, Dm)에 연결된 스위칭 소자(Q2)와 이에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 유지 커패시터(storage capacitor)(Cst)를 포함한다
제1 게이트선(G2n-1)에 제1 게이트 전압이 인가되면, 제1 게이트선(G2n-1)에 연결된 스위칭 소자(Q1)가 턴온되고, 데이터선(Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자를 통하여 해당 화소(PX1)에 인가된다. 또한, 복수의 제2 게이트선(G2n)에 제2 게이트 전압이 인가되면, 제2 게이트 선(G2n)에 연결된 스위칭 소자(Q2)가 턴온되고, 데이터선(Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자를 통하여 해당 화 소(PX2)에 인가된다.
화소(PX1, PX2)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 커패시터(Clc)에 충전되어, 화소 전압으로 작용한다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(150)을 통과하는 빛의 편광이 변화하고 이에 의해 영상이 표시된다.
그러나 화소행에 위치한 화소들이 동시에 구동되지 않고 제1 게이트선(G2n-1)과 제2 게이트선(G2n)에 의해 시간차를 두고 구동되기 때문에 충전률 부족 현상이 나타날 수 있다. 이러한 현상을 개선하기 위해서 프리차징 구동 방식을 사용한다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치에서 프리차징 구동 방식을 설명하기 위한 제1 표시판의 개략도이다.
도 3을 참조하면, 1 도트 반전 구동을 하는 프레임에서 제1 화소들이 차징되는 시간(t=0~1/2H)과 제2 화소들이 차징되는 시간(t=1/2H~1H)을 구분하여 각 화소의 극성을 나타내었다. 여기서 1H는 하나의 화소열이 차징되는 시간을 의미한다. 즉 1/2H는 하나의 게이트선이 턴 온(Von)되는 시간을 의미한다.
먼저 제1 화소들이 차징되는 시간(t=0~1/2H)에, 첫 번째 게이트선(Gi)이 턴 온(Von)되어 첫 번째 게이트선(Gi)에 연결된 첫 번째 화소행의 제1 화소들이 데이터선(Dj, Dj +1, Dj+2)을 통해 제공된 정극성(+)의 데이터 전압으로 차징된다.
한편, 두 번째 화소행의 게이트선(Gi+2, Gi+3)은 턴 오프(Voff)되어 t=0 이전 에 프리차징되었던 부극성(-)의 데이터 전압이 유지된다.
세 번째 화소행에서는, 제1 화소들과 연결된 게이트선(Gi+4)이 턴 온(Von)되어, 첫 번째 화소행의 제1 화소들에 차징된 데이터 전압과 동일한 정극성(+)의 데이터 전압이 데이터선(Dj, Dj+1, Dj+2)을 통해 제공되어 프리차징된다.
다음으로 제2 화소들이 차징되는 시간(t=1/2H~H)에, 두 번째 게이트선(Gi+1)이 턴 온(Von)되어 두 번째 게이트선(Gi+2)에 연결된 첫 번째 화소행의 제2 화소들이 데이터선(Dj, Dj +1, Dj +2)을 통해 제공된 부극성(-)의 데이터 전압으로 차징된다.
한편, 두 번째 화소행의 게이트선(Gi+2, Gi+3)은 턴 오프(Voff)되어 이전에 프리차징되었던 정극성(+)의 데이터 전압이 유지된다.
세 번째 화소행에서는, 제2 화소와 연결된 게이트선(Gi+5)이 턴 온(Von)되어, 첫 번째 화소행의 제2 화소들에 차징된 데이터 전압과 동일한 부극성(-)의 데이터 전압이 데이터선(Dj, Dj+1, Dj+2)을 통해 제공되어 프리차징된다.
t=1H 다음의 시간에는 두 번째 화소행의 제1 화소와 제2 화소가 순차적으로 차징되고, 세 번째 화소행의 화소는 t=1/2H~H에 프리차징되었던 데이터 전압을 유지한다. 다만 이를 도시하지 않았다.
데이터 구동부(600)는 액정 패널 어셈블리(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 발생부(미도시)로부터의 데이터에 해당하는 계조 전압을 선택하고, 선택된 계조 전압을 데이터 전압으로서 화소에 인가한다. 여기서, 계조 전압 발생부가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 기본 계조 전압만을 제공하는 경우에, 데이터 구동부(600)는 기본 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택할 수 있다.
신호 제어부(700)는 외부의 그래픽 제어기(미도시)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수직 동기 신호(Hsync), 메인 클럭(MCLK), 데이터 인에이블 신호(DE) 등이 있다. 또한, 신호 제어부(700)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2), 제1 및 제2 스위칭 신호(SW1, SW2)를 생성하고, 통합 게이트 제어 신호(CONT1)를 통합 게이트 구동부(400)에, 데이터 제어 신호(CONT2)와 영상 신호(DAT)를 데이터 구동부(600)에, 제1 및 제2 스위칭 신호(SW1, SW2)를 제어신호 생성부(800)로 보낸다.
제어신호 생성부(800)는 액정 패널 어셈블리(300)의 게이트 전압 발생부(500)와 연결되어, 게이트 전압 발생부(500)를 제어하기 위한 제1 및 제2 제어신호(CS1, CS2)를 생성한다.
이하 도 4 내지 도 8을 참조하여, 도 1의 제어신호 생성부에 대해 상세히 설명한다.
도 4는 도 1의 제어신호 생성부의 내부 블록도이고, 도 5는 도 4의 제1 제어신호 생성부의 내부 블록도이다. 또한, 도 6은 도 5의 제1 비반전 연산자의 내부 회로도이고, 도 7은 도 5의 제1 반전 연산자의 내부 회로도이며, 도 8은 도 5의 제1 스위칭 회로부의 내부 회로도이다.
제어신호 생성부(800)는 래치회로(810)와 제1 및 제2 제어신호 생성부(820, 830)를 포함하고, 신호 제어부(700)로부터 인가되는 제1 및 제2 스위칭 신호(SW1, SW2)를 입력받아 제1 및 제2 제어신호(CS1, CS2)를 게이트 전압 발생부(500)에 제공함으로써, 게이트 전압 발생부(500)를 제어한다.
래치회로(810)는 SR 래치회로가 사용되며, 제1 및 제2 스위칭 신호(SW1, SW2)를 인가받아 제1 및 제2 구동 신호(DS1, DS2)를 제공한다. 그러면 제1 제어신호 생성부(820)는 래치회로(810)에서 제공하는 제1 구동신호(DS1)를 인가받아 제1 제어신호(CS1)를 제공하고, 제2 제어신호 생성부(830)는 래치회로(810)에서 제공하는 제2 구동신호(DS2)를 인가받아 제2 제어신호(CS2)를 제공한다. 여기서, SR 래치회로는 제1 및 제2 스위칭 신호(SW1, SW2)의 이상 입력으로부터 제어신호 생성부(800)를 보호하는 특성이 있다.
제1 제어신호 생성부(820)는 하이 레벨의 제1 구동 신호(DS1)를 인가받을 경우, 하이 레벨의 제1 제어신호(CS1)를 출력하고, 로우 레벨의 제1 구동 신호(DS1)를 인가받을 경우에는 로우 레벨의 제1 제어신호(CS1)를 출력한다. 제2 제어신호 생성부(830)는 로우 레벨의 제2 구동신호(DS2)를 인가받을 경우, 로우 레벨의 제2 제어신호(CS2)를 출력하고, 하이 레벨의 제2 구동신호(DS2)를 인가받을 경우에는 하이 레벨의 제2 제어신호(CS2)를 출력한다. 여기서, 제1 구동 신호(DS1)와 제2 구동 신호(DS2)는 다른 레벨의 신호이다.
또한, 제1 제어신호 생성부(820)의 내부 블록을 설명하자면, 제1 제어신호 생성부(820)는 제1 구동 신호(DS1)를 인가받아 제1 스위칭 제어신호(SCS1)를 출력하는 제1 비반전 연산자(821)와, 제1 구동 신호(DS1)를 인가받아 제2 스위칭 제어신호(SCS2)를 출력하는 제1 반전 연산자(823)와, 제1 및 제2 스위칭 제어신호(SCS1, SCS2)와 제1 및 제2 제어전압(CV1, CV2)을 인가받아 제1 제어신호(CS1)를 출력하는 제1 스위칭 회로부(825)를 포함한다. 여기서, 제1 비반전 연산자는 제1 구동 신호(DS1)와 하이 레벨 신호를 인가받아서 제1 스위칭 제어신호(SCS1)를 출력하는 앤드 게이트(822)로 구성될 수 있고, 제1 반전 연산자는 제1 구동 신호(DS1)와 하이 레벨의 신호를 인가받아 제2 스위칭 제어신호(SCS2)를 출력하는 낸드 게이트(824)로 구성될 수 있으며, 제1 스위칭 회로부(825)는 제1 및 제2 스위칭 제어신호(SCS1, SCS2)와 각각 연결되는 2개의 스위칭 소자(826, 827)로 구성될 수 있다.
제1 비반전 연산자(821)는 하이 레베의 제1 구동 신호(DS1)를 인가받아 하이 레벨의 제1 스위칭 제어신호(SCS1)를 출력하고, 제1 반전 연산자(823)는 하이 레벨의 제1 구동신호(DS1)를 인가받아 로우 레벨의 제2 스위칭 제어신호(SCS2)를 출력하며, 제1 스위칭 회로부(825)는 하이 레벨의 제1 제어전압(CV1)과 로우 레벨의 제2 제어전압(CV2)을 인가받고, 하이 레벨의 제1 스위칭 제어신호(SCS1) 및 로우 레벨의 제2 스위칭 제어신호(SCS2)가 인가될 경우, 하이 레벨의 제1 제어전압(CV1)을 하이 레벨의 제1 제어신호(CS1)로 출력한다. 또한, 제1 비반전 연산자(821)는 로우 레베의 제1 구동 신호(DS1)를 인가받아 로우 레벨의 제1 스위칭 제어신호(SCS1)를 출력하고, 제1 반전 연산자(823)는 로우 레벨의 제1 구동신호(DS1)를 인가받아 하 이 레벨의 제2 스위칭 제어신호(SCS2)를 출력하며, 제1 스위칭 회로부(825)는 하이 레벨의 제1 제어전압(CV1)과 로우 레벨의 제2 제어전압(CV2)을 인가받고, 로우 레벨의 제1 스위칭 제어신호(SCS1) 및 하이 레벨의 제2 스위칭 제어신호(SCS2)가 인가될 경우, 로우 레벨의 제2 제어전압(CV2)을 로우 레벨의 제1 제어신호(CS1)로 출력한다.
또한, 제2 제어신호 생성부(830)의 내부 회로는 제1 제어신호 생성부(820)의 내부 회로와 동일하게 구성되어 있으며 동작 방법도 동일하다.
이하 도 9 내지 도 10을 참조하여, 게이트 전압 발생부의 구조 및 제어신호 생성부와의 상세한 연결 구조를 설명한다.
도 9는 도 1의 게이트 전압 발생부의 내부 블록도이고, 도 10은 도 9의 제1 게이트 전압 분주기의 내부 회로도이다.
게이트 전압 발생부(500)는 복수의 게이트 전압 분주기(510)로 구성되어 있으며, 복수의 통합 게이트선(IG1-IGn)에서 제공하는 통합 게이트 전압과, 제어신호 생성부(800)에서 제공하는 제1 및 제2 제어신호(CS1, CS2)를 입력받아 복수의 게이트선(G1-Gn)에 게이트 전압을 인가한다. 제1 게이트 전압 분주기(510)는 스위칭 소자를 포함하여 구성되어 있으며, 제1 통합 게이트 전압, 제1 및 제2 제어신호(CS1, CS2)를 입력받아서 제1 통합 게이트 전압을 분주하여 제1 게이트선(G1)에 제1 게이트 전압을, 제2 게이트선(G2)에 제2 게이트 전압을 인가한다.
제어 신호에 따른 게이트 전압 분주의 과정을 자세히 설명하자면, 제1 제어 신호(CS1)가 하이 레벨의 신호이고, 제2 제어신호(CS2)가 로우 레벨의 신호일 때 통합 게이트 온전압이 인가되면 제1 분주 스위칭 소자(520)와 제4 분주 스위칭 소자(550)가 턴온되어 제1 게이트선(G1)에 제1 게이트 온전압이 인가되고, 제2 게이트선(G2)에 제2 제어신호의 로우 레벨의 신호가 인가된다. 제1 제어신호(CS1)가 로우 레벨의 신호이고, 제2 제어신호(CS2)가 하이 레벨의 신호일 때 통합 게이트 온전압이 인가되면 제2 분주 스위칭 소자(530)와 제3 분주 스위칭 소자(540)가 턴온되어 제1 게이트선(G1)에 제1 제어신호의 로우 레벨의 신호가 인가되고, 제2 게이트선(G2)에 제2 게이트 온전압이 인가된다.
또한, 제1 제어신호(CS1)가 하이 레벨의 신호이고, 제2 제어신호(CS2)가 로우 레벨의 신호일 때 통합 게이트 오프전압이 인가되면 제1 분주 스위칭 소자(520)와 제4 분주 스위칭 소자(550)가 턴온되어 제1 게이트선(G1)에 제1 게이트 오프전압이 인가되고, 제2 게이트선(G2)에 제2 제어신호의 로우 레벨의 신호가 인가된다. 제1 제어신호(CS1)가 로우 레벨의 신호이고, 제2 제어신호(CS2)가 하이 레벨의 신호일 때 통합 게이트 오프전압이 인가되면 제2 분주 스위칭 소자(530)와 제3 분주 스위칭 소자(540)가 턴온되어 제1 게이트선(G1)에 제1 제어신호의 로우 레벨의 신호가 인가되고, 제2 게이트선(G2)에 제2 게이트 오프전압이 인가된다. 여기서, 제1 및 제2 게이트선(G1, G2)에 인가되는 제1 및 제2 게이트 전압은 레벨이 다르고, 통합 게 이트 전압의 1/2 주기를 갖는다.
일반적으로 액정 표시 장치는 데이터선을 감소시키는 방법으로 동일한 데이터선과 한 쌍의 화소를 연결하고, 각 화소를 제어하기 위해 게이트선이 증가하게 된다. 게이트선이 증가함에 따라 이를 구동하는 게이트 구동칩도 증가하게 된다. 그러나 본 발명의 실시예에 따른 액정 표시 장치는 통합 게이트 전압을 분주하여 게이트 전압을 인가하는 게이트 전압 발생회로를 구비함으로써, 게이트 구동칩의 수가 증가되는 것을 방지할 수 있다. 따라서 원가절감은 물론 공정에서의 시간을 단축시킬 수 있는 장점이 있다.
도 1 및 도 11을 참조하여 본 발명의 실시예에 따른 액정 표시 장치의 구동 방법에 대해서 설명한다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 설명하기 위한 순서도이다.
본 발령의 일 실시예에 따른 액정 표시 장치는 외부 신호를 인가받아 통합 게이트 전압을 생성하는 통합 게이트 구동부(400)와, 통합 게이트 구동부(400)에 연결되어 통합 게이트 전압을 인가받는 통합 게이트선(IG1-IGn)과, 통합 게이트선(IG1-IGn)과 일측이 연결되고, 행 방향으로 배치된 복수의 제1 및 제2 게이트선(G1-Gn)과 타측이 연결되며, 통합 게이트 전압을 분주하여 제1 게이트선(G2n -1)에 제1 게이트 전압을 인가하고, 제2 게이트선(G2n)에 제2 게이트 전압을 인가하는 게이트 전압 발생부(500)와, 제1 및 제2 게이트선 사이에 행 방향으로 교대로 배치되 며, 제1 및 제2 게이트선(G1-Gn)과 각각 연결되어 제1 및 제2의 게이트 전압을 인가받는 복수의 제1 및 제2 화소와, 제1 및 제2 게이트선(G1-Gn)에 교차하며, 인접한 한 쌍의 제1 및 제2 화소 사이에 각각 배치되어 제1 및 제2 화소에 데이터 전압을 인가하는 복수의 데이터선(D1-Dm)을 포함하는 액정 패널 어셈블리(300)와, 복수의 데이터선(D1-Dm)에 데이터 전압을 인가하는 데이터 구동부(600)와, 게이트 전압 발생부(500)와 연결되어, 게이트 전압 발생부(500)를 제어하기 위한 제어신호(CS1, CS2)를 생성하는 제어신호 생성부(800)를 포함한다.
외부 신호를 인가받은 통합 게이트 구동부(400)가 생성한 통합 게이트 전압을 통합 게이트선(IG1)을 통해서 액정 패널 어셈블리(300)의 게이트 전압 발생부(500)에 인가한다.(S10)
통합 게이트 전압은 통합 게이트 온전압과 오프전압으로 이루어진다. 먼저, 통합 게이트 온전압을 인가한 경우에 대해서 설명한다.
이어서, 게이트 전압 발생부(500)는 통합 게이트 전압을 분주하여 제1 게이트선(G1)에 제1 게이트 전압을 인가하고, 제2 게이트선(G2)에 제2 게이트 전압을 인가한다.(S20)
게이트 전압 발생부는(500) 통합 게이트 구동부(400)에서 제공하는 통합 게이트 전압과 제어신호 생성부(800)에서 제공하는 제1 및 제2 제어신호(CS1, CS2)를 인가받고, 통합 게이트 전압을 제1 및 제2 제어신호(CS1, CS2)에 따라 제1 및 제2 게이트 전압을 출력한다.
제어신호 생성부(800)는 래치회로(810)와 제1 및 제2 제어신호 생성부(820, 830)를 포함하고, 신호 제어부(700)로부터 인가되는 제1 및 제2 스위칭 신호(SW1, SW2)를 입력받아 제1 및 제2 제어신호(CS1, CS2)를 게이트 전압 발생부(500)에 제공한다.
제1 및 제2 제어전압(CS1, CS2)에 의해 제어되는 통합 게이트 전압의 분주 과정을 자세히 설명하자면, 제어신호 생성부(800)는 하이 레벨의 제1 스위칭 신호(SW1)와 로우 레벨의 제2 스위칭 신호(SW2)를 인가받아 하이 레벨의 제1 제어신호(CS1), 로우 레벨의 제2 제어신호(CS2)를 게이트 전압 발생부(500)에 제공한다.
이 때, 게이트 전압 발생부(500)는 통합 게이트 온전압, 하이 레벨의 제1 제어신호(CS1) 및 노우 레벨의 제2 제어신호(CS2)를 인가받는다. 그러면, 제1 분주 스위칭 소자(520)와 제4 분주 스위칭 소자(550)가 턴온되어 제1 게이트선(G1)에 제1 게이트 온전압이 인가되고, 제2 게이트선(G2)에 제2 게이트 오프전압이 인가된다.
또한, 제어신호 생성부(800)는 로우 레벨의 제1 스위칭 신호(SW1)와 하이 레벨의 제2 스위칭 신호(SW2)를 인가받아 로우 레벨의 제1 제어신호(CS1), 하이 레벨의 제2 제어신호(CS2)를 게이트 전압 발생부(500)에 제공한다.
이 때, 게이트 전압 발생부(500)는 통합 게이트 온전압, 로우 레벨의 제1 제어신호(CS1) 및 하이 레벨의 제2 제어신호(CS2)를 인가받는다. 그러면, 제2 분주 스위칭 소자(530)와 제3 분주 스위칭 소자(540)가 턴온되어 제1 게이트선(G1)에 제1 게이트 오프전압이 인가되고, 제2 게이트선(G2)에 제2 게이트 온전압이 인가된다. 여기서, 제1 및 제2 게이트 전압은 각각 레벨이 다르고, 통합 게이트 전압의 1/2 주기를 갖는다.
이어서, 제1 및 제2 게이트선(G1, G2)과 연결된 화소에 데이터 전압을 인가한다.(S30)
제1 게이트선(G1)에 제1 게이트 온전압이 인가되면, 제1 게이트선(G1)과 연결된 스위칭 소자가 턴온되고, 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자를 통하여 제1 게이트선(G1)과 연결된 화소에 인가되고, 제2 게이트선(G2)에 제2 게이트 온전압이 인가되면, 제2 게이트선(G2)과 연결된 스위칭 소자가 턴온되고, 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자를 통하여 제2 게이트선(G2)과 연결된 화소에 인가됨으로써 원하는 영상을 나타낸다.
통합 게이트 오프전압이 게이트 전압 발생부(500)에 인가될 때, 제1 및 제2 제어신호(CS1, CS2)에 따른 게이트 전압 발생부(500)의 제어 방법은 동일하고, 제1 및 제2 게이트선(G1, G2)에 제1 및 제2 게이트 오프전압이 인가된다. 여기서, 게이트선에 게이트 오프전압을 인가시키는 것은 게이트선이 플로팅되어 나타날 수 있는 오동작을 방지한다.
또한, 1 도트 반전 구동을 하는 프레임일 경우, 프리자징을 위해 제1 통합 게이트 온전압이 게이트 전압 발생부에 인가될 때 제3 통합 게이트 온전압을 게이트 전압 발생부에 인가시켜서 제1 게이트선에 제1 게이트 온전압이 인가될 때, 제5 게이트선에 제5 게이트 온전압이 인가되고, 제2 게이트선에 제2 게이트 온전압이 인가될 때, 제6 게이트선에 제6 게이트 온전압이 인가됨으로써 충전률 부족 현상을 방지하고 우수한 화질을 얻을 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 액정 표시 장치는 구동칩의 수가 감소됨으로써, 원가 절감 및 공정에서의 시간을 단축시킬 수 있는 장점이 있다.

Claims (20)

  1. 외부 신호를 인가받아 통합 게이트 전압을 생성하는 통합 게이트 구동부;
    상기 통합 게이트 구동부에 연결되어 상기 통합 게이트 전압을 인가받는 통합 게이트선과, 상기 통합 게이트선과 일측이 연결되고, 행 방향으로 배치된 복수의 제1 및 제2 게이트선과 타측이 연결되며, 상기 통합 게이트 전압을 분주하여 상기 제1 게이트선에 제1 게이트 전압을 인가하고, 상기 제2 게이트선에 제2 게이트 전압을 인가하는 게이트 전압 발생부와, 상기 제1 및 제2 게이트선 사이에 행 방향으로 교대로 배치되며, 제1 및 제2 게이트선과 각각 연결되어 상기 제1 및 제2의 게이트 전압을 인가받는 복수의 제1 및 제2 화소와, 상기 제1 및 제2 게이트선에 교차하며, 인접한 한 쌍의 제1 및 제2 화소 사이에 각각 배치되어 상기 제1 및 제2 화소에 데이터 전압을 인가하는 복수의 데이터선을 포함하는 액정 패널 어셈블리;
    상기 복수의 데이터선에 상기 데이터 전압을 인가하는 데이터 구동부; 및
    상기 게이트 전압 발생부와 연결되어, 게이트 전압 발생부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부를 포함하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 게이트 전압 발생부는 복수의 게이트 전압 분주기를 포함하고, 상기 각 게이트 전압 분주기는 상기 통합 게이트 전압, 제1 및 제2 제어신호를 인가받아 상기 제1 및 제2 게이트 전압을 출력하는 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 제1 및 제2 게이트 전압은 레벨이 다르고, 상기 통합 게이트 전압의 1/2 주기를 갖는 액정 표시 장치.
  4. 제 2항에 있어서,
    상기 게이트 전압 분주기는
    상기 제1 레벨의 통합 게이트 전압, 제1 레벨의 제1 제어신호와 제2 레벨의 제2 제어신호를 인가받을 경우, 상기 제1 레벨의 제1 게이트 전압과 제2 레벨의 제2 게이트 전압을 출력하고,
    상기 제1 레벨의 통합 게이트 전압, 제2 레벨의 제1 제어신호와 제1 레벨의 제2 제어신호를 인가받을 경우, 상기 제2 레벨의 제1 게이트 전압과 제1 레벨의 제2 게이트 전압을 출력하고,
    상기 제2 레벨의 통합 게이트 전압, 제1 레벨의 제1 제어신호와 제2 레벨의 제2 제어신호를 인가받을 경우, 상기 제2 레벨의 제1 게이트 전압과 제2 레벨의 제2 게이트 전압을 출력하고,
    상기 제2 레벨의 통합 게이트 전압, 제2 레벨의 제1 제어신호와 제1 레벨의 제2 제어신호를 인가받을 경우 상기 제2 레벨의 제1 게이트 전압과 제2 레벨의 제2 게이트 전압을 출력하는 액정 표시 장치.
  5. 제 1항에 있어서,
    상기 제어신호 생성부는 제1 및 제2 스위칭 신호를 인가받아 제1 및 제2 구동 신호를 출력하는 래치회로와 상기 제1 구동 신호를 인가받아 제1 제어신호를 출력하는 제1 제어신호 생성부와 상기 제2 구동신호를 인가받아 제2 제어신호를 출력하는 제2 제어신호 생성부를 포함하는 액정 표시 장치.
  6. 제 5항에 있어서,
    상기 래치회로는 SR 래치 회로인 액정 표시 장치.
  7. 제 5항에 있어서,
    상기 제1 제어신호 생성부는 상기 제1 레벨의 제1 구동 신호를 인가받아 상기 제1 레벨의 제1 제어신호를 출력하고, 상기 제2 제어신호 생성부는 상기 제2 레벨의 제2 구동신호를 인가받아 상기 제2 레벨의 제2 제어신호를 출력하는 액정 표시 장치.
  8. 제 7항에 있어서,
    상기 제1 제어신호 생성부는 상기 제1 구동 신호를 인가받아 제1 스위칭 제어신호를 출력하는 제1 비반전 연산자와, 상기 제1 구동 신호를 인가받아 제2 스위칭 제어신호를 출력하는 제1 반전 연산자와, 상기 제1 및 제2 스위칭 제어신호와 제1 및 제2 제어전압을 인가받아 상기 제1 제어신호를 출력하는 제1 스위칭 회로부 를 포함하는 액정 표시 장치.
  9. 제 8항에 있어서,
    상기 제1 비반전 연산자는 상기 제1 레벨의 제1 구동 신호를 인가받아 상기 제1 레벨의 제1 스위칭 제어신호를 출력하고, 상기 제1 반전 연산자는 상기 제1 레벨의 제1 구동신호를 인가받아 상기 제2 레벨의 제2 스위칭 제어신호를 출력하고, 상기 제1 스위칭 회로부는 상기 제1 및 제2 제어전압을 인가받고, 상기 제1 레벨의 제1 스위칭 제어신호와 제2 레벨의 제2 스위칭 제어신호가 인가될 경우 상기 제1 제어전압을 상기 제1 제어신호로 출력하는 액정 표시 장치.
  10. 제 8항에 있어서,
    상기 제1 비반전 연산자는 상기 제2 레벨의 제1 구동 신호를 인가받아 상기 제2 레벨의 제1 스위칭 제어신호를 출력하고, 상기 제1 반전 연산자는 상기 제2 레벨의 제1 구동신호를 인가받아 상기 제1 레벨의 제2 스위칭 제어신호를 출력하고, 상기 제1 스위칭 회로부는 상기 제1 및 제2 제어전압을 인가받고, 상기 제2 레벨의 제1 스위칭 제어신호와 제1 레벨의 제2 스위칭 제어신호가 인가될 경우 상기 제2 제어전압을 상기 제1 제어신호로 출력하는 액정 표시 장치.
  11. 제 7항에 있어서,
    상기 제2 제어신호 생성부는 상기 제2 구동 신호를 인가받아 제3 스위칭 제 어신호를 출력하는 제2 비반전 연산자와, 상기 제2 구동 신호를 인가받아 제4 스위칭 제어신호를 출력하는 제2 반전 연산자와, 상기 제3 및 제4 스위칭 제어신호와 제3 및 제4 제어전압을 인가받아 상기 제2 제어신호를 출력하는 제2 스위칭 회로부를 포함하는 액정 표시 장치.
  12. 제 11항에 있어서,
    상기 제2 비반전 연산자는 상기 제1 레벨의 제2 구동 신호를 인가받아 상기 제1 레벨의 제3 스위칭 제어신호를 출력하고, 상기 제2 반전 연산자는 상기 제1 레벨의 제2 구동신호를 인가받아 상기 제2 레벨의 제4 스위칭 제어신호를 출력하고, 상기 제2 스위칭 회로부는 상기 제3 및 제4 제어전압을 인가받고, 상기 제1 레벨의 제3 스위칭 제어신호와 제2 레벨의 제4 스위칭 제어신호가 인가될 경우 상기 제3 제어전압을 상기 제2 제어신호로 출력하는 액정 표시 장치.
  13. 제 11항에 있어서,
    상기 제2 비반전 연산자는 상기 제2 레벨의 제2 구동 신호를 인가받아 상기 제2 레벨의 제3 스위칭 제어신호를 출력하고, 상기 제2 반전 연산자는 상기 제2 레벨의 제2 구동신호를 인가받아 상기 제1 레벨의 제4 스위칭 제어신호를 출력하고, 상기 제2 스위칭 회로부는 상기 제3 및 제4 제어전압을 인가받고, 상기 제2 레벨의 제3 스위칭 제어신호와 제1 레벨의 제4 스위칭 제어신호가 인가될 경우 상기 제4 제어전압을 상기 제2 제어신호로 출력하는 액정 표시 장치.
  14. 외부 신호를 인가받아 통합 게이트 전압을 생성하는 통합 게이트 구동부와, 상기 통합 게이트 구동부에 연결되어 상기 통합 게이트 전압을 인가받는 통합 게이트선과, 상기 통합 게이트선과 일측이 연결되고, 행 방향으로 배치된 복수의 제1 및 제2 게이트선과 타측이 연결되며, 상기 통합 게이트 전압을 분주하여 상기 제1 게이트선에 제1 게이트 전압을 인가하고, 상기 제2 게이트선에 제2 게이트 전압을 인가하는 게이트 전압 발생부와, 상기 제1 및 제2 게이트선 사이에 행 방향으로 교대로 배치되며, 제1 및 제2 게이트선과 각각 연결되어 상기 제1 및 제2의 게이트 전압을 인가받는 복수의 제1 및 제2 화소와, 상기 제1 및 제2 게이트선에 교차하며, 인접한 한 쌍의 제1 및 제2 화소 사이에 각각 배치되어 상기 제1 및 제2 화소에 데이터 전압을 인가하는 복수의 데이터선을 포함하는 액정 패널 어셈블리와, 상기 복수의 데이터선에 상기 데이터 전압을 인가하는 데이터 구동부와, 상기 게이트 전압 발생부와 연결되어, 게이트 전압 발생부를 제어하기 위한 제어신호를 생성하는 제어신호 생성부를 포함하는 액정 표시 장치를 제공하는 단계;
    상기 통합 게이트 전압을 상기 통합 게이트선을 통해서 상기 게이트 전압 발생부에 인가하는 단계;
    상기 게이트 전압 발생부에서 통합 게이트 전압을 분주하여 상기 제1 게이트선에 제1 게이트 전압을 인가하고, 상기 제2 게이트선에 제2 게이트 전압을 인가하는 단계; 및
    상기 제1 및 제2 게이트선과 연결된 화소에 상기 데이터 전압을 인가하는 단 계를 포함하는 액정 표시 장치의 구동 방법.
  15. 제 14항에 있어서,
    상기 게이트 전압 발생부는 복수의 게이트 전압 분주기를 포함하고, 상기 각 게이트 전압 분주기는 상기 통합 게이트 전압, 제1 및 제2 제어신호를 인가받아 상기 제1 및 제2 게이트 전압을 출력하는 액정 표시 장치의 구동 방법.
  16. 제 15항에 있어서,
    상기 제1 및 제2 게이트 전압은 레벨이 다르고, 상기 통합 게이트 전압의 1/2 주기를 갖는 액정 표시 장치의 구동 방법.
  17. 제 15항에 있어서,
    상기 게이트 전압 분주기는
    상기 제1 레벨의 통합 게이트 전압, 제1 레벨의 제1 제어신호와 제2 레벨의 제2 제어신호를 인가받을 경우, 상기 제1 레벨의 제1 게이트 전압과 제2 레벨의 제2 게이트 전압을 출력하고,
    상기 제1 레벨의 통합 게이트 전압, 제2 레벨의 제1 제어신호와 제1 레벨의 제2 제어신호를 인가받을 경우, 상기 제2 레벨의 제1 게이트 전압과 제1 레벨의 제2 게이트 전압을 출력하고,
    상기 제2 레벨의 통합 게이트 전압, 제1 레벨의 제1 제어신호와 제2 레벨의 제2 제어신호를 인가받을 경우, 상기 제2 레벨의 제1 게이트 전압과 제2 레벨의 제2 게이트 전압을 출력하고,
    상기 제2 레벨의 통합 게이트 전압, 제2 레벨의 제1 제어신호와 제1 레벨의 제2 제어신호를 인가받을 경우 상기 제2 레벨의 제1 게이트 전압과 제2 레벨의 제2 게이트 전압을 출력하는 액정 표시 장치의 구동 방법.
  18. 제 14항에 있어서,
    상기 제어신호 생성부는 제1 및 제2 스위칭 신호를 인가받아 제1 및 제2 구동 신호를 출력하는 래치회로와 상기 제1 구동 신호를 인가받아 제1 제어신호를 출력하는 제1 제어신호 생성부와 상기 제2 구동신호를 인가받아 제2 제어신호를 출력하는 제2 제어신호 생성부를 포함하는 액정 표시 장치의 구동 방법.
  19. 제 18항에 있어서,
    상기 제1 제어신호 생성부는 상기 제1 구동 신호를 인가받아 제1 스위칭 제어신호를 출력하는 제1 비반전 연산자와, 상기 제1 구동 신호를 인가받아 제2 스위칭 제어신호를 출력하는 제1 반전 연산자와, 상기 제1 및 제2 스위칭 제어신호와 제1 및 제2 제어전압을 인가받아 상기 제1 제어신호를 출력하는 제1 스위칭 회로부를 포함하는 액정 표시 장치의 구동 방법.
  20. 제 18항에 있어서,
    상기 제2 제어신호 생성부는 상기 제2 구동 신호를 인가받아 제3 스위칭 제어신호를 출력하는 제2 비반전 연산자와, 상기 제2 구동 신호를 인가받아 제4 스위칭 제어신호를 출력하는 제2 반전 연산자와, 상기 제3 및 제4 스위칭 제어신호와 제3 및 제4 제어전압을 인가받아 상기 제2 제어신호를 출력하는 제2 스위칭 회로부를 포함하는 액정 표시 장치의 구동 방법.
KR1020070001129A 2007-01-04 2007-01-04 액정 표시 장치 및 구동 방법 KR20080064339A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070001129A KR20080064339A (ko) 2007-01-04 2007-01-04 액정 표시 장치 및 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070001129A KR20080064339A (ko) 2007-01-04 2007-01-04 액정 표시 장치 및 구동 방법

Publications (1)

Publication Number Publication Date
KR20080064339A true KR20080064339A (ko) 2008-07-09

Family

ID=39815656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001129A KR20080064339A (ko) 2007-01-04 2007-01-04 액정 표시 장치 및 구동 방법

Country Status (1)

Country Link
KR (1) KR20080064339A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130046911A (ko) * 2011-10-28 2013-05-08 엘지디스플레이 주식회사 액정표시장치
US8754878B2 (en) 2010-02-01 2014-06-17 Samsung Display Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754878B2 (en) 2010-02-01 2014-06-17 Samsung Display Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
KR20130046911A (ko) * 2011-10-28 2013-05-08 엘지디스플레이 주식회사 액정표시장치

Similar Documents

Publication Publication Date Title
KR101832409B1 (ko) 게이트 구동부 및 이를 포함하는 액정 표시 장치
EP2998955B1 (en) Display device
US9905152B2 (en) Liquid crystal display
US9570020B2 (en) Display device having subpixels of four colors in each pixel
US10147371B2 (en) Display device having pixels with shared data lines
KR102275693B1 (ko) 선택회로 및 이를 구비한 표시장치
KR102021579B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20130056396A (ko) 전기 습윤 표시 패널의 구동 방법 및 이를 수행하는 전기 습윤 표시 장치
KR102169032B1 (ko) 표시장치
KR20060132122A (ko) 액정 표시 장치와 그 구동 방법
US20160217754A1 (en) Display device and driving method thereof
KR20130057704A (ko) 표시 장치 및 그 구동 방법
KR20140042010A (ko) 표시 장치 및 그 구동 방법
KR20150078816A (ko) 저속 구동용 표시장치
KR101272338B1 (ko) 액정 표시 장치
KR20080064339A (ko) 액정 표시 장치 및 구동 방법
KR101243788B1 (ko) 표시장치의 구동장치와 그의 구동방법
KR20120050113A (ko) 액정 표시 장치 및 그 구동 방법
KR20170071219A (ko) 액정 표시 장치
KR102290615B1 (ko) 액정표시장치
KR102281010B1 (ko) 고 해상도 구현을 위한 표시장치
KR102040649B1 (ko) 액정표시장치와 그 데이터 인에이블 신호 생성 방법
KR102470565B1 (ko) 액정표시장치와 그 구동방법
KR20070076302A (ko) 액정 표시 장치
KR20160093805A (ko) 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination