KR20080063608A - Method of monitoring for semiconductor device - Google Patents

Method of monitoring for semiconductor device Download PDF

Info

Publication number
KR20080063608A
KR20080063608A KR1020070000230A KR20070000230A KR20080063608A KR 20080063608 A KR20080063608 A KR 20080063608A KR 1020070000230 A KR1020070000230 A KR 1020070000230A KR 20070000230 A KR20070000230 A KR 20070000230A KR 20080063608 A KR20080063608 A KR 20080063608A
Authority
KR
South Korea
Prior art keywords
electrons
junction
semiconductor substrate
monitoring
amount
Prior art date
Application number
KR1020070000230A
Other languages
Korean (ko)
Other versions
KR100905822B1 (en
Inventor
이종필
허희범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070000230A priority Critical patent/KR100905822B1/en
Publication of KR20080063608A publication Critical patent/KR20080063608A/en
Application granted granted Critical
Publication of KR100905822B1 publication Critical patent/KR100905822B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method for monitoring semiconductor devices is provided to enhance the yield of wafers by detecting easily abnormal coupling regions according to an amount of electron detected through electron beams. A semiconductor substrate(100) having junctions(118) and contact plugs is provided. First electrons(e1) are radiated from an electron radiation device to the semiconductor substrate. An amount of second electrons(e2) radiated by the first electrons are detected using a detector. A charge plate(124) charged by the positive charge is installed between the semiconductor substrate and the electron radiation device in order to detect the second electrons. The electron radiation device radiates the first electrons by receiving a voltage of 300 to 1000eV.

Description

반도체 소자의 모니터링 방법{Method of monitoring for semiconductor device}Method of monitoring for semiconductor device

도 1a 내지 도 1g는 본 발명의 반도체 소자의 모니터링 방법을 설명하기 위한 도면이다.1A to 1G are views for explaining a method for monitoring a semiconductor device of the present invention.

도 2는 본 발명에 따른 일실시예의 결과를 나타내는 사진이다.2 is a photograph showing the results of an embodiment according to the present invention.

도 3은 본 발명에 따른 정상 정션 및 불량 정션 간의 전기적 특성을 비교한 그래프이다.3 is a graph comparing the electrical characteristics between a normal junction and a bad junction according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 게이트 절연막100 semiconductor substrate 102 gate insulating film

104 : 제 1 도전막 106 : 유전체막104: first conductive film 106: dielectric film

108 : 제 2 도전막 110 : 하드 마스크막108: second conductive film 110: hard mask film

112 : 스페이서 114 : 절연막112 spacer 114 insulating film

116 : 감광막 패턴 116a : 잔류 감광막116: photosensitive film pattern 116a: residual photosensitive film

118 : 정션 120a, 120b : 콘택 플러그118: junction 120a, 120b: contact plug

122 : 전자빔 방출장치 124 : 대전판122: electron beam emitting device 124: charging plate

본 발명은 반도체 소자의 모니터링 방법에 관한 것으로, 특히 정션이 제대로 형성되었는지를 전자빔 주입을 통하여 모니터링하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for monitoring a semiconductor device, and more particularly, to a method for monitoring whether an junction is properly formed through electron beam injection.

반도체 소자의 모니터링 방법에는 여러 가지 방법이 있다. 단면 결함 모니터링 및 DC 페일 모니터링과 같이 다양한 모니터링 방법이 있다. 그 중에서 정션(junction)을 모니터링 하는 방법으로, 이온주입 공정을 수행한 후에 소자가 형성된 웨이퍼(wafer)의 비저항을 측정함으로써 이온주입의 도즈(dose) 및 주입 길이(projected range; Rp)를 가늠할 수 있었다. 반도체 소자는 소자와 소자 또는 소자와 콘택 플러그의 연결을 위하여 반도체 기판에 정션(junction)을 형성한다. 정션은 이온주입 공정을 수행하여 형성되는데, 특히, 국부적인 디펙(defect)에 의해 발생되는 이온주입 불량을 모니터하기가 매우 어렵다. There are various methods of monitoring a semiconductor device. There are various monitoring methods such as single-sided defect monitoring and DC fail monitoring. Among them, the junction monitoring method can measure the dose and projected range (Rp) of ion implantation by measuring the resistivity of the wafer on which the device is formed after the ion implantation process. there was. The semiconductor device forms a junction in the semiconductor substrate for connecting the device and the device or the contact plug. The junction is formed by performing an ion implantation process, and in particular, it is very difficult to monitor ion implantation defects caused by local defects.

본 발명은 반도체 기판에 전자를 조사하고 그로부터 검출된 전자의 양에 따라 발생하는 명암차이로 인하여 정션의 형성 여부를 용이하게 모니터링하는 데 있다.The present invention is to easily monitor the formation of the junction due to the difference in contrast caused by the irradiation of electrons to the semiconductor substrate and the amount of electrons detected therefrom.

본 발명은 반도체 소자의 모니터링 방법에 관한 것으로, 정션 및 콘택 플러그가 형성된 반도체 기판이 제공된다. 전자빔 방출장치로부터 반도체 기판으로 1차 전자를 조사한다. 1차 전자에 의해 방출되는 2차 전자의 양을 디텍터를 사용하여 검출하는 단계를 포함하는 반도체 소자의 모니터링 방법을 포함한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for monitoring a semiconductor device, and provides a semiconductor substrate on which a junction and a contact plug are formed. Primary electrons are irradiated from the electron beam emitting device to the semiconductor substrate. And a detector for detecting the amount of secondary electrons emitted by the primary electrons using a detector.

2차 전자는 대전판에 의해 더욱 용이하게 방출되고, 대전판은 반도체 기판과 전자빔 방출장치 사이에 위치하며 양의 전하로 대전된다. Secondary electrons are more easily emitted by the charging plate, and the charging plate is located between the semiconductor substrate and the electron beam emitting device and is charged with positive charge.

전자빔 방출장치는 300 내지 1000eV의 전압을 인가받아 1차 전자를 조사하고, 정션의 도즈량에 따라 검출되는 전자의 양이 달라진다. The electron beam emitting device irradiates primary electrons with a voltage of 300 to 1000 eV, and the amount of electrons detected varies according to the dose amount of the junction.

정션의 도즈량이 작거나 정션이 정상적으로 형성되지 않은 영역에서는 반도체 기판으로부터 전자가 보상되고, 보상된 전자는 2차 전자와 함께 추가로 방출되어 전자의 양이 보다 더 증가한다. In the region where the dose amount of the junction is small or the junction is not normally formed, electrons are compensated from the semiconductor substrate, and the compensated electrons are additionally emitted together with the secondary electrons to further increase the amount of electrons.

검출되는 전자의 양은 정션이 비정상적으로 형성된 영역에서 가장 많고, 그 다음으로 정션이 정상적으로 형성된 영역에서 많으며, 절연물질이 형성된 영역에서 가장 적다. The amount of electrons detected is highest in the region where the junction is abnormally formed, next in the region where the junction is normally formed, and least in the region where the insulating material is formed.

2차 전자는 디텍터에 의해서 검출된다. 2차 전자의 양이 많을수록 반응 에너지가 많이 발생하고, 반응 에너지를 빛으로 변환하여 검출한다. Secondary electrons are detected by the detector. As the amount of secondary electrons increases, more reaction energy is generated, and the reaction energy is converted into light and detected.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도 록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided to inform you completely.

도 1a 내지 도 1g는 본 발명의 반도체 소자의 모니터링 방법을 설명하기 위한 도면이다.1A to 1G are views for explaining a method for monitoring a semiconductor device of the present invention.

도 1a를 참조하면, 반도체 기판(100)상에 게이트 절연막(102), 제 1 도전막(104), 유전체막(106), 제 2 도전막(108) 및 하드 마스크막(110)이 적층된 구조의 게이트 패턴을 형성한다. 각각의 게이트 패턴의 측벽에 게이트 측벽을 보호하기 위하여 스페이서(112)를 형성한다. 상기 게이트 패턴의 구조는 반도체 소자의 종류에 따라서 다르게 형성할 수 있다. Referring to FIG. 1A, a gate insulating layer 102, a first conductive layer 104, a dielectric layer 106, a second conductive layer 108, and a hard mask layer 110 are stacked on a semiconductor substrate 100. A gate pattern of the structure is formed. Spacers 112 are formed on the sidewalls of each gate pattern to protect the gate sidewalls. The structure of the gate pattern may be formed differently according to the type of semiconductor device.

도 1b를 참조하면, 게이트 패턴이 모두 덮이도록 절연막(114)을 형성한다. 절연막(114) 상부에 콘택 홀(contact hole)을 형성하기 위하여 감광막 패턴(116)를 형성한다. Referring to FIG. 1B, the insulating layer 114 is formed to cover all of the gate patterns. The photoresist pattern 116 is formed to form a contact hole on the insulating layer 114.

도 1c를 참조하면, 감광막 패턴에 따라 노출된 절연막의 일부를 제거하여 절연막 패턴(114a)을 형성한다. 이때, 콘택 홀 하부의 반도체 기판(100)상에 식각 잔류물(116a)이 잔류 될 수 있다. 잔류물(116a)은 감광막 패턴의 일부이거나, 절연막 패턴(114a)의 일부일 수 있다. 잔류물(116a)은 콘택 홀을 통해 노출되어야 하는 반도체 기판(100)상에 형성되어 후속 이온 주입 공정을 방해하는 요소로 작용된다.Referring to FIG. 1C, an insulating layer pattern 114a is formed by removing a portion of the insulating layer exposed along the photoresist pattern. In this case, the etching residue 116a may remain on the semiconductor substrate 100 under the contact hole. The residue 116a may be part of the photoresist pattern or may be part of the insulating film pattern 114a. Residue 116a is formed on the semiconductor substrate 100 to be exposed through the contact hole, acting as an element to interfere with the subsequent ion implantation process.

도 1d를 참조하면, 콘택 홀을 통해 노출된 반도체 기판(100)에 정션(118)을 형성하기 위하여 이온주입 공정을 실시한다. 이온주입 공정은 N 타입의 도펀트(dopant)를 사용하여 실시하여, 게이트 패턴 간의 노출된 반도체 기판(100)에 N+ 의 정션(118)을 형성한다. 열처리 공정 또는 급속 열처리 공정을 실시하여 정션(118) 내의 불순물을 활성화 시킨다. Referring to FIG. 1D, an ion implantation process is performed to form the junction 118 in the semiconductor substrate 100 exposed through the contact hole. The ion implantation process is performed using an N type dopant to form the junction 118 of N + in the exposed semiconductor substrate 100 between the gate patterns. An impurity in the junction 118 is activated by performing a heat treatment process or a rapid heat treatment process.

이때, 잔류물(116a)에 의해 차단되어 이온주입 공정이 원활하게 이루어지지 않은 반도체 기판 영역(100a)에는 정션이 형성되지 않거나, 정션이 형성되더라도 매우 미비하게 형성되므로 정션으로써의 동작을 이행하기가 어렵다. At this time, the junction is not formed in the semiconductor substrate region 100a which is blocked by the residue 116a and the ion implantation process is not performed smoothly. it's difficult.

도 1e를 참조하면, 이온주입 공정 후에 반도체 기판(100)의 일부 표면에 존재할 수 있는 불순물을 제거하기 위하여 세정공정을 실시한다. 세정공정시 콘택 홀 사이의 잔류물도 제거되어 콘택 홀 사이에 반도체 기판(100)이 노출된다. Referring to FIG. 1E, a cleaning process is performed to remove impurities that may exist on some surfaces of the semiconductor substrate 100 after the ion implantation process. Residues between the contact holes are also removed during the cleaning process to expose the semiconductor substrate 100 between the contact holes.

도 1f를 참조하면, 콘택 홀이 채워지도록 콘택 플러그(120a, 120b)용 금속막을 형성한다. 절연막 패턴(114a)이 노출되도록 금속막의 일부를 제거하기 위하여 건식 식각 공정 또는 화학적 기계적 연마(chemical mechanical polishing)공정을 실시한다. Referring to FIG. 1F, metal films for the contact plugs 120a and 120b are formed to fill the contact holes. A dry etching process or a chemical mechanical polishing process is performed to remove a portion of the metal film so that the insulating film pattern 114a is exposed.

이에 따라서, 이온주입 공정이 정상적으로 이루어진 영역의 콘택 플러그(120a)는 반도체 기판(100)의 정션(118)과 접하게 된다. 하지만, 불순물에 의하여 이온주입 공정이 제대로 이루어지지 않은 영역의 콘택 플러그(120b)는 콘택 플러그(120b) 하부의 반도체 기판(100)에 정션영역(100a)이 형성되지 않게 되므로 정션이 형성되지 않은 반도체 기판(100)과 접하게 된다. 이로 인해, 게이트와 게이트 또는 게이트와 콘택 플러그 간의 전기적 연결이 원활하게 이루어 지지 않게 된다.Accordingly, the contact plug 120a in the region where the ion implantation process is normally performed is in contact with the junction 118 of the semiconductor substrate 100. However, in the contact plug 120b of the region where the ion implantation process is not properly performed due to impurities, the junction region 100a is not formed in the semiconductor substrate 100 under the contact plug 120b, and thus the semiconductor having no junction is formed. The substrate 100 is in contact with the substrate 100. As a result, the electrical connection between the gate and the gate or the gate and the contact plug is not smooth.

도 1g를 참조하면, 상기 기술한 정션 형성 불량을 찾아내기 위하여 모니터링을 실시한다. 모니터링 방법은 다음과 같다.Referring to FIG. 1G, monitoring is performed to find the junction formation failure described above. Monitoring method is as follows.

전자빔 방출장치(122) 및 반도체 기판(100) 간에 대전판(124)을 위치시킨다. 대전판(124)에는 개구부가 형성되며, 전자빔 방출장치(122)로부터 방출되는 전자빔이 개구부를 통해 반도체 기판으로 조사된다. 대전판(124)은 양의 전하로 대전된다. 게이트 및 콘택 플러그가 형성된 반도체 기판(100) 상부에 전자빔 방출장치(122)를 사용하여 전자빔을 조사한다. 전자빔 방출장치(122)는 300 내지 1000eV의 높은 전압을 사용하여 반도체 기판(100)에 전자빔을 조사한다. 전자빔을 통해 조사되는 전자를 1차 전자(e1)라 하겠다. 전자빔 방출장치(122) 및 대전판(124)이 고정된 경우, 전자빔이 반도체 기판(100)의 전면에 조사되도록 반도체 기판(100)을 이동시킨다. 1차 전자(e1)가 반도체 기판(100)에 조사되면 콘택 플러그(120a, 120b) 내부의 전자들이 튕겨져 나오는데 이를 2차 전자(e2)라 한다. 절연막 패턴(114a)에서도 전자들이 튕겨져 나오지만 그 양은 무시할 수 있을 정도로 적다.The charging plate 124 is positioned between the electron beam emitting device 122 and the semiconductor substrate 100. An opening is formed in the charging plate 124, and the electron beam emitted from the electron beam emitting device 122 is irradiated to the semiconductor substrate through the opening. The charging plate 124 is charged with a positive charge. The electron beam is irradiated on the semiconductor substrate 100 on which the gate and the contact plug are formed by using the electron beam emitter 122. The electron beam emitter 122 irradiates an electron beam to the semiconductor substrate 100 using a high voltage of 300 to 1000 eV. The electrons irradiated through the electron beam will be referred to as primary electrons (e 1 ). When the electron beam emitter 122 and the charging plate 124 are fixed, the semiconductor substrate 100 is moved so that the electron beam is irradiated onto the front surface of the semiconductor substrate 100. When the primary electrons e 1 are irradiated onto the semiconductor substrate 100, electrons in the contact plugs 120a and 120b are bounced out, which is called secondary electrons e 2 . The electrons also bounce off the insulating film pattern 114a, but the amount thereof is negligible.

한편, 정션(118)이 형성된 영역의 콘택 플러그(120a) 영역에서 방출되는 2차 전자(e2) 개수는 정션이 비정상적으로 형성된 부분의 콘택 플러그(120b) 영역에서 방출되는 전자(e2)의 개수보다 적다. 이는, 비정상 정션(100a) 상에 형성된 콘택 플러그(120b) 영역에서 2차 전자(e2)의 방출로 인하여 부족해진 전자가 비정상적으로 형성된 정션(100a)을 통해 반도체 기판(100)으로부터 보충되기 때문이다. 한편, 정상적으로 형성된 정션(118) 영역의 콘택 플러그(120a)는 콘택 플러그(120a)와 반도체 기판(100) 간에 정션(118)이 형성되어 있으므로 반도체 기판(100)으로부터 전자 가 유입되지 않는다. 이렇게 영역별로 방출되는 2차 전자(e2)의 개수에 따라 정션의 불량유무를 확인할 수 있다. On the other hand, the number of secondary electrons (e 2 ) emitted from the contact plug 120a region of the region where the junction 118 is formed is the number of electrons (e 2 ) emitted from the region of the contact plug 120b of the portion where the junction is abnormally formed. Less than the number This is because electrons deficient due to the emission of secondary electrons e 2 in the contact plug 120b formed on the abnormal junction 100a are supplemented from the semiconductor substrate 100 through the abnormally formed junction 100a. to be. On the other hand, since the junction 118 is formed between the contact plug 120a and the semiconductor substrate 100 in the normally formed contact plug region 118, electrons do not flow from the semiconductor substrate 100. Thus, it is possible to check whether the junction is defective according to the number of secondary electrons e 2 emitted for each region.

예를 들어, 반도체 기판(100)으로부터 방출된 2차 전자(e2)들은 양전하로 대전된 대전판(124)과 충돌하는데, 2차 전자(e2)의 양이 많을수록 반응 에너지가 많이 발생하게 된다. 디텍터(detector; 미도시)로 반응 에너지를 빛으로 변환하여 검출하면 정션이 비정상적으로 형성된 영역에서는 2차 전자의 양이 많아 밝게 표시된다. 이렇게, 디텍터(detector)를 사용하여 검출하고 입력된 반도체 기판(100)의 좌표에 따른 이미지를 조합하여 정션의 불량 유무를 판단할 수 있다.For example, the secondary electrons e 2 emitted from the semiconductor substrate 100 collide with the positively charged charging plate 124. The larger the amount of the secondary electrons e 2 , the more reactive energy is generated. do. When a detector detects the reaction energy by converting it into light, a large amount of secondary electrons is displayed brightly in the region where the junction is abnormally formed. In this way, it is possible to determine whether the junction is defective by combining the image according to the coordinates of the semiconductor substrate 100 which is detected using a detector and input.

본 발명에서는 콘택 홀 하부에 잔류하는 물질로 감광막 잔류물을 예로 들었지만, 다른 이유에 의해서 정션이 비정상적으로 형성되는 경우에도 모니터링을 용이하게 실시할 수 있다. In the present invention, although the photoresist residue is exemplified as a material remaining under the contact hole, monitoring can be easily performed even when the junction is abnormally formed for another reason.

도 2는 본 발명에 따른 일 실시예의 결과를 나타내는 사진이다. 사진은 상기 기술한 정션 모니터링의 결과를 보여주는 일 예로써, 주변보다 밝게 보이는 부분이 정션 불량 부분이 된다. 또한, 밝기 차이로 불량 정션의 도즈량을 예측할 수도 있다. 이러한 불량 정션의 형성으로 인하여 반도체 소자는 누설전류의 양이 매우 크게 되는데, 이는 도 3을 참조하여 설명하도록 한다.2 is a photograph showing the results of an embodiment according to the present invention. The photograph shows an example of the result of the above-described junction monitoring, and the part that appears brighter than the surrounding area becomes the junction defective part. It is also possible to predict the dose amount of the defective junction due to the difference in brightness. Due to the formation of such a bad junction, the semiconductor device has a very large amount of leakage current, which will be described with reference to FIG. 3.

도 3은 본 발명에 따른 정상 정션 및 불량 정션 간의 전기적 특성을 비교한 그래프이다. 그래프(A)는 정상적으로 정션이 형성된 영역의 그래프이고, 그래프(B)는 정션 불량이 발생한 영역의 그래프이다. 측정 실험은 다음과 같이 실시할 수 있 다. 3 is a graph comparing the electrical characteristics between a normal junction and a bad junction according to the present invention. Graph A is a graph of a region where a junction is normally formed, and graph B is a graph of a region where a junction failure has occurred. Measurement experiments can be carried out as follows.

정상적인 정션이 형성된 영역(A)의 콘택 플러그와 비정상적인 정션이 형성된 영역(B)의 콘택 플러그 각각에 전압을 인가하고 반도체 기판의 P 웰 영역은 접지시킨다. 정상적인 정션이 형성된 영역에는 N 타입의 정션이 형성되어 있기 때문에 P 웰과 PN 접합을 이룬다. 이에 따라, 콘택 플러그에 전압을 인가하면 PN 접합은 역 다이오드와 같은 특성을 보이게 되어 전압이 인가되더라도 전류가 거의 흐르지 않다가 방전전압(breakdown voltage)에 도달하면 PN 정션이 깨지게 되어 전류가 급격히 증가하는 그래프(A')를 나타낸다. 하지만, 비정상적인 정션이 형성된 영역의 콘택 플러그에 전압을 인가하면, 전류가 P 웰을 통해 접지로 흐르기 때문에 전압에 따라 전류가 증가하는 것을 알 수 있다(B'). 이러한 누설전류는 소자 동작에 치명적인 결함을 유발할 수 있으므로, 상기 기술한 모니터링 방법으로 불량 접합 영역을 용이하게 찾아낼 수 있다.Voltage is applied to each of the contact plugs of the region A in which the normal junction is formed and the contact plugs of the region B in which the abnormal junction is formed, and the P well region of the semiconductor substrate is grounded. Since the N type junction is formed in the region where the normal junction is formed, PN junction is formed with the P well. Accordingly, when the voltage is applied to the contact plug, the PN junction shows the same characteristics as the reverse diode. When the voltage is applied, almost no current flows, but when the breakdown voltage is reached, the PN junction is broken and the current rapidly increases. The graph A 'is shown. However, when a voltage is applied to the contact plug in the region where the abnormal junction is formed, it can be seen that the current increases with the voltage because the current flows through the P well to ground (B '). Since such leakage current can cause a fatal defect in device operation, it is easy to find a defective junction region by the above-described monitoring method.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상기 기술한 본 발명의 모니터링 방법에 따라 소자에 추가적인 공정을 실시하지 않고 전자 빔을 사용하여 검출되는 전자의 양에 따라 접합 불량 부분을 용이하게 찾아낼 수 있으므로 웨이퍼의 수율을 높일 수 있다. According to the above-described monitoring method of the present invention, the defective portion of the junction can be easily found according to the amount of electrons detected by using the electron beam without performing an additional process on the device, thereby increasing the yield of the wafer.

Claims (8)

정션 및 콘택 플러그가 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having a junction and a contact plug formed thereon; 전자빔 방출장치로부터 상기 반도체 기판으로 1차 전자를 조사하는 단계; 및Irradiating primary electrons from an electron beam emitting device onto the semiconductor substrate; And 상기 1차 전자에 의해 방출되는 2차 전자의 양을 디텍터를 사용하여 검출하는 단계를 포함하는 반도체 소자의 모니터링 방법.Detecting by using a detector an amount of secondary electrons emitted by the primary electrons. 제 1 항에 있어서,The method of claim 1, 상기 반도체 기판과 상기 전자빔 방출장치 사이에 상기 2차 전자를 검출하기 위하여 양의 전하로 대전된 대전판이 설치되는 반도체 소자의 모니터링 방법.And a charging plate charged with a positive charge to detect the secondary electrons between the semiconductor substrate and the electron beam emitting device. 제 1 항에 있어서,The method of claim 1, 상기 전자빔 방출장치는 300 내지 1000eV의 전압을 인가받아 1차 전자를 조사하는 반도체 소자의 모니터링 방법.The electron beam emitting device is a semiconductor device monitoring method for irradiating the primary electrons by applying a voltage of 300 to 1000eV. 제 1 항에 있어서,The method of claim 1, 상기 정션의 도즈량에 따라 검출되는 상기 2차 전자의 양이 달라지는 반도체 소자의 모니터링 방법.The method of monitoring a semiconductor device in which the amount of the secondary electrons detected is varied according to the dose of the junction. 제 1 항에 있어서,The method of claim 1, 상기 정션의 도즈량이 작거나 상기 정션이 정상적으로 형성되지 않은 영역에서는 상기 반도체 기판으로부터 전자가 보상되고, 상기 보상된 전자는 상기 2차 전자와 함께 추가로 방출되어 전자의 양이 보다 더 증가하는 반도체 소자의 모니터링 방법.In the region where the dose amount of the junction is small or the junction is not normally formed, electrons are compensated from the semiconductor substrate, and the compensated electrons are additionally emitted together with the secondary electrons so that the amount of electrons is further increased. Monitoring method. 제 1 항에 있어서,The method of claim 1, 상기 콘택 플러그 사이가 절연물질로 채워진 반도체 소자의 모니터링 방법.The method of monitoring a semiconductor device filled with an insulating material between the contact plug. 제 6 항에 있어서,The method of claim 6, 상기 검출되는 전자의 양은 상기 정션이 비정상적으로 형성된 영역에서 가장 많고, 그 다음으로 상기 정션이 정상적으로 형성된 영역에서 많으며, 상기 절연물질이 형성된 영역에서 가장 적은 반도체 소자의 모니터링 방법.The amount of electrons detected is greatest in the region in which the junction is abnormally formed, and then in the region in which the junction is normally formed, and in the region in which the insulating material is formed. 제 9 항에 있어서,The method of claim 9, 상기 디텍터는 상기 2차 전자의 양이 많을수록 반응 에너지가 많이 발생하고, 상기 반응 에너지를 빛으로 변환하여 검출하는 반도체 소자의 모니터링 방법.The detector is a method of monitoring a semiconductor device that the greater the amount of the secondary electrons generated more reaction energy, and converts the reaction energy into light for detection.
KR1020070000230A 2007-01-02 2007-01-02 Method of monitoring for semiconductor device KR100905822B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070000230A KR100905822B1 (en) 2007-01-02 2007-01-02 Method of monitoring for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000230A KR100905822B1 (en) 2007-01-02 2007-01-02 Method of monitoring for semiconductor device

Publications (2)

Publication Number Publication Date
KR20080063608A true KR20080063608A (en) 2008-07-07
KR100905822B1 KR100905822B1 (en) 2009-07-02

Family

ID=39815244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000230A KR100905822B1 (en) 2007-01-02 2007-01-02 Method of monitoring for semiconductor device

Country Status (1)

Country Link
KR (1) KR100905822B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627886B1 (en) * 1999-05-14 2003-09-30 Applied Materials, Inc. Secondary electron spectroscopy method and system
JP2002139464A (en) * 2000-11-02 2002-05-17 Hitachi Ltd Inspection method and device of semiconductor device

Also Published As

Publication number Publication date
KR100905822B1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
JP4927549B2 (en) Contact opening measurement method
US10274537B2 (en) Test device for defect inspection
US7573066B2 (en) Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus
JPH11121561A (en) Method and device for testing semiconductor and integrated circuit constitutional body
JP7434443B2 (en) Semiconductor detector and method of manufacturing the same
Cardoza et al. Single event transients induced by picosecond pulsed X-ray absorption in III–V heterojunction transistors
US20080296496A1 (en) Method and apparatus of wafer surface potential regulation
US20230367198A1 (en) Photomask repairing method and system thereof
KR100905822B1 (en) Method of monitoring for semiconductor device
Tan et al. Fault isolation on high resistance failure of 45nm ET via chains using combined technique of SEM PVC and nanoprobing
JP2008160078A (en) Resin film evaluation method, and method for manufacturing semiconductor device
US8293649B2 (en) Release accumulative charges on wafers using O2 neutralization
JPH1187451A (en) Method and apparatus for inspection of semiconductor device
Kim et al. Analysis of gate oxide damage by ultraviolet light during oxide deposition in high density plasma
JP2006258445A (en) Defective inspection method
Luu-Henderson et al. Mechanism and Resolution of Implant Induced Electrical Discharge Damage in GaAs IC
Lam Luu-Henderson et al. Mechanism and resolution of implant induced ESD damage in GaAs IC processing
TWI488234B (en) Release accumulative charges on wafers using o2 neutralization
Ting et al. Root Cause Analysis and Correction of Single Metal Contact Open-Induced Scan Chain Failure in 90 nm Node VLSI
Matsui et al. Evaluation of damage induced by electron-beam irradiation to MOS gate pattern and method for damage-free inspection
Sato A Study on Plasma Process-Induced Defect Creation in Si-Based Devices
KR20090124685A (en) Test method for semiconductor device
JP2005062132A (en) Method and device of inspecting semiconductor device
KR20050094115A (en) Method for detecting a fine defect of semiconductor device
Lee et al. Novel method of under-etch defect detection for contact layers based on Si substrate using optic wafer inspection tools

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee