KR20050094115A - Method for detecting a fine defect of semiconductor device - Google Patents

Method for detecting a fine defect of semiconductor device Download PDF

Info

Publication number
KR20050094115A
KR20050094115A KR1020040019247A KR20040019247A KR20050094115A KR 20050094115 A KR20050094115 A KR 20050094115A KR 1020040019247 A KR1020040019247 A KR 1020040019247A KR 20040019247 A KR20040019247 A KR 20040019247A KR 20050094115 A KR20050094115 A KR 20050094115A
Authority
KR
South Korea
Prior art keywords
semiconductor device
detecting
defect
semiconductor substrate
micro
Prior art date
Application number
KR1020040019247A
Other languages
Korean (ko)
Other versions
KR100576474B1 (en
Inventor
이종필
백현철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040019247A priority Critical patent/KR100576474B1/en
Publication of KR20050094115A publication Critical patent/KR20050094115A/en
Application granted granted Critical
Publication of KR100576474B1 publication Critical patent/KR100576474B1/en

Links

Classifications

    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04BKNITTING
    • D04B15/00Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/38Devices for supplying, feeding, or guiding threads to needles
    • D04B15/44Tensioning devices for individual threads
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04BKNITTING
    • D04B1/00Weft knitting processes for the production of fabrics or articles not dependent on the use of particular machines; Fabrics or articles defined by such processes
    • D04B1/22Weft knitting processes for the production of fabrics or articles not dependent on the use of particular machines; Fabrics or articles defined by such processes specially adapted for knitting goods of particular configuration
    • D04B1/24Weft knitting processes for the production of fabrics or articles not dependent on the use of particular machines; Fabrics or articles defined by such processes specially adapted for knitting goods of particular configuration wearing apparel
    • D04B1/26Weft knitting processes for the production of fabrics or articles not dependent on the use of particular machines; Fabrics or articles defined by such processes specially adapted for knitting goods of particular configuration wearing apparel stockings
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04BKNITTING
    • D04B15/00Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/38Devices for supplying, feeding, or guiding threads to needles
    • D04B15/48Thread-feeding devices
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04BKNITTING
    • D04B15/00Details of, or auxiliary devices incorporated in, weft knitting machines, restricted to machines of this kind
    • D04B15/38Devices for supplying, feeding, or guiding threads to needles
    • D04B15/54Thread guides
    • D04B15/58Thread guides for circular knitting machines; Thread-changing devices
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04BKNITTING
    • D04B35/00Details of, or auxiliary devices incorporated in, knitting machines, not otherwise provided for
    • D04B35/10Indicating, warning, or safety devices, e.g. stop motions
    • D04B35/14Indicating, warning, or safety devices, e.g. stop motions responsive to thread breakage
    • D04B35/16Indicating, warning, or safety devices, e.g. stop motions responsive to thread breakage with detectors associated with a series of threads
    • DTEXTILES; PAPER
    • D04BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04BKNITTING
    • D04B9/00Circular knitting machines with independently-movable needles
    • D04B9/42Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration
    • D04B9/46Circular knitting machines with independently-movable needles specially adapted for producing goods of particular configuration stockings, or portions thereof
    • DTEXTILES; PAPER
    • D10INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10BINDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2501/00Wearing apparel
    • D10B2501/02Underwear
    • D10B2501/021Hosiery; Panti-hose

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자의 미세 결함 검출 방법에 관한 것으로, 종래의 웨이퍼 검사 장비로는 검출 불가능한 미세 결함을 미세 결함이 발생시키는 누설 전류를 검출하여 미세 결함에 의한 전압 콘트라스트를 관찰하여 존재를 판단하고, 미세 결함의 발생 여부를 공정 중에 확인 할 수 있어서 소자 개발 및 램프 업 시간을 단축시키는 방법을 제공하는 것을 목적으로 한다.  The present invention relates to a method for detecting a micro defect in a semiconductor device, and detects a leakage current that causes a micro defect to detect a micro defect that cannot be detected by a conventional wafer inspection equipment, and determines the existence by observing voltage contrast due to the micro defect. It is an object of the present invention to provide a method for shortening device development and ramp-up time by checking whether or not fine defects are generated during the process.

Description

반도체 소자의 미세 결함 검출 방법{METHOD FOR DETECTING A FINE DEFECT OF SEMICONDUCTOR DEVICE}METHOOD FOR DETECTING A FINE DEFECT OF SEMICONDUCTOR DEVICE

본 발명은 반도체 소자의 미세 결함 검출 방법에 관한 것으로, SEM 장비를 이용하여 누설전류의 전압 콘트라스트를 관찰함으로써 미세 결함의 존재 여부를 팹 라인에서 공정 진행 중에 판단하고, 소자 개발 및 램프 업 시간을 단축 할 수 있는 반도체 소자의 미세 결함 검출 방법에 관한 것이다. The present invention relates to a method for detecting a fine defect of a semiconductor device, by using the SEM equipment to observe the voltage contrast of the leakage current to determine the presence of fine defects during the process in the fab line, and shorten the device development and ramp-up time The present invention relates to a method for detecting a fine defect of a semiconductor device.

일반적으로 종래기술에 따른 반도체 소자의 미세 결함 검출 방법은, 반도체 소자의 공정을 진행한 후, 프로브 테스트를 진행하고, 반도체 소자의 오동작 분석 및 원인을 파악한다. 그 다음에, 상기 반도체 소자의 미세 결함에 의한 오동작을 해결하고 다시 전 과정을 수행하는 단계로 진행된다. 마지막으로, 프로브 테스트 후 미세 결함의 오동작 해결을 확인하는 단계를 거치게 된다. In general, in the method for detecting a micro defect of a semiconductor device according to the related art, a probe test is performed after the semiconductor device is processed, and a malfunction analysis and cause of the semiconductor device are identified. Then, the process of solving the malfunction caused by the micro-defect of the semiconductor device and performing the whole process again. Finally, after the probe test, a step of confirming that the malfunction of the microscopic defects is checked is performed.

도 1은 미세 결함이 발생한 반도체 소자의 단면도이다.1 is a cross-sectional view of a semiconductor device in which microdefects have occurred.

도 1을 참조하면, 반도체 소자의 게이트 전극(30) 주변에 미세 결함(60)이 발생된 것을 알 수 있다. 이러한 미세 결함들은 게이트 전극(30)과 콘택 플러그(50) 사이에 쇼트를 발생 시키게 되고, 이러한 쇼트로 인하여 누설전류가 발생하여 소자의 오동작을 유발하게 된다.Referring to FIG. 1, it can be seen that a fine defect 60 is generated around the gate electrode 30 of the semiconductor device. These fine defects generate a short between the gate electrode 30 and the contact plug 50, and the short circuit causes a leakage current to cause a malfunction of the device.

도 2a 내지 도 2c는 상기에 기술한 반도체 소자의 미세 결함이 발생한 부분을 도시한 사진이다. 2A to 2C are photographs showing a portion where microdefects of the above-described semiconductor element have occurred.

도 2a는 반도체 소자의 게이트 전극 사이를 연결하는 스트링거 형태의 미세 결함(60)이 발생한 것을 나타낸 사진이다. 도 2b는 게이트 전극 하부에서 콘택 플러그 쪽으로 볼록하게 나온 테일 형태의 미세 결함(70)을 나타낸 사진이다. 도 2c는 게이트 전극 하부에서 콘택 플러그 쪽으로 반원의 모트 잔여물 형태의 미세 결함(80)을 나타낸 사진이다. FIG. 2A is a photograph showing that a micro defect 60 in a stringer form is connected between gate electrodes of a semiconductor device. 2B is a photograph showing a tail-shaped fine defect 70 protruding from the lower portion of the gate electrode toward the contact plug. Figure 2c is a photograph showing the micro-defect 80 in the form of a semi-circular mott residue from the bottom of the gate electrode toward the contact plug.

도 2a 내지 도 2c와 같은 게이트 전극 측면의 미세 결함은 크기가 50nm 이하로, 100nm 이상의 미세 결함의 검출만 가능한 종래의 웨이퍼 검사 장비로는 검출이 어렵다는 문제점이 있다. 또한, 상기 미세 결함의 원인을 파악하여 해결하는 공정을 진행한 후 결과를 확인하기까지 4개월 이상의 시간이 소요되므로, 반도체 소자의 개발 및 램프 업에 상당한 시간이 소요되는 문제점이 있다. The minute defects on the side of the gate electrode as shown in FIGS. 2A to 2C have a size of 50 nm or less, which is difficult to detect with a conventional wafer inspection apparatus capable of detecting only a minute defect of 100 nm or more. In addition, since the process of identifying and solving the cause of the micro-defect is performed after 4 months or more to confirm the result, there is a problem that it takes a considerable time to develop and ramp up the semiconductor device.

고집적 반도체 소자의 개발 및 생산에 있어서 미세 결함에 의한 반도체 소자의 오동작을 해결하는 것이 개발 기간과 램프업 단축에 가장 중요한 과제였다. In developing and producing highly integrated semiconductor devices, resolving malfunctions of semiconductor devices due to microscopic defects has been the most important task in shortening development period and ramp-up.

본 발명은 종래 기술에서 미세 결함 검출 과정의 시간 소모 문제를 해결하기 위하여, 미세 결함의 존재 여부를 팹 라인에서 공정 진행 중에 판단하고, 소자 개발 및 램프 업 시간을 단축 할 수 있는 반도체 소자의 미세 결함 검출 방법을 제공하는 것을 목적으로 한다. The present invention, in order to solve the time-consuming problem of the micro-defect detection process in the prior art, to determine the presence of the micro-defect during the process in the fab line, the micro-defect of the semiconductor device that can shorten the device development and ramp-up time It is an object to provide a detection method.

본 발명에 따른 반도체 소자의 미세 결함 검출 방법은 반도체 기판 상부에 폴리실리콘 게이트 전극과 콘택 플러그를 형성하는 단계와, The method for detecting fine defects in a semiconductor device according to the present invention comprises the steps of forming a polysilicon gate electrode and a contact plug on the semiconductor substrate;

상기 반도체 기판에 전자를 조사하여 상기 반도체 기판으로부터 2차 전자를 발산시키는 단계와, Irradiating electrons to the semiconductor substrate to emit secondary electrons from the semiconductor substrate;

SEM 장비를 이용하여 상기 게이트 전극으로부터 상기 콘택 플러그로 이동하는 전자에 의해 발생하는 누설전류의 전압 콘트라스트를 관찰하는 단계Observing the voltage contrast of the leakage current generated by electrons moving from the gate electrode to the contact plug using an SEM device

를 포함하는 것을 특징으로 한다. Characterized in that it comprises a.

콘택 플러그 형성 시 상기 콘택 플러그 형성에 사용되는 메탈 도포전에 반도체 기판에 소스/드레인 영역을 형성하기 위해서 이온주입공정을 수행하고, 상기 콘택 플러그는 알루미늄, 텅스텐 및 구리 중 선택된 하나를 사용하는 것을 특징으로 한다. In forming the contact plug, an ion implantation process is performed to form a source / drain region on the semiconductor substrate before the metal coating used to form the contact plug, and the contact plug uses one selected from aluminum, tungsten, and copper. do.

이하에서는 본 발명의 실시예를 첨부한 도면 및 사진을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings and photos of the embodiment of the present invention will be described in detail.

도 3a 내지 3c는 본 발명에 따른 반도체 소자의 미세 결함 검출 방법을 이용하여 촬영한 SEM 사진이다.3A to 3C are SEM photographs taken using a method for detecting a micro defect of a semiconductor device according to the present invention.

반도체 기판에 게이트 전극을 형성하고, 상기 게이트 전극 측벽에 게이트 스페이서를 형성한다. 다음에, 소스/드레인 영역을 형성하기 위해서 이온주입공정을 수행하고, 알루미늄, 텅스텐 및 구리 중 선택된 하나를 사용하여 상기 콘택 플러그를 형성한다. 다음에는, SEM으로 미세 결함 발생 부분을 관찰하는 과정에서 전자를 웨이퍼에 조사하면, 웨이퍼에서 2차 전자가 발생되고, 상기 2차 전자들이 SEM의 디텍터에 감지된다. 이때, 웨이퍼로부터 2차 전자들이 발산되도록 전자 조사 조건을 설정해 주어야 한다. A gate electrode is formed on a semiconductor substrate, and a gate spacer is formed on sidewalls of the gate electrode. Next, an ion implantation process is performed to form source / drain regions, and the contact plug is formed using one selected from aluminum, tungsten and copper. Next, when electrons are irradiated onto the wafer in the process of observing the micro defect generation portion by the SEM, secondary electrons are generated on the wafer, and the secondary electrons are detected by the detector of the SEM. At this time, electron irradiation conditions should be set so that secondary electrons are emitted from the wafer.

도 3a는 상기에 기술한 조건으로 전압 콘트라스트(90)를 관찰하는 과정에서의 정상 부분의 평면 사진이다.3A is a top view of the top portion of the process of observing voltage contrast 90 under the conditions described above.

도 3b는, 미세 결함이 발생한 부분 전압 콘트라스트 관찰 과정을 나타낸 사진이다. 정상부분의 평면 사진과 비교하면, 전압 콘트라스트(90)의 발생으로 인해 다른 부분보다 밝게 나타나는 부분이 미세 결함이 발생된 부분이다. 3B is a photograph showing a partial voltage contrast observation process in which a micro defect occurs. Compared with the planar photograph of the top portion, the portion that appears brighter than the other portion due to the generation of the voltage contrast 90 is the portion where the fine defect is generated.

도 3c는 도 3b에서 관찰한 미세 결함이 발생한 부분의 단면을 확인한 결과를 나타낸 사진이다. 게이트 전극 측면에 세모꼴의 하얀 미세 결함이 발생한 것을 확인할 수 있다.FIG. 3C is a photograph showing a result of checking a cross section of a portion in which a micro defect observed in FIG. 3B has occurred. It can be seen that a triangular white fine defect occurred on the side of the gate electrode.

도 4a 및 4b는 각각 미세 결함 검출이 발생하지 않은 반도체 소자와 발생한 소자의 등가회로이다.4A and 4B are equivalent circuits of a semiconductor device in which fine defect detection does not occur and the generated device, respectively.

도 4a는 도 3a와 같은 미세 결함이 발생하지 않은 정상부분을 나타낸 등가회로로써, 게이트와 LPP가 정상적으로 절연되어 있어 누설전류가 발생하지 않으며, 2차 전자가 발산하는 조건에서도 전압 콘트라스트는 발생하지 않음을 나타내는 회로이다. FIG. 4A is an equivalent circuit showing a normal portion in which microscopic defects do not occur, as shown in FIG. 3A. Since the gate and the LPP are normally insulated, leakage current does not occur, and voltage contrast does not occur even under conditions in which secondary electrons diverge. It is a circuit that represents.

도 4b는 도 3b와 같이 미세 결함이 발생한 부분을 나타낸 등가회로로써, 게이트와 LPP가 서로 접촉하게 되어 전자들이 게이트 폴리로부터 LPP로 이동하면서 누설전류가 발생하고, 전압 콘트라스트(90)가 발생하여 미세 결함을 관찰 할 수 있다. FIG. 4B is an equivalent circuit showing a portion where fine defects occur, as shown in FIG. 3B. The gate and the LPP come into contact with each other, whereby electrons move from the gate poly to the LPP, and a leakage current is generated. Defects can be observed.

도 5a 내지 5b는, 본 발명에 따른 반도체 소자의 미세 결함 검출 방법을 이용하여 촬영한 FIB 사진이다. 5A to 5B are FIB photographs taken using a method for detecting a micro defect of a semiconductor device according to the present invention.

도 5a는 미세 결함이 발생된 부분을 FIB로 관찰한 모습의 사진이다. 상기 SEM으로 관찰하는 방법과 마찬가지로 미세 결함 발생 부분은 누설전류가 흐름으로써 전압 콘트라스트(90)가 발생한다. 5A is a photograph of a state in which micro-defects are observed by FIB. As in the method of observing with the SEM, a voltage contrast 90 is generated in the micro-defect generation part by leakage current.

도 5b는 도 5a의 전압 콘트라스트(90)가 발생된 부분의 단면 사진이다. 상기 SEM으로 촬영한 사진과 동일하게 게이트 전극 측면에 미세 결함이 발생한 것을 알 수 있다. 5B is a cross-sectional photograph of a portion where the voltage contrast 90 of FIG. 5A is generated. It can be seen that fine defects occurred on the side of the gate electrode in the same manner as the photograph taken by the SEM.

본 발명에 따른 반도체 소자의 미세 결함 검출 방법은 종래의 웨이퍼 검사 장비로는 검출 불가능한 미세 결함을 미세 결함이 발생시키는 누설 전류에 의한 전압 콘트라스트를 관찰하여 미세 결함의 존재를 판단하므로써, 미세 결함의 발생 여부를 공정 중에 확인 할 수 있어서 소자 개발 및 램프 업 시간을 단축 할 수 있다는 효과가 있다. In the method for detecting a fine defect of a semiconductor device according to the present invention, the occurrence of fine defects is determined by observing the voltage contrast due to leakage current which causes the micro defects to detect the micro defects that cannot be detected by conventional wafer inspection equipment. Whether or not it can be checked during the process can reduce the device development and ramp-up time.

도 1은 미세 결함이 발생한 반도체 소자의 단면도.1 is a cross-sectional view of a semiconductor device in which microdefects have occurred.

도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 미세 결함이 발생한 부분을 도시한 사진.2A to 2C are photographs showing a portion where microdefects occur in a semiconductor device according to the prior art.

도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 미세 결함 검출 방법을 이용하여 촬영한 SEM 사진.3A to 3C are SEM photographs taken using a method for detecting microscopic defects of a semiconductor device according to the present invention.

도 4a 내지 도 4b는 본 발명에 따른 반도체 소자의 미세 결함이 발생하지 않은 반도체 소자와 발생한 소자의 등가회로.4A to 4B are equivalent circuits of a semiconductor device and a device in which microdefects of the semiconductor device according to the present invention do not occur.

도 5a 내지 도 5b는 본 발명에 따른 반도체 소자의 미세 결함 검출 방법을 이용하여 촬영한 FIB 사진.5A to 5B are FIB photographs taken using a method for detecting a micro defect in a semiconductor device according to the present invention.

< 도면의 주요 부분의 부호에 대한 설명 ><Description of Signs of Major Parts of Drawings>

10 : 반도체 기판 20 : 소스/드레인 영역10: semiconductor substrate 20: source / drain region

30 : 게이트 전극 40 : 게이트 스페이서30 gate electrode 40 gate spacer

50 : 콘택 플러그 60, 70, 80 : 미세 결함50: contact plug 60, 70, 80: fine defect

90 : 전압 콘트라스트 발생 부분90: voltage contrast generation portion

Claims (5)

반도체 기판 상부에 폴리실리콘 게이트 전극과 콘택 플러그를 형성하는 단계;Forming a polysilicon gate electrode and a contact plug on the semiconductor substrate; 상기 반도체 기판에 전자를 조사하여 상기 반도체 기판으로부터 2차 전자를 발산시키는 단계; 및 Irradiating electrons onto the semiconductor substrate to emit secondary electrons from the semiconductor substrate; And SEM 장비를 이용하여 상기 게이트 전극으로부터 상기 콘택 플러그로 이동하는 전자에 의해 발생되는 누설전류로 전압 콘트라스트를 관찰하는 단계Observing voltage contrast with leakage current generated by electrons moving from the gate electrode to the contact plug using SEM equipment 를 포함하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.Micro-defect detection method of a semiconductor device comprising a. 제 1항에 있어서,The method of claim 1, 상기 콘택 플러그는 알루미늄, 텅스텐 및 구리 중 선택된 하나를 사용하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.The contact plug is a fine defect detection method of a semiconductor device, characterized in that using one selected from aluminum, tungsten and copper. 제 1항에 있어서,The method of claim 1, 상기 폴리실리콘 증착온도를 폴리실리콘 결정화 임계온도 이상으로 설정하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.And detecting the polysilicon deposition temperature above a polysilicon crystallization threshold temperature. 제 1항에 있어서,The method of claim 1, 상기 콘택 플러그 형성시 콘택 플러그 형성에 사용되는 메탈 도포전에 반도체 기판에 소스/드레인 영역을 형성하기 위해서 이온주입공정을 수행하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법. And an ion implantation process for forming source / drain regions on the semiconductor substrate prior to the metal coating used to form the contact plugs when forming the contact plugs. 제 1항에 있어서,The method of claim 1, 상기 누설전류를 관찰하기 위해 FIB 장비를 사용할 수 있는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.Method for detecting a fine defect of a semiconductor device, characterized in that the FIB equipment can be used to observe the leakage current.
KR1020040019247A 2004-03-22 2004-03-22 Method for detecting a fine defect of semiconductor device KR100576474B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040019247A KR100576474B1 (en) 2004-03-22 2004-03-22 Method for detecting a fine defect of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019247A KR100576474B1 (en) 2004-03-22 2004-03-22 Method for detecting a fine defect of semiconductor device

Publications (2)

Publication Number Publication Date
KR20050094115A true KR20050094115A (en) 2005-09-27
KR100576474B1 KR100576474B1 (en) 2006-05-08

Family

ID=37275003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019247A KR100576474B1 (en) 2004-03-22 2004-03-22 Method for detecting a fine defect of semiconductor device

Country Status (1)

Country Link
KR (1) KR100576474B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332420A (en) * 2013-07-22 2015-02-04 中芯国际集成电路制造(上海)有限公司 Method for positioning failure points of polysilicon layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332420A (en) * 2013-07-22 2015-02-04 中芯国际集成电路制造(上海)有限公司 Method for positioning failure points of polysilicon layer

Also Published As

Publication number Publication date
KR100576474B1 (en) 2006-05-08

Similar Documents

Publication Publication Date Title
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
JP4601295B2 (en) How to monitor and inspect the manufacture of contact openings
JP2007281136A (en) Semiconductor substrate, and substrate inspection method
JP2009186319A (en) Defect inspection method and defect inspection apparatus
US20170154687A1 (en) Sram-like ebi structure design and implementation to capture mosfet source-drain leakage eariler
JP2007040780A (en) Inspection method of semiconductor and inspection device of semiconductor
JP3833928B2 (en) Semiconductor device electrical defect inspection method using semiconductor device electrical defect inspection apparatus
JP2008252085A (en) Substrate inspection device and substrate inspection method using charged particle beam
Toh et al. In-depth electrical analysis to reveal the failure mechanisms with nanoprobing
US6963206B2 (en) System and method of evaluating gate oxide integrity for semiconductor microchips
KR100576474B1 (en) Method for detecting a fine defect of semiconductor device
CN107507786B (en) Method for detecting abnormal defects of contact hole bonding layer on polycrystalline silicon
JP2007194422A (en) Test pattern wafer for defect inspecting device, its manufacturing method, and evaluation method of defect inspection apparatus using it
JP4750489B2 (en) Manufacturing method of semiconductor device
JP5733011B2 (en) Defect inspection method, semiconductor device manufacturing method, and defect inspection apparatus
JP2009130026A (en) Manufacturing method of semiconductor device
CN110854092A (en) Shared contact hole and etching defect detection method thereof
CN110879344A (en) Shared contact hole and etching defect detection method thereof
JP2006003370A (en) Substrate inspection device and substrate inspection method using charged particle beam
EP0237406A2 (en) Electron beam testing of semiconductor wafers
JP2003066118A (en) Failure analysis method of semiconductor device
KR100627514B1 (en) Method for detecting fine defects of semiconductor devices
Hafer et al. In-Line Detection of Deep Trench Moat Underetch Defects Using eBeam Inspection
Sheridan et al. Mask qualification of a shifted gate contact issue by physical e-beam inspection and high landing energy SEM review: DI: Defect Inspection and Reduction
Xiao et al. Studies of buried voids capturing with e-beam inspection system and confirmation with physical failure analysis

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee