KR20080062669A - 액정표시장치 및 그의 고속구동 방법 - Google Patents

액정표시장치 및 그의 고속구동 방법 Download PDF

Info

Publication number
KR20080062669A
KR20080062669A KR1020060138727A KR20060138727A KR20080062669A KR 20080062669 A KR20080062669 A KR 20080062669A KR 1020060138727 A KR1020060138727 A KR 1020060138727A KR 20060138727 A KR20060138727 A KR 20060138727A KR 20080062669 A KR20080062669 A KR 20080062669A
Authority
KR
South Korea
Prior art keywords
data
output
signal
period
enable signal
Prior art date
Application number
KR1020060138727A
Other languages
English (en)
Other versions
KR101363652B1 (ko
Inventor
소현진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060138727A priority Critical patent/KR101363652B1/ko
Priority to US12/000,240 priority patent/US8325122B2/en
Publication of KR20080062669A publication Critical patent/KR20080062669A/ko
Application granted granted Critical
Publication of KR101363652B1 publication Critical patent/KR101363652B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 시스템으로부터 입력된 데이터의 계조레벨에 비례하여 입력 데이터와 변조 데이터의 출력주기를 조절할 수 있는 액정표시장치를 제공하는 것으로, 입력 데이터의 구동에 이용되는 소스출력인에이블신호를 발생하여 상기 입력 데이터의 구동을 제어하는 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러의 제어에 따라, 상기 입력 데이터를 변조시켜 변조 데이터를 생성한 후, 상기 입력 데이터와 변조 데이터를 순차적으로 출력함과 아울러 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 데이터 구동회로를 포함한다.
액정표시장치, 고속구동, 변조데이터, 데이터, 계조

Description

액정표시장치 및 그의 고속구동 방법{LCD and overdrive method thereof}
도 1은 일반적인 액정표시장치의 데이터에 따른 휘도 변화를 나타내는 파형도.
도 2는 종래의 액정표시장치의 고속구동 방법에 의한 데이터 변조에 따른 휘도 변화의 일례를 나타내는 파형도.
도 3은 종래의 액정표시장치의 고속구동 방법에 의한 상위 비트데이터의 변조를 나타내는 도면.
도 4는 종래의 액정표시장치에 적용된 고속구동 장치의 구성도.
도 5는 본 발명의 실시예에 따른 액정표시장치의 구성도.
도 6은 도 5에 도시된 데이터 구동회로의 구성도.
도 7은 도 6에 도시된 변조부의 출력 특성도.
도 8a 및 도 8b는 도 6에 도시된 데이터출력 제어부에 의해 생성되는 신호 특성도.
도 9은 도 6에 도시된 데이터출력 제어부의 구성도.
도 10은 도 6에 도시된 변조부의 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
200: 액정표시장치 210: 액정표시패널
220: 타이밍 컨트롤러 230: 데이터 구동회로
231: 데이터구동 제어부 232: 쉬프트 레지스터
233: 래치부 234: 데이터출력주기 조절부
235: 데이터출력 제어부 236: 변조부
237: 감마전압 발생부 238: D/A 컨버터
239: 출력버퍼 240: 게이트 구동회로
본 발명은 액정표시장치에 관한 것으로, 특히 룩업테이블 및 메모리 소자 등을 별도로 사용하지 않고도 시스템으로부터 입력된 데이터의 계조레벨에 비례하여 입력 데이터와 변조 데이터의 출력주기를 조절할 수 있는 액정표시장치 및 그의 고속구동 방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(TFT : Thin Film Transistor)가 이용되고 있다.
액정표시장치는 수학식 1 및 2에서 알 수 있는 바, 액정의 고유한 점성과 탄성 등의 특성에 의해 응답속도가 느린 단점이 있다.
Figure 112006098513691-PAT00001
여기서, τr는 액정에 전압이 인가될 때의 라이징 타임(rising time)을, Va는 인가전압을, VF는 액정분자가 경사운동을 시작하는 프리드릭 천이 전압(Freederick Transition Voltage)을, d는 액정셀의 셀갭(cell gap)을,
Figure 112006098513691-PAT00002
(gamma)는 액정분자의 회전점도(rotational viscosity)를 각각 의미한다.
Figure 112006098513691-PAT00003
여기서, τf는 액정에 인가된 전압이 오프된 후 액정이 탄성 복원력에 의해 원위치로 복원되는 폴링타임(falling time)을, K는 액정 고유의 탄성계수를 각각 의미한다.
TN(Twisted Negmatic) 모드의 액정 응답속도는 액정 재료의 물성과 셀갭 등에 의해 달라질 수 있지만 통상, 라이징 타임이 20-80ms이고 폴링 타임이 20-30ms 이다. 이러한 액정의 응답속도는 동영상의 한 프레임기간(NTSC : 16.67ms)보다 길기 때문에 도 1과 같이 액정셀에 충전되는 전압이 원하는 전압에 도달하기 전에 다음 프레임으로 진행되기 때문에 동영상에서 화면이 흐릿하게 되는 모션블러링(Motion Burring) 현상이 나타나게 된다.
도 1을 참조하면, 일반적인 액정표시장치는 동영상 구현시 느린 응답속도로 인하여 한 레벨에서 다른 레벨로 데이터(VD)가 변할 때 그에 대응하는 표시 휘도(BL)가 원하는 휘도에 도달하지 못하게 되어 원하는 색과 휘도를 표현하지 못하게 된다. 그 결과, 액정표시장치는 동화상에서 모션 블러링 현상이 나타나게 되고, 명암비(Contrast ratio)의 저하로 인하여 표시품위가 떨어지게 된다.
이러한 액정표시장치의 느린 응답속도를 해결하기 위하여, 미국특허 제5,495,265호와 PCT 국제공개번호 WO 99/09967에는 룩업 테이블을 이용하여 데이터의 변화여부에 따라 데이터를 변조하는 방안(이하, '고속구동'이라 한다)이 제안된 바 있다. 이 고속구동 방법은 도 2와 같은 원리로 데이터를 변조하게 된다.
도 2를 참조하면, 종래의 액정표시장치의 고속구동 방법은 입력 데이터(VD)를 변조하고 변조 데이터(MVD)를 액정셀에 인가하여 원하는 휘도(MBL)를 얻게 된다. 이러한 종래의 고속구동 방법은 한 프레임기간 내에 입력 데이터의 휘도값에 대응하여 원하는 휘도를 얻을 수 있도록 데이터의 변화여부를 기초하여 수학식 1에서
Figure 112006098513691-PAT00004
을 크게 하게 된다. 따라서, 종래의 고속구동 방법이 적용된 액정표시장치는 액정의 늦은 응답속도를 데이터값의 변조로 보상하여 동화상에서 모션 블 러링(Motion Burring) 현상을 완화시킴으로써 원하는 색과 휘도로 화상을 표시할 수 있게 된다.
부연하면, 액정표시장치의 고속구동 방법은 이전 프레임(Fn-1)과 현재 프레임(Fn) 각각의 최상위 비트 데이터(MSB)를 비교하여 최상위 비트 데이터(MSB) 간의 변화가 있으면, 룩업 테이블에서 해당되는 변조 데이터(Mdata)를 선택하여 도 3에 도시된 바와 같이 변조하게 된다. 그리고, 액정표시장치의 고속구동 방법은 하드웨어 구현시 메모리의 용량 부담을 줄이기 위하여, 상위 수 비트만을 변조하게 된다. 이러한 종래의 고속구동 방법이 실행되는 고속구동 장치의 구성을 살펴보면 도 4에 도시된 바와 같다.
도 4를 참조하면, 종래의 액정표시장치에 적용된 고속구동 장치(100)는 상위비트 버스라인(120)에 접속된 프레임 메모리(130)와, 상위비트 버스라인(120)과 프레임 메모리(130)의 출력단자에 공통으로 접속된 룩업 테이블(140)을 구비한다.
프레임 메모리(130)는 최상위 비트 데이터(MSB)를 1 프레임기간 동안 저장하고 저장된 데이터를 룩업 테이블(140)에 공급하게 된다. 여기서, 최상위 비트 데이터(MSB)는 8 비트의 소스 데이터(RGB Data In) 중에서 상위 4 비트로 설정된다.
룩업 테이블(140)은 상위비트 버스라인(120)으로부터 입력되는 현재 프레임(Fn)의 상위비트 데이터(MSB)와 프레임 메모리(130)로부터 입력되는 이전 프레임(Fn-1)의 상위비트 데이터(MSB)를 아래의 표 1 또는 표 2에서 비교하여 해당 변조 데이터(Mdata)를 선택하게 된다. 변조 데이터(Mdata)는 하위비트 버스라인(110)으로부터의 비트 데이터(LSB)와 가산되어 종래의 액정표시장치에 공급된다.
구분 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 0 1 3 4 6 7 9 10 11 12 14 15 15 15 15 15
1 0 1 2 4 5 7 9 10 11 12 13 14 15 15 15 15
2 0 1 2 3 5 7 8 9 10 12 13 14 15 15 15 15
3 0 1 2 3 5 6 8 9 10 11 12 14 14 15 15 15
4 0 0 1 2 4 6 7 9 10 11 12 13 14 15 15 15
5 0 0 0 2 3 5 7 8 9 11 12 13 14 15 15 15
6 0 0 0 1 3 4 6 8 9 10 11 13 14 15 15 15
7 0 0 0 1 2 4 5 7 8 10 11 12 14 14 15 15
8 0 0 0 1 2 3 5 6 8 9 11 12 13 14 15 15
9 0 0 0 1 2 3 4 6 7 9 10 12 13 14 15 15
10 0 0 0 0 1 2 4 5 7 8 10 11 13 14 15 15
11 0 0 0 0 0 2 3 5 6 7 9 11 12 14 15 15
12 0 0 0 0 0 1 3 4 5 7 8 10 12 13 15 15
13 0 0 0 0 0 1 2 3 4 6 8 10 11 13 14 15
14 0 0 0 0 0 0 1 2 3 5 7 9 11 13 14 15
15 0 0 0 0 0 0 0 1 2 4 6 9 11 13 14 15
상기 4비트를 10진수로 표현한 룩업테이블 정보를 나타내는 표 1에서, 좌측열은 이전 프레임(Fn-1)의 데이터전압(VDn-1)이며, 최상측행은 현재 프레임(Fn)의 데이터전압(VDn)이다.
이와 같은 종래의 액정표시장치에 적용된 고속구동 장치 및 방법은 블랙 대 화이트(Black to White)가 아니 계조 대 계조(Gray to Gray) 변화시의 액정응답속도를 빠르게 하기 위한 것으로, 계조 대 계조 변화는 블랙 대 화이트 변화에 비해 상대적으로 전압차가 작아 계조별 액정 반응이 느리거나 비선형적이어서 색감 변화 및 화질 저하가 발생한다.
또한, 종래의 액정표시장치에 적용된 고속구동 장치 및 방법은 이전 프레임(Fn-1)과 현재 프레임(Fn)의 데이터를 비교하고 이 비교결과에 따라 변조 데이터(MRGB)를 발생하기 위하여 룩업테이블과 같은 메모리를 구비해야 하므로 제조 비용이 상승할 뿐만 아니라 칩 사이즈가 커지는 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 시스템으로부터 입력된 데이터의 계조레벨에 비례하여 입력 데이터와 변조 데이터의 출력주기를 조절할 수 있는 액정표시장치 및 그의 고속구동 방법을 제공하는 데 있다.
본 발명의 목적은 시스템으로부터 입력된 데이터의 계조레벨에 비례하여 입력 데이터와 변조 데이터의 출력주기를 조절함으로써, 제조 비용을 감소시킴과 아울러 제품의 부피를 감소시킬 수 있는 액정표시장치 및 그의 고속구동 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는, 입력 데이터의 구동에 이용되는 소스출력인에이블신호를 발생하여 상기 입력 데이터의 구동을 제어하는 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러의 제어에 따라, 상기 입력 데이터를 변조시켜 변조 데이터를 생성한 후, 상기 입력 데이터와 변조 데이터를 순차적으로 출력함과 아울러 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 데이터 구동회로를 포함한다.
본 발명에 따른 액정표시장치의 고속구동방법은, 입력 데이터의 구동에 이용되는 소스출력인에이블신호를 발생하는 단계; 및 상기 소스출력인에이블신호에 따 라, 상기 입력 데이터를 변조시켜 변조 데이터를 생성한 후 상기 변조 데이터와 입력 데이터를 순차적으로 출력하는 단계를 구비하며, 상기 출력 단계에서, 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 데이터 구동회로는, 입력 데이터를 변조시켜 변조 데이터를 생성하고, 상기 입력 데이터와 변조 데이터를 순차적으로 출력하는 데이터 처리수단; 및 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데이터와 변조 데이터의 출력주기를 제어하는 출력주기 조절수단을 구비하며, 상기 데이터 처리수단은 상기 출력주기 조절수단의 제어에 따라 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 데이터 구동방법은, 입력 데이터를 변조시켜 변조 데이터를 생성하는 단계; 및 상기 입력 데이터와 변조 데이터를 순차적으로 출력하는 단계를 구비하며, 상기 출력 단계에서, 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 5는 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
도 5를 참조하면, 본 발명의 액정표시장치(200)는, 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(210)과, 데이터라인들(DL1 내지 DLm)에 공급되는 데이터전압의 공급을 제어함과 아울러 게이트라인들(GL1 내지 GLn)에 공급되는 스캔펄스의 공급을 제어하기 위한 타이밍 컨트롤러(220)와, 타이밍 컨트롤러(220)의 제어에 따라 타이밍 컨트롤러(210)로부터 입력된 디지털 데이터를 아날로그 데이터전압으로 변환시켜 데이터라인들(DL1 내지 DLm)에 공급하기 위한 데이터 구동회로(230)와, 타이밍 컨트롤러(220)의 제어에 따라 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 게이트 구동회로(240)를 구비한다.
액정표시패널(210)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다. 여기서, TFT는 게이트라인(GL1 내지 GLn)을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인(DL1 내지 DLm) 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다.
타이밍 컨트롤러(220)는 시스템으로부터 공급되는 디지털 비디오 데이 터(RGB)를 데이터 구동회로(230)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동회로(230)와 게이트 구동회로(240)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
데이터 구동회로(230)는 타이밍 컨트롤러(220)로부터 공급되는 데이터 제어신호(DDC)에 응답하여 타이밍 컨트롤러(220)로부터 공급되는 i비트 입력 데이터(Data)의 적어도 상위 2비트 데이터에 따라 i비트 입력 데이터(Data)를 액정의 응답속도를 빠르게 하기 위한 i비트 변조 데이터로 변환하고, i비트 변조 데이터와 i비트 입력 데이터를 순차적으로 아날로그 데이터전압으로 변환시킨 후 게이트라인들(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평주기(1H)마다 1수평 라인분의 아날로그 변조데이터전압과 아날로그 데이터전압을 순차적으로 데이터라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 구동회로(230)는 타이밍 컨트롤러(220)로부터의 극성제어신호(POL)에 응답하여 데이터라인들(DL1 내지 DLm)에 공급되는 아날로그 변조데이터전압과 아날로그 데이터전압의 극성을 변환시킨다.
그리고, 데이터 구동회로(230)는 타이밍 컨트롤러(220)로부터 입력된 데이터(Data)의 계조레벨에 비례하여 아날로그 변조데이터전압과 아날로그 데이터전압의 출력주기를 조절한다.
게이트 구동회로(240)는 타이밍 컨트롤러(220)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이때, 게이트 구동회로(240)는 게이트구동전압 발생부(미도시)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.
도 6은 도 5에 도시된 데이터 구동회로의 구성도이다.
도 6을 참조하면, 데이터 구동회로(230)는, 타이밍 컨트롤러(220)로부터 입력된 디지털 데이터(Data)의 구동을 제어하기 위한 데이터구동 제어부(231)와, 데이터구동 제어부(231)로부터의 제 1 인에이블신호(EN1)를 쉬프트시켜 샘플링신호(SMP)를 발생하기 위한 쉬프트 레지스터(232)와, 쉬프트 레지스터(232)로부터의 샘플링신호(SMP)에 따라 데이터구동 제어부(231)를 통해 입력된 데이터(Data)를 래치시키기 위한 래치부(233)와, 타이밍 컨트롤러(220)로부터 입력된 데이터(Data)의 계조레벨에 비례하여 래치부(233)에 의해 래치된 데이터(RData)와 변조 데이터(MData)의 출력주기를 조절하기 위한 데이터출력주기 조절부(234)와, 데이터출력주기 조절부(234)로부터의 데이터출력주기신호(DOP)와 데이터구동 제어부(231)를 통해 공급된 소스출력인에이블신호(SOE)에 따라 변조 데이터(MData)와 래치 데이터(RData)의 순차적 출력을 제어하기 위한 데이터출력 제어부(235)와, 래치부(233)에 의해 래치된 데이터(RData)를 입력받아 변조 데이터(MData)를 생성한 후 데이터출력 제어부(235)로부터의 제 1 및 제 2 데이터 출력신호(DOS1, DOS2)에 따라 변조 데이터(MData)와 래치 데이터(RData)를 순차적으로 출력하기 위한 변조부(236)와, 서로다른 레벨의 감마기준전압들(GMA)을 입력받아 서로다른 레벨의 감마전압들(GV)을 발생하기 위한 감마전압 발생부(237)와, 감마전압 발생부(237)로부터의 감마전압(GV)을 이용하여 변조부(236)로부터 순차적으로 입력된 변조 데이터(MData)와 래치 데이터(RData)를 각각 아날로그 변조데이터전압(Vmdata)과 아날로그 데이터전압(Vdata)으로 변환시키기 위한 D/A 컨버터(238)와, D/A 컨버터(238)로부터 순차적으로 입력된 아날로그 변조데이터전압(Vmdata)과 아날로그 데이터전압(Vdata)을 버퍼링하여 순차적으로 출력하기 위한 출력버퍼(239)를 구비한다.
데이터구동 제어부(231)는 타이밍 컨트롤러(220)로부터의 i비트 입력 데이터(Data)를 래치부(233)로 전달한다.
데이터구동 제어부(231)는 타이밍 컨트롤러(220)로부터의 소스스타트펄스(SSP)에 대응되는 제 1 인에이블신호(EN1)와 타이밍 컨트롤러(220)로부터의 소스쉬프트클럭(SSC)에 대응되는 클럭신호(CLK)를 쉬프트 레지스터(232)에 전달하여 샘플링신호(SMP)의 발생을 제어하고, 쉬프트 레지스터(232)로부터 발생된 캐리신호(CAR)에 대응되는 제 2 인에이블신호(EN2)를 외부로 출력한다.
데이터구동 제어부(231)는 타이밍 컨트롤러(220)로부터의 소스출력인에이블신호(SOE)를 래치부(233)와 데이터출력 제어부(235)로 전달하여 디지털 데이터(Data)의 래치를 제어함과 아울러 변조 데이터(MData)와 래치 데이터(RData)의 출력주기를 제어하고, 타이밍 컨트롤러(220)부터의 극성제어신호(POL)를 D/A 컨버터(238)로 전달하여 데이터라인들(DL1 내지 DLm)에 공급되는 순차적으로 공급되는 아날로그 변조데이터전압(Vmdata)과 아날로그 데이터전압(Vdata)의 극성을 제어한다.
쉬프트 레지스터(232)는 데이터구동 제어부(231)로부터의 클럭신호(CLK)에 따라 데이터구동 제어부(232)으로부터의 제 1 인에이블신호(EN1)를 순차적으로 쉬프트시켜 샘플링신호(SMP)를 발생하고 이 샘플링신호(SMP)를 래치부(233)로 공급하여 디지털 데이터(Data)의 래치를 제어한다.
래치부(233)는 쉬프트 레지스터(233)로부터의 샘플링신호(SMP)에 따라 데이터구동 제어부(231)를 통해 공급된 i비트 입력 데이터(Data)를 1수평라인분씩 래치하고, 또한 데이터구동 제어부(231)를 통해 전달된 소스출력인에이블신호(SOE)에 따라 래치된 1수평라인분의 i비트 래치 데이터(RData)를 변조부(233)에 공급한다.
데이터출력주기 조절부(234)는 타이밍 컨트롤러(220)로부터 입력된 데이터(Data)의 계조레벨과 소정의 기준계조레벨을 비교하여 비교결과에 따라 변조부(236)로부터 출력되는 변조 데이터(MData)와 래치 데이터(RData)의 출력주기를 조절하는데 이용되는 데이터출력주기신호(DOP)를 데이터출력 제어부(235)로 공급한다. 비교결과 입력된 데이터(Data)의 계조레벨이 소정의 기준계조레벨보다 높으면, 도 7의 (A)에 도시된 바와 같이 데이터출력주기 조절부(234)는 변조부(236)로부터 출력되는 변조 데이터(MData)와 래치 데이터(RData)의 출력주기가 근소한 차이를 갖거나 동일하게 되도록 지시하는 데이터출력주기신호(DOP)를 데이터출력 제어부(235)로 공급하고, 반대로 비교결과 입력된 데이터(Data)의 계조레벨이 소정의 기준계조레벨보다 낮으면, 도 7의 (B)에 도시된 바와 같이 데이터출력주기 조절 부(234)는 변조부(236)로부터 출력되는 변조 데이터(MData)의 출력주기를 약 1/2주기만큼 감소시키도록 함과 동시에 이 감소된 주기만큼 변조부(236)로부터 출력되는 래치 데이터(RData)의 출력주기를 증가시키도록 지시하는 데이터출력주기신호(DOP)를 데이터출력 제어부(235)로 공급한다. 여기서, 소정의 기준계조레벨은 시스템으로부터 입력된 데이터(Data)의 중간계조레벨인 것을 특징으로 하나, 이에 한정되는 것은 아니다.
데이터출력 제어부(235)는 변조 데이터(MData)와 래치 데이터(RData)의 출력주기가 근소한 차이를 갖거나 동일하게 되도록 지시하는 데이터출력주기신호(DOP)가 입력되면, 도 8a에 도시된 바와 같이 동일한 하이레벨 폭을 갖는 제 1 데이터출력신호(DOS1)와 제 2 데이터출력신호(DOS2)를 순차적으로 발생하여 변조부(236)로 공급한다. 여기서, 제 1 데이터출력신호(DOS1)는 하이레벨 구간에서 변조부(236)로부터 변조 데이터(MData)가 출력되도록 하고, 제 2 데이터출력신호(DOS2)는 하이레벨 구간에서 변조부(236)로부터 래치 데이터(RData)가 출력되도록 한다.
데이터출력 제어부(235)는 변조 데이터(MData)의 출력주기를 약 1/2로 감소시키도록 지시함과 아울러 이 감소된 주기만큼 래치 데이터(RData)의 출력주기를 증가시키도록 지시하는 데이터출력주기신호(DOP)가 입력되면, 도 8b에 도시된 바와 같이 제 1 데이터출력신호(DOS1)의 하이레벨 폭을 1/2로 감소시킴과 아울러 이 감소된 하이레벨 폭만큼 제 2 데이터출력신호(DOS2)의 하이레벨 폭을 증가시켜 제 1 데이터출력신호(DOS1)와 제 2 데이터출력신호(DOS2)를 순차적으로 변조부(236)에 공급한다. 여기서, 제 1 데이터출력신호(DOS1)의 하이레벨 폭의 감소는 도 8a에 도 시된 제 1 데이터출력신호(DOS1)의 하이레벨 폭에 비하여 1/2로 감소된 것을 의미하고, 제 2 데이터출력신호(DOS2)의 하이레벨 폭의 증가는 도 8a에 도시된 제 2 데이터출력신호(DOS2)의 하이레벨 폭에 비하여 증가된 것을 의미한다.
변조부(236)는 래치부(233)에 의해 래치된 데이터(RData)를 입력받아 변조 데이터(MData)를 생성한 후 데이터출력 제어부(235)로부터의 제 1 및 제 2 데이터 출력신호(DOS1, DOS2)에 따라 변조 데이터(MData)와 래치 데이터(RData)를 순차적으로 D/A 컨버터(238)로 출력한다.
보다 구체적으로, 도 8a에 도시된 바와 같이 동일한 하이레벨 폭을 갖는 제 1 및 제 2 데이터 출력신호(DOS1, DOS2)가 순차적으로 입력되면, 도 7의 (A)에서와 같이 변조부(236)는 제 1 데이터 출력신호(DOS1)에 응답하여 T1구간 동안 변조 데이터(MData)를 D/A 컨버터(238)로 출력한 후 연속적으로 제 2 데이터 출력신호(DOS2)에 응답하여 T2구간 동안 래치 데이터(RData)를 D/A 컨버터(238)로 출력한다. 여기서, T1구간과 T2구간의 시간 폭은 동일하거나 근소한 차이를 갖으며, 소스출력인에이블신호(SOE)의 1주기에 해당하는 1수평주기(1H)에 포함된다.
도 8b에 도시된 바와 같이 T1/2구간의 하이레벨 폭을 갖는 제 1 데이터 출력신호(DOS1)와 T3(T1/2+T2)구간의 하이레벨 폭을 갖는 제 2 데이터 출력신호(DOS2)가 순차적으로 입력되면, 도 7의 (B)에서와 같이 변조부(236)는 제 1 데이터 출력신호(DOS1)에 응답하여 T1/2구간 동안 변조 데이터(MData)를 D/A 컨버터(238)로 출력한 후 연속적으로 제 2 데이터 출력신호(DOS2)에 응답하여 T3구간 동안 래치 데이터(RData)를 D/A 컨버터(238)로 출력한다. 여기서, T3구간은 T1/2구간보다 3배의 시간폭을 갖는다.
감마전압 발생부(237)는 감마기준전압 발생부(미도시)로부터 공급된 서로다른 레벨의 감마기준전압들(GMA)을 i비트 계조 수에 대응되도록 세분화하여 2i개의 감마전압들(GV)을 발생하여 D/A 컨버터(238)로 공급한다. 여기서, 2i개의 감마전압들(GV)은 서로다른 레벨을 갖는다.
D/A 컨버터(238)는 감마전압 발생부(237)로부터 공급되는 2i개의 서로다른 감마전압들(GV)을 이용하여 변조부(236)로부터 순차적으로 입력된 변조 데이터(MData)와 래치 데이터(RData)를 아날로그 변조데이터전압(Vmdata)과 아날로그 데이터전압(Vdata)으로 변환시켜 순차적으로 출력버퍼(239)로 공급한다. 그리고, D/A 컨버터(238)는 데이터구동 제어부(231)를 통해 전달된 극성제어신호(POL)에 따라 아날로그 변조데이터전압(Vmdata)과 아날로그 데이터전압(Vdata)의 극성을 조절한다.
출력버퍼(239)는 D/A 컨버터(238)에 의해 변환된 아날로그 변조데이터전압(Vmdata)과 아날로그 데이터전압(Vdata)을 버퍼링하여 순차적으로 데이터라인들(DL1 내지 DLm)에 공급한다.
도 9은 도 6에 도시된 데이터출력 제어부의 구성도이다.
도 9을 참조하면, 데이터출력 제어부(235)는, 입력된 데이터출력주기신호(DOP)에 따라 입력된 소스출력인에이블신호(SOE)의 주기나 하이레벨 폭을 가변시키기 위한 소스신호 가변부(235-1)와, 입력된 소스출력인에이블신호(SOE)을 지연시 키기 위한 지연부(235-2)와, 입력된 소스출력인에이블신호(SOE)와 생성된 제 2 데이터출력신호(DOS2)를 이용하여 변조 데이터(MData)의 출력을 지시하는 제 1 데이터출력신호(DOS1)를 생성하기 위한 제 1 데이터출력신호 생성부(235-3)와, 소스신호 가변부(235-1)에 의해 가변된 소스출력인에이블신호(VSOE)와 지연부(235-2)에 의해 지연된 소스출력인에이블신호(DSOE)를 이용하여 래치 데이터(RData)의 출력을 지시하는 제 2 데이터출력신호(DOS2)를 생성하기 위한 제 2 데이터출력신호 생성부(235-4)를 구비한다.
소스신호 가변부(235-1)는 데이터출력주기 조절부(234)로부터 변조 데이터(MData)와 래치 데이터(RData)의 출력주기가 근소한 차이를 갖거나 동일하게 되도록 지시하는 데이터출력주기신호(DOP)가 입력되면, 이 데이터출력주기신호(DOP)에 응답하여 도 8a에 도시된 바와 같이 데이터구동 제어부(231)를 통해 입력된 소스출력인에이블신호(SOE)의 주파수를 2배로 체배시켜 소스출력인에이블신호(SOE)의 주기를 1/2로 감소시킨 가변 소스출력인에이블신호(VSOE)를 제 2 데이터출력신호 생성부(235-4)로 출력한다.
소스신호 가변부(235-1)는 데이터출력주기 조절부(234)로부터 변조 데이터(MData)의 출력주기를 도 7(B)에서와 같이 감소시키도록 지시하는 데이터출력주기신호(DOP)가 입력되면, 이 데이터출력주기신호(DOP)에 응답하여 도 8b에 도시된 바와 같이 데이터구동 제어부(231)를 통해 입력된 소스출력인에이블신호(SOE)의 하이레벨 폭을 1/2로 감소시킨 가변 소스출력인에이블신호(VSOE)를 제 2 데이터출력신호 생성부(235-4)로 출력한다. 여기서, 소스신호 가변부(235-1)는 소스출력인에 이블신호(SOE)의 하이레벨 구간 중 중간부분부터 폴링에지까지 로우레벨로 가변시킨다.
지연부(235-2)는 데이터구동 제어부(231)를 통해 입력된 소스출력인에이블신호(SOE)의 하이레벨 구간을 지연시켜 지연된 소스출력인에이블신호(DSOE)를 제 2 데이터출력신호 생성부(235-4)로 출력한다. 도 8a 및 도 8b에 도시된 바와 같이, 지연부(235-2)는 입력된 소스출력인에이블신호(SOE)의 하이레벨 구간 중 1/2 구간만큼 지연시켜 소스출력인에이블신호(SOE)의 하이레벨 구간이 1/2배만큼 증폭되도록 함으로써 증폭된 하이레벨 구간을 갖는 지연 소스출력인에이블신호(DSOE)를 제 2 데이터출력신호 생성부(235-4)로 출력한다.
제 1 데이터출력신호 생성부(235-3)는 데이터구동 제어부(231)로부터의 소스출력인에이블신호(SOE)와 제 2 데이터출력신호 생성부(235-4)로부터의 제 2 데이터출력신호(DOS2)를 입력받기 위한 2개의 입력단과 제 1 데이터출력신호(DOS1)를 출력하기 위한 출력단을 갖는 부정논리합게이트(NORGATE)(미도시)로 이루어진다. 부정논리합게이트는 2개의 입력단을 통해 입력된 신호가 모두 로우레벨인 경우에만 하이레벨의 신호를 출력하고 그 이외의 경우에는 로우레벨의 신호를 출력하는 특징을 갖는다.
이러한 제 1 데이터출력신호 생성부(235-3)는 도 8a에 도시된 바와 같이 1수평기간(1H) 중에 T2구간 동안 하이레벨이 유지되고 T1구간과 그 이외의 구간 동안 로우레벨이 유지되는 제 2 데이터출력신호(DOS2)가 입력되면, 이 제 2 데이터출력신호(DOS2)와 입력된 소스출력인에이블신호(SOE)를 부정논리합하여 1수평기간 중(1H) T2구간보다 앞선 T1구간 동안 하이레벨이 유지되는 제 1 데이터출력신호(DOS1)를 변조부(236)로 출력한다. 여기서, 제 1 데이터출력신호 생성부(235-3)는 1수평기간 중 T1구간에서만 입력된 소스출력인에이블신호(SOE)와 제 2 데이터출력신호(DOS2)의 로우레벨이 중첩되기 때문에 T1구간 동안 하이레벨이 유지되는 제 1 데이터출력신호(DOS1)를 출력하고, 1수평기간 중 T1구간 이외의 구간에서는 입력된 소스출력인에이블신호(SOE)와 제 2 데이터출력신호(DOS2)의 로우레벨이 중첩되지 않기 때문에 로우레벨의 제 1 데이터출력신호(DOS1)를 출력한다.
제 1 데이터출력신호 생성부(235-3)는 도 8b에 도시된 바와 같이 1수평기간(1H) 중에 T3구간 동안 하이레벨이 유지되고 T1/2구간과 그 이외의 구간 동안 로우레벨이 유지되는 제 2 데이터출력신호(DOS2)가 입력되면, 이 제 2 데이터출력신호(DOS2)와 입력된 소스출력인에이블신호(SOE)를 부정논리합하여 1수평기간 중(1H) T3구간보다 앞선 T1/2구간 동안 하이레벨이 유지되는 제 1 데이터출력신호(DOS1)를 변조부(236)로 출력한다. 여기서, 제 1 데이터출력신호 생성부(235-3)는 1수평기간 중 T1/2구간에서만 입력된 소스출력인에이블신호(SOE)와 제 2 데이터출력신호(DOS2)의 로우레벨이 중첩되기 때문에 T1/2구간 동안 하이레벨이 유지되는 제 1 데이터출력신호(DOS1)를 출력하고, 1수평기간 중 T1/2구간 이외의 구간에서는 입력된 소스출력인에이블신호(SOE)와 제 2 데이터출력신호(DOS2)의 로우레벨이 중첩되지 않기 때문에 로우레벨의 제 1 데이터출력신호(DOS1)를 출력한다.
제 2 데이터출력신호 생성부(235-4)는 소스신호 가변부(235-1)로부터의 가변 소스출력인에이블신호(VSOE)와 지연부(235-2)로부터의 지연 소스출력인에이블신 호(DSOE)를 입력받기 위한 2개의 입력단과 제 2 데이터출력신호(DOS2)를 출력하기 위한 출력단을 갖는 부정논리합게이트(NORGATE)(미도시)로 이루어진다.
이러한 제 2 데이터출력신호 생성부(235-4)는 도 8a에 도시된 바와 같이 주파수 체배를 통해 감소된 주기를 갖는 가변 소스출력인에이블신호(VSOE)가 입력되면, 이 가변 소스출력인에이블신호(VSOE)와 입력된 지연 소스출력인에이블신호(DSOE)를 부정논리합하여 1수평기간 중(1H) T1구간보다 늦은 T2구간 동안 하이레벨이 유지되는 제 2 데이터출력신호(DOS2)를 제 1 데이터출력신호 생성부(235-3)와 변조부(236)로 출력한다. 여기서, 제 2 데이터출력신호 생성부(235-4)는 1수평기간 중 T2구간에서만 입력된 가변 소스출력인에이블신호(VSOE)와 지연 소스출력인에이블신호(DSOE)의 로우레벨이 중첩되기 때문에 T2구간 동안 하이레벨이 유지되는 제 2 데이터출력신호(DOS2)를 출력하고, 1수평기간 중 T2구간 이외의 구간에서는 입력된 가변 소스출력인에이블신호(VSOE)와 지연 소스출력인에이블신호(DSOE)의 로우레벨이 중첩되지 않기 때문에 로우레벨의 제 2 데이터출력신호(DOS2)를 출력한다. 단, T3구간은 T2구간과 T1/2을 합친 구간이다.
제 2 데이터출력신호 생성부(235-4)는 도 8b에 도시된 바와 같이 감소된 하이레벨 폭을 갖는 가변 소스출력인에이블신호(VSOE)가 입력되면, 이 가변 소스출력인에이블신호(VSOE)와 입력된 지연 소스출력인에이블신호(DSOE)를 부정논리합하여 1수평기간 중(1H) T1/2구간보다 늦은 T3구간 동안 하이레벨이 유지되는 제 2 데이터출력신호(DOS2)를 제 1 데이터출력신호 생성부(235-3)와 변조부(236)로 출력한다. 여기서, 제 2 데이터출력신호 생성부(235-4)는 1수평기간 중 T3구간에서만 입 력된 가변 소스출력인에이블신호(VSOE)와 지연 소스출력인에이블신호(DSOE)의 로우레벨이 중첩되기 때문에 T3구간 동안 하이레벨이 유지되는 제 2 데이터출력신호(DOS2)를 출력하고, 1수평기간 중 T3구간 이외의 구간에서는 입력된 가변 소스출력인에이블신호(VSOE)와 지연 소스출력인에이블신호(DSOE)의 로우레벨이 중첩되지 않기 때문에 로우레벨의 제 2 데이터출력신호(DOS2)를 출력한다.
이와 같이, 제 1 및 제 2 데이터출력신호 생성부(235-3, 235-4)는 1수평기간(1H) 단위로 제 1 및 제 2 데이터출력신호(DOS1, DOS2)를 출력하며, 특히 1수평기간(1H) 중 제 1 데이터출력신호(DOS1)의 하이레벨 구간이 변조부(236)로 공급된 다음 연속적으로 제 2 데이터출력신호(DOS2)의 하이레벨 구간이 변조부(236)로 공급되기 때문에, 제 1 데이터출력신호(DOS1)의 하이레벨 구간에서 변조부(236)로부터 변조 데이터(MData)가 출력된 후 연속적으로 제 2 데이터출력신호(DOS2)의 하이레벨 구간에서 변조부(236)로부터 래치 데이터(RData)가 출력된다. 여기서, 도 8a에 도시된 바와 같이 제 1 및 제 2 데이터출력신호(DOS1, DOS2)의 하이레벨 폭이 동일하면 도 7의 (A)에 보여지는 바와 같이 변조 데이터(MData)와 래치 데이터(RData)의 출력주기가 근소한 차이를 갖거나 동일해진다. 이와 달리, 도 8b에 도시된 바와 같이 제 2 데이터출력신호(DOS2)의 하이레벨 폭(T3구간)이 제 1 데이터출력신호(DOS1)의 하이레벨 폭(T1/2 구간)보다 3배 크면, 도 7의 (B)에 보여지는 바와 같이 래치 데이터(RData)의 출력 시간주기가 변조 데이터(MData)의 출력 시간주기보다 3배 커진다.
도 10은 도 6에 도시된 변조부의 구성도이다.
도 10을 참조하면, 변조부(236)는, 래치부(233)로부터의 i비트 래치 데이터(RData) 중 적어도 상위 2비트(j비트) 데이터를 분석하기 위한 계조 분석부(236-1)와, 계조 분석부(236-1)로부터의 계조 분석신호(GAS)에 따라 적어도 2비트의 가산 비트(ABit)를 생성하기 위한 가산비트 생성부(236-2)와, 래치부(233)로부터의 i비트 래치 데이터(RData)의 상위 비트에 가산비트 생성부(236-2)로부터의 적어도 2비트의 가산 비트(ABit)를 가산하여 i비트 변조 데이터(MData)를 생성하기 위한 가산부(236-3)와, 제 1 데이터출력신호(DOS1)의 하이레벨 구간에서 가산부(236-3)로부터의 i비트 변조 데이터(MData)를 D/A 컨버터(238)로 출력하기 위한 제 1 출력부(236-4)와, 제 2 데이터출력신호(DOS2)의 하이레벨 구간에서 래치부(233)로부터의 i비트 래치 데이터(RData)를 D/A 컨버터(238)로 출력하기 위한 제 2 출력부(236-5)를 구비한다.
계조 분석부(236-1)는 래치부(233)로부터의 i비트 래치 데이터(RData) 중 적어도 상위 2비트(j비트) 데이터를 분석하여 계조 분석신호(GAS)를 가산비트 생성부(236-2)에 공급한다. 예를 들어, 계조 분석부(236-1)는 래치부(233)로부터의 i비트 래치 데이터(RData)의 상위 2비트에 따라 아래의 표 2와 같이 계조 분석신호(GAS)를 생성한다.
상위 2비트 계조 분석신호(GAS)
00 0
01 1
10 2
11 3
가산비트 생성부(236-2)는 계조 분석부(236-1)로부터의 계조 분석신호(GAS)에따라 적어도 2비트의 가산 비트(ABit)를 생성하여 가산부(236-3)에 공급한다.
예를들어, 가산비트 생성부(236-2)는 아래의 표 3과 같이 계조 분석신호(GAS)가 '0' 또는 '3'의 계조 분석신호(GAS)일 경우 '001'의 가산 비트(ABit)를 생성하고, '1' 또는 '2'의 계조 분석신호(GAS)일 경우 '010'의 가산 비트(ABit)를 생성한다. 여기서, 가산 비트(ABit)는 일례로 나타낸 다음 표 3에 한정되는 것이 아니라 액정표시패널(210)의 해상도 및 액정셀의 구동 모드 등에 따라 다양하게 설정될 수 있다.
계조 분석신호(GAS) 가산비트(ABit)
0 001
1 010
2 010
3 001
가산부(236-3)는 래치부(233)로부터의 i비트 래치 데이터(RData)의 상위 비트에 가산비트 생성부(236-2)로부터의 적어도 2비트의 가산 비트(ABit)를 가산하여 i비트 변조 데이터(MData)를 생성하여 제 1 출력부(236-4)에 공급한다. 이에 따라, i비트 변조 데이터(MData)의 계조 값은 i비트 래치 데이터(RData)의 계조 값보다 크게 된다.
제 1 출력부(236-4)는 제 1 데이터출력신호 생성부(235-3)의 출력단에 접속된 게이트, 가산부(236-3)의 출력단에 접속된 드레인 및 D/A 컨버터(238)의 입력단에 접속된 소스를 갖는 N모스 트랜지스터(NTR1)로 이루어진다. 이러한 제 1 출력부(236-4)의 N모스 트랜지스터(NTR1)는 게이트에 인가되는 제 1 데이터출력신호(DOS1)의 하이레벨 구간에서 턴온되어 가산부(236-3)로부터의 i비트 변조 데이터(MData)를 D/A 컨버터(236-4)로 출력시킨다.
제 2 출력부(236-5)는 제 2 데이터출력신호 생성부(235-4)의 출력단에 접속된 게이트, 래치부(233)의 출력단에 접속된 드레인 및 D/A 컨버터(238)의 입력단에 접속된 소스를 갖는 N모스 트랜지스터(NTR2)로 이루어진다. 이러한 제 2 출력부(236-5)의 N모스 트랜지스터(NTR2)는 게이트에 인가되는 제 2 데이터출력신호(DOS2)의 하이레벨 구간에서 턴온되어 래치부(233)로부터의 i비트 래치 데이터(RData)를 D/A 컨버터(238)로 출력시킨다.
이와 같은 변조부(236)는 래치부(233)로부터 공급되는 i비트 래치 데이터(RData)의 적어도 상위 2비트 데이터에 따라 i비트 래치 데이터(RData)를 액정의 응답속도를 빠르게 하기 위한 i비트 변조 데이터(MData)로 변환한다. 그리고, 변조부(236)는 하이레벨의 제 1 데이터출력신호(DOS1)에 따라 i비트 변조 데이터(MData)를 D/A 컨버터(238)로 출력한 후 연속적으로 하이레벨의 제 2 데이터출력신호(DOS2)에 따라 i비트 래치 데이터(RData)를 D/A 컨버터(238)로 ㅊ출력한다.
예를 들어, 래치부(233)로부터 '011000'의 래치 데이터(RData)가 공급되는 경우, 변조부(236)는 먼저 '011000'의 래치 데이터(RData) 중 '01'의 상위 2비트에 대응되는 '1'의 계조 분석신호(GAS)에 따라 '010'의 가산 비트(ABit)를 생성하고, '010'의 가산 비트(ABit)를 '011000'의 래치 데이터(RData)의 상위 3비트에 가산하여 '101000'의 변조 데이터(MData)를 생성한다.
이렇게 '101000'의 변조 데이터(MData)가 생성된 후, 도 7에 도시된 바와 같이 변조부(236)는 1수평기간(1H) 중 우선적으로 입력되는 제 1 데이터출력신호(DOS1)의 하이레벨 구간에서 '101000'의 변조 데이터(MData)를 D/A 컨버터(238)로 출력한 후, 연속적으로 입력되는 제 2 데이터출력신호(DOS2)의 하이레벨 구간에서 제 2 데이터출력신호(DOS2)의 하이레벨 구간에서 '011000'의 래치 데이터(RData)를 D/A 컨버터(238)로 출력한다.
보다 구체적으로, 도 8a에 도시된 바와 같이 제 1 및 제 2 데이터출력신호(DOS1, DOS2)의 하이레벨 폭이 동일하면, 도 7의 (A)에 보여지는 바와 같이 변조부(236)는 1수평기간 중 우선적으로 T1구간 동안 '101000'의 변조 데이터(MData)를 D/A 컨버터(238)로 출력한 후, T1구간과 근소한 차이의 시간주기나 동일한 시간주기를 갖는 T2구간 동안 '011000'의 래치 데이터(RData)를 D/A 컨버터(238)로 출력한다. 이와 달리, 도 8b에 도시된 바와 같이 제 2 데이터출력신호(DOS2)의 하이레벨 폭(T3구간)이 제 1 데이터출력신호(DOS1)의 하이레벨 폭(T1/2 구간)보다 3배 크면, 도 7의 (B)에 보여지는 바와 같이 변조부(236)는 1수평기간 중 우선적으로 T1/2구간 동안 '101000'의 변조 데이터(MData)를 D/A 컨버터(238)로 출력한 후, T1/2구간보다 3배 큰 시간주기를 갖는 T3구간 동안 '011000'의 래치 데이터(RData)를 D/A 컨버터(238)로 출력한다.
이에 따라, 도 8a에 도시된 바와 같이 제 1 및 제 2 데이터출력신호(DOS1, DOS2)의 하이레벨 폭이 동일한 경우, 도 7의 (A)에 보여지는 바와 같이 출력버퍼(239)는 1수평기간 중 우선적으로 T1구간 동안 '101000'의 변조 데이터(MData)를 변환한 아날로그 변조데이터전압(Vmdata)을 버퍼링하여 데이터라인들(DL1 내지 DLm)에 공급한 후, T1구간과 동일한 시간주기나 동일한 시간주기를 갖는 T2구간 동안 '011000'의 래치 데이터(RData)를 변환한 아날로그 데이터전압(Vdata)을 버퍼링하여 데이터라인들(DL1 내지 DLm)에 공급한다. 이와 달리 이와 달리, 도 8b에 도시된 바와 같이 제 2 데이터출력신호(DOS2)의 하이레벨 폭(T3구간)이 제 1 데이터출력신호(DOS1)의 하이레벨 폭(T1/2 구간)보다 3배 큰 경우, 도 7의 (B)에 보여지는 바와 같이 출력버퍼(239)는 1수평기간 중 우선적으로 T1/2구간 동안 '101000'의 변조 데이터(MData)를 변환한 아날로그 변조데이터전압(Vmdata)을 버퍼링하여 데이터라인들(DL1 내지 DLm)에 공급한 후, T1/2구간보다 3배 큰 시간주기를 갖는 T3구간 동안 '011000'의 래치 데이터(RData)를 변환한 아날로그 데이터전압(Vdata)을 버퍼링하여 데이터라인들(DL1 내지 DLm)에 공급한다.
이와 같이 본 발명은 소스출력인에이블신호(SOE)의 1주기에 해당하는 1수평기간(1H) 중 우선적으로 T1구간이나 T1/2구간 동안 i비트 변조 데이터(MData)를 변환한 아날로그 변조데이터전압(Vmdata)을 액정셀들에 공급하여 액정셀들을 미리 구동시킨 후, 1수평기간(1H) 중 T1구간이나 T1/2구간보다 늦은 T2구간이나 T3구간 동안 i비트 데이터(Data)를 변환한 아날로그 데이터전압(Vdata)을 미리 구동된 액정셀들에 공급하여 액정셀을 정상 구동시킨다.
한편, 본 발명은 입력 데이터의 계조레벨에 비례하여 변조 데이터와 입력 데이터의 출력주기를 가변시키는 것을 기술적 사상으로 제공하고 있으므로, 이러한 기술적 사상을 갖는 본 발명은 도 10에 도시된 데이터 변조 방식에만 적용되는 것은 아니다. 즉, 도 10에 도시된 데이터 변조 방식은 다양한 데이터 변조 방식들 중 하나의 예로서 기재한 것이다.
이상에서 설명한 바와 같이 본 발명은, 룩업테이블 및 메모리 소자 등을 별도로 사용하지 않고도 시스템으로부터 입력된 데이터의 계조레벨에 비례하여 입력 데이터와 변조 데이터의 출력주기를 조절함으로써, 제조 비용을 감소시킴과 아울러 제품의 부피를 감소시키며, 또한 중간계조에 대한 액정의 응답속도를 빠르게 하여 색감변화 및 화질저하를 방지할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (53)

  1. 입력 데이터의 구동에 이용되는 소스출력인에이블신호를 발생하여 상기 입력 데이터의 구동을 제어하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러의 제어에 따라, 상기 입력 데이터를 변조시켜 변조 데이터를 생성한 후, 상기 입력 데이터와 변조 데이터를 순차적으로 출력함과 아울러 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 데이터 구동회로
    를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 구동회로는,
    상기 입력 데이터를 래치시키는 래치부;
    상기 입력 데이터의 계조레벨에 비례하여 상기 래치부에 의해 래치된 데이터와 상기 변조 데이터의 출력주기를 조절하도록 지시하는 데이터출력주기신호를 발생하는 데이터출력주기 조절부;
    상기 데이터출력주기신호와 상기 소스출력인에이블신호에 따라, 상기 변조 데이터와 래치 데이터의 순차적 출력을 제어하고 상기 변조 데이터와 상기 래치 데이터의 출력주기를 지시하는 제 1 및 제 2 데이터출력신호를 발생하는 데이터출력 제어부; 및
    상기 래치 데이터를 변조시켜 상기 변조 데이터를 생성하고, 상기 제 1 및 제 2 데이터출력신호에 따라 상기 변조 데이터와 래치 데이터를 순차적으로 출력함과 아울러 상기 변조 데이터와 래치 데이터의 출력주기를 가변시키는 변조부
    를 포함하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 데이터출력주기 조절부는 상기 입력 데이터와 소정의 기준계조레벨을 비교하여 비교결과에 비례되는 상기 데이터출력주기신호를 발생하여 상기 데이터출력 제어부로 공급하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 데이터출력주기 조절부는 비교결과 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨보다 높으면 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨에 비해 낮을 때보다 상기 변조 데이터의 출력주기를 증가시키도록 지시하는 상기 데이터출력주기신호를 상기 데이터출력 제어부로 공급하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 데이터출력주기 조절부는 비교결과 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨보다 낮으면, 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨에 비해 높을 때보다 상기 변조 데이터와 래치 데이터의 출력주기를 감소시키도록 지시하는 상기 데이터출력주기신호를 상기 데이터출력 제어부로 공급하는 것을 특징으로 하는 액정표시장치.
  6. 제 2 항에 있어서,
    상기 데이터출력 제어부는,
    상기 데이터출력주기신호에 따라, 상기 소스출력인에이블신호의 주기를 가변시켜 제 1 가변 소스출력인에이블신호를 출력하거나 상기 소스출력인에이블신호의 하이레벨 폭을 가변시켜 제 2 가변 소스출력인에이블신호를 출력하는 소스신호 가변부;
    상기 타이밍 컨트롤러로부터의 소스출력인에이블신호을 지연시켜 지연 소스출력인에이블신호를 출력하는 지연부;
    상기 소스출력인에이블신호와 상기 제 2 데이터출력신호를 이용하여 상기 변조 데이터의 출력을 지시하는 상기 제 1 데이터출력신호를 생성하는 제 1 데이터출력신호 생성부; 및
    상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하거나 상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하여 상기 래치 데이터의 출력을 지시하는 상기 제 2 데이터출력신호를 생성하는 제 2 데이터출력신호 생성부
    를 포함하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 소스신호 가변부는 상기 변조 데이터의 출력주기 증가를 지시하는 상기 데이터출력주기신호에 따라 상기 소스출력인에이블신호의 주파수를 2배로 체배시켜 상기 소스출력인에이블신호의 주기를 감소시킨 상기 제 1 가변 소스출력인에이블신호를 상기 제 2 데이터출력신호 생성부로 출력하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제 2 데이터출력신호 생성부는 상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 부정논리합하여 상기 제 2 데이터출력신호를 출력하는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 제 1 데이터출력신호 생성부는 상기 2 데이터출력신호와 상기 소스출력인에이블신호를 부정논리합하여 상기 제 1 데이터출력신호를 출력하는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 제 2 구간보다 앞선 제 1 구간 동안 상기 제 1 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 상기 제 1 구간보다 늦은 상기 제 2 구간 동안 상기 제 2 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 제 1 및 제 2 구간의 시간 폭이 동일함과 아울러 상기 제 1 및 제 2 데이터출력신호의 하이레벨 폭이 동일한 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 변조부는 상기 제 1 구간 동안 공급되는 상기 제 1 데이터출력신호의 하이레벨 구간에서 상기 변조 데이터를 출력한 후 연속적으로 상기 제 2 구간 동안 공급되는 상기 제 2 데이터출력신호의 하이레벨 구간에서 상기 래치 데이터를 출력하는 것을 특징으로 하는 액정표시장치.
  14. 제 6 항에 있어서,
    상기 소스신호 가변부는 상기 변조 데이터의 출력주기 감소를 지시하는 상기 데이터출력주기신호에 따라 상기 소스출력인에이블신호의 하이레벨 폭을 감소시켜 상기 제 2 가변 소스출력인에이블신호를 상기 제 2 데이터출력신호 생성부로 출력하는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 제 2 데이터출력신호 생성부는 상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 부정논리합하여 상기 제 2 데이터출력신호를 출력하는 것을 특징으로 하는 액정표시장치.
  16. 제 15 항에 있어서,
    상기 제 1 데이터출력신호 생성부는 상기 2 데이터출력신호와 상기 소스출력인에이블신호를 부정논리합하여 상기 제 1 데이터출력신호를 출력하는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 제 2 구간보다 앞선 제 1 구간 동안 상기 제 1 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 상기 제 1 구간보다 늦은 상기 제 2 구간 동안 상기 제 2 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치.
  19. 제 18 항에 있어서,
    상기 제 2 구간의 시간 폭은 상기 제 1 구간의 시간 폭보다 3배 크고 아울러 상기 제 2 데이터출력신호의 하이레벨 폭은 상기 제 1 데이터출력신호의 하이레벨 폭보다 3배 큰 것을 특징으로 하는 액정표시장치.
  20. 제 19 항에 있어서,
    상기 변조부는 상기 제 1 구간 동안 공급되는 상기 제 1 데이터출력신호의 하이레벨 구간에서 상기 변조 데이터를 출력한 후 연속적으로 상기 제 2 구간 동안 공급되는 상기 제 2 데이터출력신호의 하이레벨 구간에서 상기 래치 데이터를 출력하는 것을 특징으로 하는 액정표시장치.
  21. 입력 데이터의 구동에 이용되는 소스출력인에이블신호를 발생하는 단계; 및
    상기 소스출력인에이블신호에 따라, 상기 입력 데이터를 변조시켜 변조 데이터를 생성한 후 상기 변조 데이터와 입력 데이터를 순차적으로 출력하는 단계를 구비하며,
    상기 출력 단계에서, 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데 이터와 변조 데이터의 출력주기를 가변시키는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  22. 제 21 항에 있어서,
    상기 출력 단계는,
    상기 입력 데이터를 래치시키는 단계;
    상기 입력 데이터의 계조레벨에 비례하여 상기 래치 데이터와 변조 데이터의 출력주기를 조절하도록 지시하는 데이터출력주기신호를 발생하는 단계;
    상기 데이터출력주기신호와 소스출력인에이블신호에 따라, 상기 변조 데이터와 래치 데이터의 순차적 출력을 지시하고 상기 변조 데이터와 래치 데이터의 출력주기를 지시하는 제 1 및 제 2 데이터출력신호를 발생하는 단계;
    상기 래치 데이터를 변조시켜 상기 변조 데이터를 생성하는 단계; 및
    상기 제 1 및 제 2 데이터출력신호에 따라 상기 변조 데이터와 래치 데이터를 순차적으로 출력함과 동시에 상기 변조 데이터와 래치 데이터의 출력주기를 가변시키는 단계
    를 포함하는 액정표시장치의 고속구동 방법.
  23. 제 22 항에 있어서,
    상기 데이터출력주기신호 발생단계에서,
    상기 입력 데이터의 계조레벨과 소정의 기준계조레벨을 비교하여 비교결과에 따라 상기 데이터출력주기신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  24. 제 23 항에 있어서,
    상기 데이터출력주기신호 발생단계에서,
    상기 비교결과 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨보다 높으면 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨에 비해 낮을 때보다 상기 변조 데이터의 출력주기의 증가시키도록 지시하는 상기 데이터출력주기신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  25. 제 24 항에 있어서,
    상기 데이터출력주기신호 발생단계에서,
    상기 비교결과 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨보다 낮으면, 상기 입력 데이터의 계조레벨이 상기 소정의 기준계조레벨에 비해 높을 때보다 상기 변조 데이터의 출력주기를 감소시키도록 지시하는 상기 데이터출력주기신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  26. 제 22 항에 있어서,
    상기 제 1 및 제 2 데이터출력신호 발생단계는,
    상기 데이터출력주기신호에 따라, 상기 소스출력인에이블신호의 주기를 가변 시켜 제 1 가변 소스출력인에이블신호를 발생하거나 상기 소스출력인에이블신호의 하이레벨 폭을 가변시켜 제 2 가변 소스출력인에이블신호를 발생시키는 단계;
    상기 소스출력인에이블신호을 지연시켜 지연 소스출력인에이블신호를 발생하는 단계;
    상기 소스출력인에이블신호와 상기 제 2 데이터출력신호를 이용하여 상기 변조 데이터의 출력을 지시하는 상기 제 1 데이터출력신호를 생성하는 단계; 및
    상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하거나 상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하여 상기 래치 데이터의 출력을 지시하는 상기 제 2 데이터출력신호를 생성하는 단계
    를 포함하는 액정표시장치의 고속구동 방법.
  27. 제 26 항에 있어서,
    상기 신호가변 단계에서,
    상기 변조 데이터의 출력주기를 증가시키도록 지시하는 상기 데이터출력주기신호에 따라 상기 소스출력인에이블신호의 주파수를 2배로 체배시켜 상기 소스출력인에이블신호의 주기를 감소시킨 상기 제 1 가변 소스출력인에이블신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  28. 제 27 항에 있어서,
    상기 제 2 데이터출력신호 발생단계에서,
    상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 부정논리합하여 상기 제 2 데이터출력신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  29. 제 28 항에 있어서,
    상기 제 1 데이터출력신호 발생단계에서,
    상기 2 데이터출력신호와 상기 소스출력인에이블신호를 부정논리합하여 상기 제 1 데이터출력신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  30. 제 29 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 제 2 구간보다 앞선 제 1 구간 동안 상기 제 1 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  31. 제 30 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 상기 제 1 구간보다 늦은 상기 제 2 구간 동안 상기 제 2 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  32. 제 31 항에 있어서,
    상기 제 1 및 제 2 구간의 시간 폭이 동일함과 아울러 상기 제 1 및 제 2 데이터출력신호의 하이레벨 폭이 동일한 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  33. 제 32 항에 있어서,
    상기 데이터 출력단계에서,
    상기 제 1 구간 동안 공급되는 상기 제 1 데이터출력신호의 하이레벨 구간에서 상기 변조 데이터를 출력한 후 연속적으로 상기 제 2 구간 동안 공급되는 상기 제 2 데이터출력신호의 하이레벨 구간에서 상기 래치 데이터를 출력하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  34. 제 26 항에 있어서,
    상기 신호가변 단계에서,
    상기 변조 데이터의 출력주기를 감소시키도록 지시하는 상기 데이터출력주기신호에 따라 상기 소스출력인에이블신호의 하이레벨 폭을 1/2만큼 감소시켜 상기 제 2 가변 소스출력인에이블신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  35. 제 34 항에 있어서,
    상기 제 2 데이터출력신호 생성단계에서,
    상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 부정논리합하여 상기 제 2 데이터출력신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  36. 제 35 항에 있어서,
    상기 제 1 데이터출력신호 생성단계에서,
    상기 2 데이터출력신호와 상기 소스출력인에이블신호를 부정논리합하여 상기 제 1 데이터출력신호를 발생하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  37. 제 36 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 제 2 구간보다 앞선 제 1 구간 동안 상기 제 1 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  38. 제 37 항에 있어서,
    상기 출력인에이블신호의 1수평기간 중 상기 제 1 구간보다 늦은 상기 제 2 구간 동안 상기 제 2 데이터출력신호의 하이레벨이 유지되는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  39. 제 38 항에 있어서,
    상기 제 2 구간의 시간 폭은 상기 제 1 구간의 시간 폭보다 3배 크고 아울러 상기 제 2 데이터출력신호의 하이레벨 폭은 상기 제 1 데이터출력신호의 하이레벨 폭보다 3배 큰 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  40. 제 39 항에 있어서,
    상기 데이터 출력단계에서,
    상기 제 1 구간 동안 공급되는 상기 제 1 데이터출력신호의 하이레벨 구간에서 상기 변조 데이터를 출력한 후 연속적으로 상기 제 2 구간 동안 공급되는 상기 제 2 데이터출력신호의 하이레벨 구간에서 상기 래치 데이터를 출력하는 것을 특징으로 하는 액정표시장치의 고속구동 방법.
  41. 입력 데이터를 변조시켜 변조 데이터를 생성하고, 상기 입력 데이터와 변조 데이터를 순차적으로 출력하는 데이터 처리수단; 및
    상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데이터와 변조 데이터의 출력주기를 제어하는 출력주기 조절수단을 구비하며,
    상기 데이터 처리수단은 상기 출력주기 조절수단의 제어에 따라 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 것을 특징으로 하는 액정표시장치 의 데이터 구동회로.
  42. 제 41 항에 있어서,
    상기 데이터 처리수단은,
    상기 입력 데이터를 래치시키는 래치부; 및
    상기 래치된 데이터를 변조시켜 변조 데이터를 생성하고, 상기 출력주기 조절수단의 제어에 따라 상기 입력 데이터와 변조 데이터의 출력주기를 가변시키는 변조부
    를 포함하는 액정표시장치의 데이터 구동회로.
  43. 제 42 항에 있어서,
    상기 출력주기 조절수단은,
    상기 입력 데이터의 계조레벨에 비례하여 상기 래치부에 의해 래치된 데이터와 상기 변조 데이터의 출력주기를 조절하도록 지시하는 데이터출력주기신호를 발생하는 데이터출력주기 조절부; 및
    입력된 소스출력인에이블신호와 상기 데이터출력주기신호에 따라, 상기 변조 데이터와 래치 데이터의 순차적 출력을 제어하고 동시에 상기 변조 데이터와 래치 데이터의 출력주기를 지시하는 제 1 및 제 2 데이터출력신호를 발생하는 데이터출력 제어부
    를 포함하는 액정표시장치의 데이터 구동회로.
  44. 제 43 항에 있어서,
    상기 변조부는 상기 제 1 및 제 2 데이터출력신호에 따라 상기 변조 데이터와 상기 래치 데이터의 출력주기를 증가시키거나 감소시키는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  45. 제 43 항에 있어서,
    상기 데이터출력 제어부는,
    상기 데이터출력주기신호에 따라, 상기 소스출력인에이블신호의 주기를 가변시켜 제 1 가변 소스출력인에이블신호를 출력하거나 상기 소스출력인에이블신호의 하이레벨 폭을 가변시켜 제 2 가변 소스출력인에이블신호를 출력하는 소스신호 가변부;
    상기 타이밍 컨트롤러로부터의 소스출력인에이블신호을 지연시켜 지연 소스출력인에이블신호를 출력하는 지연부;
    상기 소스출력인에이블신호와 상기 제 2 데이터출력신호를 이용하여 상기 변조 데이터의 출력을 지시하는 상기 제 1 데이터출력신호를 생성하는 제 1 데이터출력신호 생성부; 및
    상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하거나 상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하여 상기 래치 데이터의 출력을 지시하는 상기 제 2 데이터출력신호를 생성하는 제 2 데이터출력신호 생성부
    를 포함하는 액정표시장치의 데이터 구동회로.
  46. 제 43 항에 있어서,
    상기 입력 데이터의 계조레벨이 소정의 기준계조레벨보다 높으면, 상기 변조부는 상기 제 1 및 제 2 데이터출력신호에 응답하여 상기 입력 데이터의 계조레벨이 소정의 기준계조레벨에 비해 낮을 때보다 상기 변조 데이터의 출력주기를 증가시킴과 아울러 상기 증가된 변조데이터의 출력주기에 비례하여 상기 래치된 데이터의 출력주기를 감소시키는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  47. 제 43 항에 있어서,
    상기 입력 데이터의 계조레벨이 소정의 기준계조레벨보다 낮으면, 상기 변조부는 상기 제 1 및 제 2 데이터출력신호에 응답하여 상기 입력 데이터의 계조레벨이 소정의 기준계조레벨에 비해 높을 때보다 상기 변조 데이터의 출력주기를 감소시킴과 아울러 상기 감소된 변조 데이터의 출력주기에 비례하여 상기 래치된 데이터의 출력주기를 증가시키는 것을 특징으로 하는 액정표시장치의 데이터 구동회로.
  48. 입력 데이터를 변조시켜 변조 데이터를 생성하는 단계; 및
    상기 입력 데이터와 변조 데이터를 순차적으로 출력하는 단계를 구비하며,
    상기 출력 단계에서, 상기 입력 데이터의 계조레벨에 비례하여 상기 입력 데 이터와 변조 데이터의 출력주기를 가변시키는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.
  49. 제 48 항에 있어서,
    상기 생성 단계는,
    상기 입력 데이터를 래치시키는 단계; 및
    상기 래치된 데이터를 변조시켜 변조 데이터를 생성하는 단계
    를 포함하는 액정표시장치의 데이터 구동방법.
  50. 제 49 항에 있어서,
    상기 출력단계는,
    상기 입력 데이터의 계조레벨에 비례하여 상기 래치된 데이터와 변조 데이터의 출력주기를 조절하도록 지시하는 데이터출력주기신호를 발생하는 단계;
    입력된 소스출력인에이블신호와 상기 데이터출력주기신호에 따라, 상기 변조 데이터와 래치 데이터의 순차적 출력을 제어하고 동시에 상기 변조 데이터와 래치 데이터의 출력주기를 지시하는 제 1 및 제 2 데이터출력신호를 발생하는 단계; 및
    상기 제 1 및 제 2 데이터출력신호에 따라 상기 변조 데이터와 래치 데이터의 출력주기를 가변시키는 단계
    를 포함하는 액정표시장치의 데이터 구동방법.
  51. 제 50 항에 있어서,
    상기 제 1 및 제 2 데이터출력신호를 발생단계는,
    상기 데이터출력주기신호에 따라, 상기 소스출력인에이블신호의 주기를 가변시켜 제 1 가변 소스출력인에이블신호를 발생하거나 상기 소스출력인에이블신호의 하이레벨 폭을 가변시켜 제 2 가변 소스출력인에이블신호를 발생하는 단계;
    상기 입력된 소스출력인에이블신호을 지연시켜 지연 소스출력인에이블신호를 발생하는 단계;
    상기 입력된 소스출력인에이블신호와 상기 제 2 데이터출력신호를 이용하여 상기 변조 데이터의 출력을 지시하는 상기 제 1 데이터출력신호를 생성하는 단계; 및
    상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하거나 상기 제 1 가변 소스출력인에이블신호와 상기 지연 소스출력인에이블신호를 이용하여 상기 래치 데이터의 출력을 지시하는 상기 제 2 데이터출력신호를 생성하는 단계
    를 포함하는 액정표시장치의 데이터 구동방법.
  52. 제 50 항에 있어서,
    상기 출력주기 가변단계에서,
    상기 입력 데이터의 계조레벨이 소정의 기준계조레벨보다 높으면, 상기 제 1 및 제 2 데이터출력신호에 응답하여 상기 입력 데이터의 계조레벨이 소정의 기준계 조레벨에 비해 낮을 때보다 상기 변조 데이터의 출력주기를 증가시킴과 아울러 상기 증가된 변조데이터의 출력주기에 비례하여 상기 래치된 데이터의 출력주기를 감소시키는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.
  53. 제 50 항에 있어서,
    상기 출력주기 가변단계에서,
    상기 입력 데이터의 계조레벨이 소정의 기준계조레벨보다 낮으면, 상기 제 1 및 제 2 데이터출력신호에 응답하여 상기 입력 데이터의 계조레벨이 소정의 기준계조레벨에 비해 높을 때보다 상기 변조 데이터의 출력주기를 감소시킴과 아울러 상기 감소된 변조 데이터의 출력주기에 비례하여 상기 래치된 데이터의 출력주기를 증가시키는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.
KR1020060138727A 2006-12-29 2006-12-29 액정표시장치 및 그의 고속구동 방법 KR101363652B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060138727A KR101363652B1 (ko) 2006-12-29 2006-12-29 액정표시장치 및 그의 고속구동 방법
US12/000,240 US8325122B2 (en) 2006-12-29 2007-12-11 Liquid crystal display and overdrive method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138727A KR101363652B1 (ko) 2006-12-29 2006-12-29 액정표시장치 및 그의 고속구동 방법

Publications (2)

Publication Number Publication Date
KR20080062669A true KR20080062669A (ko) 2008-07-03
KR101363652B1 KR101363652B1 (ko) 2014-02-14

Family

ID=39583257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138727A KR101363652B1 (ko) 2006-12-29 2006-12-29 액정표시장치 및 그의 고속구동 방법

Country Status (2)

Country Link
US (1) US8325122B2 (ko)
KR (1) KR101363652B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101578218B1 (ko) * 2009-05-13 2015-12-21 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101794651B1 (ko) * 2010-12-31 2017-11-08 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
US20180336816A1 (en) * 2017-05-19 2018-11-22 Samsung Electronics Co., Ltd. Display driver circuit for pre-emphasis operation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9002516A (nl) 1990-11-19 1992-06-16 Philips Nv Weergeefinrichting en werkwijze ter vervaardiging daarvan.
KR100632713B1 (ko) 1997-07-22 2006-10-13 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스플레이 장치
JP2000029439A (ja) * 1998-07-13 2000-01-28 Seiko Instruments Inc 液晶表示回路
JP3317263B2 (ja) * 1999-02-16 2002-08-26 日本電気株式会社 表示装置の駆動回路
JP3730886B2 (ja) * 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR101074382B1 (ko) * 2004-07-23 2011-10-17 엘지디스플레이 주식회사 액정표시장치의 구동부 및 이의 구동방법
KR101232161B1 (ko) * 2006-06-23 2013-02-15 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
US9483131B2 (en) 2012-04-30 2016-11-01 Lg Display Co., Ltd. Liquid crystal display and method of driving the same

Also Published As

Publication number Publication date
US8325122B2 (en) 2012-12-04
KR101363652B1 (ko) 2014-02-14
US20080158266A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100965571B1 (ko) 액정표시장치와 그 구동방법
KR101322002B1 (ko) 액정표시장치
KR101232161B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR20150078833A (ko) 저속 구동이 가능한 표시장치
US20070216623A1 (en) Liquid crystal driving device
KR20040021966A (ko) 액정표시장치의 신호구동회로 및 구동방법
KR101278001B1 (ko) 액정표시장치와 그 구동방법
KR101363652B1 (ko) 액정표시장치 및 그의 고속구동 방법
KR101323469B1 (ko) 액정표시장치와 그 구동방법
KR101174783B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101225221B1 (ko) 액정표시장치와 그 구동방법
KR20040016029A (ko) 액정표시장치의 구동방법 및 구동장치
KR101201332B1 (ko) 액정표시장치와 그 구동방법
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR100880934B1 (ko) 액정표시장치 및 구동방법
KR100864975B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR100604272B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101097585B1 (ko) 액정표시장치용 전압 발생 회로 및 이를 이용한액정표시장치
KR100994229B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20050053446A (ko) 액정표시장치의 데이터 구동장치 및 구동방법
KR20060109096A (ko) 액정표시장치
KR20040070934A (ko) 액정표시장치의 데이터 로딩방법 및 장치
KR20060041435A (ko) 액정표시장치의 구동장치 및 구동방법
KR20060028904A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7