KR20080062508A - Method for growing silicon single crystal on insulator and manufacturing method of silicon on insulator substrate using the same - Google Patents
Method for growing silicon single crystal on insulator and manufacturing method of silicon on insulator substrate using the same Download PDFInfo
- Publication number
- KR20080062508A KR20080062508A KR1020060138421A KR20060138421A KR20080062508A KR 20080062508 A KR20080062508 A KR 20080062508A KR 1020060138421 A KR1020060138421 A KR 1020060138421A KR 20060138421 A KR20060138421 A KR 20060138421A KR 20080062508 A KR20080062508 A KR 20080062508A
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- silicon layer
- crystal silicon
- substrate
- silicon
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
도 1은 본 발명의 실시예에 따라 절연막 위에 단결정 실리콘층을 성장시킨 경우의 평면도이다.1 is a plan view when a single crystal silicon layer is grown on an insulating film according to an embodiment of the present invention.
도 2는 도 1의 II-II선을 따라 본 단면도이다.FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1.
도 3은 본 발명의 실시예에 따라 절연막 위에 단결정 실리콘층을 성장시킨 경우의 사진들이다.3 is a photograph of a case where a single crystal silicon layer is grown on an insulating film according to an exemplary embodiment of the present invention.
도 4는 본 발명의 실시예에 따라 절연막 위에 단결정 실리콘층을 성장시킨 후 FIB(Focused Ion Beam) 분석 결과를 나타내는 단면 사진이다.FIG. 4 is a cross-sectional photograph illustrating a result of a focused ion beam (FIB) analysis after growing a single crystal silicon layer on an insulating film according to an exemplary embodiment of the present invention.
도 5는 본 발명의 실시예에 따라 절연막 위에 단결정 실리콘층을 성장시킨 후 단결정 실리콘층의 결정성을 확인하기 위한 단면 TEM 사진이다.5 is a cross-sectional TEM photograph for confirming the crystallinity of a single crystal silicon layer after growing a single crystal silicon layer on the insulating film according to an embodiment of the present invention.
도 6은 본 발명의 실시예에 따라 절연막 위에 단결정 실리콘층을 성장시킨 다음 단결정 실리콘층의 결정성을 향상시키기 위한 열처리를 행한 후의 단면 TEM 사진이다.FIG. 6 is a cross-sectional TEM photograph after growing a single crystal silicon layer on an insulating film and performing heat treatment to improve crystallinity of the single crystal silicon layer according to an embodiment of the present invention.
도 7은 본 발명의 실시예에 따른 SOI 기판 제조 방법에 따라 실리콘 웨이퍼 상에 절연막을 형성한 상태를 도시한 평면도 및 단면도이다. 7 is a plan view and a cross-sectional view illustrating a state in which an insulating film is formed on a silicon wafer in accordance with an SOI substrate manufacturing method according to an embodiment of the present invention.
도 8은 도 7에 이어 절연막 위에 단결정 실리콘층을 성장시킨 상태를 도시한 단면도이다.FIG. 8 is a cross-sectional view illustrating a state in which a single crystal silicon layer is grown on an insulating film subsequent to FIG. 7.
본 발명은 절연체 위에 단결정 실리콘층을 성장시키는 방법 및 이를 이용한 SOI(Silicon On Insulator) 기판의 제조 방법에 관한 것이다.The present invention relates to a method of growing a single crystal silicon layer on an insulator and a method of manufacturing a silicon on insulator (SOI) substrate using the same.
단결정 실리콘층/절연층/벌크 실리콘의 적층구조를 가지는 SOI(Silicon On Insulator) 기판 상에 제조된 트랜지스터 등의 소자는, 통상의 실리콘 웨이퍼 상에 제조된 소자에 비해 기생 커패시턴스나 스위칭 속도, 누설 전류 특성 등의 소자 성능이 더 우수하며 한층 더 고집적화가 가능한 것으로 알려져 있다.Devices such as transistors fabricated on SOI (Silicon On Insulator) substrates having a stacked structure of a single crystal silicon layer / insulation layer / bulk silicon have a parasitic capacitance, switching speed, and leakage current compared to devices fabricated on a conventional silicon wafer. It is known that device performance, such as characteristics, is more excellent and further integration is possible.
이러한 SOI 기판을 제조하기 위해서는 통상적으로, 절연체 기판과 실리콘 기판을 절연체 기판에 접합한 후, 접합된 기판을 상기 실리콘 기판의 실리콘층이 상기 절연막 위에 접합된 상태로 분리하는 방법이 이용된다. 그러나, 이렇게 두 기판을 접합하여 분리함으로써 SOI 기판을 얻는 방법은, 분리층 형성을 위한 이온주입, 두 기판의 접합, 분리, 실리콘층의 두께 조절 및 표면 거칠기 개선을 위한 식각 및 CMP(Chemical Mechanical Polishing) 연마 등의 여러 공정이 필요함에 따라 제조가 복잡하고, 많은 비용이 들 뿐만 아니라, 다단계 공정으로 인해 품질악화 요인에 노출될 우려가 크다.In order to manufacture such an SOI substrate, a method is typically employed in which an insulator substrate and a silicon substrate are bonded to an insulator substrate, and then the bonded substrate is separated in a state in which a silicon layer of the silicon substrate is bonded on the insulating film. However, the method of obtaining an SOI substrate by bonding and separating two substrates in this way is performed by ion implantation for forming a separation layer, bonding and separation of two substrates, etching for controlling the thickness of the silicon layer and improving surface roughness, and chemical mechanical polishing (CMP). As the various processes such as polishing are necessary, manufacturing is complicated and expensive, and there is a high possibility of being exposed to deterioration factors due to the multi-step process.
한편, 이러한 접합 및 분리 방식이 아닌 ELO(Epitaxial Lateral Overgrowth) 법을 이용하여 절연막 위에 단결정 실리콘층을 성장시키는 방법이 알려져 있다. 예를 들어, 공개특허공보 제1994-10391호에는, 반도체 기판의 일부를 노출시키는 열산화막을 형성하고 이 노출된 기판 영역을 시드(seed) 영역으로 하여 ELO법으로 단결정 실리콘층을 성장시킴으로써 SOI 구조를 형성하는 방법이 개시되어 있다. 그러나, 이 기술은 여전히 번잡하고 고 비용이 드는 CMP 공정을 수반하고 있고, 무엇보다도 SOI '기판'이 아니라 단순히 기판의 활성 영역 일부에 극히 작은 SOI '구조'를 형성하는 방법에 지나지 않아, SOI 기판의 제조에는 사용할 수 없다는 문제가 있다.On the other hand, a method of growing a single crystal silicon layer on an insulating film using an epitaxial lateral overgrowth (ELO) method, rather than such a bonding and separating method, is known. For example, Japanese Patent Laid-Open Publication No. 1994-10391 forms an SOI structure by forming a thermal oxide film exposing a part of a semiconductor substrate and growing the single crystal silicon layer by ELO method using the exposed substrate region as a seed region. A method of forming is disclosed. However, this technology still involves cumbersome and expensive CMP processes, and most of all, it is not a SOI 'substrate' but simply a way to form an extremely small SOI 'structure' in a portion of the active area of the substrate. There is a problem that it cannot be used for the production of.
또한, ELO법을 이용하여 SOI 기판을 제조하는 기술로서, 미국특허 제4,760,036호에 개시된 기술이 있다. 그러나, 이 기술 역시 기판의 산화 및 에피택셜 성장을 2회 이상 반복하고 있고, 중간중간에 식각과 스페이서 형성 등 복잡한 공정을 필요로 한다. 이는 기본적으로 기판 중간중간에 단결정 실리콘층을 성장시키기 위한 시드 영역(산화막 사이로 실리콘 기판이 노출된 영역)이 형성되어 있어, 한 번의 산화 및 에피택셜 성장만으로는 이 시드 영역에 SOI 구조가 형성되지 않기 때문이다. 즉, 이 미국특허에서는 이 시드 영역에 절연체(산화막)을 형성시켜 주기 위하여, 시드 영역에 1차로 성장된 단결정 실리콘층을 일부 제거하여 시드 영역을 노출한 다음, 노출된 실리콘 기판을 2차로 산화시켜 시드 영역에도 산화막을 형성하고, 다시 2차로 실리콘 에피택셜 성장을 진행한다.In addition, there is a technique disclosed in US Pat. No. 4,760,036 as a technique for manufacturing an SOI substrate using the ELO method. However, this technique also repeats the substrate oxidation and epitaxial growth two or more times, and requires complicated processes such as etching and spacer formation in the middle. This is basically because a seed region (a region where the silicon substrate is exposed between the oxide films) is formed in the middle of the substrate to grow a single crystal silicon layer, so that the SOI structure is not formed in the seed region by only one oxidation and epitaxial growth. to be. That is, in this US patent, in order to form an insulator (oxide film) in the seed region, the seed region is partially removed by exposing the first grown single crystal silicon layer in the seed region, and then the exposed silicon substrate is secondly oxidized. An oxide film is also formed in the seed region, and silicon epitaxial growth is performed again.
이와 같이, SOI 구조 또는 기판을 만들기 위한 종래기술은 그 공정이 복잡하고 적어도 두 가지 이상의 장비를 이용하여야 하기 때문에, 공정 비용과 시간이 증 가할 뿐만 아니라 고품질의 제품을 얻기가 매우 곤란하다.As such, the prior art for making SOI structures or substrates is difficult to obtain high quality products as well as an increase in process cost and time since the process is complex and requires the use of at least two or more equipment.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 단순하고 저렴한 공정으로 SOI 기판의 제조에 사용될 수 있을 정도로 넓은 절연체 위에 고품질의 단결정 실리콘층을 성장시키는 방법 및 SOI 기판을 제조하는 방법을 제공하는 데에 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a method and method for growing a high quality single crystal silicon layer on an insulator wide enough to be used for the production of an SOI substrate in a simple and inexpensive process. It is to provide a manufacturing method.
본 발명은 1회의 에피택셜 성장 공정만으로 시드 영역으로부터 적어도 가로 세로 수 밀리미터 오더 이상의 넓은 면적의 절연막 위에 단결정 실리콘층을 성장시키는 방법을 제공한다.The present invention provides a method of growing a single crystal silicon layer from a seed region onto a wide area insulating film at least at least several millimeters order from the seed region in only one epitaxial growth process.
즉, 본 발명의 일측면에 따른 절연체 위에 단결정 실리콘층을 성장시키는 방법은, 실리콘 기판 상에 절연막을 형성하는 단계; 상기 절연막의 일부를 사진 식각하여 실리콘 기판의 일부 영역을 노출시키는 단계; 노출된 실리콘 기판의 일부 영역을 시드 영역으로 하여 상기 절연막 위에 단결정 실리콘층을 에피택셜 성장시키는 단계; 및 단결정 실리콘층이 성장된 기판에 단결정 실리콘층의 결정성을 향상시키기 위해 열처리를 행하는 단계;를 필수적인 구성요소로 한다.That is, a method of growing a single crystal silicon layer on an insulator according to an aspect of the present invention, forming an insulating film on a silicon substrate; Photo-etching a portion of the insulating film to expose a portion of the silicon substrate; Epitaxially growing a single crystal silicon layer on the insulating layer using a portion of the exposed silicon substrate as a seed region; And performing heat treatment on the substrate on which the single crystal silicon layer is grown to improve crystallinity of the single crystal silicon layer.
여기서, 상기 열처리는, 900~1225℃의 온도, 수소 분위기 하에서 수초~수시간 수행할 수 있다.Here, the heat treatment may be performed for several seconds to several hours under a temperature of 900 ~ 1225 ℃, hydrogen atmosphere.
또한, 상기 절연막은 실리콘 산화막일 수 있다.In addition, the insulating layer may be a silicon oxide layer.
나아가, 본 발명에 따른 절연체 위에 단결정 실리콘층을 성장시키는 방법은 SOI 기판의 제조에 적용할 수 있다. 즉, 본 발명의 다른 측면에 따른 SOI 기판의 제조 방법은, 실리콘 웨이퍼 상에 절연막을 형성하는 단계; 상기 절연막을 사진 식각하여 실리콘 웨이퍼의 가장자리를 따라 환형으로 실리콘 웨이퍼의 표면을 노출시키는 단계; 노출된 실리콘 웨이퍼의 가장자리를 시드 영역으로 하여 상기 절연막 위에 단결정 실리콘층을 에피택셜 성장시키는 단계; 및 단결정 실리콘층이 성장된 실리콘 웨이퍼에 단결정 실리콘층의 결정성을 향상시키기 위해 열처리를 행하는 단계;를 필수적인 구성요소로 한다.Furthermore, the method of growing a single crystal silicon layer on an insulator according to the present invention can be applied to the manufacture of an SOI substrate. That is, the method for manufacturing an SOI substrate according to another aspect of the present invention includes forming an insulating film on a silicon wafer; Photo etching the insulating film to expose the surface of the silicon wafer annularly along the edge of the silicon wafer; Epitaxially growing a single crystal silicon layer on the insulating film using the exposed edge of the silicon wafer as a seed region; And heat-treating the silicon wafer on which the single crystal silicon layer is grown to improve crystallinity of the single crystal silicon layer.
이와 같이 본 발명에 따르면 적어도 가로 세로 수 밀리미터 오더 이상의 넓은 면적을 가지는 절연막 위에 단결정 실리콘층을 형성할 수 있으므로, 복잡하고 고비용을 요하는 기판의 접합 및 분리 기술을 이용하지 않고도, 1회의 산화 공정(또는 절연막 형성 공정)과 1회의 에피택셜 성장 공정만으로 SOI 기판을 제조할 수 있다.Thus, according to the present invention, since a single crystal silicon layer can be formed on an insulating film having a large area of at least several millimeters or more, it is possible to use a single oxidation process without using complicated and expensive substrate bonding and separation techniques. Alternatively, the SOI substrate can be manufactured by only an insulating film forming step) and one epitaxial growth step.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Prior to this, terms or words used in the present specification and claims should not be construed as being limited to the common or dictionary meanings, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
본 실시예에서는 먼저, 도 1 및 도 2에 도시된 바와 같은 패턴의 절연막 패턴(20)을 실리콘 기판(10) 상에 형성하였다. 즉, 실리콘 기판(10)에 대하여 900℃ 정도의 온도에서 산소와 수소의 혼합가스(혼합비 5:8)를 이용하여 열산화함으로써 두께 약 100nm의 실리콘 산화막을 형성하고, 통상의 사진 식각 공정으로 실리콘 산화막을 패터닝하여, 도 1에 도시된 바와 같이, 크기가 각각 3.9mm×4.1mm, 1.9mm×1.9mm, 1.9mm×0.9mm, 0.9mm×0.9mm, 0.4mm×0.4mm인 절연막 패턴(20) ① 내지 ⑤를 형성하였다. 이로써, 각 절연막 패턴(20)의 사이에는 실리콘 기판(10)이 노출된 시드 영역(30)이 형성된다. In this embodiment, first, an
한편, ELO법으로 시드 영역으로부터 절연막 위에 실리콘 에피택셜층을 성장시킬 때 절연막 패턴의 크기는 ㎛ 오더임(전술한 미국특허 제4,760,036호에서는 20㎛)을 고려하면, 본 실시예의 절연막 패턴(20)은 대략 103의 오더차가 나므로, 통상 ELO법으로 연속적이고 결정성이 우수한(단결정인) 실리콘 에피택셜층을 절연막 위에 형성하기 위한 절연막 패턴의 크기(시드 영역 사이에 위치하는 절연막 패턴의 폭)의 한계를 뛰어 넘어 매우 넓은 절연막 패턴을 형성한 것이다.On the other hand, when growing the silicon epitaxial layer on the insulating film from the seed region by ELO method, considering the size of the insulating film pattern (μm order (20 μm in the above-mentioned US Patent No. 4,760,036)), the
이어서, 각각 다음과 같은 조건으로 단결정 실리콘층(40)을 에피택셜 성장시켜, 도 3에 그 평면 사진이 도시된 바와 같이, 6 개의 SOI 구조 샘플을 얻었다. 도 3에서 시드 영역(30)은 식별이 용이하도록 다른 색으로 표시하였다.Subsequently, the single
(a) 실리콘 소스 가스로서 DCS(Dichlorosilane) 350sccm, 공정 온도 1050℃ 에서 약 250nm 두께의 실리콘층을 에피택셜 성장시키고, 1150℃에서 60초간 베이크(bake).(a) About 250 nm thick silicon layer was epitaxially grown at 350 sccm of DCS (Dichlorosilane) as the silicon source gas, and baked at 1150 ° C. for 60 seconds.
(b) 실리콘 소스 가스로서 모노실란(SiH4) 400sccm, 공정 온도 700℃에서 약 250nm 두께의 실리콘층을 에피택셜 성장시키고, 900℃에서 120초간 베이크(bake).(b) A silicon layer having a thickness of about 250 nm was epitaxially grown at 400 sccm of monosilane (SiH 4 ) at a process temperature of 700 ° C., and baked at 900 ° C. for 120 seconds.
(c) 실리콘 소스 가스로서 DCS 30sccm, 공정 온도 800℃에서 약 250nm 두께의 실리콘층을 에피택셜 성장시키고, 1100℃에서 60초간 베이크(bake).(c) An epitaxially grown silicon layer about 250 nm thick at
(d) 상기 (a)와 동일한 조건으로 실리콘층의 두께를 약 1㎛까지 성장.(d) The thickness of the silicon layer is grown to about 1 μm under the same conditions as in (a) above.
(e) 상기 (b)와 동일한 조건으로 실리콘층의 두께를 약 1㎛까지 성장.(e) Growing the thickness of a silicon layer to about 1 μm under the same conditions as in (b) above.
(f) 상기 (c)와 동일한 조건으로 실리콘층의 두께를 약 1㎛까지 성장.(f) The thickness of the silicon layer was grown to about 1 mu m under the same conditions as in (c) above.
도 3을 보면, (b), (c), (e)의 경우에 매우 양호하게 단결정 실리콘층이 에피택셜 성장되었음을 확인할 수 있고, (a)의 경우 실리콘층의 일부가 다결정화 되었음(사진에서 얼룩진 부분)을 알 수 있다. 그러나, (a)의 조건으로 실리콘층의 두께를 증가시킨 (d)의 경우, 결정성이 상당히 향상된 것을 알 수 있다. 또한, (b)의 경우는 두께를 증가시킨 (e)의 경우에도 동일하게 매우 양호한 실리콘층을 얻을 수 있었다. 한편, (c)의 조건으로 실리콘층의 두께를 증가시킨 (f)의 경우에는 오히려 결정성이 악화된 것을 확인할 수 있다.Referring to FIG. 3, it can be seen that in the case of (b), (c) and (e), the single crystal silicon layer was epitaxially grown very well, and in case of (a), a part of the silicon layer was polycrystalline (in the photo). Spots). However, in the case of (d) in which the thickness of the silicon layer is increased under the condition of (a), it can be seen that the crystallinity is significantly improved. In addition, in the case of (b), also in the case of (e) in which the thickness was increased, a very good silicon layer was obtained. On the other hand, in the case of (f) in which the thickness of the silicon layer was increased under the condition of (c), it can be confirmed that the crystallinity deteriorated.
이상의 결과를 보면, 실리콘 소스 가스로서 모노실란(SiH4)을 사용하고, 공정 온도는 600~800℃로 하며, 800~1000℃에서 60~180초 정도 베이크하는 것이 바람직하다고 할 수 있다.In the above results, use of monosilane (SiH 4) as the silicon source gas, the process temperature is to 600 ~ 800 ℃, it can be said that it is preferable to bake at about 800 ~ 1000 ℃ 60 ~ 180 seconds.
이와 같이, 본 실시예에 따르면, 매우 넓은 절연막 패턴 위에 양호한 단결정 실리콘층을 형성하여 실용에 제공할 수 있지만, 더욱 엄격한 평가를 위해 도 3의 샘플 (e)에 대하여, 다음과 같이 FIB(Focused Ion Beam) 및 TEM(Transmission Electron Microscopy) 분석을 행하였다.As described above, according to the present embodiment, a good single crystal silicon layer can be formed on a very wide insulating film pattern for practical use, but for a more stringent evaluation, for the sample (e) of FIG. 3, the FIB (Focused Ion) is as follows. Beam) and TEM (Transmission Electron Microscopy) analyzes were performed.
즉, 절연막 패턴(20)과 시드 영역(30)의 경계 근방에서 FIB 분석한 결과, 도 4에 도시된 바와 같이, 단결정 실리콘층이 절연막 패턴(SiO2) 위에도 양호하게 성장되었음을 확인할 수 있다.That is, as a result of FIB analysis near the boundary between the insulating
또한, 단결정 실리콘층(40)의 결정성을 더욱 엄격하게 확인하기 위하여, 절연막 패턴(20)과 시드 영역(30)의 경계를 포함하는 단면 TEM 사진을 관찰하였다. 그 결과, 도 5에 도시된 바와 같이, 절연막 패턴(20) 위에서 단결정 실리콘층(40)의 결정성이 약간 부족한 것을 확인할 수 있었다.In addition, in order to more strictly confirm the crystallinity of the single
이에 본 발명자들은 결정성 향상을 위하여 비교적 고온에서 열처리를 행하였다. 즉, 수소 분위기 하에서, 1125~1225℃의 온도, 1분~150분간 열처리를 행한 결과, 도 6에 도시된 바와 같이, 단결정 실리콘층(40)의 결정성이 상당히 양호해진 것을 확인할 수 있었다(다만 너무 고온이면 절연막인 실리콘 산화막의 손실이 발생하므로 900~1225℃의 온도범위에서 시간을 수초~수시간으로 달리하여 사용할 수 있다).Thus, the present inventors performed heat treatment at a relatively high temperature to improve crystallinity. That is, as a result of performing a heat treatment for 1 minute to 150 minutes at a temperature of 1125 to 1225 ° C. under a hydrogen atmosphere, as shown in FIG. 6, it was confirmed that the crystallinity of the single
이와 같이 본 발명에 따르면 매우 넓은 영역의 절연막 패턴 위에도 양호한 품질의 단결정 실리콘층을 형성할 수 있으며, 결정성이 부족한 경우에는 상술한 바 와 같은 열처리를 통해 결정성을 향상시킬 수 있다.As described above, according to the present invention, a single crystal silicon layer having a good quality can be formed even on an insulating pattern of a very wide region, and in the case where the crystallinity is insufficient, the crystallinity can be improved through the heat treatment as described above.
이하에서는 이러한 본 발명의 방법을 웨이퍼 수준에 적용하여 SOI 기판을 제조하는 실시예를 설명한다.Hereinafter, an embodiment of manufacturing an SOI substrate by applying the method of the present invention to the wafer level will be described.
도 7의 위쪽은 본 실시예의 SOI 기판 제조 방법의 공정을 도시한 평면도이고, 도 7의 아래쪽 및 도 8은 평면도이다.The upper part of FIG. 7 is a top view which shows the process of the SOI substrate manufacturing method of this embodiment, and the lower part of FIG.
도 7을 참조하면, 실리콘 웨이퍼(100) 상에 절연막 패턴(110)으로서 실리콘 산화막 패턴을 형성한다. 즉, 실리콘 웨이퍼(100)에 대하여 전술한 열산화 공정을 수행하여 실리콘 산화막을 형성하거나 화학기상증착 등의 방법으로 실리콘 산화막을 증착하고, 통상의 사진 식각 공정으로 실리콘 산화막을 패터닝하여 웨이퍼(100)의 가장자리를 따라 환형으로 실리콘 웨이퍼를 노출시킴으로써 시드 영역을 형성한다.Referring to FIG. 7, a silicon oxide film pattern is formed as an insulating
이어서, 도 8에 도시된 바와 같이, 단결정 실리콘층을 에피택셜 성장시켜 환형의 시드 영역과 절연막 패턴(110)을 덮는 단결정 실리콘층(120)을 형성한다. 이 실리콘층의 에피택셜 성장 방법은 전술한 실시예에 기재된 방법을 이용하면 되므로 상세한 설명은 생략한다. 또한, 단결정 실리콘층(120)의 결정성을 향상시키기 위하여 전술한 실시예에 기재된 방법으로 열처리를 수행할 수 있다.Subsequently, as shown in FIG. 8, the single crystal silicon layer is epitaxially grown to form the single
이와 같이, 본 발명에 의하면 공정이 복잡하고 고비용이 드는 기판의 접합 및 분리 기술을 이용하지 않고, 1회의 산화 공정과 1회의 실리콘 에피택셜 성장 공정으로 SOI 웨이퍼를 제공할 수 있어 매우 경제적이다. 또한, 실리콘 에피택셜 공정의 시간을 조절함으로써 원하는 두께의 단결정 실리콘층을 얻을 수 있다.As described above, according to the present invention, the SOI wafer can be provided in one oxidation process and one silicon epitaxial growth process without using complicated and costly substrate bonding and separation techniques, which is very economical. In addition, by controlling the time of the silicon epitaxial process, a single crystal silicon layer having a desired thickness can be obtained.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다. 예를 들어, 전술한 실시예에서 절연막은 실리콘 산화막으로 설명되었지만, 사파이어(Al2O3)와 같은 절연체로 형성하는 경우에도 본 발명을 동일하게 적용할 수 있다. 이 경우, 실리콘 기판 위에 절연막 패턴을 형성할 때에는, 실리콘 기판 상에 공지의 방법으로 사파이어막을 증착 또는 성장하고, 사파이어막에 대하여 사진 식각을 수행하면 된다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described. For example, in the above-described embodiment, the insulating film is described as a silicon oxide film, but the present invention can be equally applied to the case where the insulating film is formed of an insulator such as sapphire (Al 2 O 3 ). In this case, when the insulating film pattern is formed on the silicon substrate, a sapphire film may be deposited or grown on a silicon substrate by a known method, and photolithography may be performed on the sapphire film.
상술한 바와 같이 본 발명에 의하면, 매우 넓은 면적의 절연막 위에 단결정 실리콘층을 성장시킬 수 있어, 간단한 공정으로 SOI 기판을 제공할 수 있다. 특히, 본 발명은 인시츄(in-situ) 에피택셜 성장 방법만으로 SOI 기판의 제조가 가능하므로, 기존의 접합 및 분리 방법에 비해 보이드(void) 등의 결함과 표면 거칠기 등의 문제점을 피할 수 있으며, 제조시 공정 단축으로 저비용 및 고수율을 실현할 수 있다.As described above, according to the present invention, a single crystal silicon layer can be grown on an insulating film having a very large area, and an SOI substrate can be provided by a simple process. In particular, the present invention enables the fabrication of the SOI substrate using only the in-situ epitaxial growth method, thereby avoiding problems such as voids and surface roughness, compared to conventional bonding and separation methods. As a result, the production process can be shortened and low cost and high yield can be realized.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060138421A KR20080062508A (en) | 2006-12-29 | 2006-12-29 | Method for growing silicon single crystal on insulator and manufacturing method of silicon on insulator substrate using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060138421A KR20080062508A (en) | 2006-12-29 | 2006-12-29 | Method for growing silicon single crystal on insulator and manufacturing method of silicon on insulator substrate using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080062508A true KR20080062508A (en) | 2008-07-03 |
Family
ID=39814634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060138421A KR20080062508A (en) | 2006-12-29 | 2006-12-29 | Method for growing silicon single crystal on insulator and manufacturing method of silicon on insulator substrate using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080062508A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101339580B1 (en) * | 2012-01-27 | 2013-12-10 | 주식회사 엘지실트론 | Manufacturing method for epitaxial soi wafer manufacturing apparatus |
-
2006
- 2006-12-29 KR KR1020060138421A patent/KR20080062508A/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101339580B1 (en) * | 2012-01-27 | 2013-12-10 | 주식회사 엘지실트론 | Manufacturing method for epitaxial soi wafer manufacturing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3112126B2 (en) | Semiconductor article manufacturing method | |
US20070257312A1 (en) | Semiconductor-on-insulator (soi) substrates and semiconductor devices using void spaces | |
JP2007123875A (en) | Method for forming germanium-on-insulator semiconductor structure using porous layer and semiconductor structure formed by the method | |
US7022593B2 (en) | SiGe rectification process | |
US8906487B2 (en) | Base material with single-crystal silicon carbide film, method of producing single-crystal silicon carbide film, and method of producing base material with single-crystal silicon carbide film | |
US9773670B2 (en) | Method of preparation of III-V compound layer on large area Si insulating substrate | |
JP3953563B2 (en) | Isolation oxide formation method for silicon-on-insulator technology | |
US7396733B2 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device | |
KR20080062508A (en) | Method for growing silicon single crystal on insulator and manufacturing method of silicon on insulator substrate using the same | |
JP2690412B2 (en) | Method of manufacturing semiconductor device having growth layer on insulating layer | |
CN1893014B (en) | Method for fabricating semiconductor element | |
US9356094B2 (en) | Method for making a semi-conducting substrate located on an insulation layer | |
US7569438B2 (en) | Method of manufacturing semiconductor device | |
JP2005327867A (en) | Semiconductor device and method for manufacturing same | |
JPS6388821A (en) | Vapor growth method | |
KR940005737B1 (en) | Manufacturing method of soi semiconductor device | |
JPH03292723A (en) | Manufacture of silicon singe crystal thin film | |
KR100390909B1 (en) | Method for gettering semiconductor device | |
JPS63192223A (en) | Manufacture of semiconductor device | |
JPH0669024B2 (en) | Method for manufacturing semiconductor device | |
KR20070077771A (en) | Method of manufacturing semiconductor substrate, method of manufacturing semiconductor device, and semiconductor device | |
JPH06244275A (en) | Manufacture of semiconductor element substrate, field effect transistor, and crystal | |
JPH0399421A (en) | Formation of soi structure | |
JPS60117748A (en) | Manufacture of semiconductor device | |
KR20020034471A (en) | Method of forming a device isolation film in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081001 Effective date: 20100226 |
|
S901 | Examination by remand of revocation | ||
E902 | Notification of reason for refusal | ||
S601 | Decision to reject again after remand of revocation |