KR20080062114A - Thin film transistor substrate in liquid crystal display device and method of manufacturing the same - Google Patents
Thin film transistor substrate in liquid crystal display device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20080062114A KR20080062114A KR1020060137488A KR20060137488A KR20080062114A KR 20080062114 A KR20080062114 A KR 20080062114A KR 1020060137488 A KR1020060137488 A KR 1020060137488A KR 20060137488 A KR20060137488 A KR 20060137488A KR 20080062114 A KR20080062114 A KR 20080062114A
- Authority
- KR
- South Korea
- Prior art keywords
- transparent carbon
- gate
- carbon film
- thin film
- film transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
Description
도 1은 본 발명의 실시예에 의한 액정 표시 장치용 박막 트랜지스터 기판을 도시한 평면도이다.1 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 액정표시장치용 박막 트랜지스터 기판 제조 공정을 단계적으로 설명하기 위한 단면도이다.2A through 2D are cross-sectional views illustrating a step in manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 3은 도 2c에 도시된 투명 탄소막 패턴을 형성하기 위한 이온 도금 장치를 도시한 단면도이다.3 is a cross-sectional view illustrating an ion plating apparatus for forming the transparent carbon film pattern shown in FIG. 2C.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 유전율이 낮은 투명 탄소막을 보호막으로 갖는 액정표시 장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor substrate for a liquid crystal display device and a manufacturing method thereof, and more particularly, to a thin film transistor substrate for a liquid crystal display device having a transparent carbon film having a low dielectric constant as a protective film and a method for manufacturing the same.
최근 들어, 방대한 데이터를 처리하는 정보처리장치 및 정보처리장치에서 처리된 데이터를 영상으로 표시하는 표시장치가 개발되고 있다.In recent years, information processing apparatuses for processing massive data and display apparatuses for displaying data processed by the information processing apparatuses as images have been developed.
대표적인 표시장치의 예로서는 액정표시장치, 유기 광 발생 장치 및 플라즈마 표시패널 등을 들 수 있다.Examples of typical display devices include liquid crystal displays, organic light generating devices, plasma display panels, and the like.
액정표시장치는 액정을 이용하여 영상을 표시하고, 유기 광 발생 장치는 유기 발광층을 이용하여 영상을 표시하고, 플라즈마 표시패널은 플라즈마를 이용하여 영상을 표시한다.The liquid crystal display device displays an image using liquid crystals, the organic light generating device displays an image using an organic light emitting layer, and the plasma display panel displays an image using plasma.
상기 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two glass substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. A display device that controls the amount of light transmitted by rearranging molecules.
액정 표시 장치의 한 기판에는 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터가 형성되어 있으며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 신호를 인가받는 게이트선 및 데이터 신호를 인가받는 데이터선이 형성되어 있다.A thin film transistor for switching a voltage applied to an electrode is formed on one substrate of the liquid crystal display. In addition to the thin film transistor, the thin film transistor includes a pixel electrode connected to the thin film transistor, a gate line to which a gate signal is applied, and a data signal. An applied data line is formed.
여기서, 데이터선과 화소 전극이 중첩되면 이들이 절연막을 사이에 두고 기생 용량을 이루어 신호의 왜곡 현상이 발생하기 때문에 데이터선과 화소 전극이 중첩되지 않도록 형성한다. 그러나, 이러한 경우에는 화소 전극의 크기가 줄어들기 때문에 개구율이 감소하는 문제점이 있다.Here, when the data line and the pixel electrode overlap, they form a parasitic capacitance with an insulating film interposed therebetween, so that a signal distortion occurs, so that the data line and the pixel electrode do not overlap. However, in this case, the aperture ratio is reduced because the size of the pixel electrode is reduced.
본 발명의 목적은 액정 표시 장치용 박막 트랜지스터 기판의 기생 패시턴스는 감소시키고, 개구율은 향상시키는 것이다.An object of the present invention is to reduce the parasitic capacitance and improve the aperture ratio of a thin film transistor substrate for a liquid crystal display device.
또한 발명의 다른 목적은 상기 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing the thin film transistor substrate for a liquid crystal display device.
이러한 과제를 달성하기 위해서 본 발명에서는 보호막을 유전율이 낮은 다이아몬드-라이크-카본(diamond- like-carbon, DLC)등의 투명 탄소막으로 형성한다. In order to achieve this problem, in the present invention, the protective film is formed of a transparent carbon film such as diamond-like-carbon (DLC) having a low dielectric constant.
상기와 같은 목적에 따른 상기 액정 표시 장치용 박막 트랜지스터 기판은 절연 기판 위에 서로 나란한 다수의 게이트선을 포함하는 게이트 배선, 상기 게이트 배선을 덮는 게이트 절연막, 상기 게이트 절연막 위에 제1 반도체 패턴 및 제2 반도체 패턴을 포함하며, 게이트선과 수직으로 교차하여 다수의 화소 영역을 구획하는 다수의 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 포함한다. 또한 상기 데이터 배선 위에 상기 드레인 전극을 드러내는 접촉구멍을 포함하는 투명 탄소막 패턴과, 상기 투명 탄소막 패턴 위에 상기 접촉 구멍을 통해 드레인 전극과 전기적으로 연결된 화소전극을 더 포함한다.The thin film transistor substrate for a liquid crystal display according to the above object includes a gate wiring including a plurality of gate lines parallel to each other on an insulating substrate, a gate insulating film covering the gate wiring, a first semiconductor pattern and a second semiconductor on the gate insulating film. And a data line including a pattern, and a plurality of data lines, a source electrode, and a drain electrode, which vertically intersect the gate line to define a plurality of pixel regions. The display device may further include a transparent carbon film pattern including a contact hole exposing the drain electrode on the data line, and a pixel electrode electrically connected to the drain electrode through the contact hole on the transparent carbon film pattern.
본 발명의 다른 목적을 구현하기 위한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 다수의 게이트선을 포함하는 게이트 배선을 형성하고, 상기 게이트 배선을 덮는 게이트 절연막을 형성하고, 상기 게이트 절연막 위에 제1 반도체 패턴 및 제2 반도체 패턴과, 게이트선과 수직으로 교차하여 다수의 화소 영역을 구획하는 다수의 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 그리고 상기 데이터 배선 위에 상기 드레인 전극을 드러내는 제 1 접촉 구멍을 포함하는 투명 탄소막 패턴을 형성하며, 상기 투명 탄소막 패턴 위에 상기 제 1 접촉 구멍을 통해 드레인 전극과 전기적으로 연결된 화소 전극을 형성한다. According to another aspect of the present invention, there is provided a method of fabricating a thin film transistor substrate for a liquid crystal display device, forming a gate wiring including a plurality of gate lines, forming a gate insulating film covering the gate wiring, and forming a first insulating film on the gate insulating film. A data line including a semiconductor pattern and a second semiconductor pattern, and a plurality of data lines, a source electrode, and a drain electrode, which vertically intersect the gate line and define a plurality of pixel regions, is formed. A transparent carbon film pattern including a first contact hole exposing the drain electrode is formed on the data line, and a pixel electrode electrically connected to the drain electrode through the first contact hole is formed on the transparent carbon film pattern.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a thin film transistor substrate for a liquid crystal display and a method of manufacturing the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments. Those skilled in the art will be able to implement the present invention in various other forms without departing from the spirit of the present invention.
액정 표시 장치용 박막 트랜지스터 기판Thin film transistor substrate for liquid crystal display
도 1은 본 발명의 실시예에 의한 액정 표시 장치용 박막 트랜지스터 기판을 도시한 평면도이다. 도 2d는 도 1의 I-I' 선을 따라 절단한 단면도이다.1 is a plan view illustrating a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention. FIG. 2D is a cross-sectional view taken along the line II ′ of FIG. 1.
도 1과 도 2d를 참조하면, 절연 기판(104) 위에 알루미늄(Al) 또는 알루미늄합금(Al alloy), 몰리브덴(Mo) 또는 몰리 브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 구리(Cu) 등의 금속 또는 도전체로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(GL), 게이트선(GL)의 일부인 게이트 전극(20), 게이트선(GL)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(GL)으로 전달하는 게이트 패드(GP)를 포함한다. 그런데 경우에 따라서는 본 발명의 실시예와는 다르게, 게이트 패드 없이 외부로부터 주사 신호를 기판 위의 게이트선(GL)에 직접 인가 받을 수도 있다.1 and 2D, aluminum (Al) or aluminum alloy (Mo alloy), molybdenum (Mo), or molybdenum-tungsten alloy (MoW), chromium (Cr), and tantalum (Ta) are disposed on the
상기 게이트선(GL) 및 게이트 패트(GP)를 포함하는 상기 게이트 배선은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이 상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 들 수 있다. 또한 상기 절연 기판(104) 상에 게이트 배선과 동일한 물질로 이루어진 스토리지 전극(36))이 형성되어 있다.The gate line including the gate line GL and the gate pat GP may be formed as a single layer, but may be formed as a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials, for example, a double layer of Cr / Al (or Al alloy) or Al Bilayers of / Mo. In addition, the
상기 게이트 배선 위에는 산화 규소(SiOx) 또는 질화 규소(SiNx) 등의 절연물질로 이루어진 게이트 절연막(24)이 형성되어 있다.A
게이트 절연막(24) 위에는 비정질 규소와 같은 반도체로 이루어진 제1 반도체 패턴(26)이 형성되어 있으며, 제1 반도체 패턴(26) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소와 같은 반도체로 이루어진 제2 반도체 패턴(28)이 게이트 전극(20)을 중심으로 양쪽으로 분리되어 형성되어 있다. 본 실시예에서, 제1 반도체 패턴(26) 및 제2 반도체 패턴(28)은 반도체 패턴(30)을 이룬다.A
상기 제2 반도체 패턴(28) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨, 구리 등의 금속 또는 도전체로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(DL), 데이터선(DL)의 일부인 소스 전극(32), 게이트 전극(20)을 중심으로 소스 전극(32)과 대응하여 있는 드레인 전극(34), 데이터선(DL)에 연결되어 외부로부터 화상 신호를 인가 받아 데이터선(DL)에 전달하는 데이터 패드(DP)를 포함하며, 스토리지 전극(36)을 더 포함 할 수도 있다.On the
여기서, 상기 제1 반도체 패턴(26) 및 제2 반도체 패턴(28)과, 소스 전극(32) 및 드레인 전극(34)의 에지는 동일 선상에 형성되어 있을 수도 있다. 그런 데 경우에 따라서는 본 발명의 실시예와는 다르게, 상기 제1 반도체 패턴(26) 및 제2 반도체 패턴(28)과, 소스 전극(32) 및 드레인 전극(34)의 에지를 다른 선상에 형성되어 있을 수도 있다.Here, the edges of the
한편, 데이터 배선도 게이트 배선과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.On the other hand, the data wirings can be formed in a single layer like the gate wirings, but can also be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials.
데이터 배선 및 게이트 절연막(24)위에는 투명 탄소막 패턴(42)이 형성되어 있다.The transparent
상기 투명 탄소막 패턴(42)은 통상 유전률이 약 3.9인 질화막(SiNx)에 비하여 낮은 유전률을 갖으며, 본 실시예에서는 투명 탄소막 패턴(42)의 유전률은 약 2 내지 약 3.5이다. 상기 투명 탄소막 패턴(42)으로 사용될 수 있는 물질의 예로서는 불소(F)를 포함하는 다이아몬드-라이크-카본(diamond- like-carbon, DLC) 등을 들 수 있다.The transparent
또한, 상기 투명 탄소막 패턴(42)에는 약 0.01%wt 내지 약 0.5%wt로 불소(F)가 포함되어 있다. 상기 투명 탄소막 패턴(42)이 미량의 불소를 포함함에 따라 상기 투명 탄소막 패턴(42)은 약 85% 내지 약 95%의 가시광선 투과율을 갖는다. In addition, the transparent
또한, 상기 투명 탄소막 패턴(42)은 약 1 ㎛ 내지 약 4㎛의 두께로 형성될 수 있다.In addition, the transparent
한편, 상기 투명 탄소막 패턴(42)은 게이트 절연막(24)과 함께 하부 게이트 패드(22)를 드러내는 제 1 접촉 구멍(44)을 가지고 있을 뿐만 아니라, 데이터 패드(DP)의 하부 데이터 패드(38)를 드러내는 제 2 접촉 구멍(50)과 드레인 전극(34)을 드러내는 제 3 접촉 구멍(46)을 가지고 있다. 또한 상기 투명 탄소막 패턴(42)은 상기 스토리지 전극(36)을 드러내는 제 4 접촉 구멍(48)을 더 포함할 수 있다.Meanwhile, the transparent
상기 투명 탄소막 패턴(42) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 a-ITO 와 같은 투명 도전 물질로 이루어진 화소 전극(54), 보조 게이트 패드(52) 및 보조 데이터 패드(56)가 형성되어 있다.The
상기 화소 전극(54)은 제 3 접촉 구멍(46)을 통하여 드레인 전극(34)과 연결되어 화상 신호를 전달받으며, 데이터선(DL)과 중첩되어 형성되어 있다. 상기 보조 게이트 패드(52)와 보조 데이터 패드(56)는 제 1 및 제 2 접촉 구멍(44,50)을 통해 하부 게이트 패드(22) 및 하부 데이터 패드(38)와 각각 연결되어 있으며, 이들은 하부 게이트 패드(22) 및 하부 데이터 패드(38)와 외부 회로 장치와의 접착성을 보완하고 하부 게이트 패드(22) 및 하부 데이터 패드(38)를 보호하는 역할을 한다. 또한 상기 화소 전극(54)은 제 4 접촉구멍(48)을 통해 전단 게이트 라인과 중첩되는 스토리지 전극(36)과 접속할 수도 있다.The
여기서, 상기 투명 탄소막 패턴(42)은 유전율이 낮은 물질로 형성되어 있으므로 데이터선(DL)과 화소 전극(54)을 중첩시켜 형성하더라도 기생 용량이 작아서 신호 간섭으로 인한 문제점을 줄일 수 있다.Here, since the transparent
액정 표시 장치용 박막 트랜지스터 기판 제조 방법Method of manufacturing thin film transistor substrate for liquid crystal display device
도 2a 내지 도 2d는 본 발명의 실시예에 따른 액정표시장치용 박막 트랜지스터 기판 제조 공정을 단계적으로 설명하기 위한 단면도이다.2A through 2D are cross-sectional views illustrating a step in manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
먼저, 도 2a와 같이 절연기판(104)상에는 알루미늄(Al) 또는 알루미늄합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 구리(Cu) 등의 단일층 또는 이중층 또는 삼중층의 금속 또는 도전체로 이루어진 게이트 배선을 형성한다. 상기 게이트 배선의 금속층은 스퍼터링 방법 등의 증착방법을 통해 절연기판(104) 상에 형성되고, 그 게이트 배선의 금속층은 제1 마스크를 이용한 포토리쏘 그래피 공정과 식각공정으로 패터닝된다. 상기 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(GL), 게이트선(GL)의 일부인 게이트 전극(20), 게이트선(20)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(GL)으로 전달하는 게이트 패드(GP)를 포함한다. 그런데 경우에 따라서는 본 발명의 실시예와는 다르게, 게이트 패드(GP)를 형성하지 않을 수도 있다. 그리고, 상기 절연 기판(104) 상에 게이트 배선과 동시에 스토리지 전극을 형성할 수 있다. 이어서, 본 발명은 도 2b와 같이 게이트 배선이 형성된 절연기판(104) 상에 게이트 절연막(24), 제1 반도체 패턴(26), 제2 반도체 패턴(28), 그리고 데이터 배선을 순차적으로 형성한다. 그런데, 상기 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(DP), 데이터선(DP)의 일부인 소스 전극(32), 게이트 전극(20)을 중심으로 소스 전극(32)과 대응하여 있는 드레인 전극(34), 데이터선(34)에 연결되어 외부로부터 화상 신호를 인가 받아 데이터선(34)에 전달하는 데이터 패드(DP)를 포함하여 형성한다.First, aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten alloy (MoW), chromium (Cr), tantalum (Ta) copper (Cu) on the insulating
이 과정을 단계적으로 설명하면, 게이트 배선 상에 PECVD, 등의 증착방법을 통해 게이트 절연막(24), 제1 반도체층, 제2 반도체층을 형성한다. 그리고 스퍼터링 등의 증착방법으로 데이터 배선의 금속층을 순차적으로 형성한다.When the process is described step by step, the
게이트 절연막(24)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 절연물질들이 선택되고, 데이터 배선의 금속층으로는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨, 구리 등의 금속 또는 도전체 등이 선택될 수 있다. 이어서, 소스 전극과 드레인 전극을 포함하는 데이터 배선의 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성한다.Insulating materials such as silicon oxide (SiOx) or silicon nitride (SiNx) are selected as the
제2 마스크는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크 또는 반투과 마스크를 사용 함으로써 채널부의 포토레지스트 패턴의 노광양을 다른 부분에 위치하는 포토레지스트 패턴보다 작게 하여 결국, 스트립공정 후에 채널부의 포토레지스트 패턴의 두께를 낮게 한다.The second mask uses a diffraction exposure mask or a transflective mask having a diffraction exposure portion in the channel portion of the thin film transistor so that the exposure amount of the photoresist pattern in the channel portion is smaller than that of the photoresist pattern positioned in another portion, and thus, the channel after the stripping process The thickness of the negative photoresist pattern is made low.
포토레지스트 패턴을 이용한 습식 식각공정으로 데이터 배선의 금속층이 패터닝됨으로써 데이터선(DL), 소스 전극(32), 드레인 전극(34)을 형성한다. 또한 스토리지 전극(36)을 더 형성할 수도 있다.The metal layer of the data line is patterned by a wet etching process using a photoresist pattern to form the data line DL, the
그 다음은 동일한 포토 레지스트 패턴을 이용한 건식 식각 공정으로 제2 반도체층과 제1 반도체층을 동시에 식각하여 제2 반도체 패턴(28)과 제1 반도체 패턴(26)을 갖는 반도체 패턴(30)이 형성된다.Next, the second semiconductor layer and the first semiconductor layer are simultaneously etched by a dry etching process using the same photoresist pattern to form the
그 후에 상기 박막 트랜지스터의 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴을 애싱(Ashing) 공정으로 제거한 후에 건식 식각공정으로 상기 박막트랜지스터의 채널부에서 소스전극(32)과 드레인 전극(34)을 포함하는 데이터 배선의 금속층과 제2 반도체층을 식각한다. 그 결과, 채널부에서 제1 반도체 패턴이 노출되고 소스 전극(32)과 드레인 전극(34)이 분리된다. 이어서, 스트립 공정으로 포토레지스트 패턴이 제거된다. 제1 반도체 패턴(26) 및 제2 반도체 패턴(28)과, 소스(32) 및 드레인 전극(34)의 에지는 동일 선상에 형성되어 있을 수도 있다. 한편, 본 발명의 실시예에 따른 액정표시장치의 하판 제조공정은 도 2b의 제조공정과는 다르게, 제1 반도체 패턴(26) 및 제2 반도체 패턴(28)을 형성하기 위한 마스크 공정과, 데이터 배선을 형성하기 위한 마스크 공정을 분리할 수 있다.Thereafter, the photoresist pattern having a relatively low height is removed from the channel portion of the thin film transistor by an ashing process, and then the
도 2c와 같이 데이터 배선 및 게이트 절연막(24)위에 투명 탄소막 패턴(42)을 형성한다. 상기 투명 탄소막 패턴을 형성하기 위한 투명 탄소막은 도 3에 도시된 이온 도금 장치(ion plating device;250)에 의하여 형성된다.As shown in FIG. 2C, the transparent
도 3을 참조하면, 구체적으로는, 이온 도금 장치(250)는 박스(box) 형상으로 상면이 개구된 제1 캐소드 전극(252), 개구된 상면에 배치되며 제1 캐소드 전극(252)와 이격된 제2 캐소드 전극(253), 제1 캐소드 전극(252) 내부에 배치되며 개구와 인접하게 배치된 애노드 전극(254), 애노드 전극(254) 및 캐소드 전극(252) 사이로 탄화수소계 가스 및 불소 가스를 제공하는 가스 공급부(256) 및 N극과 S극을 갖는 영구자석(259)을 갖는다. 영구 자석(259)의 S극은 제1 캐소드 전극(252)에 연결되고, 영구 자석(259)의 N극은 제2 캐소드 전극(253)에 연결된다.Referring to FIG. 3, in detail, the ion plating apparatus 250 may be disposed in a box shape, and may be spaced apart from the
이온 도금 장치(250)의 제1 및 제2 캐소드 전극(252,253) 및 애노드 전 극(254)에 각각 전원이 인가된 상태에서, 가스 공급부(256)로부터 탄화수소계 가스 및 불소 가스가 제공됨에 따라 이온 도금 장치(250)의 제1 캐소드 전극(252) 및 제2 캐소드 전극(253) 사이의 개구로는 투명한 탄소 물질이 배출되고, 그 탄소 물질은 데이터 배선 및 게이트 절연막 위 표면에 형성된다.In a state where power is applied to the first and
위의 이온 도금 장치에 의해 형성된 상기 투명 탄소막은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 내지 제3 접촉구멍(44,50,46)들이 형성된다.The transparent carbon film formed by the ion plating apparatus is patterned by a photolithography process and an etching process using a third mask to form first to third contact holes 44, 50, and 46.
도 2d를 참조하면, 제1 접촉구멍(44)은 투명 탄소막과 게이트 절연막(24)을 관통하여 하부 게이트 패드(22)을 노출시키고, 제2 접촉구멍(50)은 투명 탄소막을 관통하여 하부 데이터 패드(38)를 노출시키고, 제3 접촉구멍(46)은 투명탄소막을 관통하여 박막 트랜지스터의 드레인 전극(34)을 노출시킨다. 또한 투명 탄소막을 관통하여 스토리지 전극을 노출시키는 제4 접촉구멍(48)을 더 형성할 수도 있다.Referring to FIG. 2D, the
상기 투명 탄소막 패턴(42) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 a-ITO와 같은 투명 도전 물질로 이루어진 화소 전극(54), 보조 게이트 패드(52) 및 보조 데이터 패드(56)를 형성한다.The
자세히 설명하면, 상기 투명 탄소막 패턴(42) 상에 스퍼터링 등의 증착방법으로 투명전극 물질을 전면 증착된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide :ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide IZO)이 이용된다. 이어서, 본 발명은 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질을 패터닝하여 화소전극(46), 보조 게 이트패드(52), 보조 데이터 패드(56)등의 투명 전극 패턴을 형성한다. 상기 화소 전극(46)은 제3 접촉구멍(46)을 통해 박막 트랜지스터의 드레인 전극(34)와 접속되고, 상기 보조 게이트 패드(52)는 제1 접촉 구멍(44)을 통해 하부 게이트 패드(22)에 접속되고, 상기 보조 데이터 패드(56)는 제2접촉 구멍(50)을 통해 하부 데이터 패드(38)에 접속된다. 또한 상기 화소전극(54)은 제 4 접촉구멍(48)을 통해 전단 게이트 라인과 중첩되는 스토리지 전극(36)과 접속 할 수도 있다.In detail, the transparent electrode material is deposited on the transparent
이상에서 상세하게 설명한 바에 의하면 보호막으로 질화막에 비하여 유전률이 낮은 투명 탄소막 패턴을 사용함으로써 기생 커패시턴스를 감소시켜 신호 왜곡을 방지할 뿐만 아니라 화소 전극과 데이터선 또는 게이트선을 오버랩시켜 화소 전극의 개구율을 향상시키는 효과를 갖는다.As described in detail above, a transparent carbon film pattern having a lower dielectric constant than a nitride film is used as the passivation layer, thereby reducing parasitic capacitance to prevent signal distortion and overlapping the pixel electrode with the data line or the gate line, thereby improving the aperture ratio of the pixel electrode. It has an effect to make.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137488A KR101338739B1 (en) | 2006-12-29 | 2006-12-29 | Thin film transistor substrate in liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060137488A KR101338739B1 (en) | 2006-12-29 | 2006-12-29 | Thin film transistor substrate in liquid crystal display device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080062114A true KR20080062114A (en) | 2008-07-03 |
KR101338739B1 KR101338739B1 (en) | 2013-12-06 |
Family
ID=39814280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060137488A KR101338739B1 (en) | 2006-12-29 | 2006-12-29 | Thin film transistor substrate in liquid crystal display device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101338739B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665033B2 (en) * | 2000-11-30 | 2003-12-16 | International Business Machines Corporation | Method for forming alignment layer by ion beam surface modification |
JP4015044B2 (en) * | 2002-03-20 | 2007-11-28 | セイコーエプソン株式会社 | WIRING BOARD, ELECTRONIC DEVICE, AND ELECTRONIC DEVICE |
KR101095643B1 (en) * | 2004-08-20 | 2011-12-19 | 삼성전자주식회사 | Liquid crystal display panel including buffer layer and liquid crystal display apparatus having the same |
-
2006
- 2006-12-29 KR KR1020060137488A patent/KR101338739B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101338739B1 (en) | 2013-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8405811B2 (en) | Liquid crystal display and method of manufacturing the same | |
US9613986B2 (en) | Array substrate and its manufacturing method, display device | |
EP3054483B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
US9543324B2 (en) | Array substrate, display device and manufacturing method of the array substrate | |
US10761390B2 (en) | Liquid crystal display device and method for fabricating the same | |
KR20090058099A (en) | Thin film transistor substrate | |
US7504661B2 (en) | Thin film transistor substrate and fabricating method thereof | |
US8551822B2 (en) | Method for manufacturing array substrate | |
US9472579B2 (en) | Array substrate with improved pad region | |
CN105321958B (en) | Thin film transistor array panel and method of manufacturing the same | |
US8421941B2 (en) | TFT substrate and method of manufacturing the same | |
US20080191211A1 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device | |
US6958788B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR20050060963A (en) | Thin film transistor array substrate and fabricating method thereof | |
US10199404B2 (en) | Array substrate and manufacturing method thereof and display device | |
KR101338739B1 (en) | Thin film transistor substrate in liquid crystal display device and method of manufacturing the same | |
KR100558717B1 (en) | Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof | |
KR20090043213A (en) | Thin film transistor substrate and manufacturing method thereof | |
KR20050035645A (en) | Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof | |
KR20090043748A (en) | Liquid crystal display device of in-plane switching mode and method for fabricating the same | |
KR20060088617A (en) | Thin film transistor substrate and method of manufacturing for the same | |
CN115497963A (en) | Array substrate, preparation method thereof and display panel | |
KR20080070320A (en) | Display substrate and method for manufacturing the same | |
KR20130034247A (en) | Thin film transistor panel for flat panel display device and method for manufacturing the same | |
KR20080043446A (en) | Thin film transistor substrate and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 6 |