KR20080061694A - Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby - Google Patents

Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby Download PDF

Info

Publication number
KR20080061694A
KR20080061694A KR20060136680A KR20060136680A KR20080061694A KR 20080061694 A KR20080061694 A KR 20080061694A KR 20060136680 A KR20060136680 A KR 20060136680A KR 20060136680 A KR20060136680 A KR 20060136680A KR 20080061694 A KR20080061694 A KR 20080061694A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
emitting device
scattering
Prior art date
Application number
KR20060136680A
Other languages
Korean (ko)
Other versions
KR101337616B1 (en
Inventor
윤여진
김창연
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060136680A priority Critical patent/KR101337616B1/en
Publication of KR20080061694A publication Critical patent/KR20080061694A/en
Application granted granted Critical
Publication of KR101337616B1 publication Critical patent/KR101337616B1/en

Links

Images

Abstract

A method of manufacturing a light emitting device having a scattering center laminated with a plurality of insulation layers and the light emitting device thereof are provided to decrease light transmittance and improve reflectance at the scattering center by forming the scattering center configuring a DBR(Distributed Bragg Reflector). A first conductive type semiconductor layer(221) is formed on a substrate. A plurality of scattering centers are formed by laminating more than two insulation layers with different refraction rates alternately on the first conductive type semiconductor layer. The first conductive type semiconductor layers are laminated alternately on the scattering center over two times. An active layer(240) and a second conductive type semiconductor layer(223) are formed on the first conductive type semiconductor layer.

Description

다수의 절연층이 적층된 산란 중심을 구비하는 발광 소자 제조방법 및 그 발광 소자{FABRICATION METHOD OF LIGHT EMITTING DEVICE HAVING SCATTERING CENTER LAMINATED WITH A PLURALITY OF INSULATOR LAYER AND LIGHT EMITTING DEVICE THEREBY}TECHNICAL FIELD A light emitting device manufacturing method including a scattering center having a plurality of insulating layers stacked thereon, and a light emitting device therefor {FABRICATION METHOD OF LIGHT EMITTING DEVICE HAVING SCATTERING CENT

도 1은 본 발명의 일 실시예 따른 발광다이오드를 개략적으로 도시한 단면도.1 is a cross-sectional view schematically showing a light emitting diode according to an embodiment of the present invention.

도 2 내지 도 6은 도 1에 도시된 발광다이오드를 제조하는 공정을 설명하기 위한 단면도들.2 to 6 are cross-sectional views illustrating a process of manufacturing the light emitting diode shown in FIG. 1.

도 7 내지 도 9는 본 발명의 다른 실시예에 따른 변형예를 도시한 도면.7 to 9 show a modification according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 기판 210: 버퍼층100: substrate 210: buffer layer

220: N형 반도체층 221: 제 1 N형 반도체층220: N-type semiconductor layer 221: first N-type semiconductor layer

222, 224, 226: 산란 중심 223 : 제 2 N형 반도체층222, 224, and 226: scattering center 223: second N-type semiconductor layer

225 : 제 3 N형 반도체층 227 : 제 4 N형 반도체층225: third N-type semiconductor layer 227: fourth N-type semiconductor layer

240: 활성층 260: P형 반도체층240: active layer 260: P-type semiconductor layer

320: 투명전극층 330, 340 : 전극 패드320: transparent electrode layer 330, 340: electrode pad

본 발명은 다수의 절연층이 적층된 산란 중심을 구비하는 발광 소자 제조방법 및 그 발광 소자에 관한 것이다.The present invention relates to a light emitting device manufacturing method including a scattering center in which a plurality of insulating layers are stacked, and a light emitting device.

대표적인 발광 소자인 발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 위와 같은 발광다이오드로는 GaN계 발광다이오드가 공지되어 있다. GaN계 발광다이오드는 예컨대, 사파이어 또는 SiC 등의 소재로 이루어진 기판 위에 GaN계의 N형 반도체층, 활성층(또는, 발광층), P형 반도체층을 순차적으로 적층 형성하여 제조된다.A light emitting diode, which is a typical light emitting device, is a photoelectric conversion semiconductor device having a structure in which an N-type semiconductor and a P-type semiconductor are bonded to each other, and are configured to emit light by recombination of electrons and holes. As such a light emitting diode, a GaN-based light emitting diode is known. GaN-based light emitting diodes are manufactured by sequentially stacking GaN-based N-type semiconductor layers, active layers (or light-emitting layers), and P-type semiconductor layers on a substrate made of a material such as sapphire or SiC.

발광다이오드에서는 광이 생성되면 전체 외부로 방출되지 않고 내부에서 손실되는 광이 많다. 따라서, 발광다이오드의 광효율을 높이기 위해서는 발광다이오드에서 생성되는 광이 반도체 내부에서 손실되지 않고 가능한 외부로 방출되게 하는 것이 필요하다.In light emitting diodes, when light is generated, a large amount of light is lost from the inside instead of being emitted outward. Therefore, in order to increase the light efficiency of the light emitting diode, it is necessary to allow the light generated by the light emitting diode to be emitted to the outside without being lost inside the semiconductor.

본 발명은 이러한 필요성에 의해 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는 발광다이오드에서 생성되는 광이 내부에서 손실되지 않고 내부반사 에 의해 외부로 방출시킬 수 있도록 반도체층내에 다수의 절연층을 적층하여 이루어진 산란 중심을 다층으로 구비하여 산란 중심에서의 광반사를 통해 광이 산란되어 외부로 방출되는 광량을 늘리는 데 있다.SUMMARY OF THE INVENTION The present invention has been made by this necessity, and the technical problem to be achieved by the present invention is to stack a plurality of insulating layers in a semiconductor layer so that light generated in the light emitting diodes can be emitted to the outside by internal reflection without being lost inside. It is to increase the amount of light is emitted to the outside by scattering the light through the light reflection at the scattering center having a multi-layer scattering center made of.

이러한 기술적 과제를 달성하기 위한 본 발명의 일측면에 의하면, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 그 사이의 활성층을 기판 위에 형성시켜 이루어진 발광 소자를 제조하는 방법에 있어서, 기판위에 제 1 도전형 반도체층을 성장시키는 단계와, 상기 제 1 도전형 반도체층위에 굴절율이 서로 다른 둘 이상의 절연층이 교번하여 적층되어 이루어진 다수의 산란 중심과, 상기 산란 중심위에 재차 성장되어 이루어진 상기 제 1 도전형 반도체층을 적어도 2회 이상 교번하여 형성하는 단계와, 상기 제 1 도전형 반도체층위에 활성층 및 제 2 도전형 반도체층을 형성하는 단계를 포함하는 발광 소자 제조방법을 제공한다.According to an aspect of the present invention for achieving the above technical problem, in the method for manufacturing a light emitting device formed by forming a first conductive semiconductor layer, a second conductive semiconductor layer and an active layer therebetween on a substrate, Growing a first conductive semiconductor layer, a plurality of scattering centers formed by alternately stacking two or more insulating layers having different refractive indices on the first conductive semiconductor layer, and growing the second scattering centers again on the scattering centers It provides a light emitting device manufacturing method comprising the step of alternately forming the first conductive semiconductor layer at least twice or more, and forming an active layer and a second conductive semiconductor layer on the first conductive semiconductor layer.

바람직하게 상기 교번 형성 단계는, 상기 1차 성장된 제 1 도전형 반도체층위에 굴절율이 서로 다른 둘 이상의 절연층을 교번하여 적층하는 단계와, 상기 적층된 절연층을 해당 절연층의 아래에 위치하는 상기 제 1 도전형 반도체층의 일부가 드러나도록 패터닝 식각하여 산란 중심을 형성하는 단계와, 상기 산란 중심위에 상기 제 1 도전형 반도체층을 재차 성장시키는 단계를 포함하되, 상기 적층단계와 산란 중심 형성 단계와 재차 성장 단계를 반복하여 수행할 수 있다.Preferably, the alternating forming step may include alternately stacking two or more insulating layers having different refractive indices on the first grown first conductive semiconductor layer, and placing the stacked insulating layers under the insulating layer. Patterning etching to expose a portion of the first conductivity type semiconductor layer to form a scattering center, and growing the first conductivity type semiconductor layer again on the scattering center, wherein the stacking step and scattering center are formed. The growth step can be repeated by repeating the step.

바람직하게 상기 적층 단계는, SiO2층과 Si3N4층을 교번하여 적층할 수 있다.Preferably, the laminating step, the SiO 2 layer and Si 3 N 4 layer can be laminated alternately.

바람직하게 상기 적층 단계는, 서로 다른 둘 이상의 절연층을 반복적으로 교번하여 다수의 층으로 적층할 수 있다.Preferably, the stacking step may be stacked in a plurality of layers by repeatedly alternating two or more different insulating layers.

바람직하게 상기 산란 중심 형성 단계는 상기 산란 중심이 층마다 서로 엇갈려 위치되도록 형성되도록 패터닝 식각의 위치를 층마다 변형시킬 수 있다.Preferably, in the forming of the scattering center, the position of the patterning etching may be modified for each layer so that the scattering centers are formed to be staggered with each other.

바람직하게 상기 산란 중심 형성 단계는 상기 산란 중심의 크기가 동일한 층에서는 서로 같고, 층마다 서로 다른 크기로 형성되도록 패터닝 식각의 크기를 층마다 변형시킬 수 있다.Preferably, the forming of the scattering center may modify the patterning etching size of each layer so that the scattering centers have the same size in the same layer and different layers.

바람직하게 상기 산란 중심 형성 단계는 상기 적층된 절연층을 포토리소그라피를 이용하여 메쉬 형태의 마스크 패턴으로 식각할 수 있다.Preferably, in the forming of the scattering center, the stacked insulating layers may be etched using a mask pattern in a mesh form using photolithography.

바람직하게 상기 기판은 표면에 요철 패턴이 형성된 기판일 수 있다.Preferably, the substrate may be a substrate on which a concave-convex pattern is formed.

본 발명의 다른 측면에 의하면, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 그 사이의 활성층을 기판 위에 형성시켜 이루어진 발광 소자에 있어서, 기판과, 상기 기판위에 제 1 도전형 반도체층으로 이루어져 형성된 제 1 층 내지 제 n 층과, 상기 제 n 층위에 형성된 활성층 및 제 2 도전형 반도체층을 포함하며, 상기 제 1 층 내지 제 n 층의 각 층 사이에는 굴절율이 서로 다른 둘 이상의 절연층이 교번하여 적층되어 형성된 다수의 산란 중심이 형성되어 있는 발광 소자를 제공한다.According to another aspect of the present invention, there is provided a light emitting device in which a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer therebetween are formed on a substrate, wherein the substrate and the first conductive semiconductor layer are formed on the substrate. At least two insulating layers having a refractive index different from each other of the first to nth layers, an active layer and a second conductivity type semiconductor layer formed on the nth layer, and having different refractive indices therebetween. Provided is a light emitting element in which a plurality of scattering centers formed by being alternately stacked are formed.

바람직하게 상기 다수의 산란 중심은 SiO2층과 Si3N4층을 교번하여 적층된 것 일 수 있다.Preferably, the plurality of scattering centers may be a laminate of alternating SiO 2 layers and Si 3 N 4 layers.

바람직하게 상기 다수의 산란 중심은 서로 다른 둘 이상의 절연층을 반복적으로 교번하여 다수의 층으로 적층된 것일 수 있다.Preferably, the plurality of scattering centers may be stacked in a plurality of layers by repeatedly alternating two or more different insulating layers.

바람직하게 상기 다수의 산란 중심은 각 층에 위치하는 산란 중심들의 위치가 인접하는 층끼리 서로 엇갈려 위치하도록 형성된 것일 수 있다.Preferably, the plurality of scattering centers may be formed such that the positions of the scattering centers positioned in each layer are alternate with each other.

바람직하게 상기 다수의 산란 중심은 상기 산란 중심의 크기가 동일한 층에서는 서로 같고, 층마다 서로 다른 크기로 형성된 것일 수 있다.Preferably, the plurality of scattering centers may be formed in the same layer in the same size of the scattering centers, and formed in different sizes for each layer.

바람직하게 상기 기판은 표면에 요철 패턴이 형성된 기판일 수 있다.Preferably, the substrate may be a substrate on which a concave-convex pattern is formed.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하의 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that the spirit of the invention to those skilled in the art can fully convey. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일실시예에 따른 발광다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면 본 발명의 일실시예에 따른 발광다이오드(1)는 베이스를 이루는 기판(100)을 포함하며, 그 기판(100) 위에는 N형 반도체층(220), 활성층(240) 및 P형 반도체층(260)을 포함하는 발광셀(200)이 형성된다.Referring to FIG. 1, a light emitting diode 1 according to an embodiment of the present invention includes a substrate 100 as a base, and an N-type semiconductor layer 220, an active layer 240, and a P on the substrate 100. The light emitting cell 200 including the type semiconductor layer 260 is formed.

본 실시예의 발광다이오드(1)가 하나의 발광셀을 포함하지만 복수의 발광셀 을 포함하여 교류 전원에 의해 동작될 수 있는 발광다이오드 또한 본 발명의 범위 내에 있다. 한편, 발광셀은 메사(mesa) 형성에 의해 N형 반도체층(220) 일부가 위쪽으로 노출되며 그 노출되는 부분에는 N형 전극패드(330)가 형성된다. 그리고, 기판(100)은 사파이어 소재로 이루어지는 것이 바람직하지만, 사파이어 소재에 비해 열전도율이 큰 SiC 등과 같은 다른 소재로 이루어질 수도 있다. Although the light emitting diode 1 of the present embodiment includes one light emitting cell but also includes a plurality of light emitting cells, the light emitting diode which can be operated by an AC power supply is also within the scope of the present invention. Meanwhile, a portion of the N-type semiconductor layer 220 is exposed upward by the formation of mesas, and an N-type electrode pad 330 is formed at the exposed portion of the light emitting cell. The substrate 100 is preferably made of sapphire material, but may be made of another material such as SiC having a higher thermal conductivity than the sapphire material.

도시된 바와 같이, 활성층(240)은 메사 형성에 의해 N형 반도체층(220)의 일부 영역 위에 한정적으로 형성되며, 활성층(240) 위로는 P형 반도체층(260)이 형성된다. 따라서, N형 반도체층(220)의 상면 일부 영역은 활성층(240)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다. 본 실시예에서, N형 반도체층(220) 일부가 N형 전극패드 형성을 위해 일부가 제거된 형태로 이루어지지만, N형 반도체층(220) 아래의 기판을 제거한 수직형의 발광다이오드 또한 본 발명의 범위 내에 있다.As shown, the active layer 240 is limitedly formed on a portion of the N-type semiconductor layer 220 by mesa formation, and the P-type semiconductor layer 260 is formed on the active layer 240. Therefore, a portion of the upper surface of the N-type semiconductor layer 220 is bonded to the active layer 240, and the remaining portion of the upper surface is exposed to the outside. In the present embodiment, a portion of the N-type semiconductor layer 220 is formed to be partially removed to form the N-type electrode pad, but the vertical light emitting diode from which the substrate under the N-type semiconductor layer 220 is removed is also present invention. Is in the range of.

N형 반도체층(220)은 N형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, P형 반도체층(260)은 P형 AlxInyGa1 -x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. N형 반도체층(220)은 실리콘(Si)을 도펀트로 첨가하여 형성된다. 그리고, P형 반도체층(260)은 예를 들면, 아연(Zn) 또는 마그네슘(Mg)과 같은 도펀트가 첨가되어 형성될 수 있다.N-type semiconductor layer 220 may include an N-type cladding layer Al x In y Ga 1 -x- y N may have a (0≤x, y, x + y≤1 ), N -type. In addition, the P-type semiconductor layer 260 may be formed of P-type Al x In y Ga 1- xy N (0 ≦ x, y, x + y ≦ 1), and may include a P-type cladding layer. The N-type semiconductor layer 220 is formed by adding silicon (Si) as a dopant. The P-type semiconductor layer 260 may be formed by adding dopants such as zinc (Zn) or magnesium (Mg).

특히, N형 반도체층(220)은 다층으로 형성된 산란 중심(224)을 포함하고 있 다. 여기에서는 3개의 층으로 형성되어 있지만 이에 한정되지 않는다. 각 층의 산란 중심(222, 224, 226)은 굴절율이 서로 다른 둘 이상의 절연층이 교번하여 다수층으로 적층되어 이루어져 있다. 이 산란 중심(222, 224, 226)에 의해 N형 반도체층(220)내부에서의 광의 산란 효과를 극대화할 수 있다. 이와 같은 N형 반도체층(220)의 구성에 대해서는 이하에서 보다 구체적으로 설명하기로 한다.In particular, the N-type semiconductor layer 220 includes a scattering center 224 formed in multiple layers. Although it is formed of three layers here, it is not limited to this. The scattering centers 222, 224, and 226 of each layer are formed of a plurality of layers in which two or more insulating layers having different refractive indices are alternately stacked. The scattering centers 222, 224, and 226 can maximize the scattering effect of light inside the N-type semiconductor layer 220. The configuration of the N-type semiconductor layer 220 will be described in more detail below.

또한, P형 반도체층(260) 윗면에는 Ni/Au, ITO, 또는 ZnO 등의 금속 또는 금속산화물로 이루어진 투명전극층(320)이 형성되며, 그 투명전극층(320) 윗면 일부 영역에는 P형 전극패드(340)가 형성될 수 있다.In addition, a transparent electrode layer 320 formed of a metal or metal oxide such as Ni / Au, ITO, or ZnO is formed on an upper surface of the P-type semiconductor layer 260, and a P-type electrode pad is formed in a portion of the upper surface of the transparent electrode layer 320. 340 may be formed.

활성층(240)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 활성층(240)을 이루는 물질의 종류에 따라 발광셀(200)에서 추출되는 발광 파장이 결정된다. 활성층(240)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 장벽층과 우물층은 일반식 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.The active layer 240 is an area where electrons and holes are recombined and includes InGaN. The emission wavelength extracted from the light emitting cell 200 is determined according to the type of material constituting the active layer 240. The active layer 240 may be a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed. Barrier layer and the well layer may be a semiconductor layer 2-to 4 won the compounds represented by the general formula Al x In y Ga 1 -x- y N (0≤x, y, x + y≤1).

또한, 기판(100)과 N형 반도체층(220) 사이에 버퍼층(210)이 개재될 수 있다. 버퍼층(210)은 그 상부에 형성될 반도체층들과 기판(100) 사이의 격자 불일치를 완화하기 위해 사용된다. 또한, 기판(100)이 전도성인 경우, 버퍼층(210)은 기판(100)과 발광셀(200)을 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성된다. 버퍼층(210)은 예컨대 AlN, GaN 등의 질화물로 형성될 수 있다. 한편, 기판(100)이 사파이어와 같이 절연성인 경우, 버퍼층(210)은 도전성 물질로 형 성될 수 있다.In addition, a buffer layer 210 may be interposed between the substrate 100 and the N-type semiconductor layer 220. The buffer layer 210 is used to mitigate the lattice mismatch between the semiconductor layers to be formed thereon and the substrate 100. In addition, when the substrate 100 is conductive, the buffer layer 210 is formed of an insulating material or a semi-insulating material to electrically insulate the substrate 100 from the light emitting cell 200. The buffer layer 210 may be formed of nitride such as AlN, GaN, or the like. On the other hand, when the substrate 100 is insulating, such as sapphire, the buffer layer 210 may be formed of a conductive material.

앞서 간략하게 언급된 바와 같이, N형 반도체층(220)은 그 일부가 횡방향 에피 성장(LEO; Lateral Epitaxial Overgrowth) 방식에 의한 횡방향 성장에 의해 형성되는데, 그 성장되는 방식에 따라, 제 1 N형 반도체층(221)과, 제 2 내지 제 4 N형 반도체층(223, 225, 226)으로 구성된다. 그리고, 제 1 N형 반도체층(221)의 위에 성장되는 제 2 내지 제 4 N형 반도체층(223, 225, 227) 사이에는 횡방형 성장을 유발하는 산란 중심(222, 224, 226)이 마련된다.As briefly mentioned above, part of the N-type semiconductor layer 220 is formed by lateral growth by a lateral epitaxial overgrowth (LEO) method. The N-type semiconductor layer 221 and the second to fourth N-type semiconductor layers 223, 225, and 226 are formed. In addition, scattering centers 222, 224, and 226 that cause lateral growth are provided between the second to fourth N-type semiconductor layers 223, 225, and 227 grown on the first N-type semiconductor layer 221. do.

산란 중심(222, 224, 226)은 제 1 N형 반도체층(221)을 성장시킨 다음 굴절율이 서로 다른 둘 이상의 절연층을 교번하여 다수의 층으로 적층한 다음, 포토리소그라피 기술을 이용하여 적층된 절연층을 패터닝 식각하여 형성한다. 패턴의 형태는 메쉬 구조일 수 도 있고, 스트라이프 구조일 수 도 있다.The scattering centers 222, 224, and 226 are grown by growing the first N-type semiconductor layer 221, alternately stacking two or more insulating layers having different refractive indices into a plurality of layers, and then stacking them using photolithography. The insulating layer is formed by patterning etching. The pattern may be a mesh structure or a stripe structure.

산란 중심(222, 224, 226)을 구성하는 절연층들은 반사막 형태로 교번하여 적층되는데, 예를 들어, SiO2층과 Si3N4층이 반복적으로 교번하여 적층될 수 있다.The insulating layers constituting the scattering centers 222, 224, and 226 are alternately stacked in the form of a reflective film. For example, the SiO 2 layer and the Si 3 N 4 layer may be alternately stacked alternately.

제 1 N형 반도체층(221)위에 패턴 형태의 산란 중심(222, 224, 226)을 형성할 때마다 제 2 내지 제 4 N형 반도체층(223, 225, 227)을 횡방향 에피 성장시킨다.Whenever the scattering centers 222, 224, and 226 having a pattern shape are formed on the first N-type semiconductor layer 221, the second to fourth N-type semiconductor layers 223, 225, and 227 are epitaxially grown.

본 실시예에서, 제 1 N형 반도체층(221)은 저온 버퍼층 및/또는 고온 버퍼층이 형성된 기판(100) 상에서 수직 방향으로 성장하여 형성된다. 그리고, 제 2 내지 제 4 N형 반도체층(223, 225, 227)과 산란 중심(222, 224, 226)의 패턴 사이에서 수직방향 성장과 횡방향 성장을 모두 하여 형성되며, 이는 도 1의 확대도에서 가상선으로 표시되어 있다. In the present embodiment, the first N-type semiconductor layer 221 is formed by growing in the vertical direction on the substrate 100 on which the low temperature buffer layer and / or the high temperature buffer layer are formed. The second and fourth N-type semiconductor layers 223, 225, and 227 and the scattering centers 222, 224, and 226 are formed by both vertical and transverse growth, which is enlarged in FIG. 1. In the figure, it is represented by an imaginary line.

산란 중심(222, 224, 226)은 굴절율이 서로 다른 둘 이상의 절연층이 교번하여 다수층으로 적층되어 생성됨에 따라 DBR(Distributed Bragg Reflector)의 기능을 수행하여 반사율을 높임으로써 활성층(240)에서 발생된 광이 산란 중심(222, 224, 226)을 투과하여 반도체층내에서 손실되는 것을 줄일 수 있고, 산란 중심(222, 224, 226)에 의해 산란이 효율적으로 일어나도록 하여 발광다이오드의 외부로 방출되게 한다.The scattering centers 222, 224, and 226 are generated in the active layer 240 by increasing the reflectivity by performing a function of a distributed bragg reflector (DBR) as two or more insulating layers having different refractive indices are alternately stacked in multiple layers. The light transmitted through the scattering centers 222, 224, and 226 may be reduced in the semiconductor layer, and scattering may be efficiently caused by the scattering centers 222, 224, and 226 to be emitted to the outside of the light emitting diode. do.

DBR(Distributed Bragg Reflector)는 발광 기능, 광 검출 기능, 광 변조 기능 등을 포함하는 각종 발광소자에서 높은 반사율을 필요로 하는 경우에 사용되고 있다.Distributed Bragg Reflectors (DBRs) are used when high reflectivity is required in various light emitting devices including light emitting functions, light detection functions, light modulation functions, and the like.

DBR은 굴절율이 서로 다른 2 종류의 매질을 교대로 적층하여, 그 굴절율의 차이를 이용하여 광을 반사하는 반사경이다.DBR is a reflecting mirror which laminates | stacks two types of media from which refractive indices differ, and reflects light using the difference in refractive index.

또한, 산란 중심을 하나의 층으로만 형성하지 않고 3개의 층에 형성함으로써 활성층(240)에 생성된 광중에서 기판쪽으로 진행하는 광이 위층에 형성된 산란 중심을 투과하더라도 그 아래층에 형성된 산란 중심에 의해 반사되어 산란될 수 있음에 따라 기판까지 진행하는 광을 줄이고 외부로 방출되는 광량을 늘릴 수 있다.In addition, by forming the scattering center in three layers instead of only one layer, the scattering center formed in the lower layer is formed by the scattering center formed in the lower layer even if the light traveling toward the substrate from the light generated in the active layer 240 passes through the scattering center formed in the upper layer. As it can be reflected and scattered, the light traveling to the substrate can be reduced and the amount of light emitted to the outside can be increased.

아울러, 제 2 내지 제 4 N형 반도체층(223, 225, 227)의 횡방향 성장은 기판(100)과 N형 반도체층(220) 사이의 열팽창율 및/또는 격자 불일치로 야기되는 전위 등의 격자 결함을 억제하여 준다. 그리고, 산란 중심(222, 224, 226)은 전술한 제 2 내지 제 4 N형 반도체층(223, 225, 227)의 횡방향 성장에 이용됨과 동시에, N형 반도체층(220)의 백본(back bone) 역할을 하여, 기판(100) 상에서 N형 반도체층(220)을 포함하는 발광셀이 뒤틀림 변형되는 것을 막아준다.In addition, the lateral growth of the second to fourth N-type semiconductor layers 223, 225, and 227 may be caused by thermal expansion and / or lattice mismatch between the substrate 100 and the N-type semiconductor layer 220. Suppress grid defects. The scattering centers 222, 224, and 226 are used for lateral growth of the second to fourth N-type semiconductor layers 223, 225, and 227, and the backbone of the N-type semiconductor layer 220 is also used. It acts as a bone, thereby preventing the light emitting cell including the N-type semiconductor layer 220 is distorted on the substrate 100.

이하, 도 2 내지 도 6을 참조하여 본 발명의 실시예에 따른 발광다이오드 제조방법을 설명한다.Hereinafter, a light emitting diode manufacturing method according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 6.

도 2를 참조하면, 기판(100) 상에 버퍼층(210)을 형성하고, 버퍼층(210) 상에 제 1 N형 반도체층(221)을 형성한다. 버퍼층(210) 및 제 1 N형 반도체층(221)은 금속 유기 화학 기상 증착(MOCVD) 방식으로 형성되는 것이 바람직하지만, 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 그리고, 버퍼층(210)과 제 1 N형 반도체층(221)은 동일한 공정 챔버 내에서 연속적으로 형성된다.Referring to FIG. 2, the buffer layer 210 is formed on the substrate 100, and the first N-type semiconductor layer 221 is formed on the buffer layer 210. The buffer layer 210 and the first N-type semiconductor layer 221 are preferably formed by a metal organic chemical vapor deposition (MOCVD) method, but may be formed using a molecular beam growth (MBE) or a hydride vapor deposition (HVPE) method. Can be. The buffer layer 210 and the first N-type semiconductor layer 221 are continuously formed in the same process chamber.

특히, 제 1 N형 반도체층(221)은 Si 도펀트를 첨가하여 형성된 층으로서, 버퍼층(210)이 형성된 기판(100) 위에서 수직방향으로 성장하여 형성된다. 유기 금속 화학 기상 증착(MOCVD)을 거쳐 N형 반도체층을 기판 위에 성장시킨다.In particular, the first N-type semiconductor layer 221 is a layer formed by adding a Si dopant, and is formed by growing in a vertical direction on the substrate 100 on which the buffer layer 210 is formed. An N-type semiconductor layer is grown on the substrate via organometallic chemical vapor deposition (MOCVD).

그 다음, 도 3에 도시된 바와 같이 제 1 N형 반도체층(221) 윗면에 첫번째 층의 산란 중심(222)을 형성한다. 본 실시예에서는, 산란 중심(222)의 형성을 위해 제 1 N형 반도체층(221)에 제 1 절연층으로서 SiO2층을 적층한다. 적층되는 SiO2층의 두께는 10Å 이상이 바람직하다.Next, as illustrated in FIG. 3, the scattering center 222 of the first layer is formed on the first N-type semiconductor layer 221. In the present embodiment, in order to form the scattering center 222, a SiO 2 layer is laminated as the first insulating layer on the first N-type semiconductor layer 221. The thickness of the SiO 2 layer to be laminated is preferably 10 GPa or more.

제 1 절연층으로서 제 1 N형 반도체층(221)위에 SiO2층이 적층되면 SiO2층위 에 제 2 절연층으로서 Si3N4층을 적층한다. 적층되는 Si3N4층의 두께는 10Å 이상이 바람직하다.When the SiO 2 layer is laminated on the first N-type semiconductor layer 221 as the first insulating layer, the Si 3 N 4 layer is laminated as the second insulating layer on the SiO 2 layer. The thickness of the Si 3 N 4 layer to be laminated is preferably 10 GPa or more.

제 2 절연층으로서 Si3N4층이 적층되면 다시 절연층으로서 SiO2와 Si3N4를 교번하여 다수 층으로 적층한다.When a Si 3 N 4 layer is laminated as the second insulating layer, SiO 2 and Si 3 N 4 are alternately stacked as a plurality of layers as the insulating layer.

산란 중심(222)을 형성하는 SiO2와 Si3N4이 교번하여 적층되는 횟수는 각 절연층의 두께를 고려하여 결정될 수 있다.The number of alternating stacks of SiO 2 and Si 3 N 4 forming the scattering center 222 may be determined in consideration of the thickness of each insulating layer.

SiO2층과 Si3N4층을 교번하여 적층한 후 포토리소그라피 기술을 이용하여 적층된 절연층을 패터닝 식각하여 메쉬 패턴 형태로 이루어지는 산란 중심(222)을 형성한다.After the SiO 2 layer and the Si 3 N 4 layer are alternately stacked, the stacked insulating layers are patterned and etched using photolithography to form a scattering center 222 having a mesh pattern.

도 4 및 도 5를 참조하면, 산란 중심(222)이 형성된 제 1 N형 반도체층(221) 위에 제 2 N형 반도체층(223)이 형성된다. 제 2 N형 반도체층(223)의 성장은 전술한 공정챔버 내에서 MOCVD 방식으로 이루어지며, 이 때에도 Si 도펀트가 첨가된다. 본 발명의 바람직한 실시예에 따라, 제 2 N형 반도체층(223)이 GaN으로 이루어지고, GaN이 절연층으로 이루어진 산란 중심(222)상에서 성장하지 못하는 특성을 가지므로, 산란 중심(222)의 패턴들 사이에서 수직 방향으로 성장하던 제 2 N형 반도체층(223)은 산란 중심(222) 위쪽에서 도 4에 도시된 것과 같은 횡방향 성장을 하게 된다.4 and 5, a second N-type semiconductor layer 223 is formed on the first N-type semiconductor layer 221 on which the scattering centers 222 are formed. The growth of the second N-type semiconductor layer 223 is performed in the above-described process chamber by MOCVD, and at this time, Si dopant is added. According to a preferred embodiment of the present invention, since the second N-type semiconductor layer 223 is made of GaN, GaN is not grown on the scattering center 222 made of an insulating layer, so that the scattering center 222 The second N-type semiconductor layer 223 growing in the vertical direction between the patterns is laterally grown as shown in FIG. 4 above the scattering center 222.

그 다음, 제 2 N형 반도체층(223) 윗면에 두번째 층의 산란 중심(224)을 형성한다. 본 실시예에서는, 산란 중심(224)의 형성을 위해 제 2 N형 반도체층(223) 에 첫번째 층의 산란 중심(222)을 형성할 때와 마찬가지로 제 1 절연층으로서 SiO2층을 적층한다. 적층되는 SiO2층의 두께는 10Å 이상이 바람직하다.Next, the scattering center 224 of the second layer is formed on the second N-type semiconductor layer 223. In this embodiment, in order to form the scattering center 224, the SiO 2 layer is stacked as the first insulating layer, similarly to the case where the scattering center 222 of the first layer is formed in the second N-type semiconductor layer 223. The thickness of the SiO 2 layer to be laminated is preferably 10 GPa or more.

제 1 절연층으로서 제 2 N형 반도체층(223)위에 SiO2층이 적층되면 SiO2층위에 제 2 절연층으로서 Si3N4층을 적층한다. 적층되는 Si3N4층의 두께는 10Å 이상이 바람직하다.When the SiO 2 layer is laminated on the second N-type semiconductor layer 223 as the first insulating layer, the Si 3 N 4 layer is laminated as the second insulating layer on the SiO 2 layer. The thickness of the Si 3 N 4 layer to be laminated is preferably 10 GPa or more.

제 2 절연층으로서 Si3N4층이 적층되면 다시 절연층으로서 SiO2와 Si3N4를 교번하여 다수 층으로 적층한다.When a Si 3 N 4 layer is laminated as the second insulating layer, SiO 2 and Si 3 N 4 are alternately stacked as a plurality of layers as the insulating layer.

산란 중심(224)을 형성하는 SiO2와 Si3N4이 교번하여 적층되는 횟수는 각 절연층의 두께를 고려하여 결정될 수 있다.The number of alternating stacks of SiO 2 and Si 3 N 4 forming the scattering center 224 may be determined in consideration of the thickness of each insulating layer.

SiO2층과 Si3N4층을 교번하여 적층한 후 포토리소그라피 기술을 이용하여 적층된 절연층을 패터닝 식각하여 메쉬 패턴 형태로 이루어지는 산란 중심(224)을 형성한다.After the SiO 2 layer and the Si 3 N 4 layer are alternately stacked, the stacked insulating layers are patterned and etched using photolithography to form a scattering center 224 having a mesh pattern.

산란 중심(224)이 형성된 제 2 N형 반도체층(223) 위에 제 3 N형 반도체층(225)이 형성된다. 제 3 N형 반도체층(225)의 성장은 전술한 공정챔버 내에서 MOCVD 방식으로 이루어지며, 이때에도 Si 도펀트가 첨가된다. 본 발명의 바람직한 실시예에 따라, 제 3 N형 반도체층(225)이 GaN으로 이루어지고, GaN이 절연층으로 이루어진 산란 중심(224)상에서 성장하지 못하는 특성을 가지므로, 산란 중심(224)의 메쉬 패턴들 사이에서 수직 방향으로 성장하던 제 3 N형 반도체층(225)은 산란 중심(224) 위쪽에서 횡방향 성장을 하게 된다.The third N-type semiconductor layer 225 is formed on the second N-type semiconductor layer 223 on which the scattering center 224 is formed. The growth of the third N-type semiconductor layer 225 is performed by the MOCVD method in the above-described process chamber, and Si dopant is added at this time. According to a preferred embodiment of the present invention, since the third N-type semiconductor layer 225 is made of GaN, GaN is not grown on the scattering center 224 consisting of an insulating layer, so that the scattering center 224 The third N-type semiconductor layer 225 growing in the vertical direction between the mesh patterns is laterally grown above the scattering center 224.

그 다음, 제 3 N형 반도체층(225) 윗면에 세번째 층의 산란 중심(226)을 형성한다. 본 실시예에서는, 산란 중심(226)의 형성을 위해 제 3 N형 반도체층(225)에 두번째 층의 산란 중심(224)을 형성할 때와 마찬가지로 제 1 절연층으로서 SiO2층을 적층한다. 적층되는 SiO2층의 두께는 10Å 이상이 바람직하다.Next, the scattering center 226 of the third layer is formed on the top surface of the third N-type semiconductor layer 225. In this embodiment, in order to form the scattering center 226, the SiO 2 layer is stacked as the first insulating layer as in the case of forming the scattering center 224 of the second layer in the third N-type semiconductor layer 225. The thickness of the SiO 2 layer to be laminated is preferably 10 GPa or more.

제 1 절연층으로서 제 3 N형 반도체층(225)위에 SiO2층이 적층되면 SiO2층위에 제 2 절연층으로서 Si3N4층을 적층한다. 적층되는 Si3N4층의 두께는 10Å 이상이 바람직하다.When the SiO 2 layer is laminated on the third N-type semiconductor layer 225 as the first insulating layer, the Si 3 N 4 layer is laminated as the second insulating layer on the SiO 2 layer. The thickness of the Si 3 N 4 layer to be laminated is preferably 10 GPa or more.

제 2 절연층으로서 Si3N4층이 적층되면 다시 절연층으로서 SiO2와 Si3N4를 교번하여 다수 층으로 적층한다.When a Si 3 N 4 layer is laminated as the second insulating layer, SiO 2 and Si 3 N 4 are alternately stacked as a plurality of layers as the insulating layer.

산란 중심(226)을 형성하는 SiO2와 Si3N4이 교번하여 적층되는 횟수는 각 절연층의 두께를 고려하여 결정될 수 있다.The number of alternating stacks of SiO 2 and Si 3 N 4 forming the scattering center 226 may be determined in consideration of the thickness of each insulating layer.

SiO2층과 Si3N4층을 교번하여 적층한 후 포토리소그라피 기술을 이용하여 적층된 절연층을 패터닝 식각하여 메쉬 패턴 형태로 이루어지는 산란 중심(226)을 형성한다.After the SiO 2 layer and the Si 3 N 4 layer are alternately stacked, the stacked insulating layers are patterned and etched using photolithography to form a scattering center 226 having a mesh pattern.

산란 중심(226)이 형성된 제 3 N형 반도체층(225) 위로 제 4 N형 반도체층(227)이 형성된다. 제 4 N형 반도체층(227)의 성장은 전술한 공정챔버 내에서 MOCVD 방식으로 이루어지며, 이 때에도 Si 도펀트가 첨가된다. 본 발명의 바람직한 실시예에 따라, 제 4 N형 반도체층(227)이 GaN으로 이루어지고, GaN이 절연층으로 이루어진 산란 중심(226)상에서 성장하지 못하는 특성을 가지므로, 산란 중심(226)의 패턴들 사이에서 수직 방향으로 성장하던 제 4 N형 반도체층(227)은 산란 중심(226) 위쪽에서 횡방향 성장을 하게 된다.The fourth N-type semiconductor layer 227 is formed on the third N-type semiconductor layer 225 on which the scattering center 226 is formed. The fourth N-type semiconductor layer 227 is grown in the above-described process chamber by MOCVD, and at this time, Si dopant is added. According to a preferred embodiment of the present invention, since the fourth N-type semiconductor layer 227 is made of GaN and GaN does not grow on the scattering center 226 formed of an insulating layer, the scattering center 226 The fourth N-type semiconductor layer 227 growing vertically between the patterns is laterally grown above the scattering center 226.

그 다음, 동일 공정 챔버 내에서, 제 4 N형 반도체층(227) 윗면에 활성층(240) 및 P형 반도체층(260)이 순차적으로 형성되어 도 6과 같은 적층 구조가 된다. 이 때, P형 반도체층(260)에는 예를 들면, 아연(Zn) 또는 마그네슘(Mg)과 같은 P형 도펀트가 첨가된다.Next, in the same process chamber, the active layer 240 and the P-type semiconductor layer 260 are sequentially formed on the upper surface of the fourth N-type semiconductor layer 227 to form a stacked structure as shown in FIG. 6. At this time, a P-type dopant such as zinc (Zn) or magnesium (Mg) is added to the P-type semiconductor layer 260.

그 다음, 도시되어 있지는 않지만, P형 반도체층(260) 윗면에 Ni/Au, ITO, ZnO 등으로부터 선택된 투명전극층(320; 도 1 참조)을 형성하는 공정과 N형 반도체층(220) 일부를 노출시키기 위해 메사를 형성하는 공정과 투명전극층(320)과 N형 반도체층(220)의 노출영역에 각각 P형 전극패드(340) 및 N형 전극패드(330)를 형성하는 공정이 수행될 수 있으며, 이에 의해, 도 1에 도시된 것과 같은 구조의 발광다이오드가 제조될 수 있다.Next, although not shown, a process of forming a transparent electrode layer 320 (see FIG. 1) selected from Ni / Au, ITO, ZnO, and the like on the upper surface of the P-type semiconductor layer 260 and a part of the N-type semiconductor layer 220 A process of forming a mesa and a process of forming a P-type electrode pad 340 and an N-type electrode pad 330 in the exposed regions of the transparent electrode layer 320 and the N-type semiconductor layer 220 may be performed. As a result, a light emitting diode having a structure as shown in FIG. 1 can be manufactured.

대안적으로, 기판(100)을 발광셀로부터 제거하는 공정을 취함으로써 상하로 P형 전극과 N형 전극이 제공되는 수직형 발광다이오드가 제조될 수 있다.Alternatively, a vertical light emitting diode in which a P-type electrode and an N-type electrode are provided up and down may be manufactured by taking a process of removing the substrate 100 from the light emitting cell.

이상의 본 발명은 상기에 기술된 실시예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the above described embodiments, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

예를 들어, 본 발명의 일실시예에서는 GaN계의 제 1 N형 반도체층(221)에 절 연층으로서 SiO2와 Si3N4를 교번하여 다수 층으로 적층한 후 패터닝하여 형성된 산란 중심(222, 224, 226)을 다층으로 형성하고, 다층으로 형성된 그 산란 중심(222, 224, 226)을 이용해 제 2 내지 제 4 N형 반도체층(223, 225, 227)을 LEO 방식으로 횡방향 성장하는 방법과 및 그 방법에 의해 제조되는 발광다이오드가 주로 설명되었다.For example, in the exemplary embodiment of the present invention, the scattering center 222 formed by alternately stacking SiO 2 and Si 3 N 4 as a plurality of layers on the GaN-based first N-type semiconductor layer 221 as an insulating layer and patterning them. , 224, 226 are formed in multiple layers, and the second to fourth N-type semiconductor layers 223, 225, 227 are laterally grown in the LEO manner using the scattering centers 222, 224, 226 formed in the multilayer. The method and the light emitting diodes produced by the method have been mainly described.

하지만, 절연층으로서 SiO2와 Si3N4외에도 서로 다른 굴절율을 가진 절연층을 사용하여 산란 중심 패턴을 형성할 수 도 있다.However, in addition to SiO 2 and Si 3 N 4 , the scattering center pattern may be formed using an insulating layer having different refractive indices as the insulating layer.

또한 본 발명의 일실시예서는 N형 반도체층(220)내에 3개의 층으로 산란 중심(222, 224, 226)이 형성될 때, 3개의 층에 형성된 각 산란 중심(222, 224, 226)의 크기가 모든 층에서 서로 동일하게 형성되어 있다.In addition, in the exemplary embodiment of the present invention, when the scattering centers 222, 224, and 226 are formed of three layers in the N-type semiconductor layer 220, the scattering centers 222, 224, and 226 of the three layers are formed. The size is formed equal to each other in all layers.

그러나, 도 7에 도시되어 있는 바와 같이 첫번째 층에 배열된 산란 중심(222)의 크기보다 두번째 층에 배열된 산란 중심(224)의 크기를 좀더 작게 하고, 두번째 층에 배열된 산란 중심(224)의 크기보다 세번째 층에 배열된 산란 중심(224)의 크기를 좀더 작게 하여 형성하는 변형예가 가능하다. 이와 같이 산란 중심(226)의 크기를 위층으로 올라갈 수록 작게 하면 N형 반도체층(220)의 결정 성장성을 좀더 향상시킬 수 있고, N형 반도체층의 두께를 줄일 수 있다.However, as shown in FIG. 7, the scattering center 224 arranged in the second layer is made smaller than the scattering center 222 arranged in the first layer, and the scattering center 224 arranged in the second layer is smaller. Modifications are possible by forming a smaller size of the scattering center 224 arranged in the third layer than the size of. As the size of the scattering center 226 increases as the upper layer increases, the crystal growth of the N-type semiconductor layer 220 may be further improved, and the thickness of the N-type semiconductor layer may be reduced.

아울러, 도시되지는 않았지만 첫번째 층에 배열된 산란 중심의 크기보다 두번째 층에 배열된 산란 중심의 크기를 좀더 크게 하고, 두번째 층에 배열된 산란 중심의 크기보다 세번째 층에 배열된 산란 중심의 크기를 좀더 크게 하여 형성하는 변형예가 가능하다. 이와 같이 산란 중심의 크기를 위층으로 올라갈수록 크게 하여 활성층(240)에 가까운 층의 산란 중심의 크기를 크게 하면 활성층(240)에 생성된 광을 좀더 효과적으로 반사시킴으로써 산란효과를 좀더 향상시킬 수 있다.In addition, although not shown, the size of the scattering center arranged in the second layer is larger than the size of the scattering center arranged in the first layer, and the size of the scattering center arranged in the third layer is larger than the size of the scattering center arranged in the second layer. Modifications can be made that are made larger. As such, when the size of the scattering center is increased to the upper layer and the size of the scattering center of the layer close to the active layer 240 is increased, the scattering effect can be further improved by reflecting light generated in the active layer 240 more effectively.

이외에도 각 층에 배열된 산란 중심의 크기를 각 층은 동일하고 층별로는 서로 다르게 형성되도록 변형할 수 도 있다.In addition, the size of the scattering centers arranged in each layer may be modified so that each layer is the same and is formed differently for each layer.

또한 본 발명의 일실시예서는 N형 반도체층(220)내에 3개의 층으로 형성되는 산란 중심(222, 224, 226)이 형성될 때, 3개의 층에 형성된 각 산란 중심(222, 224, 226)의 위치가 모든 층에서 서로 동일한 위치에 형성되어 있다.In addition, according to an embodiment of the present invention, when scattering centers 222, 224, and 226 formed of three layers are formed in the N-type semiconductor layer 220, each scattering center 222, 224, and 226 formed in three layers is formed. ) Is formed at the same position in each layer.

그러나, 도 8에 도시되어 있는 바와 같이 첫번째 층에 배열된 산란 중심(222)의 위치와 두번째 층에 배열된 산란 중심(224)의 위치가 조금 엇갈려서 배치되게 하고, 두번째 층에 배열된 산란 중심(224)의 위치가 세번째 층에 배열된 산란 중심(224)의 위치와 조금 조금 엇갈려 배치되게 하여 형성하는 변형예가 가능하다. 이와 같이 산란 중심(226)의 위치가 인접하는 층과 조금씩 엇갈리게 배치되면 활성층(240)에서 생성된 광이 위층에 배치된 산란 중심을 투과하거나 산란 중심이 형성되지 않은 부분을 투과하더라도 위층과 조금 엇갈리게 배치된 아래 층의 산란 중심에 의해 반사될 수 있음에 따라 산란효과를 좀더 향상시킬 수 있다.However, as shown in FIG. 8, the positions of the scattering centers 222 arranged in the first layer and the scattering centers 224 arranged in the second layer are slightly staggered, and the scattering centers arranged in the second layer ( A modification is possible in which the position of 224 is slightly offset from the position of the scattering center 224 arranged in the third layer. As such, when the positions of the scattering centers 226 are slightly staggered from the adjacent layers, even if the light generated in the active layer 240 passes through the scattering centers disposed in the upper layer or passes through the portion where the scattering centers are not formed, the scattering centers 226 slightly cross the upper layers. As it can be reflected by the scattering center of the disposed lower layer, the scattering effect can be further improved.

물론, 도 8에는 각 층에 형성된 산란 중심의 크기가 위층으로 올라갈 수 록 작아지도록 되어 있으나, 동일한 크기일 수 도 있고 위층으로 올라갈 수록 커질 수 도 있고, 크기에서는 다양하게 변형이 또한 가능하다.Of course, the size of the scattering center formed in each layer in Figure 8 is to be smaller as the upper layer, but may be the same size and may be larger as the upper layer, and may be variously modified in size.

또한, 도 8에는 첫번째 층에 형성된 산란 중심의 위치와 두번째 층에 형성된 산란 중심의 위치는 서로 엇갈리고 첫번째 층에 형성된 산란 중심의 위치와 세번째 층에 형성된 산란 중심의 위치가 서로 일치하도록 되어 있으나, 각 층들에 형성된 산란 중심들의 위치가 서로 일치하지 않고 모두 조금씩 엇갈려서 배치되도록 형성하는 변형이 가능하다.In addition, in FIG. 8, the positions of the scattering centers formed in the first layer and the scattering centers formed in the second layer are staggered, and the positions of the scattering centers formed in the first layer and the positions of the scattering centers formed in the third layer coincide with each other. It is possible to modify the scattering centers formed in the layers so that the positions of the scattering centers do not coincide with each other and are all slightly staggered.

아울러, 도 9에 도시된 바와 같이 기판(100)에 요철의 패턴(110)을 형성하여 활성층(240)에서 생성된 광이 N형 반도체층(220)에 형성된 3개의 층으로 각 산란 중심(222, 224, 226)을 투과하여 기판까지 도달한 광을 반사시켜 외부로 광을 방출시켜 광 효율을 향상시키도록 하는 변형예가 가능하다.In addition, as shown in FIG. 9, the scattering centers 222 are formed of three layers formed on the N-type semiconductor layer 220 by forming the uneven pattern 110 on the substrate 100 so that the light generated in the active layer 240 is formed in the N-type semiconductor layer 220. , 224 and 226 may be modified to reflect the light reaching the substrate to emit light to the outside to improve the light efficiency.

본 발명에 의하면, 발광소자에서 기판과 활성층 사이에 서로 다른 굴절율을 가지는 절연층가 적층되어 DBR을 형성하는 산란 중심을 형성함으로써, 산란 중심에서의 광투과율을 줄이고 반사율을 향상시키고, 산란 중심을 다수의 층에 배열함으로써 산란 중심을 하나의 층에 배열하는 것에 비하여 산란 중심에서의 반사율을 훨씬 향상시킬 수 있다. 이에 따라, 활성층에 의해 생성된 광이 산란 중심을 투과하여 발광 소자 내부에서 소멸되지 않고 산란 중심에 의해 산란되어 효율적으로 외부로 방출될 수 있으므로 광효율이 향상된다.According to the present invention, in the light emitting device, an insulating layer having different refractive indices is stacked between the substrate and the active layer to form a scattering center for forming a DBR, thereby reducing light transmittance at the scattering center, improving reflectance, and forming a plurality of scattering centers. By arranging the layers, the reflectance at the scattering centers can be much improved compared to arranging the scattering centers in one layer. As a result, light generated by the active layer is transmitted through the scattering center and is not extinct in the light emitting device, but is scattered by the scattering center and can be efficiently emitted to the outside, thereby improving light efficiency.

또한, 기판과 반도체층 사이의 격자 불일치 및/또는 열전달율 차이에 따라 야기되는 전위(dislocation) 등의 격자 결함을 다수의 층에 배열되어 형성된 산란 중심을 이용한 LEO 방식에 의한 반도체층의 횡방향 성장을 통해 억제할 수 있다.In addition, the lateral growth of the semiconductor layer by the LEO method using a scattering center formed by arranging lattice defects such as dislocations caused by lattice mismatch and / or difference in heat transfer rate between the substrate and the semiconductor layer in a plurality of layers is prevented. Can be suppressed through.

Claims (14)

제 1 도전형 반도체층, 제 2 도전형 반도체층 및 그 사이의 활성층을 기판 위에 형성시켜 이루어진 발광 소자를 제조하는 방법에 있어서,In the method of manufacturing a light emitting device formed by forming a first conductive semiconductor layer, a second conductive semiconductor layer and an active layer therebetween on a substrate, 기판위에 제 1 도전형 반도체층을 성장시키는 단계와,Growing a first conductivity type semiconductor layer on the substrate, 상기 제 1 도전형 반도체층위에 굴절율이 서로 다른 둘 이상의 절연층이 교번하여 적층되어 이루어진 다수의 산란 중심과, 상기 산란 중심위에 재차 성장되어 이루어진 상기 제 1 도전형 반도체층을 적어도 2회 이상 교번하여 형성하는 단계와,A plurality of scattering centers formed by alternately stacking two or more insulating layers having different refractive indices on the first conductive semiconductor layer and alternating at least two or more times of the first conductive semiconductor layer formed again on the scattering center Forming step, 상기 제 1 도전형 반도체층위에 활성층 및 제 2 도전형 반도체층을 형성하는 단계를 포함하는 발광 소자 제조방법.And forming an active layer and a second conductive semiconductor layer on the first conductive semiconductor layer. 청구항 1에 있어서, 교번 형성 단계는,The method of claim 1, wherein the alternating step is 상기 1차 성장된 제 1 도전형 반도체층위에 굴절율이 서로 다른 둘 이상의 절연층을 교번하여 적층하는 단계와,Alternately stacking two or more insulating layers having different refractive indices on the first grown semiconductor layer; 상기 적층된 절연층을 해당 절연층의 아래에 위치하는 상기 제 1 도전형 반도체층의 일부가 드러나도록 패터닝 식각하여 산란 중심을 형성하는 단계와,Patterning the stacked insulating layers so that a part of the first conductive semiconductor layer positioned below the insulating layer is exposed to form a scattering center; 상기 산란 중심위에 상기 제 1 도전형 반도체층을 재차 성장시키는 단계를 포함하되,Growing the first conductive semiconductor layer on the scattering center again; 상기 적층단계와 산란 중심 형성 단계와 재차 성장 단계를 반복하여 수행하는 발광 소자 제조방법.The method of manufacturing a light emitting device is performed by repeating the lamination step, the scattering center forming step and the growth step again. 청구항 2에 있어서, 상기 적층 단계는,The method of claim 2, wherein the laminating step, SiO2층과 Si3N4층을 교번하여 적층하는 발광 소자 제조방법.A method of manufacturing a light emitting device, in which an SiO 2 layer and an Si 3 N 4 layer are alternately laminated. 청구항 2에 있어서, 상기 적층 단계는,The method of claim 2, wherein the laminating step, 서로 다른 둘 이상의 절연층을 반복적으로 교번하여 다수의 층으로 적층하는 발광 소자 제조방법.A method of manufacturing a light emitting device in which two or more different insulating layers are alternately repeatedly stacked in a plurality of layers. 청구항 2에 있어서, 상기 산란 중심 형성 단계는The method of claim 2, wherein the scattering center forming step 상기 산란 중심이 층마다 서로 엇갈려 위치되도록 형성되도록 패터닝 식각의 위치를 층마다 변형시키는 발광 소자 제조방법.And modifying the position of the patterning etching layer by layer such that the scattering centers are alternately positioned with each layer. 청구항 2에 있어서, 상기 산란 중심 형성 단계는The method of claim 2, wherein the scattering center forming step 상기 산란 중심의 크기가 동일한 층에서는 서로 같고, 층마다 서로 다른 크기로 형성되도록 패터닝 식각의 크기를 층마다 변형시키는 발광 소자 제조방법.The method of manufacturing a light emitting device for modifying the size of the patterning etching for each layer so that the same size of the scattering center is the same in each layer, each layer has a different size. 청구항 2에 있어서, 상기 산란 중심 형성 단계는,The method of claim 2, wherein the scattering center forming step, 상기 적층된 절연층을 포토리소그라피를 이용하여 메쉬 형태의 마스크 패턴으로 식각하는 발광 소자 제조방법.Method of manufacturing a light emitting device for etching the laminated insulating layer by a mask pattern of a mesh form using photolithography. 청구항 1에 있어서, 상기 기판은 표면에 요철 패턴이 형성된 기판인 발광 소자 제조 방법.The method of claim 1, wherein the substrate is a substrate having a concave-convex pattern formed on a surface thereof. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 그 사이의 활성층을 기판 위에 형성시켜 이루어진 발광 소자에 있어서,In a light emitting device formed by forming a first conductive semiconductor layer, a second conductive semiconductor layer and an active layer therebetween on a substrate, 기판과,Substrate, 상기 기판위에 제 1 도전형 반도체층으로 이루어져 형성된 제 1 층 내지 제 n 층과,First to nth layers formed of a first conductivity type semiconductor layer on the substrate; 상기 제 n 층위에 형성된 활성층 및 제 2 도전형 반도체층을 포함하며,An active layer and a second conductivity type semiconductor layer formed on the nth layer, 상기 제 1 층 내지 제 n 층의 각 층 사이에는 굴절율이 서로 다른 둘 이상의 절연층이 교번하여 적층되어 형성된 다수의 산란 중심이 형성되어 있는 발광 소자.And a plurality of scattering centers formed by alternately stacking two or more insulating layers having different refractive indices between the layers of the first to nth layers. 청구항 9에 있어서, 상기 다수의 산란 중심은The method of claim 9, wherein the plurality of scattering centers are SiO2층과 Si3N4층을 교번하여 적층된 발광 소자.A light emitting device in which an SiO 2 layer and an Si 3 N 4 layer are alternately stacked. 청구항 9에 있어서, 상기 다수의 산란 중심은 The method of claim 9, wherein the plurality of scattering centers are 서로 다른 둘 이상의 절연층을 반복적으로 교번하여 다수의 층으로 적층된 발광 소자.A light emitting device stacked in a plurality of layers by repeatedly alternating two or more different insulating layers. 청구항 9에 있어서, 상기 다수의 산란 중심은The method of claim 9, wherein the plurality of scattering centers are 각 층에 위치하는 산란 중심들의 위치가 인접하는 층끼리 서로 엇갈려 위치하도록 형성된 발광 소자.A light emitting device in which the positions of the scattering centers located in each layer are positioned so that adjacent layers are alternate with each other. 청구항 9에 있어서, 상기 다수의 산란 중심은The method of claim 9, wherein the plurality of scattering centers are 상기 산란 중심의 크기가 동일한 층에서는 서로 같고, 층마다 서로 다른 크 기로 형성된 발광 소자.The light emitting device having the same size as the scattering center in the same layer, each layer having a different size. 청구항 9에 있어서, 상기 기판은 표면에 요철 패턴이 형성된 기판인 발광 소자.The light emitting device of claim 9, wherein the substrate is a substrate having a concave-convex pattern formed on a surface thereof.
KR1020060136680A 2006-12-28 2006-12-28 Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby KR101337616B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136680A KR101337616B1 (en) 2006-12-28 2006-12-28 Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136680A KR101337616B1 (en) 2006-12-28 2006-12-28 Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby

Publications (2)

Publication Number Publication Date
KR20080061694A true KR20080061694A (en) 2008-07-03
KR101337616B1 KR101337616B1 (en) 2013-12-06

Family

ID=39813917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136680A KR101337616B1 (en) 2006-12-28 2006-12-28 Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby

Country Status (1)

Country Link
KR (1) KR101337616B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010790B1 (en) * 2009-05-28 2011-01-25 한국광기술원 Light Emitting Diode Including Reflecting Pattern Layer and Method for Fabricating The Same
WO2011162479A2 (en) * 2010-06-24 2011-12-29 Seoul Opto Device Co., Ltd. Light emitting diode
US8618563B2 (en) 2009-03-17 2013-12-31 Lg Innotek Co., Ltd. Light emitting device with vertically adjustable light emitting pattern
KR101363432B1 (en) * 2011-12-28 2014-02-18 전자부품연구원 Nitride semiconductor light emitting device and method for manufacturing thereof
US20140080286A1 (en) * 2011-04-14 2014-03-20 Osram Opto Semiconductors Gmbh Method for producing a semiconductor body
US8907360B2 (en) 2009-11-13 2014-12-09 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector, method of fabricating the same, and light emitting diode package having distributed bragg reflector
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US8963183B2 (en) 2010-07-28 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode having distributed Bragg reflector

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110751900B (en) * 2019-10-31 2022-03-01 Oppo广东移动通信有限公司 Display device and electronic apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9807692D0 (en) * 1998-04-14 1998-06-10 Univ Strathclyde Optival devices
JP4547746B2 (en) * 1999-12-01 2010-09-22 ソニー株式会社 Method for producing crystal of nitride III-V compound
JP2002151418A (en) * 2000-11-14 2002-05-24 Sony Corp Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP4055503B2 (en) * 2001-07-24 2008-03-05 日亜化学工業株式会社 Semiconductor light emitting device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618563B2 (en) 2009-03-17 2013-12-31 Lg Innotek Co., Ltd. Light emitting device with vertically adjustable light emitting pattern
KR101010790B1 (en) * 2009-05-28 2011-01-25 한국광기술원 Light Emitting Diode Including Reflecting Pattern Layer and Method for Fabricating The Same
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US9343631B2 (en) 2009-11-13 2016-05-17 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US10141480B2 (en) 2009-11-13 2018-11-27 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US10128306B2 (en) 2009-11-13 2018-11-13 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US8907360B2 (en) 2009-11-13 2014-12-09 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector, method of fabricating the same, and light emitting diode package having distributed bragg reflector
US9577157B2 (en) 2009-11-13 2017-02-21 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US9324919B2 (en) 2009-11-13 2016-04-26 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
WO2011162479A3 (en) * 2010-06-24 2012-02-16 Seoul Opto Device Co., Ltd. Light emitting diode
WO2011162479A2 (en) * 2010-06-24 2011-12-29 Seoul Opto Device Co., Ltd. Light emitting diode
CN102668135A (en) * 2010-06-24 2012-09-12 首尔Opto仪器股份有限公司 Light emitting diode
US9142715B2 (en) 2010-06-24 2015-09-22 Seoul Viosys Co., Ltd. Light emitting diode
US8963183B2 (en) 2010-07-28 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode having distributed Bragg reflector
US9324615B2 (en) * 2011-04-14 2016-04-26 Osram Opto Semiconductors Gmbh Method for producing a semiconductor body
US9768344B2 (en) 2011-04-14 2017-09-19 Osram Opto Semiconductors Gmbh Method of producing a semiconductor body
US20140080286A1 (en) * 2011-04-14 2014-03-20 Osram Opto Semiconductors Gmbh Method for producing a semiconductor body
KR101363432B1 (en) * 2011-12-28 2014-02-18 전자부품연구원 Nitride semiconductor light emitting device and method for manufacturing thereof

Also Published As

Publication number Publication date
KR101337616B1 (en) 2013-12-06

Similar Documents

Publication Publication Date Title
KR101337616B1 (en) Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby
US8124985B2 (en) Semiconductor light emitting device and method for manufacturing the same
TWI546983B (en) High efficiency light emitting diode
JP5849215B2 (en) Ultraviolet semiconductor light emitting device
JP2007019488A (en) Semiconductor light emitting element
WO2013095037A1 (en) Light-emitting diode and method for manufacturing same
JP2011119333A (en) Nitride semiconductor light-emitting element
KR20120055391A (en) Nano rod light emitting device
US20130207147A1 (en) Uv light emitting diode and method of manufacturing the same
KR20080058722A (en) Fabrication method of light emitting device having scattering center laminated with a plurality of insulator layer and light emitting device thereby
KR101028314B1 (en) Light emitting device and method for fabricating the same
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR20110106987A (en) High efficiency light emitting diode
US20210036049A1 (en) Light emitting device and manufacturing method thereof
JP2011082248A (en) Semiconductor light emitting element and method of manufacturing the same, and lamp
KR101754906B1 (en) Light emitting device
KR100998013B1 (en) Semiconductor light emitting device
JP2015043468A (en) Ultraviolet semiconductor light-emitting element
KR101363432B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
US20230238485A1 (en) Light emitting device and method of manufacturing the same
KR101654341B1 (en) Light emitting device and fabrication method thereof
KR101138948B1 (en) High efficiency light emitting diode
KR100730752B1 (en) Compound semiconductor having supper lattice layer and light emitting diode using the same and method for fabricating the ligth emitting diode
KR101125459B1 (en) Light emitting device and method for fabricating the same
JP2017054901A (en) Group iii nitride semiconductor light emitting device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5