KR20080060903A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20080060903A
KR20080060903A KR1020060135525A KR20060135525A KR20080060903A KR 20080060903 A KR20080060903 A KR 20080060903A KR 1020060135525 A KR1020060135525 A KR 1020060135525A KR 20060135525 A KR20060135525 A KR 20060135525A KR 20080060903 A KR20080060903 A KR 20080060903A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
type
photoresist film
layer
Prior art date
Application number
KR1020060135525A
Other languages
English (en)
Inventor
강재현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135525A priority Critical patent/KR20080060903A/ko
Publication of KR20080060903A publication Critical patent/KR20080060903A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로서 기판 상에 피식각층과 제 1 형의 제 1 포토레지스트막을 형성하는 공정과, 상기 제 1 포토레지스트막을 바이너리 마스크를 이용하여 제 1 노광을 실시하는 공정과, 상기 제 1 포토레지스트막을 현상하여 상기 피식각층을 노출시키는 제 1 포토레지스트 패턴을 형성하고 상기 피식각층을 식각하여 제 1 패턴을 형성하는 공정과, 상기 제 1 포토레지스트 패턴을 제거하고 상기 기판상에 상기 제 1 패턴을 덮도록 상기 제 1 형과 반대하는 광특성을 제 2 형의 제 2 포토레지스트막을 형성하고 상기 바이너리 마스크를 이용하여 제 2 노광을 실시하는 공정과, 상기 제 2 포토레지스트막을 현상하여 상기 제 1 포토레지스트 패턴과 역상을 갖되 상기 제 1 패턴의 양측 부분과 중첩되고 가운데 부분을 노출시키는 제 2 포토레지스트 패턴을 형성하는 공정과, 상기 제 2 패턴의 노출된 부분을 식각하여 미세한 폭을 갖는 제 2 패턴을 형성하는 공정을 포함한다. 따라서, 미세 패턴을 기존의 바이너리 마스크를 사용하여 형성할 수 있으므로 제조 원가를 감소시킬 수 있다.
미세 패턴, 바이너리 마스크, 해상도, 입사광, 파장

Description

반도체장치의 제조방법{Method for fabricating semiconductor device}
도 1a 내지 도 1c은 종래 기술에 따른 반도체장치의 제조방법의 공정도를 도시한 것이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 제조방법의 공정도를 도시한 것이다.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 기판 13 : 피식각층
15 : 제 1 포토레지스트막 17 : 바이너리 마스크
19 : 석영기판 21 : 차광영역
23 : 제 1 포토레지스트 패턴 25 : 제 1 패턴
27 : 제 2 포토레지스트막 29 : 제 2 포토레지스트 패턴
31 : 제 2 패턴
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 기존의 장비 및 마스크를 이용하여 미세 패턴을 형성할 수 있는 반도체장치의 제조방법에 관한 것 이다.
반도체장치가 고성능화 및 고집적화가 이루어짐에 따라 금속 배선 또는 IMD(Inter Mediate Dielectric) 패턴의 폭이 조밀해지고 있다. 그러므로, 포토 공정에서 더 높은 해상도를 갖는 장비의 필요성이 요구하고 있다. 그러나, 높은 해상도를 갖는 포토 장비는 매우 고가이다.
따라서, 기존의 장비를 사용하면서 입사광의 위상을 반전시켜 해상도를 증가시키는 CPL(Chromeless Phase-shifting Lithography) 마스크를 사용하여 미세 패턴을 형성하였다.
도 1a 내지 도 1c은 종래 기술에 따른 반도체장치의 제조방법을 도시하는 공정도이다.
종래 기술에 따른 반도체장치의 제조방법은 CPL 마스크(47)를 사용하여 미세 패턴(55)을 형성하는 것이다.
도 1a를 참조하면, 기판(41) 상에 금속 또는 절연물질을 증착하여 피식각층(43)을 형성한다. 그리고 피식각층(43) 상에 포토레지스트막(45)을 형성한다. 상기에서 기판(41)은 트랜지스터가 형성된 반도체기판을 덮는 층간절연층 또는 절연층 상의 금속층일 수도 있다.
포토레지스트막(45)을 CPL 마스크(47)를 이용하여 노광한다. 상기에서 CPL 마스크(47)는 석영 기판을 선택적으로 식각함으로써 식각된 부분과 식각되지 않은 부분을 투과하는 빛이 서로 180°의 위상차를 갖게 하여 CPL 마스크(47)를 투과하는 빛이 상쇄간섭을 일으키도록 한다. 그 결과 CPL 마스크(47)를 투과하는 빛의 일 부는 포토레지스트막(45)에 조사되고 상기 상쇄간섭을 일으킨 빛은 포토레지스트막(45)에 조사되지 않게 된다. 결과적으로 상쇄간섭이 일어나지 않은 영역(50)과 상쇄간섭일 일어난 영역(51)에 의해 빛이 선택적으로 포토레지스트막(45)에 조사되어 미세 패턴 형성이 가능하게 된다.
도 1b를 참조하면, 포토레지스트막(45)을 현상하여 포토레지스트 패턴(53)을 형성한다. 상기에서 포토레지스트막(45)은 노광된 부분이 현상에 의해 제거되고 노광되지 않은 부분이 잔류 되어 포토레지스트 패턴(53)을 형성한다.
도 1c를 참조하면, 포토레지스트 패턴(53)을 마스크로 사용하여 피식각층(43)을 식각하여 미세 패턴(55)을 형성한다.
상술한 바와 같이 종래에는 CPL 마스크를 사용하여 폭이 좁고 프로파일이 정확한 포토레지스트 패턴을 형성할 수 있어 미세 패턴을 형성할 수 있다.
그러나, 종래 기술에 사용되는 CPL 마스크는 미세 패턴을 형성할 수 있으나 기존의 바이너리(binary) 마스크보다 고가이므로 제조 원가를 증가시키는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 기존의 바이너리 마스크를 사용하여 미세 패턴을 형성할 수 있어 제조 원가를 감소시킬 수 있는 반도체장치의 제조방법을 제공함에 있다.
상기 기술적 과제를 이루기 위한, 본 발명에 따른 반도체장치 제조방법은 기 판 상에 피식각층과 제 1 형의 제 1 포토레지스트막을 형성하는 공정과, 상기 제 1 포토레지스트막을 바이너리 마스크를 이용하여 제 1 노광을 실시하는 공정과, 상기 제 1 포토레지스트막을 현상하여 상기 피식각층을 노출시키는 제 1 포토레지스트 패턴을 형성하고 상기 피식각층을 식각하여 제 1 패턴을 형성하는 공정과, 상기 제 1 포토레지스트 패턴을 제거하고 상기 기판 상에 상기 제 1 패턴을 덮도록 상기 제 1 형과 반대하는 광특성을 제 2 형의 제 2 포토레지스트막을 형성하고 상기 바이너리 마스크를 이용하여 제 2 노광을 실시하는 공정과, 상기 제 2 포토레지스트막을 현상하여 상기 제 1 포토레지스트 패턴과 역상을 갖되 상기 제 1 패턴의 양측 부분과 중첩되고 가운데 부분을 노출시키는 제 2 포토레지스트 패턴을 형성하는 공정과, 상기 제 2 패턴의 노출된 부분을 식각하여 미세한 폭을 갖는 제 2 패턴을 형성하는 공정을 포함한다.
상기에서 피식각층을 금속 또는 절연물질로 형성한다.
상기에서 제 1 형 및 제 2 형의 포토레지스트는 각각 포지티브형 및 네가티브형이거나, 또는, 각각 네가티브형 및 포지티브형이다.
상기에서 네가티브형 포토레지스트를 해상도가 저하되는 것으로 형성한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체장치 제조 방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(11) 상에 금속 또는 절연물질을 증착하여 피식각층(13)을 형성한다. 그리고 피식각층(13) 상에 포지티브형의 제 1 포토레지스트 막(15)을 형성한다. 상기에서 기판(11)은 트랜지스터가 형성된 반도체기판을 덮는 층간절연층 또는 절연층 상의 금속층일 수도 있다.
제 1 포토레지스트막(15)을 통상의 바이너리 마스크(17)를 이용하여 제 1 노광을 실시한다. 상기에서 바이너리 마스크(17)는 석영기판(19)에 크롬 패턴의 차광영역(21)이 형성된다.
도 2b를 참조하면, 제 1 포토레지스트막(15)을 현상하여 제 1 포토레지스트 패턴(23)을 형성한다. 상기에서 제 1 포토레지스트막(15)은 포지티브형이므로 노광된 부분이 현상에 의해 제거되고 노광되지 않은 부분이 잔류되어 제 1 포토레지스트 패턴(23)이 된다.
그리고 제 1 포토레지스트 패턴(23)을 마스크로 사용하여 피식각층(13)을 식각하여 제 1 패턴(25)을 형성한다.
도 2c를 참조하면, 제 1 포토레지스트 패턴(23)을 제거하고 기판(11) 상에 제 1 패턴(25)을 덮도록 네가티브형의 제 2 포토레지스트막(27)을 형성한다. 그리고, 제 2 포토레지스트막(27)을 도 2a에서 사용된 동일한 바이너리 마스크(17)를 이용하여 제 2 노광을 실시한다. 이때, 제 2 포토레지스트막(27)은 네가티브형이므로 해상도가 저하되어 제 1 패턴(25)과 중첩되는 부분까지 노광된다.
도 2d를 참조하면, 제 2 포토레지스트막(27)을 현상하여 제 2 포토레지스트 패턴(29)을 형성한다. 상기에서 제 2 포토레지스트막(27)은 네가티브형이므로 노광되지 않은 부분이 현상에 의해 제거되고 노광된 부분이 잔류되어 제 2 포토레지스트 패턴(29)이 된다.
그러므로, 제 2 포토레지스트 패턴(29)은 제 1 포토레지스트 패턴(23)과 반대로 형성되어 제 1 패턴(25)을 노출시키나 네가티브형 포토레지스트의 해상도가 나쁘므로 제 1 패턴(25)의 양측과 중첩되고 가운데 부분만을 노출시킨다.
도 2e를 참조하면, 제 2 포토레지스트 패턴(29)을 마스크로 사용하여 제 1 패턴(25)의 노출된 부분을 식각한다. 이때, 제 1 패턴(25)은 양측 부분을 제외한 가운데 부분이 제 2 포토레지스트 패턴(29)에 의해 노출되어 식각되며 식각되지 않고 잔류하는 양측 부분이 제 2 패턴(31)이 된다. 상기에서 제 2 패턴(31)은 제 1 패턴(25)의 가운데 부분을 식각하고 양측 부분 만으로 형성되므로 미세 패턴을 이루게 된다.
상술한 바와 같이 본 발명은 기존의 바이너리 마스크를 사용하는 2번의 포토리쏘그래피 공정에 의해 미세 패턴을 형성할 수 있다. 상기에서 포토레지스트를 먼저 포지티브형을 사용하고 이 후에 네가티브형을 사용하는 것을 실시예로 보였으나, 먼저 네가티브형을 사용하고 이 후에 포지티브형을 사용할 수도 있다.
이러한 본원 발명인 반도체장치의 제조방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
본 발명에 따른 반도체장치의 제조방법에 따르면 반도체 미세 패턴을 기존의 바이너리 마스크를 사용하여 형성할 수 있으므로 제조 원가를 감소시킬 수 있는 효과가 있다.

Claims (5)

  1. 기판 상에 피식각층과 제 1 형의 제 1 포토레지스트막을 형성하는 공정과,
    상기 제 1 포토레지스트막을 바이너리 마스크를 이용하여 제 1 노광을 실시하는 공정과,
    상기 제 1 포토레지스트막을 현상하여 상기 피식각층을 노출시키는 제 1 포토레지스트 패턴을 형성하고 상기 피식각층을 식각하여 제 1 패턴을 형성하는 공정과,
    상기 제 1 포토레지스트 패턴을 제거하고 상기 기판 상에 상기 제 1 패턴을 덮도록 상기 제 1 형과 반대하는 광특성을 제 2 형의 제 2 포토레지스트막을 형성하고 상기 바이너리 마스크를 이용하여 제 2 노광을 실시하는 공정과,
    상기 제 2 포토레지스트막을 현상하여 상기 제 1 포토레지스트 패턴과 역상을 갖되 상기 제 1 패턴의 양측 부분과 중첩되고 가운데 부분을 노출시키는 제 2 포토레지스트 패턴을 형성하는 공정과,
    상기 제 2 패턴의 노출된 부분을 식각하여 미세한 폭을 갖는 제 2 패턴을 형성하는 공정을 포함하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 피식각층을 금속 또는 절연물질로 형성하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 제 1 형 및 제 2 형의 포토레지스트는 각각 포지티브형 및 네가티브형인 반도체장치의 제조방법.
  4. 상기 제 1항에 있어서,
    상기 제 1 형 및 제 2 형의 포토레지스트는 각각 네가티브형 및 포지티브형인 반도체장치의 제조방법.
  5. 제 1항 또는 제 3항에 있어서,
    상기 네가티브형 포토레지스트를 해상도가 저하되는 것으로 형성하는 반도체장치의 제조방법.
KR1020060135525A 2006-12-27 2006-12-27 반도체장치의 제조방법 KR20080060903A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135525A KR20080060903A (ko) 2006-12-27 2006-12-27 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135525A KR20080060903A (ko) 2006-12-27 2006-12-27 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20080060903A true KR20080060903A (ko) 2008-07-02

Family

ID=39813379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135525A KR20080060903A (ko) 2006-12-27 2006-12-27 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20080060903A (ko)

Similar Documents

Publication Publication Date Title
US20080014684A1 (en) Two-print-two-etch method for enhancement of CD control using ghost poly
TW201802573A (zh) 具有多層遮光層的光罩
US6645678B2 (en) Method and apparatus for making an integrated circuit using polarization properties of light
KR20070068910A (ko) 위상 반전 마스크의 임계 치수 보정방법
KR100945921B1 (ko) 반도체 소자의 포토마스크 형성방법
KR101216242B1 (ko) 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크
KR20090000876A (ko) 반도체소자의 위상반전마스크 형성방법
KR100755074B1 (ko) 포토마스크 및 제조 방법
KR20080060903A (ko) 반도체장치의 제조방법
KR20120054467A (ko) 크롬리스 위상변이마스크의 제조방법
US6306549B1 (en) Method for manufacturing EAPSM-type masks used to produce integrated circuits
KR100685891B1 (ko) 위상반전마스크
US6296987B1 (en) Method for forming different patterns using one mask
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
KR20070000534A (ko) 노광용 마스크 제조방법
KR100642399B1 (ko) 위상 반전 마스크의 제조 방법
KR101057197B1 (ko) 위상반전마스크 제조방법
KR20080098789A (ko) 하프톤 위상반전마스크 및 그 제조방법
KR100733705B1 (ko) 위상 반전 마스크의 제조 방법
KR101168332B1 (ko) 포토 마스크의 브릿지 제거 방법
KR101057184B1 (ko) 포토마스크의 제조방법
KR20080099924A (ko) 어시스트 패턴을 갖는 포토마스크 및 그 형성방법
KR20070094198A (ko) 반도체 소자의 포토마스크 및 이를 이용한 패턴 형성방법
KR20020002676A (ko) 반도체 소자의 위상 반전 마스크 제조방법
KR20060069609A (ko) 감쇄 위상 반전 마스크의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application