KR20080059882A - Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof - Google Patents

Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof Download PDF

Info

Publication number
KR20080059882A
KR20080059882A KR1020060133767A KR20060133767A KR20080059882A KR 20080059882 A KR20080059882 A KR 20080059882A KR 1020060133767 A KR1020060133767 A KR 1020060133767A KR 20060133767 A KR20060133767 A KR 20060133767A KR 20080059882 A KR20080059882 A KR 20080059882A
Authority
KR
South Korea
Prior art keywords
video signal
video
image signal
input
unit
Prior art date
Application number
KR1020060133767A
Other languages
Korean (ko)
Inventor
김종우
Original Assignee
(주)네오와인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)네오와인 filed Critical (주)네오와인
Priority to KR1020060133767A priority Critical patent/KR20080059882A/en
Publication of KR20080059882A publication Critical patent/KR20080059882A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

A chipset circuit capable of simultaneously outputting multiple image signals on one screen and a control method therefor are provided to allow a user to exchange and view a PC picture, a multi-channel video picture, and contents transmitted from an IPTV(Internet Protocol TV), a web site, and a game console on one display screen. A first image signal inputting unit(100) receives a video input image signal and a video game input image signal. A second image signal inputting unit(200) receives a PC input image signal and a TCP/IP(Transmission Control Protocol/Internet Protocol) input image signal. An image signal storing unit(300) stores the image signals received in the first and the second image signal input units. An image signal converting unit(400) converts a format of the image signals stored in the image signal storing unit into a certain format of an image signal, and adjusts the amplitude of the image signal. An image signal outputting unit(500) controls one operation among blending operation, replacing operation, PIP(Picture In Picture) operation, and switching operation, outputs the image signal whose amplitude is adjusted in the image signal converting unit as the TCP/IP input image signal or the video game input image signal, displays the TCP/IP input image signal or the video game input image signal on an OSD(On Screen Display) processed by a CPU, and synchronizes and outputs the OSD to a display device like a PC monitor or a TV monitor.

Description

다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법{Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof}Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method

도 1은 종래의 PC 입력 영상신호와 다채널 비디오 입력 영상신호에 대한 PC 모니터 또는 비디오 모니터의 출력회로이다.1 is an output circuit of a PC monitor or a video monitor for a conventional PC input video signal and a multi-channel video input video signal.

도 2는 본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 구성도이다.FIG. 2 is a configuration diagram of a chipset circuit capable of simultaneously outputting multiple video signals on one screen, which can be simultaneously output on one screen.

도 3은 도 2의 상세 구성도이다.3 is a detailed configuration diagram of FIG. 2.

도 4는 본 발명의 각각의 입력에 대한 블랜딩과 출력을 나타낸 회로이다.4 is a circuit showing the blending and output for each input of the present invention.

<도면의 주요 부분에 대한 부호의 설명>            <Description of the symbols for the main parts of the drawings>

100 : 제1 영상신호 입력부 100a : 제1 스케일러 200 : 제2 영상신호 입력부 200a : 제2 스케일러 300 : 영상신호 저장부 300a : 메모리 컨트롤러Reference Signs List 100: first video signal input unit 100a: first scaler 200: second video signal input unit 200a: second scaler 300: video signal storage unit 300a: memory controller

300b : 메모리 400 : 영상신호 변환부300b: memory 400: video signal converter

400a : YUV to RGB 컨버터 400b : 제3 스케일러400a: YUV to RGB converter 400b: third scaler

410a : RGB to YUV 컨버터 410b : 제4 스케일러 420a : RGB to YUV 컨버터 420b : 제5 스케일러410a: RGB to YUV converter 410b: fourth scaler 420a: RGB to YUV converter 420b: fifth scaler

500 : 영상신호 출력부 600 : CPU 700 : 마우스 컨트롤러 500: video signal output unit 600: CPU 700: mouse controller

본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법은, 비디오 영상신호, 비디오 게임 영상신호, RGB 영상신호 및 TCP/IP 영상신호가 혼합된 영상에 OSD(On Screen Display)를 디스플레이하는 칩셋회로 및 그 제어방법에 관한 것이다.A chipset circuit and a control method thereof capable of simultaneously outputting multiple video signals on a single screen include an OSD (On) in a video mixed with a video video signal, a video game video signal, an RGB video signal, and a TCP / IP video signal. The present invention relates to a chipset circuit for displaying a screen display and a control method thereof.

도 1은 종래의 PC 입력 영상신호와 다채널 비디오 입력 영상신호에 대한 PC 모니터 또는 비디오 모니터의 출력회로이다. 도 1에 도시된 바와 같이, 제1스케일러(1)에서는 다채널 비디오 입력 영상신호와 PC의 RGB(Red, Green, Blue) 입력 영상신호를 받는다. 이 후, PC 또는 TV 중에 어느 곳에서 그 영상신호들을 출력하는 지에 따라 YUV 영상신호 또는 RGB 영상신호로 변경된다. TV에서 출력하는 경우에는 PC의 RGB 영상신호는 TV의 YUV 영상신호(휘도 신호, 휘도 신호와 적색 성분의 차, 휘도 신호와 청색 성분의 차)로 변경되고, PC에서 출력하는 경우에는 비디오의 YUV 영상신호는 PC의 RGB 영상신호로 변경된다. 이 후, 제1스케일러(1)에서는 비디오 입력 영상신호와 RGB 입력 영상신호의 크기를 조절하는데, PC 모니터로 결과를 보는 경우에는 제1스케일러(1)에서 비디오 입력 영상신호의 크기를 조절하고, TV로 결과를 볼 경우에는 제1스케일러(1)에서 RGB 입력 영상신호의 크기를 조절한다. 이후, 비디오 입력 영상신호와 TV 입력 영상신호는 메모리 컨트롤러(2)에 입력되어 메모리(2)에 저장되고, 그 저장된 값은 컨버터(4)와 제2스케일러(5)를 통하여 믹서(6)로 전달된다. 이후, 믹서(6)는 블랜딩(blending), 리플레이싱(replacing), 자화면(Picture In Picture, PIP) 또는 스위칭(switching) 중에서 어느 하나의 동작을 제어하고, 출력 동기화에 의해 그 크기와 동기를 PC 입력 영상신호에 맞추어 PC의 모니터에 출력한다. PC 출력은 1 프레임(frame)당 1024×768의 픽셀들을 갖는다. 인간의 눈으로 자연스럽게 움직이는 영상을 보려면 1초에 60프레임이 필요하다. 그래서, 1024×768×60Hz = 47.18592MHz의 동기 주파수가 필요하다. 반면에, 비디오에 있어 1프레임을 표현하기 위해서는 720×240×2필드(field)가 필요하다. 2가지 영상신호의 동기가 같지 않기 때문에, 출력단자 앞에서 2가지 영상신호의 크기를 같게 하여 동기를 시켜야만 PC의 모니터나 TV 화면에 그림을 나타낼 수 있다.1 is an output circuit of a PC monitor or a video monitor for a conventional PC input video signal and a multi-channel video input video signal. As shown in FIG. 1, the first scaler 1 receives a multi-channel video input video signal and an RGB (Red, Green, Blue) input video signal of a PC. After that, it is changed to a YUV video signal or an RGB video signal depending on which of the PC or TV outputs the video signals. When outputting from a TV, the RGB video signal of the PC is changed to the YUV video signal of the TV (luminance signal, luminance signal and red component difference, luminance signal and blue component difference), and when outputting from the PC, YUV of video The video signal is changed to the RGB video signal of the PC. Subsequently, the first scaler 1 adjusts the magnitude of the video input image signal and the RGB input image signal. When viewing the result on a PC monitor, the first scaler 1 adjusts the magnitude of the video input image signal. When viewing the result on a TV, the first scaler 1 adjusts the magnitude of the RGB input video signal. Thereafter, the video input video signal and the TV input video signal are input to the memory controller 2 and stored in the memory 2, and the stored values are transferred to the mixer 6 through the converter 4 and the second scaler 5. Delivered. Then, the mixer 6 controls the operation of any one of blending, relacing, picture in picture (PIP), or switching, and adjusts its size and synchronization by output synchronization. Outputs to PC monitor in accordance with PC input video signal. The PC output has 1024 × 768 pixels per frame. To see a video moving naturally with the human eye requires 60 frames per second. Thus, a sync frequency of 1024 x 768 x 60 Hz = 47.18592 MHz is required. On the other hand, 720 x 240 x 2 fields are required to represent one frame in video. Since the two video signals are not synchronized, the two video signals must be synchronized in front of the output terminal so that the picture can be displayed on the PC monitor or TV screen.

이와 관련된 다른 종래기술로서 OSD(On Screen Display)가 있다. OSD는 문자나 그림을 화면에 오버레이(overlay)시키는 방법인데, 2가지로 구분할 수 있다. 1번째가 텍스트 폰트(text font)를 사용하는 방법이다. 텍스트 폰트를 사용할 경우에는 해당 메모리에 “ㄱ”,”ㄴ”,”ㄷ”,“a”,”b”,”c”등이 정해져 있다. 그래서, 사용자가 그 크기와 색깔을 변경할 수 없다는 단점이 있다. 2번째 방법은 그래픽을 이용하는 방법인데, OSG(On Screen Graphic)라고 불린다. 이 방법은 각각의 픽셀을 이용하여 디스플레이하는 것이다. 다시 말해서,“ㄱ”을 표현하기 위해서는 각각의 픽셀에 값을 부여하여 원 비디오 화면의 픽셀 값에 믹싱하는 방법이다. CPU의 속도를 감안할 때 전체“ㄱ”이라고 하는 화면을 PC 영상신호와 비디오 영상신호와 합치는 것은 불가능하다. 그래서, CPU에서 쓰고자 하는 데이터만 매크로 명령으로 CPU에 보내주면, CPU는 메모리에 저장한 후 비디오나 PC의 동기신호에 맞추어 출력하여 CPU의 로드를 줄인다. 이 방법을 쓰면 폰트의 크기와 색깔을 CPU에서 변경할 수 있는데, 알파 블랜딩을 통하여 그래픽이나 폰트의 색깔을 자연스럽게 표현할 수 있다. 알파 블랜딩(alpha blending)이란, 2가지 색깔의 조합으로써 색의 투명도를 표시한다. 알파값은 0에서 1까지의 값을 가진다. 여기서, 0은 완전 투명한 색을 나타내고, 1은 완전 불투명도 색을 나타낸다. 알파값이 A인 Value 1이 그 배경의 색깔이 Value 0 위로 그려질 때, 그 결과값은 Value = Value 0(1 - A) + Value1(A)이다. 여기서, 알파값은 RGB에 동일하게 섞인다. 실제로 색을 표현하는 방식은 팔레트라는 방법을 사용한다. 팔레트(palette)란, 컴퓨터 그래픽 시스템에서 모든 종류의 색깔을 저장하고 있는 작은 부분집합들이다. 실제 RGB를 디스플레이하기 위해서 레지스터에, R, G, B가 각각 8 bit(비트)씩 필요하다. 이렇게 되면, 16,777,216 가지의 색깔을 표현할 수 있는데, 그래픽 메모리의 용량이 큰 것이 필요하다. 그래서, 메모리 용량을 줄이기 위해서는 RGB를 8비트로 표현할 수 있는 8비트 RGB 팔레트를 사용한다. 이것이 의미하는 바는 약 16백 7만 개의 색깔 중에서 256가지의 색만을 사용하겠다는 것이다.Another related art is OSD (On Screen Display). The OSD is a method of overlaying text or pictures on the screen, which can be divided into two types. The first is to use text fonts. When using a text font, “a”, “b”, “c”, “a”, “b”, and “c” are set in the memory. Thus, the disadvantage is that the user cannot change its size and color. The second method is to use graphics, which is called OSG (On Screen Graphic). This method uses each pixel to display. In other words, in order to express "a", each pixel is assigned a value and mixed with the pixel value of the original video screen. Given the speed of the CPU, it is not possible to combine the entire screen "a" with the PC video signal and the video video signal. Therefore, if only the data to be written by the CPU is sent to the CPU as a macro command, the CPU stores the data in the memory and outputs it in accordance with the video or synchronization signal of the PC to reduce the load on the CPU. This method allows you to change the font size and color on the CPU. Alpha blending allows you to express the colors of graphics and fonts naturally. Alpha blending is a combination of two colors that represents the transparency of a color. Alpha values range from 0 to 1. Where 0 represents a fully transparent color and 1 represents a full opacity color. When Value 1, whose alpha value is A, is drawn with its background color over Value 0, the result is Value = Value 0 (1-A) + Value1 (A). Here, alpha values are equally mixed with RGB. In fact, the way to express colors is called a palette. Palettes are small subsets that store all kinds of colors in a computer graphics system. In order to display the actual RGB, R, G, and B each need 8 bits (bits) in the register. In this case, 16,777,216 colors can be represented, which requires a large amount of graphics memory. Thus, to reduce memory capacity, use an 8-bit RGB palette that can represent RGB as 8 bits. This means that we will use only 256 colors out of about 1.67 million colors.

그러나, 종래에는 비디오 영상신호, 비디오 게임 영상신호, RGB 영상신호 그 리고 TCP/IP 영상신호를 혼합하는 장치와 그리고 그 혼합된 영상에 OSD를 디스플레이하는 칩셋이 존재하지 않았다.However, in the related art, there is no device for mixing a video video signal, a video game video signal, an RGB video signal, and a TCP / IP video signal, and a chipset for displaying an OSD on the mixed video.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로써, 비디오 영상신호, 비디오 게임 영상신호, RGB 영상신호 및 TCP/IP 영상신호가 혼합된 영상에 OSD를 디스플레이하는 칩셋회로 및 그 제어방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, to provide a chipset circuit for displaying the OSD on the video video signal, video game video signal, RGB video signal and TCP / IP video signal mixed image and a control method thereof For the purpose of

본 발명은 비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1 영상신호 입력부; PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신하는 제2 영상신호 입력부; 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 영상신호 저장부; 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환한 후, 크기를 조절하는 영상신호 변환부; 및 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해 처리된 OSD(On Screen Display)를 디스플레이하여 표시수단에 동기화하여 출력하는 영상신호 출력부;를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로를 제시한다.The present invention provides a first video signal input unit for receiving a video input video signal and a video game input video signal; A second video signal input unit for receiving a PC input video signal and a TCP / IP input video signal; A video signal storage unit for storing the video signals received from the first video signal input unit and the second video signal input unit; A video signal converting unit converting the video signals stored in the video signal storing unit into a predetermined form and then adjusting the size; And a video signal of which the size is adjusted by the video signal converter is a TCP / IP input video signal or a video game input video signal, and the OSD is processed by the CPU to the TCP / IP input video signal or the video game input video signal. The present invention provides a chipset circuit capable of simultaneously outputting multiple image signals on a single screen, wherein the image signal output unit is configured to display and display an on screen display in synchronization with the display means.

또한, 본 발명은 제1 영상신호 입력부에서 비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1단계; 제2 영상신호 입력부에서 PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신하는 제2단계; 영상신호 저장부에 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 제3단계; 영상신호 변환부에서 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환하여 크기를 조절하는 제4단계; 및 영상신호 출력부에서 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 또는 비디오 게임 입력영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해서 처리된 OSD(On Screen Display)를 디스플레이하여 표시수단에 동기화하여 출력하는 제5단계;를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 제어방법을 제시한다.In addition, the present invention comprises a first step of receiving a video input video signal and a video game input video signal from the first video signal input unit; Receiving a PC input video signal and a TCP / IP input video signal from the second video signal input unit; A third step of storing image signals received in the first image signal input unit and the second image signal input unit in an image signal storage unit; A fourth step of controlling the size by converting the video signals stored in the video signal storage unit into a predetermined form by the video signal converting unit; And converting the video signal of which the size is adjusted by the video signal conversion unit into a TCP / IP or video game input video signal, and processing the TCP / IP input video signal or the video game input video signal by a CPU. And a fifth step of displaying the OSD (On Screen Display) and synchronizing the display means with the display means. The method of controlling the chipset circuit can simultaneously output multiple image signals on one screen.

이하, 본 발명의 실시예를 도면을 통하여 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 구성도이다. 도 2에 도시된 바와 같이, 본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로는, 제1 영상신호 입력부(100), 제2 영상신호 입력부(200), 영상신호 저장부(300), 영상신호 변환부(400) 및 영상신호 출력부(500)를 포함할 수 있다.2 is a configuration diagram of a chipset circuit capable of simultaneously outputting multiple image signals of a present invention on one screen. As shown in FIG. 2, the chipset circuit capable of simultaneously outputting the multiple video signals of the present invention on one screen includes a first video signal input unit 100, a second video signal input unit 200, and a video signal storage unit. The image signal conversion unit 400 and the image signal output unit 500 may be included.

상기 제1 영상신호 입력부(100)는 비디오 입력 영상신호와 비디오 게임 입력영상신호를 수신하고, 상기 제2 영상신호 입력부(200)는 PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신한다. 이후, 상기 영상신호 저장부(300)는 상기 제1 영상신호 입력부(100)와 제2 영상신호 입력부(200)에 수신된 영상신호들을 저장하 고, 상기 영상신호 변환부(400)는 상기 영상신호 저장부(300)에 저장된 영상신호들을 일정한 형태로 변환한 후 크기를 조절한다. 이후, 상기 영상신호 출력부(500)는 상기 영상신호 변환부(400)에서 크기가 조절된 영상신호를 사용자의 조작에 의한 CPU(600)의 제어에 의해 크기가 같은 두 화면의 영상신호를 혼합하는 블랜딩(blending), 두 화면의 영상신호를 합성하는 리플레이싱(replacing), PC 화면의 영상신호나 비디오 화면의 영상신호 중에서 어느 하나의 화면의 영상신호 위에 다른 하나의 화면의 영상신호를 위치시키는 PIP(Picture In Picture), 먹스와 같이 PC 화면의 영상신호나 TV 화면의 영상신호 중에서 하나의 화면의 영상신호를 선택하는 스위칭(switching) 중에서 어느 하나의 동작을 제어하여 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해서 처리된 OSD(On Screen Display)를 디스플레이하여 PC 모니터나 TV 모니터와 같은 표시수단에 동기화하여 출력한다.The first video signal input unit 100 receives a video input video signal and a video game input video signal, and the second video signal input unit 200 receives a PC input video signal and a TCP / IP input video signal. Thereafter, the image signal storage unit 300 stores the image signals received by the first image signal input unit 100 and the second image signal input unit 200, and the image signal converter 400 stores the image. The image signals stored in the signal storage unit 300 are converted into a predetermined form and then adjusted in size. Thereafter, the video signal output unit 500 mixes two video signals having the same size by controlling the CPU 600 by the user's manipulation of the video signal whose size is adjusted by the video signal converter 400. Blending, relacing to combine video signals of two screens, video signal of one screen or video signal of a video screen, and placing the video signal of another screen on the video signal of one screen. TCP / IP input video signal by controlling the operation of any one of the video signal of one screen, such as PIP (Picture In Picture), video signal of PC screen or video signal of TV screen A video game input video signal is used to display an OSD (On Screen Display) processed by a CPU on the TCP / IP input video signal or the video game input video signal. It outputs in synchronization with display means, such as a TV monitor.

도 3은 도 2의 상세 구성도이다. 도 3에 도시된 바와 같이, 제1스케일러(100a)는 캠코더나 CCD 카메라의 비디오 입력 영상신호와 CPU(600)에서 전달되는 비디오 게임 입력 영상신호를 수신하여 메모리 컨트롤러(300a)를 통해 메모리(300b)에 저장한다. 그리고, 제2스케일러(200a)는 PC에서 제공되는 PC 입력 영상신호와 CPU(600)에서 제공되는 TCP/IP 입력 영상신호를 수신하여 메모리 컨트롤러(300a)를 통해 메모리(300b)에 저장한다. 또한, 메모리 컨트롤러(300a)는 2가지의 영상신호를 컨버터(400a, 410a, 420a) 및 스케일러(400b, 410b, 420b)를 통하여 믹서(500a)로 보내어 사용자의 조작에 의한 CPU(600)의 제어에 의해 크기가 같은 두 화면의 영상신호를 혼합하는 블랜딩(blending), 두 화면의 영상신호를 합성하는 리플레이싱(replacing), PC 화면의 영상신호나 비디오 화면의 영상신호 중에서 어느 하나의 화면의 영상신호 위에 다른 하나의 화면의 영상신호를 위치시키는 PIP(Picture In Picture), 먹스와 같이 PC 화면의 영상신호나 TV 화면의 영상신호 중에서 하나의 화면을 선택하는 스위칭(switching) 중에서 어느 하나의 동작을 제어한다. 또한, 이들은 TCP/IP 또는 비디오 게임 입력이 되고, CPU(600)에 의해서 처리된 OSD(On Screen Display)를 디스플레이하여 PC 모니터나 TV 모니터와 같은 표시수단에 출력한다.3 is a detailed configuration diagram of FIG. 2. As shown in FIG. 3, the first scaler 100a receives a video input video signal of a camcorder or a CCD camera and a video game input video signal transmitted from the CPU 600, and receives the memory 300b through the memory controller 300a. ). The second scaler 200a receives the PC input video signal provided from the PC and the TCP / IP input video signal provided from the CPU 600 and stores the received video signal in the memory 300b through the memory controller 300a. In addition, the memory controller 300a sends two video signals to the mixer 500a through the converters 400a, 410a, and 420a and the scalers 400b, 410b, and 420b to control the CPU 600 by a user's operation. Blending of two video signals of the same size, relacing combining two video signals, video signal of a PC screen or video signal of a video screen Either PIP (Picture In Picture) to place the video signal of another screen on the signal, or switching (Switching) to select one screen among the video signal of the PC screen or the video signal of the TV screen such as MUX. To control. In addition, they become TCP / IP or video game inputs, display an OSD (On Screen Display) processed by the CPU 600, and output them to display means such as a PC monitor or a TV monitor.

비디오 입력 영상신호, PC 입력 영상신호, TCP/IP 입력 영상신호 및 비디오 게임 입력 영상신호는 PC에 출력하느냐 TV에 출력하느냐에 따라 그 영상신호를 변환하는 방법이 다르다. PC 모니터에 비디오 입력 영상신호를 출력하는 경우에는 컨버터(400a)에서 YUV to RGB 변환시켜야 하고, TV 모니터에 출력하기 위해서는 TCP/IP 입력 영상신호, 비디오 게임 입력 영상신호 및 PC 입력 영상신호는 RGB 영상신호이기 때문에 컨버터(410a, 420a)에서 RGB to YUV 변환을 시켜야 한다. 컨버터(400a, 410a, 420a)를 통해 변환된 영상신호들은 스케일러(400b, 410b, 420b)를 통하여 믹서(500a)에 전송되어 하나의 영상신호가 선택된다. 만약, TV 모니터에 PC 입력 영상신호를 출력하고 싶다면, 비디오 영상신호는 믹서(500a)로 바이패스 (bypass)시키고, PC 영상신호는 RGB to YUV 컨버터(410a, 420a)를 통과한 후 스케일러(410b, 420b)를 사용하여 비디오 영상신호의 크기와 같게 한다. 그리고, 출력 영상신호가 믹서(500a)의 입력단으로 입력되어 비디오 입력 영상신호와 혼합된다. 마지막으로, 디스플레이를 할 때 영상신호들을 동기화시켜야 한다. PC 모니터에 출력할 경우에는 비디오 영상신호, 비디오 게임 영상신호 또는 OSD를 PC 영상신호에 동기를 맞추고, TV에 출력할 경우에는 PC 영상신호와 비디오 게임 영상신호 또는 OSD가 비디오에 동기되어 출력된다.Video input video signals, PC input video signals, TCP / IP input video signals, and video game input video signals differ in the method of converting the video signals depending on whether they are output to a PC or a TV. When outputting video input video signal to PC monitor, YUV to RGB conversion should be done by converter 400a. In order to output to TV monitor, TCP / IP input video signal, video game input video signal and PC input video signal are RGB video. Because it is a signal, the converters 410a and 420a need to perform RGB to YUV conversion. The video signals converted by the converters 400a, 410a, and 420a are transmitted to the mixer 500a through the scalers 400b, 410b, and 420b to select one video signal. If you want to output a PC input video signal to the TV monitor, the video video signal is bypassed to the mixer 500a, and the PC video signal passes through the RGB to YUV converters 410a and 420a and then the scaler 410b. 420b) to be equal to the magnitude of the video image signal. The output video signal is input to the input terminal of the mixer 500a and mixed with the video input video signal. Finally, it is necessary to synchronize the video signals when displaying. When outputting to a PC monitor, the video video signal, video game video signal or OSD is synchronized with the PC video signal, and when outputting to the TV, the PC video signal and the video game video signal or OSD are output in synchronization with the video.

또한, CPU(600)에서는 마우스 컨트롤러(700)에 마우스 제어신호를 전송하고,마우스 컨트롤러(700)는 마우스 포인터의 크기를 제어하는데, 마우스 컨트롤러 (700)는 마우스 제어신호를 수신하여 믹서(500a)에 전송한다.In addition, the CPU 600 transmits a mouse control signal to the mouse controller 700, the mouse controller 700 controls the size of the mouse pointer, the mouse controller 700 receives the mouse control signal to the mixer 500a To transmit.

스케일러(400b, 410b, 420b)에서 크기가 조절된 영상신호를 믹서(500a)에서 블랜딩하는 경우에, 믹서(500a)는 상기 마우스 제어신호를 수신하여 블랜딩 C값이 1인 경우에는 마우스 포인터가 표시되지 않게 하고, 블랜딩 C값이 0인 경우에는 마우스 포인터가 표시되게 한다(도 4참조). 그리고, 믹서(500a)는 스케일러(400b, 410b, 420b)에서 크기가 조절된 영상신호를 믹서(500a)에서 리플레이싱, PIP 또는 스위칭하는 경우에는 마우스 포인터가 표시되게 한다. When the mixer 500a blends the image signal whose scale is adjusted by the scalers 400b, 410b, and 420b in the mixer 500a, the mixer 500a receives the mouse control signal and displays a mouse pointer when the blending C value is 1. If the blending C value is 0, the mouse pointer is displayed (see Fig. 4). The mixer 500a causes the mouse pointer to be displayed when the mixer 500a replays, PIPs, or switches the video signal whose scale is adjusted by the scalers 400b, 410b, and 420b.

도 4는 본 발명의 각각의 입력에 대한 블랜딩과 출력을 나타낸 회로이다. 도 4를 도 3과 함께 살펴보면, PC 모니터와 TV 모니터에 출력하는 몇 가지 예를 알 수 있다. 도면부호는 도 2와 동일하게 사용하였다.4 is a circuit showing the blending and output for each input of the present invention. Referring to FIG. 4 along with FIG. 3, some examples of outputting to a PC monitor and a TV monitor can be seen. Reference numerals are used in the same manner as in FIG.

수학식 1에서는 PC 영상신호와 비디오 영상신호를 혼합하는 경우를 나타내고 있다. 만약, PC 영상신호만을 바이패스할 경우에는 블랜딩 A값을 1로 취하면 되고, 비디오 영상신호를 바이패스할 경우에는 A값을 0으로 놓으면 된다. 그리고, 2가지의 영상신호를 동시에 출력시키려면 블랜딩 계수를 0과 1 사이에 놓으면 된다. 여 기서, A값은 알파 블랜딩 계수로써 CPU(600)에서 제공된다. 그리고, OSD 또는 비디오 게임 영상신호를 블랜딩시키면, PC 영상신호와 비디오 영상신호를 PC 모니터에 출력할 수 있게 된다. 수학식 2는 PC 영상신호와 비디오 영상신호를 OSD 또는 비디오 게임 영상신호와 블랜딩하는 경우이다. 블랜딩 B값에 따라 2가지의 영상신호를 모두 출력할 수도 있고, 2가지 영상신호 중에서 하나의 영상신호를 바이패스할 수도 있다. 이때, 위의 방법과 동일한 방법으로 PC 화면에 출력할 수 있다. TV 모니터로 출력할 때도 동일한 방법이 사용된다. 수학식 3에서 블랜딩 C값을 조절함으로써 원하는 값을 출력할 수 있다.In Equation 1, a PC video signal and a video video signal are mixed. If only the PC video signal is bypassed, the blending A value may be set to 1, and if the PC video signal is bypassed, the value A may be set to 0. In order to simultaneously output two video signals, the blending coefficient may be set between 0 and 1. FIG. Here, the A value is provided by the CPU 600 as an alpha blending coefficient. When the OSD or video game video signal is blended, the PC video signal and the video video signal can be output to the PC monitor. Equation 2 is a case of blending a PC video signal and a video video signal with an OSD or video game video signal. According to the blending B value, both video signals may be output or one video signal of the two video signals may be bypassed. In this case, the same method as described above may be output to the PC screen. The same method is used for output to a TV monitor. In Formula 3, a desired value may be output by adjusting the blending C value.

Y1 = PC×A + Video×(1-A) Y1 = PC × A + Video × (1-A)

Y2 = Y1×B + OSD(또는 Videogame)×(1-B) Y2 = Y1 × B + OSD (or Videogame) × (1-B)

Y3 = Y2×C + Mouse×(1-C) Y3 = Y2 × C + Mouse × (1-C)

여기서, Y1 : PC 영상신호와 비디오 영상신호가 혼합된 출력Here, Y1: output of a PC video signal and a video video signal mixed

Y2 : PC 영상신호, 비디오 영상신호 및 OSD(또는 비디오 게임 영상신 호)가 혼합된 출력       Y2: Mixed output of PC video signal, video video signal and OSD (or video game video signal)

Y3 : PC 영상신호, 비디오 영상신호, OSD(또는 비디오 게임 영상신호) 및 마우스 영상신호가 혼합된 출력       Y3: Mixed output of PC video signal, video video signal, OSD (or video game video signal) and mouse video signal

PC : PC 영상신호       PC: PC video signal

Video : 비디오 영상신호       Video: Video signal

Videogame : 비디오 게임 영상신호       Videogame: Video game video signal

Mouse : 마우스 영상신호       Mouse: Mouse Video Signal

A, B, C : 블랜딩 계수       A, B, C: Blending Factor

이상에서 살펴본 바와 같은 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술사상을 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.Although the technical idea of the chipset circuit and its control method capable of simultaneously outputting multiple image signals as described above on a single screen has been described with the accompanying drawings, this is illustrative of the best embodiment of the present invention. It does not limit the invention. In addition, it will be apparent to those skilled in the art that various modifications and variations can be made without departing from the spirit of the present invention.

본 발명의 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로 및 그 제어방법은, PC 화면, 다 채널(multi-channel) 비디오 화면, IPTV, 웹 사이트(website), 게임 콘솔(game console)에서 오는 콘텐츠(content)를 하나의 디스플 레이 화면에서 호환하여 볼 수 있게 한다. 그리고, 비디오를 보면서 TV를 볼 수 있고, 인터넷을 통해서 TV 프로그램을 다운받아 볼 수 있으며, 게임을 즐기면서 인터넷에 로그인할 수도 있다. 또한, PC 영상신호, 비디오 영상신호, OSD가 하나의 메모리에 있고, PC 출력과 비디오 출력을 원하는 대로 선택할 수 있다. 또한, 칩셋회로로 구현할 때는 현저하게 저렴한 가격으로 이 모든 기능들을 사용할 수 있고, 게임 콘솔, 모니터, PC, 셋톱박스(STB)와 같은 여러 어플리케이션에 사용될 수 있다.A chipset circuit and a control method thereof capable of simultaneously outputting multiple video signals on one screen include a PC screen, a multi-channel video screen, an IPTV, a website, and a game console. ) Allows content to be viewed on a single display screen. You can watch TV while watching videos, download TV programs through the Internet, and log in to the Internet while playing games. In addition, the PC video signal, the video video signal, and the OSD are in one memory, and the PC output and the video output can be selected as desired. In addition, the chipset circuit can use all of these features at a significantly lower cost and can be used in many applications such as game consoles, monitors, PCs, and set-top boxes (STBs).

Claims (4)

비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1 영상신호 입력부;A first video signal input unit configured to receive a video input video signal and a video game input video signal; PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신하는 제2 영상신호 입력부;A second video signal input unit for receiving a PC input video signal and a TCP / IP input video signal; 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 영상신호 저장부;A video signal storage unit for storing the video signals received from the first video signal input unit and the second video signal input unit; 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환한 후, 크기를 조절하는 영상신호 변환부; 및A video signal converting unit converting the video signals stored in the video signal storing unit into a predetermined form and then adjusting the size; And 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해 처리된 OSD를 디스플레이하여 표시수단에 동기화하여 출력하는 영상신호 출력부;The video signal converted by the video signal converter is a TCP / IP input video signal or a video game input video signal, and the TCP / IP input video signal or the video game input video signal is processed by an OSD. A video signal output unit for displaying and synchronizing to the display means; 를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로.A chipset circuit capable of simultaneously outputting multiple video signals on a single screen, characterized in that it comprises a. 청구항 1에 있어서,The method according to claim 1, 상기 영상신호 변환부는,The video signal converter, PC 모니터에 비디오 영상신호를 출력하는 경우에 YUV를 RGB로 변환하여 크기 를 조절하는 제1 영상신호 변환부;A first video signal converting unit converting YUV into RGB to adjust the size when outputting a video video signal to a PC monitor; TV 모니터에 상기 비디오 영상신호를 출력하는 경우에 RGB를 YUV로 변환하여 크기를 조절하는 제2 영상신호 변환부; 및A second video signal converter configured to control the size by converting RGB into YUV when outputting the video video signal to a TV monitor; And 상기 TV 모니터에 PC 입력 영상신호를 출력하는 경우에 RGB를 YUV로 변환하여 크기를 조절하는 제3 영상신호 변환부;A third video signal converter configured to control the size by converting RGB into YUV when outputting the PC input video signal to the TV monitor; 를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로.A chipset circuit capable of simultaneously outputting multiple video signals on a single screen, characterized in that it comprises a. 청구항 1에 있어서,The method according to claim 1, 상기 영상신호 출력부는 상기 영상신호 변환부에서 크기가 조절된 영상신호를 블랜딩 (blending), 리플레이싱(replacing), PIP(Picture In Picture) 또는 스위칭(switching) 중에서 어느 하나의 동작을 제어하여 TCP/IP 입력 영상신호 또는 비디오 게임 입력 영상신호로 하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로.The video signal output unit controls any one operation of blending, relacing, picture in picture (PIP), or switching the video signal of which the size is adjusted by the video signal converter. A chipset circuit capable of simultaneously outputting multiple video signals on one screen, characterized in that it is an IP input video signal or a video game input video signal. 제1 영상신호 입력부에서 비디오 입력 영상신호와 비디오 게임 입력 영상신호를 수신하는 제1단계;Receiving a video input video signal and a video game input video signal from the first video signal input unit; 제2 영상신호 입력부에서 PC 입력 영상신호와 TCP/IP 입력 영상신호를 수신 하는 제2단계;Receiving a PC input video signal and a TCP / IP input video signal from the second video signal input unit; 영상신호 저장부에 상기 제1 영상신호 입력부와 제2 영상신호 입력부에 수신된 영상신호들을 저장하는 제3단계;A third step of storing image signals received in the first image signal input unit and the second image signal input unit in an image signal storage unit; 영상신호 변환부에서 상기 영상신호 저장부에 저장된 영상신호들을 일정한 형태로 변환하여 크기를 조절하는 제4단계; 및A fourth step of controlling the size by converting the video signals stored in the video signal storage unit into a predetermined form by the video signal converting unit; And 영상신호 출력부에서 상기 영상신호 변환부에서 크기가 조절된 영상신호를 TCP/IP 또는 비디오 게임 입력 영상신호로 하고, 상기 TCP/IP 입력 영상신호 또는 상기 비디오 게임 입력 영상신호에 CPU에 의해서 처리된 OSD를 디스플레이하여 표시수단에 동기화하여 출력하는 제5단계;In the video signal output unit, a video signal whose size is adjusted by the video signal converter is a TCP / IP or video game input video signal, and the TCP / IP input video signal or the video game input video signal is processed by a CPU. A fifth step of displaying the OSD and synchronizing the display means with the display means; 를 포함하는 것을 특징으로 하는 다중 영상신호를 하나의 화면에 동시에 출력할 수 있는 칩셋회로의 제어방법.Control method of a chipset circuit that can output multiple video signals simultaneously on one screen, characterized in that it comprises a.
KR1020060133767A 2006-12-26 2006-12-26 Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof KR20080059882A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133767A KR20080059882A (en) 2006-12-26 2006-12-26 Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133767A KR20080059882A (en) 2006-12-26 2006-12-26 Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof

Publications (1)

Publication Number Publication Date
KR20080059882A true KR20080059882A (en) 2008-07-01

Family

ID=39812594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133767A KR20080059882A (en) 2006-12-26 2006-12-26 Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof

Country Status (1)

Country Link
KR (1) KR20080059882A (en)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058653B1 (en) 2011-06-10 2015-06-16 Flir Systems, Inc. Alignment of visible light sources based on thermal images
US9143703B2 (en) 2011-06-10 2015-09-22 Flir Systems, Inc. Infrared camera calibration techniques
US9208542B2 (en) 2009-03-02 2015-12-08 Flir Systems, Inc. Pixel-wise noise reduction in thermal images
US9207708B2 (en) 2010-04-23 2015-12-08 Flir Systems, Inc. Abnormal clock rate detection in imaging sensor arrays
US9235023B2 (en) 2011-06-10 2016-01-12 Flir Systems, Inc. Variable lens sleeve spacer
US9235876B2 (en) 2009-03-02 2016-01-12 Flir Systems, Inc. Row and column noise reduction in thermal images
US9292909B2 (en) 2009-06-03 2016-03-22 Flir Systems, Inc. Selective image correction for infrared imaging devices
USD765081S1 (en) 2012-05-25 2016-08-30 Flir Systems, Inc. Mobile communications device attachment with camera
US9451183B2 (en) 2009-03-02 2016-09-20 Flir Systems, Inc. Time spaced infrared image enhancement
US9473681B2 (en) 2011-06-10 2016-10-18 Flir Systems, Inc. Infrared camera system housing with metalized surface
US9509924B2 (en) 2011-06-10 2016-11-29 Flir Systems, Inc. Wearable apparatus with integrated infrared imaging module
US9521289B2 (en) 2011-06-10 2016-12-13 Flir Systems, Inc. Line based image processing and flexible memory system
US9517679B2 (en) 2009-03-02 2016-12-13 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
US9635285B2 (en) 2009-03-02 2017-04-25 Flir Systems, Inc. Infrared imaging enhancement with fusion
US9674458B2 (en) 2009-06-03 2017-06-06 Flir Systems, Inc. Smart surveillance camera systems and methods
US9706137B2 (en) 2011-06-10 2017-07-11 Flir Systems, Inc. Electrical cabinet infrared monitor
US9706139B2 (en) 2011-06-10 2017-07-11 Flir Systems, Inc. Low power and small form factor infrared imaging
US9706138B2 (en) 2010-04-23 2017-07-11 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
US9716843B2 (en) 2009-06-03 2017-07-25 Flir Systems, Inc. Measurement device for electrical installations and related methods
US9723227B2 (en) 2011-06-10 2017-08-01 Flir Systems, Inc. Non-uniformity correction techniques for infrared imaging devices
CN107105128A (en) * 2016-02-19 2017-08-29 晨星半导体股份有限公司 Video signal processing system, video frequency signal processing chip and video signal processing method
US9756262B2 (en) 2009-06-03 2017-09-05 Flir Systems, Inc. Systems and methods for monitoring power systems
US9756264B2 (en) 2009-03-02 2017-09-05 Flir Systems, Inc. Anomalous pixel detection
US9807319B2 (en) 2009-06-03 2017-10-31 Flir Systems, Inc. Wearable imaging devices, systems, and methods
US9811884B2 (en) 2012-07-16 2017-11-07 Flir Systems, Inc. Methods and systems for suppressing atmospheric turbulence in images
US9819880B2 (en) 2009-06-03 2017-11-14 Flir Systems, Inc. Systems and methods of suppressing sky regions in images
US9843742B2 (en) 2009-03-02 2017-12-12 Flir Systems, Inc. Thermal image frame capture using de-aligned sensor array
US9848134B2 (en) 2010-04-23 2017-12-19 Flir Systems, Inc. Infrared imager with integrated metal layers
US9900526B2 (en) 2011-06-10 2018-02-20 Flir Systems, Inc. Techniques to compensate for calibration drifts in infrared imaging devices
US9948872B2 (en) 2009-03-02 2018-04-17 Flir Systems, Inc. Monitor and control systems and methods for occupant safety and energy efficiency of structures
US9961277B2 (en) 2011-06-10 2018-05-01 Flir Systems, Inc. Infrared focal plane array heat spreaders
US9973692B2 (en) 2013-10-03 2018-05-15 Flir Systems, Inc. Situational awareness by compressed display of panoramic views
US9986175B2 (en) 2009-03-02 2018-05-29 Flir Systems, Inc. Device attachment with infrared imaging sensor
US9998697B2 (en) 2009-03-02 2018-06-12 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
US10051210B2 (en) 2011-06-10 2018-08-14 Flir Systems, Inc. Infrared detector array with selectable pixel binning systems and methods
US10079982B2 (en) 2011-06-10 2018-09-18 Flir Systems, Inc. Determination of an absolute radiometric value using blocked infrared sensors
US10091439B2 (en) 2009-06-03 2018-10-02 Flir Systems, Inc. Imager with array of multiple infrared imaging modules
US10169666B2 (en) 2011-06-10 2019-01-01 Flir Systems, Inc. Image-assisted remote control vehicle systems and methods
US10244190B2 (en) 2009-03-02 2019-03-26 Flir Systems, Inc. Compact multi-spectrum imaging with fusion
US10389953B2 (en) 2011-06-10 2019-08-20 Flir Systems, Inc. Infrared imaging device having a shutter
US10757308B2 (en) 2009-03-02 2020-08-25 Flir Systems, Inc. Techniques for device attachment with dual band imaging sensor
US10841508B2 (en) 2011-06-10 2020-11-17 Flir Systems, Inc. Electrical cabinet infrared monitor systems and methods
US11297264B2 (en) 2014-01-05 2022-04-05 Teledyne Fur, Llc Device attachment with dual band imaging sensor

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9635285B2 (en) 2009-03-02 2017-04-25 Flir Systems, Inc. Infrared imaging enhancement with fusion
US10757308B2 (en) 2009-03-02 2020-08-25 Flir Systems, Inc. Techniques for device attachment with dual band imaging sensor
US9208542B2 (en) 2009-03-02 2015-12-08 Flir Systems, Inc. Pixel-wise noise reduction in thermal images
US10244190B2 (en) 2009-03-02 2019-03-26 Flir Systems, Inc. Compact multi-spectrum imaging with fusion
US10033944B2 (en) 2009-03-02 2018-07-24 Flir Systems, Inc. Time spaced infrared image enhancement
US9235876B2 (en) 2009-03-02 2016-01-12 Flir Systems, Inc. Row and column noise reduction in thermal images
US9998697B2 (en) 2009-03-02 2018-06-12 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
US9986175B2 (en) 2009-03-02 2018-05-29 Flir Systems, Inc. Device attachment with infrared imaging sensor
US9451183B2 (en) 2009-03-02 2016-09-20 Flir Systems, Inc. Time spaced infrared image enhancement
US9948872B2 (en) 2009-03-02 2018-04-17 Flir Systems, Inc. Monitor and control systems and methods for occupant safety and energy efficiency of structures
US9843742B2 (en) 2009-03-02 2017-12-12 Flir Systems, Inc. Thermal image frame capture using de-aligned sensor array
US9756264B2 (en) 2009-03-02 2017-09-05 Flir Systems, Inc. Anomalous pixel detection
US9517679B2 (en) 2009-03-02 2016-12-13 Flir Systems, Inc. Systems and methods for monitoring vehicle occupants
US9756262B2 (en) 2009-06-03 2017-09-05 Flir Systems, Inc. Systems and methods for monitoring power systems
US9807319B2 (en) 2009-06-03 2017-10-31 Flir Systems, Inc. Wearable imaging devices, systems, and methods
US9674458B2 (en) 2009-06-03 2017-06-06 Flir Systems, Inc. Smart surveillance camera systems and methods
US10091439B2 (en) 2009-06-03 2018-10-02 Flir Systems, Inc. Imager with array of multiple infrared imaging modules
US9292909B2 (en) 2009-06-03 2016-03-22 Flir Systems, Inc. Selective image correction for infrared imaging devices
US9716843B2 (en) 2009-06-03 2017-07-25 Flir Systems, Inc. Measurement device for electrical installations and related methods
US9843743B2 (en) 2009-06-03 2017-12-12 Flir Systems, Inc. Infant monitoring systems and methods using thermal imaging
US9819880B2 (en) 2009-06-03 2017-11-14 Flir Systems, Inc. Systems and methods of suppressing sky regions in images
US9207708B2 (en) 2010-04-23 2015-12-08 Flir Systems, Inc. Abnormal clock rate detection in imaging sensor arrays
US9706138B2 (en) 2010-04-23 2017-07-11 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
US9848134B2 (en) 2010-04-23 2017-12-19 Flir Systems, Inc. Infrared imager with integrated metal layers
US9900526B2 (en) 2011-06-10 2018-02-20 Flir Systems, Inc. Techniques to compensate for calibration drifts in infrared imaging devices
US9716844B2 (en) 2011-06-10 2017-07-25 Flir Systems, Inc. Low power and small form factor infrared imaging
US9058653B1 (en) 2011-06-10 2015-06-16 Flir Systems, Inc. Alignment of visible light sources based on thermal images
US10841508B2 (en) 2011-06-10 2020-11-17 Flir Systems, Inc. Electrical cabinet infrared monitor systems and methods
US9143703B2 (en) 2011-06-10 2015-09-22 Flir Systems, Inc. Infrared camera calibration techniques
US9723227B2 (en) 2011-06-10 2017-08-01 Flir Systems, Inc. Non-uniformity correction techniques for infrared imaging devices
US9509924B2 (en) 2011-06-10 2016-11-29 Flir Systems, Inc. Wearable apparatus with integrated infrared imaging module
US9723228B2 (en) 2011-06-10 2017-08-01 Flir Systems, Inc. Infrared camera system architectures
US9538038B2 (en) 2011-06-10 2017-01-03 Flir Systems, Inc. Flexible memory systems and methods
US9473681B2 (en) 2011-06-10 2016-10-18 Flir Systems, Inc. Infrared camera system housing with metalized surface
US9961277B2 (en) 2011-06-10 2018-05-01 Flir Systems, Inc. Infrared focal plane array heat spreaders
US10389953B2 (en) 2011-06-10 2019-08-20 Flir Systems, Inc. Infrared imaging device having a shutter
US10250822B2 (en) 2011-06-10 2019-04-02 Flir Systems, Inc. Wearable apparatus with integrated infrared imaging module
US9521289B2 (en) 2011-06-10 2016-12-13 Flir Systems, Inc. Line based image processing and flexible memory system
US9235023B2 (en) 2011-06-10 2016-01-12 Flir Systems, Inc. Variable lens sleeve spacer
US10051210B2 (en) 2011-06-10 2018-08-14 Flir Systems, Inc. Infrared detector array with selectable pixel binning systems and methods
US10079982B2 (en) 2011-06-10 2018-09-18 Flir Systems, Inc. Determination of an absolute radiometric value using blocked infrared sensors
US9706139B2 (en) 2011-06-10 2017-07-11 Flir Systems, Inc. Low power and small form factor infrared imaging
US10169666B2 (en) 2011-06-10 2019-01-01 Flir Systems, Inc. Image-assisted remote control vehicle systems and methods
US10230910B2 (en) 2011-06-10 2019-03-12 Flir Systems, Inc. Infrared camera system architectures
US9706137B2 (en) 2011-06-10 2017-07-11 Flir Systems, Inc. Electrical cabinet infrared monitor
USD765081S1 (en) 2012-05-25 2016-08-30 Flir Systems, Inc. Mobile communications device attachment with camera
US9811884B2 (en) 2012-07-16 2017-11-07 Flir Systems, Inc. Methods and systems for suppressing atmospheric turbulence in images
US9973692B2 (en) 2013-10-03 2018-05-15 Flir Systems, Inc. Situational awareness by compressed display of panoramic views
US11297264B2 (en) 2014-01-05 2022-04-05 Teledyne Fur, Llc Device attachment with dual band imaging sensor
CN107105128A (en) * 2016-02-19 2017-08-29 晨星半导体股份有限公司 Video signal processing system, video frequency signal processing chip and video signal processing method

Similar Documents

Publication Publication Date Title
KR20080059882A (en) Chipset circuit for the output of multiplex image signal in a screen synchronously and controlling method thereof
KR100244227B1 (en) Image processing apparatus for display in hdtv
KR100386579B1 (en) format converter for multi source
KR100517979B1 (en) Video overlay apparatus for mobile communication device
US7365757B1 (en) Method and apparatus for independent video and graphics scaling in a video graphics system
US20060221237A1 (en) Display apparatus and control method thereof
US20060055710A1 (en) Image processing method and device thereof
KR100208552B1 (en) Apparatus for processing mixed yuv and color palettized video signal
US7893943B1 (en) Systems and methods for converting a pixel rate of an incoming digital image frame
KR100676701B1 (en) Display apparatus
KR101445790B1 (en) Image compositing apparatus of RGB graphic signal
KR100606743B1 (en) Apparatus for supporting for tv-out function in dual lcds mobile terminal
US7400333B1 (en) Video display system with two controllers each able to scale and blend RGB and YUV surfaces
KR100546599B1 (en) Apparatus for Processing Twin Picture of Projector
US8125540B2 (en) Video presenting system having outputs for dual images
US7663646B2 (en) Device, system and method for realizing on screen display
KR100632736B1 (en) Display Apparatus And Control Method Thereof
US20090180024A1 (en) Image processing apparatus and image processing method
JP3938056B2 (en) Image display device
US20220214851A1 (en) Display device and method for controlling display device
KR100818238B1 (en) Multi-display circuit system
KR100442244B1 (en) Apparatus for Displaying Twin Picture of Display
JP3414183B2 (en) Image display device
KR100894469B1 (en) Gamma adjustment apparatus for video system and method thereof
KR20150037090A (en) Apparatus for converting image signal for high definition multimedia interface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application