KR20080056043A - Package structure of ltcc module - Google Patents

Package structure of ltcc module Download PDF

Info

Publication number
KR20080056043A
KR20080056043A KR1020060128542A KR20060128542A KR20080056043A KR 20080056043 A KR20080056043 A KR 20080056043A KR 1020060128542 A KR1020060128542 A KR 1020060128542A KR 20060128542 A KR20060128542 A KR 20060128542A KR 20080056043 A KR20080056043 A KR 20080056043A
Authority
KR
South Korea
Prior art keywords
module
cavity layer
dummy cavity
package structure
pcb substrate
Prior art date
Application number
KR1020060128542A
Other languages
Korean (ko)
Other versions
KR100859319B1 (en
Inventor
홍성철
김철영
박종배
김정호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060128542A priority Critical patent/KR100859319B1/en
Publication of KR20080056043A publication Critical patent/KR20080056043A/en
Application granted granted Critical
Publication of KR100859319B1 publication Critical patent/KR100859319B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Transceivers (AREA)

Abstract

A package structure of an LTCC(Low Temperature Co-fired Ceramic) module is provided to minimize the size thereof by stacking a dummy cavity layer and a PCB substrate through a BGA(Ball Grid Array) process. A package structure of an LTCC(Low Temperature Co-fired Ceramic) module includes an RF(Radio Frquency) module(200), a dummy cavity layer(210), and a PCB(Printed Circuit Board) substrate(220). The RF module includes a transceiver circuit on one surface thereof and a patch antenna on the other surface thereof through an LTCC process. The RF module, the dummy cavity layer, and the PCB substrate are sequentially stacked. The stacked RF module, dummy cavity layer, and PCB substrate are connected with one another through a BGA(Ball Grid Array) process.

Description

엘티씨씨 모듈의 패키지 구조{PACKAGE STRUCTURE OF LTCC MODULE}Package structure of LTC module {PACKAGE STRUCTURE OF LTCC MODULE}

도 1은 일반적인 LTCC 모듈을 나타낸 단면도이다. 1 is a cross-sectional view showing a general LTCC module.

도 2는 본 발명에 의한 엘티씨씨 모듈의 패키지 구조를 나타낸 단면도이다.Figure 2 is a cross-sectional view showing a package structure of the MT module according to the present invention.

도 3은 본 발명에 의한 엘티씨씨 모듈이 패키징 되는 PCB 기판을 나타낸 평면도이다. Figure 3 is a plan view showing a PCB substrate is packaged LTC module according to the present invention.

- 도면의 주요부분에 대한 부호의 설명 -   -Explanation of symbols for the main parts of the drawings-

200 : RF 모듈 210, 202, 203 : 제 1 내지 제 3유전체200: RF module 210, 202, 203: first to third dielectric

204 : 안테나 205 : 본딩 와이어204: antenna 205: bonding wire

206 : 신호선 207 : 접지면206: signal line 207: ground plane

208 : 캐비티 209 : 칩208: cavity 209: chip

210 : 더미 캐비티 레이어 211 : 접지 비아210: dummy cavity layer 211: ground via

212 : 신호선 비아 213 : 전원선 비아212: signal line via 213: power line via

220 : PCB 기판 221 : 접지면220: PCB substrate 221: ground plane

222 : 전원선 223 : 신호처리 블록222: power line 223: signal processing block

224 : 전원회로 230 : BGA224: power supply circuit 230: BGA

본 발명은 엘티씨씨 모듈의 패키지 구조에 있어서, 보다 상세하게는 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있도록 한 엘티씨씨 모듈의 패키지 구조에 관한 것이다. The present invention relates to a package structure of an LTC module, and more specifically, a transceiver circuit is formed on one side by an MTC process and a transceiver circuit is formed when packaging an RF module having a patch antenna on the other side on a PCB board. The dummy cavity layer is formed on the surface and packaged as a PCB substrate and a stack through the BGA process, and the RF transceiver circuit is electrically and physically isolated from the outside, eliminating the molding and shielding required in the normal packaging process, resulting in miniaturization and low cost. It's about the package structure of the MT module.

최근, 이동 통신 시스템의 발전에 따라 휴대전화 및 휴대형의 정보 단말기 등의 이동 통신 기기가 급속히 보급되어 이들 기기의 소형화 및 고성능화의 요구로부터 이들에 사용되는 부품의 소형화 및 고성능화가 요구되고 있다.In recent years, with the development of mobile communication systems, mobile communication devices such as mobile phones and portable information terminals are rapidly spreading, and the demand for miniaturization and high performance of these devices has been required to reduce the size and performance of components used therein.

또한, 휴대전화에 있어서는 아날로그 방식과 디지털 방식의 2개의 종류의 무선 통신 시스템이 이용되고 있고 무선 통신에 사용하는 주파수도 800MHz∼1GHz, 1.5GHz∼2.0GHz대로 다방면에 걸쳐 있다.In addition, two types of wireless communication systems, analog and digital, are used in mobile telephones, and the frequencies used for wireless communication are also in a wide range of 800 MHz to 1 GHz and 1.5 GHz to 2.0 GHz.

특히 통신 장치 및 다른 전자 장치에서 대역 통과 필터로서 쏘우 필터가 널리 사용되고 있는데, 쏘우 필터로는 압전 모듈상에 소정 거리로 배열된 두개의 인터디지털 트랜스듀서(IDT)를 가지는 횡형 쏘우 필터와 압전 모듈상에 공진자를 구 성하는 쏘우 공진자 필터가 있다.In particular, the saw filter is widely used as a band pass filter in communication devices and other electronic devices. The saw filter has a horizontal saw filter and a piezoelectric module having two interdigital transducers (IDTs) arranged at a predetermined distance on the piezoelectric module. There is a saw resonator filter that configures the resonator.

최근에는 통신 기기에서 신호를 송수신할 때 신호의 일정 대역 주파수만 필터링하여 송신하거나 일정한 주파수 대역의 신호만을 수신할 때 사용될 수 있도록 듀플렉서를 칩으로 제조하여 사용하고 있다.Recently, a duplexer is manufactured and used as a chip so that a communication device can be used to filter and transmit only a certain band frequency of a signal or to receive a signal of a certain frequency band.

사용되고 있는 FEM(front end module) 등의 RF 부품의 경우 초소형화 및 복합 기능화로 전개되고 있으며 관련부품은 이에 대응하기 위해 복수개의 모듈로 이루어진 멀티 레이어(Multi-Layer)를 사용하여 초소형화 및 복합 기능화를 구현하고 있다.RF parts such as FEM (front end module) are being developed with miniaturization and complex functionalization, and related parts are miniaturized and complex functionalized by using a multi-layer composed of a plurality of modules. Implement

이러한 멀티레이어로 많이 사용되고 있는 LTCC(Low Temperature Co-fired Ceramic ; 저온소성세라믹)는 800℃ 내지 1000℃ 정도의 저온에서 세라믹과 금속의 동시 소성 방법을 이용하여 모듈을 형성하는 기술로서, 녹는점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 갖는 그린 시트를 형성시키고 그 위에 도전성 페이스트를 인쇄 후 적층하여 모듈을 형성하게 된다.Low Temperature Co-fired Ceramic (LTCC), which is widely used as a multilayer, is a technology for forming a module using a method of simultaneously firing ceramic and metal at a low temperature of about 800 ° C to 1000 ° C. The glass and the ceramic are mixed to form a green sheet having an appropriate dielectric constant, and the conductive paste is printed and laminated thereon to form a module.

도 1은 일반적인 LTCC 모듈을 나타낸 단면도이다. 1 is a cross-sectional view showing a general LTCC module.

여기에 도시된 바와 같이 LTCC 모듈은 필터 역할을 하는 칩(100), 세라믹층부(102), 칩(100)과 세라믹층부(102)를 연결하는 와이어(120), 리드(122)로 구성된다.As shown here, the LTCC module includes a chip 100 serving as a filter, a ceramic layer part 102, a wire 120 connecting the chip 100 and the ceramic layer part 102, and a lead 122.

여기에서 세라믹층부(102)는 하측, 즉 풋패드(104)에 그라운드 단자와 신호 단자 및 하부 그라운드 패턴이 형성되고, 상측에는 신호 패턴을 형성하여 적층하는 제 1유전체(106), 신호 패턴이 형성된 제 1유전체(106)위에 상부 그라운드 패턴을 상층에 형성하여 적층하는 제 2유전체(108)를 포함한다.Here, the ceramic layer 102 has a ground terminal, a signal terminal, and a lower ground pattern formed on the lower side, that is, the foot pad 104, and a first dielectric 106 and a signal pattern formed on the upper side to form a signal pattern. A second dielectric 108 is formed on the first dielectric 106 to form an upper ground pattern on the upper layer.

또한, 세라믹층부(102)는 제 2유전체(108)위에 적층되고 칩(100)과 와이어(120)를 통해 연결되는 본딩패드를 포함하는 제 3유전체(110), 제 3유전체(110)위에 적층되고 상측에 그라운드 패턴이 형성된 제 4유전체(112), 유전체들의 외측에 형성되고 제 4유전체(112)의 그라운드패턴과 풋패드(104)의 그라운드 및 신호 단자 사이에 각각 형성된 캐스틸레이션(114)을 포함한다.In addition, the ceramic layer 102 is laminated on the third dielectric 110 and the third dielectric 110 including a bonding pad stacked on the second dielectric 108 and connected through the chip 100 and the wire 120. And a fourth dielectric 112 having a ground pattern formed on the upper side thereof, and a casting 114 formed between the ground pattern of the fourth dielectric 112 and the ground and signal terminals of the foot pad 104. It includes.

여기서, 신호패턴은 스트립라인으로 구현되고, 위상 천이기는 상부, 하부 그라운드 패턴과 신호패턴, 즉 트레이스(116)를 포함하여 구성된다.Here, the signal pattern is implemented as a stripline, and the phase shifter includes an upper and lower ground pattern and a signal pattern, that is, a trace 116.

상부ㅇ하부 그라운드 패턴은 트레이스(116)범위를 포함할 수 있게 넓게 구성함으로서 신호 손실을 방지한다.The upper and lower ground patterns are wider to cover the trace 116 range, thus preventing signal loss.

캐스틸레이션(114)은 세라믹층부(102)의 맨위층 그라운드 패턴과 하부 풋패드(104)의 단자 사이에 형성되어 그라운드 패턴내 전극 패턴과 다수의 단자(그라운드/신호)를 필요에 따라 전기적으로 연결하는 역할을 한다.The castration 114 is formed between the top layer ground pattern of the ceramic layer portion 102 and the terminals of the lower foot pad 104 to electrically connect the electrode pattern and the plurality of terminals (ground / signal) in the ground pattern as necessary. It plays a role.

리드(122)는 세라믹층부(102)의 캐비티에 있는 칩을 외부 환경으로부터 보호해 주는 기능을 하는 한편, 와이어간의 기생 결합을 그라운드로 뽑아 제거 해 주는 기능을 한다.The lead 122 serves to protect the chip in the cavity of the ceramic layer 102 from the external environment, and removes the parasitic bonds between the wires to the ground.

따라서, 리드(122)는 세라믹층부(102)의 맨 위층 그라운드 패턴에 전기적으로 연결되어 있고, 이 맨 위층 그라운드 패턴과 풋패드(104)의 그라운드 패턴사이의 연결은 캐스틸레이션(114)을 통해 이루어진다.Accordingly, the lead 122 is electrically connected to the top ground pattern of the ceramic layer portion 102, and the connection between the top ground pattern and the ground pattern of the foot pad 104 is formed through the casting 114. Is done.

즉, 세라믹층부(102)의 맨위층 그라운드 전극과 풋패드(104)의 그라운드 전 극을 연결하기 위한 수단으로서 캐스틸레이션(114)이 사용된다.That is, the casting 114 is used as a means for connecting the top ground electrode of the ceramic layer portion 102 and the ground electrode of the foot pad 104.

그러나 이와 같은 방법으로 SMD 또는 패드 수동회로들이 모듈의 맨 위층에 있거나 내장됨으로서 소자의 수가 많을 경우 모듈의 사이즈도 클 수밖에 없으며 몰딩이나 쉴딩 공정이 필수적으로 수반될 수밖에 없었다.In this way, however, the SMD or pad passive circuits are embedded in the top layer of the module or embedded, so if the number of devices is large, the module size is large and the molding or shielding process is inevitably involved.

또한, 이와 같은 LTCC 모듈을 PCB와 연결하기 위해서는 추가적인 노력을 들여 카드 형태로 연결을 하고 송수신회로가 들어있는 면이 외부에 노출이 되지 않도록 몰딩이나 쉴딩을 따로 해 주어야만 한다. 그렇지 않다면 안테나와 송수신기를 부분적으로 따로 제작해 μBGA(micro Ball Grid Array)를 이용하여 스택하고 PCB와는 BGA를 이용하여 연결을 한다. In addition, in order to connect the LTCC module with the PCB, additional efforts should be made in the form of a card, and molding or shielding should be made separately so that the surface containing the transceiver circuit is not exposed to the outside. If not, the antenna and the transceiver are partially fabricated and stacked using μBGA (micro ball grid array), and the BGA is connected to the PCB.

하지만 이와 같은 방법의 경우 RF 모듈 자체를 부분적으로 제작해서 연결할 경우에는 두 모듈간의 신호선이 고주파이므로 연결 시 많은 어려움 발생하는 문제점이 있을 뿐만 아니라 각각의 모듈간 스택을 하면서 서로 간의 영향이 없기 위해서는 캐비티가 두꺼워지는 문제점이 있다. However, in this case, when the RF module itself is partially manufactured and connected, the signal lines between the two modules are high frequency, so there are many problems in connection. There is a problem of thickening.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과 정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있도록 한 엘티씨씨 모듈의 패키지 구조를 제공함에 있다. The present invention has been made to solve the above problems, an object of the present invention is to package the RF module formed on the one side and the transceiver antenna on the other side of the PCB substrate by the LTC process on the PCB board The dummy cavity layer is formed on the side where the transceiver circuit is formed and packaged as a PCB substrate and laminated through the BGA process. The RF transceiver circuit is electrically and physically isolated from the outside, eliminating the molding and shielding required in the normal packaging process. It is to provide a package structure of LTC module that can achieve low price.

상기와 같은 목적을 실현하기 위한 본 발명은 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈과 더미 캐비티 레이어와 PCB 기판이 순차적으로 적층되고, BGA를 통해 적층된 RF 모듈과 더미 캐비티 레이어와 PCB 기판 사이가 서로 연결된 것을 특징으로 한다. According to the present invention for realizing the above object, the RF module, a dummy cavity layer, and a PCB substrate are sequentially stacked on one side by a transmission and reception circuit is formed on one side and a patch antenna is formed on the other side, and through the BGA. The stacked RF module and the dummy cavity layer and the PCB substrate are connected to each other.

본 발명에서 RF 모듈에서 더미 캐비티 레이어와 접하는 면은 송수신 회로가 형성된 면인 것을 특징으로 한다. In the present invention, the surface in contact with the dummy cavity layer in the RF module is characterized in that the surface on which the transmission and reception circuit is formed.

본 발명에서 더미 캐비티 레이어의 가장 안쪽과 바깥쪽에는 접지 비아가 형성되고 가운데 부분에는 신호선을 연결하기 위한 신호선 비아 및 전원선을 연결하기 위한 전원선 비아가 형성된 것을 특징으로 한다. In the present invention, a ground via is formed at the innermost and outer sides of the dummy cavity layer, and a signal line via for connecting a signal line and a power line via for connecting a power line are formed at a center portion thereof.

본 발명에서 더미 캐비티 레이어는 PCB 또는 LTCC 공정을 이용하여 형성된 것을 특징으로 한다. In the present invention, the dummy cavity layer is formed using a PCB or an LTCC process.

본 발명에서 PCB 기판에는 RF 모듈에서 출력되는 기저대역 신호를 처리하기 위한 신호처리 블록과, 전원을 공급하기 위한 전원회로가 구성된 것을 특징으로 한다. In the present invention, the PCB substrate is characterized in that the signal processing block for processing the baseband signal output from the RF module, and a power circuit for supplying power is configured.

이와 같이 이루어진 본 발명은 RF모듈의 송수신 회로가 형성된 면으로 더미 캐비티 레이어와 PCB 기판을 적층하여 각각 BGA 공정으로 서로 연결함으로써 사이 즈를 최소화 할 수 있고 더미 캐비티 레이어가 송수신 회로와 PCB 기판 사이에 일정한 높이를 제공하여 PCB 기판에 대한 영향을 최소화 할 수 있으며, 더미 캐비티 레어어에 형성된 접지비아를 통해 RF 모듈의 접지와 PCB 기판의 접지를 서로 연결함으로써 RF신호 차폐를 위한 하우징 역할을 할 수 있게 된다. The present invention made as described above can minimize the size by stacking the dummy cavity layer and the PCB substrate to the surface on which the RF module transmit and receive circuits are formed and connected to each other in the BGA process, and the dummy cavity layer is uniform between the transceiver circuit and the PCB substrate. By providing the height, the influence on the PCB board can be minimized, and the ground via formed in the dummy cavity rare connects the ground of the RF module and the ground of the PCB board to serve as a housing for shielding the RF signal. .

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings, and the same parts as in the prior art use the same reference numerals and names. In addition, this embodiment is not intended to limit the scope of the present invention, it is presented by way of example only and those skilled in the art will be able to many modifications within the technical spirit of the present invention.

도 2는 본 발명에 의한 엘티씨씨 모듈의 패키지 구조를 나타낸 단면도이다.Figure 2 is a cross-sectional view showing a package structure of the MT module according to the present invention.

여기에 도시된 바와 같이 엘티씨씨 공정에 의해 한 면에는 송수신 회로가 형성되고 다른 한 면에는 패치 안테나(204)가 형성된 RF 모듈(200)과 더미 캐비티 레이어(210)와 PCB 기판(220)이 순차적으로 적층되고, BGA(230)를 통해 적층된 RF 모듈(200)과 더미 캐비티 레이어(210)와 PCB 기판(220) 사이가 서로 연결되어 소형화를 이룰 수 있다. As shown here, the RF module 200, the dummy cavity layer 210, and the PCB substrate 220 sequentially formed on one side of the RF module 200 and a patch antenna 204 formed on the other side by an MTC process. The stacked RF module 200, the dummy cavity layer 210, and the PCB substrate 220 may be connected to each other and may be miniaturized.

이때 RF 모듈(200)은 LTCC 공정을 이용해 제 1유전체(201) 상층으로 안테나(204)를 형성하고, 제 1 유전체(201)와 제 2유전체(202) 사이에 접지면(207)을 형성하고, 제 2유전체(202)에는 칩(209)이 장착될 수 있는 캐비티(208)를 형성하여 제 2유전체(202) 하층에 형성된 패드 수동회로 및 기타 신호선들과 본딩 와이 어(205)에 의해 서로 연결되고, 제 3유전체(203)의 하측에 BGA(230)와의 연결을 위한 패턴들을 형성한 후 최종적으로 칩(209)을 장착하여 본딩 와이어(205) 및 기타 수동소자를 장착하여 송수신 회로를 형성한다. In this case, the RF module 200 forms an antenna 204 over the first dielectric 201 using the LTCC process, and forms a ground plane 207 between the first dielectric 201 and the second dielectric 202. In the second dielectric 202, a cavity 208 on which the chip 209 is mounted is formed to form a pad passive circuit and other signal lines formed under the second dielectric 202, and the bonding wire 205. Connected, and after forming patterns for connection with the BGA 230 in the lower side of the third dielectric 203, the chip 209 is finally mounted to mount the bonding wire 205 and other passive elements to form a transmission / reception circuit. do.

또한, 더미 캐비티 레이어(210)는 PCB 또는 LTCC 공정을 이용하여 형성하고, 더미 캐비티 레이어(210)에 접지 비아(211)를 형성하여 RF 모듈(200)의 접지면(207)과 PCB 기판(220) 접지면(221)의 사이를 BGA를 이용해 서로 연결함으로써 더미 캐비티 레이어(210)에 의해 RF 모듈(200)의 송수신 회로를 물리적으로 보호하고 캐비티(208)가 송수신 회로와 PCB 기판(220) 사이에 일정한 높이를 제공해 주어 PCB 기판(220)과의 연결 시 PCB 기판(220)에 대한 영향을 최소화 할 수 있을 뿐만 아니라 더미 캐비티 레이어(210)의 안쪽과 바깥쪽 둘레에 형성된 접지 비아(211)를 통해 RF 모듈(200)의 접지면(207)과 마주보는 PCB 기판(220)의 접지면(221)을 서로 연결하게 됨에 따라 RF 신호 차폐를 위한 하우징의 역할을 수행 하게 된다. In addition, the dummy cavity layer 210 is formed using a PCB or LTCC process, and the ground via 211 is formed in the dummy cavity layer 210 to form the ground plane 207 of the RF module 200 and the PCB substrate 220. By connecting the ground planes 221 to each other using a BGA, the dummy cavity layer 210 physically protects the transceiver module of the RF module 200 and the cavity 208 is connected between the transceiver circuit and the PCB substrate 220. By providing a constant height to the PCB substrate 220 to minimize the influence on the PCB substrate 220 when connected to the ground via 211 formed around the inner and outer circumference of the dummy cavity layer 210 As the ground plane 207 of the RF module 200 and the ground plane 221 of the PCB substrate 220 facing each other are connected to each other, it serves as a housing for shielding the RF signal.

한편, PCB 기판(220)에는 도 3에 도시된 바와 같이 RF 모듈(200)에서 나온 기저대역 신호를 처리하는 신호처리 블록(223) 및 RF 모듈(200)과 PCB 기판(220)의 신호처리 블록(223)에 전원을 공급하기 위한 전원회로(224)가 구성됨에 따라 더미 캐비티 레이어(210)에 신호선(206)을 연결하기 위한 신호선 비아(212) 및 전원선(222)을 연결하기 위한 전원선 비아(213)가 형성되어 신호처리가 이루어질 뿐만 아니라 전원공급이 이루어진다. Meanwhile, as illustrated in FIG. 3, the PCB substrate 220 includes a signal processing block 223 for processing a baseband signal from the RF module 200, and a signal processing block for the RF module 200 and the PCB substrate 220. As the power supply circuit 224 for supplying power to the power supply 223 is configured, a power supply line for connecting the signal line via 212 and the power supply line 222 for connecting the signal line 206 to the dummy cavity layer 210. Vias 213 are formed to provide signal processing as well as power supply.

이때, RF 모듈(200)과 PCB 기판(220) 사이에 신호선 비아(212) 및 전원선 비아(213)를 통해 전달되는 신호는 주파수가 비교적 낮은 IF신호와 송수신 회로에 공 급해 주는 전원이기 때문에 BGA(230)를 통해 연결하여도 신호 손실의 문제점이 없게 된다. In this case, the signal transmitted through the signal line via 212 and the power line via 213 between the RF module 200 and the PCB substrate 220 is a power supply for a relatively low frequency IF signal and a transceiver circuit. There is no problem of signal loss even when connected via 230.

상술한 바와 같이 본 발명은 엘티씨씨 공정에 의해 한 면에는 송수신회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈을 PCB 기판에 패키징 할 때 송수신회로가 형성된 면에 더미 캐비티 레이어를 형성하여 BGA공정을 통해 PCB 기판과 적층으로 패키징되어 RF 송수신 회로가 외부로부터 전기적 그리고 물리적으로 격리되어 보통의 패키징과정에서 필요한 몰딩, 쉴딩이 없어져 소형화와 동시에 저가격화를 이룰 수 있는 이점이 있다. As described above, the present invention provides a BGA by forming a dummy cavity layer on the side on which the transmit / receive circuit is formed when packaging a RF module having a transmit / receive circuit on one side and a patch antenna on the other side by an LTC process. It is packaged in a PCB substrate and stacked through the process, so that the RF transceiver circuit is electrically and physically isolated from the outside, eliminating the molding and shielding required in the normal packaging process, thereby achieving miniaturization and low cost.

Claims (5)

엘티씨씨 공정에 의해 한 면에는 송수신 회로가 형성되고 다른 한 면에는 패치 안테나가 형성된 RF 모듈과 더미 캐비티 레이어와 PCB 기판이 순차적으로 적층되고, BGA를 통해 적층된 상기 RF 모듈과 상기 더미 캐비티 레이어와 상기 PCB 기판 사이가 서로 연결된 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조. The RF module, the dummy cavity layer, and the PCB substrate are sequentially stacked on one side of the RF circuit and the patch antenna is formed on the other side by the LTC process, and the RF module and the dummy cavity layer stacked through the BGA. Package structure of the MT module characterized in that the PCB substrate is connected to each other. 제 1항에 있어서, 상기 RF 모듈에서 상기 더미 캐비티 레이어와 접하는 면은 상기 송수신 회로가 형성된 면인 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조. The package structure of an MT module of claim 1, wherein a surface of the RF module contacting the dummy cavity layer is a surface on which the transceiver circuit is formed. 제 1항에 있어서, 상기 더미 캐비티 레이어의 가장 안쪽과 바깥쪽에는 접지 비아가 형성되고 가운데 부분에 신호선을 연결하기 위한 신호선 비아 및 전원선을 연결하기 위한 전원선 비아가 형성된 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조.2. The MT of claim 1, wherein ground vias are formed at the innermost and outer sides of the dummy cavity layer, and a signal line via for connecting a signal line and a power line via for connecting a power line are formed at a center portion of the dummy cavity layer. The package structure of the module. 제 1항에 있어서, 상기 더미 캐비티 레이어는 PCB 또는 LTCC 공정을 이용하여 형성된 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조. 2. The package structure of an MT module of claim 1, wherein the dummy cavity layer is formed using a PCB or an LTCC process. 제 1항에 있어서, 상기 PCB 기판에는 상기 RF 모듈에서 출력되는 기저대역 신호를 처리하기 위한 신호처리 블록과, 전원을 공급하기 위한 전원회로가 구성된 것을 특징으로 하는 엘티씨씨 모듈의 패키지 구조. The package structure of an MT module according to claim 1, wherein the PCB substrate comprises a signal processing block for processing the baseband signal output from the RF module, and a power supply circuit for supplying power.
KR1020060128542A 2006-12-15 2006-12-15 Package structure of ltcc module KR100859319B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128542A KR100859319B1 (en) 2006-12-15 2006-12-15 Package structure of ltcc module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128542A KR100859319B1 (en) 2006-12-15 2006-12-15 Package structure of ltcc module

Publications (2)

Publication Number Publication Date
KR20080056043A true KR20080056043A (en) 2008-06-20
KR100859319B1 KR100859319B1 (en) 2008-09-19

Family

ID=39802457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128542A KR100859319B1 (en) 2006-12-15 2006-12-15 Package structure of ltcc module

Country Status (1)

Country Link
KR (1) KR100859319B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034095A (en) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） It is three-dimensional stacked to encapsulate integrated TR mould group
CN112187310A (en) * 2020-09-07 2021-01-05 南京航空航天大学 Novel millimeter wave front end module based on EBG encapsulation and LTCC circuit
WO2022007245A1 (en) * 2020-07-08 2022-01-13 瑞声声学科技(深圳)有限公司 Radio frequency module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
KR20060078635A (en) * 2004-12-30 2006-07-05 엘지전자 주식회사 Wireless communication module with built-in antenna

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034095A (en) * 2019-02-28 2019-07-19 西南电子技术研究所（中国电子科技集团公司第十研究所） It is three-dimensional stacked to encapsulate integrated TR mould group
WO2022007245A1 (en) * 2020-07-08 2022-01-13 瑞声声学科技(深圳)有限公司 Radio frequency module
CN112187310A (en) * 2020-09-07 2021-01-05 南京航空航天大学 Novel millimeter wave front end module based on EBG encapsulation and LTCC circuit

Also Published As

Publication number Publication date
KR100859319B1 (en) 2008-09-19

Similar Documents

Publication Publication Date Title
US9178491B2 (en) Circuit module including duplexer
JP6469572B2 (en) Antenna-integrated radio module and method of manufacturing the module
US6252778B1 (en) Complex electronic component
US8841759B2 (en) Semiconductor package and manufacturing method thereof
KR101622452B1 (en) Module substrate and module
KR20120104896A (en) Ultra high frequency package modules
US6750737B2 (en) High frequency switch and radio communication apparatus with layered body for saw filter mounting
US20080084677A1 (en) Electronic apparatus
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
US9844138B2 (en) Multilayer wiring board
JP2021103713A (en) High frequency module and communication device
KR100859319B1 (en) Package structure of ltcc module
JP4527570B2 (en) High frequency module and wireless communication apparatus equipped with the same
US20140179364A1 (en) Circuit module
WO2014013831A1 (en) Module and module manufacturing method
KR20050065861A (en) Wireless transceiver module for ultra wide-band
JPH05235688A (en) Surface acoustic wave device and mobile radio terminal using same
WO2008093957A1 (en) High frequency module and manufacturing method thereof
JP2006211144A (en) High frequency module and wireless communication apparatus
JP2002094410A (en) Antenna switch module equipped with saw filter
JP2005136887A (en) High frequency module and radio communication apparatus
KR100893028B1 (en) Semiconductor device package and method for manufacturing semiconductor device packaging
KR102444299B1 (en) Electronic device module and manufacturing method thereof
KR20060020499A (en) Method for making chip scale
KR20100059053A (en) Communication module of system in package structure having antenna

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee