KR20080049628A - Method of manufacturing a semiconductor device - Google Patents

Method of manufacturing a semiconductor device Download PDF

Info

Publication number
KR20080049628A
KR20080049628A KR1020070119286A KR20070119286A KR20080049628A KR 20080049628 A KR20080049628 A KR 20080049628A KR 1020070119286 A KR1020070119286 A KR 1020070119286A KR 20070119286 A KR20070119286 A KR 20070119286A KR 20080049628 A KR20080049628 A KR 20080049628A
Authority
KR
South Korea
Prior art keywords
thin film
source
reaction source
substrate
source gas
Prior art date
Application number
KR1020070119286A
Other languages
Korean (ko)
Inventor
유재안
Original Assignee
주식회사 피에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 피에스티 filed Critical 주식회사 피에스티
Publication of KR20080049628A publication Critical patent/KR20080049628A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for manufacturing a semiconductor device is provided to prevent diffusion of metallic atoms by forming a diffusion barrier. A substrate including a predetermined structure is provided. A first reaction source of a gas state is supplied onto a substrate in order to be absorbed onto the substrate. A second reaction source of a plasma state is applied to the first reaction source of the substrate. The second reaction source of the plasma state reacts with the first reaction source absorbed onto the substrate in order to form a thin film having a predetermined thickness. A diffusion barrier is formed by performing repeatedly the above processes. A metal layer is formed on the diffusion barrier. A metal line is formed by patterning the metal layer.

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}Method of manufacturing a semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 펄스 플라즈마 원자층 증착(Atomic Layer Deposition; ALD) 방법에 의해 형성된 박막을 적용하는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device to which a thin film formed by a pulsed plasma atomic layer deposition (ALD) method is applied.

반도체 소자의 집적도가 증가함에 따라 금속 배선의 선폭은 감소하고, 길이는 증가하고 있다. 이에 따라 RC 지연 시간(Resistance Capacitance Delay Time)이 증가하게 되어 소자의 동작 속도가 느려지고, 이에 따라 소자의 오작동을 유발하게 된다. 또한, 스파이킹(spiking)이 발생하여 회로의 신뢰도를 저하시키게 된다. 그리고, 고집적 소자의 금속 배선의 선폭이 줄어들기 때문에 금속 배선과 상하부 물질 사이, 예를들어 반도체와 금속 사이 또는 금속과 금속 사이에서 누설 전류가 증가하게 된다. 이에 더하여 금속 이온의 반도체로의 높은 확산성으로 인하여 반도체와 금속의 계면에서 금속 반응이 일어나게 되고, 그에 따라 소자 특성의 열화 등 신뢰성의 문제가 발생하게 된다.As the degree of integration of semiconductor devices increases, the line width of metal wirings decreases and the length increases. As a result, the RC delay time increases, resulting in a slow operation of the device, thereby causing a malfunction of the device. In addition, spiking occurs, which lowers the reliability of the circuit. Further, since the line width of the metal wiring of the highly integrated device is reduced, leakage current increases between the metal wiring and the upper and lower materials, for example, between the semiconductor and the metal or between the metal and the metal. In addition, due to the high diffusion of metal ions into the semiconductor, a metal reaction occurs at the interface between the semiconductor and the metal, thereby causing problems of reliability such as deterioration of device characteristics.

이러한 문제를 해결하기 위해서는 비저항이 낮은 금속 물질을 이용하여 금속 배선을 형성해야 한다. 비저항이 낮은 물질을 금속 배선으로 이용하면 RC 지연 시간이 짧아져 소자의 작동 속도를 빠르게 할 수 있다. 따라서, 비저항이 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮고, 녹는점이 1080℃로서 비교적 높은(알루미늄: 660℃, 텅스텐: 3400℃) 구리를 배선 재료로 이용하고 있다. 그러나, 구리는 실리콘 및 산화막 내에서 매우 빠른 확산도를 가지고 있으므로 구리의 확산을 막아줄 확산 방지막(Diffusion barrier)이 필요하다.In order to solve this problem, a metal wiring must be formed using a metal material having a low resistivity. The use of materials with low resistivity as metal wires allows for shorter RC delays to speed up device operation. Therefore, copper having a specific resistance of 1.7 mu Ωcm and much lower than aluminum (2.7 mu OMEGA cm) and tungsten (5.6 mu OMEGA cm) and having a relatively high melting point of 1080 ° C. (aluminum: 660 ° C., tungsten: 3400 ° C.) is used as the wiring material have. However, since copper has a very fast diffusivity in silicon and oxide, a diffusion barrier is needed to prevent the diffusion of copper.

이렇게 구리 배선 사이에 확산 방지막을 형성하여 다층 구조의 금속 배선을 형성함으로써 소자의 정보 처리 속도, 대전류 밀도 및 신뢰성을 향상시킬 수 있다. 다층 구조의 금속 배선에 이용되는 종래의 확산 방지막으로는 구리와 전혀 반응을 하지 않는 금속 또는 질화물을 이용한다. 그런데, 구리에 대한 확산 방지막의 성능은 단일 내화성 금속(refractory metal) 보다는 이원소계 질화물이 우수하다. 따라서, 티타늄(Ti)과 같은 내화성 금속에 질소 등을 첨가한 TiN등의 이원소계 확산 방지막을 주로 이용하고 있다. 이러한 이원소계 질화물 확산 방지막은 일반적으로 CVD 등의 증착 방법을 이용하여 형성한다.Thus, by forming the diffusion barrier film between the copper wirings to form a metal wiring of a multi-layer structure, it is possible to improve the information processing speed, large current density and reliability of the device. As the conventional diffusion barrier film used for the metal wiring of the multilayer structure, a metal or nitride which does not react with copper at all is used. However, the performance of the diffusion barrier for copper is superior to the binary element nitride rather than the single refractory metal. Therefore, a binary-type diffusion barrier such as TiN in which nitrogen is added to a refractory metal such as titanium (Ti) is mainly used. Such an elemental nitride diffusion barrier is generally formed using a deposition method such as CVD.

이러한 확산 방지막 물질들은 모두 다결정 구조를 가지기 때문에 확산 방지막으로서 작용하기 위해서는 최소한 20㎚ 이상의 두께를 가져야 한다. 그러나, 고집적화에 따른 미세화로 인하여 콘택홀 또는 비아홀 크기 및 배선의 크기가 예컨대 100㎚ 이하로 급격히 감소함에 따라 확산 방지막의 두께도 더욱 얇아져야 하므로, 확산 방지막으로서 상기 물질들을 이용하는데는 한계가 있다. 또한, 각 입자 사이 의 그레인 바운더리(grain boundary)를 통해 발생하는 물질 확산으로 인하여 확산 방지막으로서의 역할을 제대로 수행하기가 어렵고, 이는 두께가 얇을수록 더욱 심각해진다. 따라서, 이원소계 질화물 확산 방지막을 증착하고, 그 상부에 구리(또는 알루미늄, 은)를 형성하여 금속 배선을 형성한 후 반도체 소자 제조 공정시 수반되는 600∼700℃의 열처리를 수행할 경우 구리 등의 금속이 반도체 또는 절연층으로 확산되거나, 선로를 따라 확산됨으로써 높은 밀도의 결함 및 전기적 특성의 변화가 발생하게 된다.Since all of these diffusion barrier materials have a polycrystalline structure, they must have a thickness of at least 20 nm to function as a diffusion barrier. However, as the size of the contact hole or the via hole and the size of the wiring are drastically reduced to, for example, 100 nm or less due to the miniaturization due to the high integration, the thickness of the diffusion barrier film must be further thinned, so there is a limit to using the above materials as the diffusion barrier film. In addition, due to the material diffusion that occurs through the grain boundary (grain boundary) between each particle, it is difficult to properly function as a diffusion barrier, the thinner the thickness becomes more serious. Therefore, in the case of depositing an elemental nitride diffusion barrier, forming copper (or aluminum, silver) thereon to form metal wiring, and performing heat treatment at 600 to 700 ° C. involved in the semiconductor device manufacturing process, As the metal diffuses into the semiconductor or insulating layer, or along the line, defects of high density and changes in electrical properties occur.

본 발명은 금속층의 확산을 방지할 수 있어 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공한다.The present invention provides a method for manufacturing a semiconductor device that can prevent the diffusion of the metal layer to improve the electrical properties.

본 발명은 펄스 플라즈마 원자층 증착 방법으로 이원소계 또는 삼원소계 박막을 형성하고, 이를 확산 방지막 또는 전극으로 이용함으로써 금속층의 확산을 방지할 수 있어 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공한다.The present invention provides a method for manufacturing a semiconductor device that can form a two-element or three-element thin film by a pulsed plasma atomic layer deposition method, and can be used as a diffusion barrier or electrode to prevent diffusion of a metal layer to improve electrical characteristics. do.

본 발명의 일 양태에 따른 반도체 소자의 제조 방법은 (a) 소정의 구조가 형성된 기판이 제공되는 단계; (b) 제 1 반응 소오스를 기체 상태로 공급하여 상기 기판상에 흡착시키는 단계; (c) 제 2 반응 소오스를 플라즈마 상태로 유입시켜 상기 기판상에 흡착된 상기 제 1 반응 소오스와 반응시켜 소정 두께의 박막을 형성하는 단계; (d) 상기 (b) 및 (c) 단계를 원하는 두께로 박막이 증착될 때까지 반복하여 확산 방지막을 형성하는 단계; 및 (e) 상기 확산 방지막 상부에 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an aspect of the present invention includes the steps of (a) providing a substrate having a predetermined structure; (b) supplying a first reaction source in a gaseous state to adsorb onto said substrate; (c) introducing a second reaction source into a plasma state to react with the first reaction source adsorbed on the substrate to form a thin film having a predetermined thickness; (d) repeating steps (b) and (c) until a thin film is deposited to a desired thickness to form a diffusion barrier film; And (e) forming a metal layer on the diffusion barrier and patterning the metal layer.

본 발명의 다른 양태에 따른 반도체 소자의 제조 방법은 (a) 소정의 구조가 형성된 기판이 제공되는 단계; (b) 상기 기판의 소정 영역과 연결되는 하부 전극을 형성하는 단계; (c) 상기 하부 전극 상부에 상변화 물질층을 형성하는 단계; (d) 제 1 반응 소오스를 기체 상태로 공급하여 상기 상변화 물질층상에 흡착시키는 단계; (e) 제 2 반응 소오스를 플라즈마 상태로 유입시켜 상기 상변화 물질층상에 흡착된 상기 제 1 반응 소오스와 반응시켜 소정 두께의 박막을 형성하는 단계; (f) 상기 (d) 및 (e) 단계를 원하는 두께로 박막이 증착될 때까지 반복하여 상부 전극을 형성하는 단계; 및 (g) 상기 상부 전극 및 상변화 물질층을 패터닝하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method comprising: (a) providing a substrate having a predetermined structure; (b) forming a lower electrode connected to a predetermined area of the substrate; (c) forming a phase change material layer on the lower electrode; (d) supplying a first reaction source in a gaseous state to adsorb onto said phase change material layer; (e) introducing a second reaction source into a plasma state to react with the first reaction source adsorbed on the phase change material layer to form a thin film having a predetermined thickness; (f) repeating steps (d) and (e) until a thin film is deposited to a desired thickness to form an upper electrode; And (g) patterning the upper electrode and the phase change material layer.

상기 제 1 반응 소오소는 WF6를 포함하는 텅스텐 소오스 가스, TaCl5를 포함하는 탄탈륨 소오스 가스, AlCl3를 포함하는 알루미늄 소오스 가스중 어느 하나이고, 상기 제 2 반응 소오스는 B2H6를 포함한 붕소 소오스 가스, CH4를 포함한 탄소 소오스 가스 및 NH3를 포함한 질소 소오스 가스중 적어도 하나 이상이다.The first reaction source is any one of a tungsten source gas including WF 6 , a tantalum source gas including TaCl 5, and an aluminum source gas including AlCl 3 , and the second reaction source includes B 2 H 6 . At least one of boron source gas, carbon source gas containing CH 4 , and nitrogen source gas containing NH 3 .

또한, 상기 제 2 반응 소오스는 상기 제 1 반응 소오스보다 같거나 많은 유량으로 같거나 긴 시간 공급되는데, 상기 제 1 반응 소오스는 1 내지 5sccm의 유량으로 0.2초 내지 5초 동안 공급되고, 상기 제 2 반응 소오스는 1 내지 20sccm의 유량으로 0.2초 내지 5초 동안 공급된다.In addition, the second reaction source is supplied for the same or longer time at the same or more flow rate than the first reaction source, the first reaction source is supplied for 0.2 seconds to 5 seconds at a flow rate of 1 to 5 sccm, the second The reaction source is fed for 0.2 to 5 seconds at a flow rate of 1 to 20 sccm.

상기 제 2 반응 소오스의 유량을 조절하여 상기 확산 방지막의 비저항이 1 내지 500μΩ㎝ 되도록 한다.The flow rate of the second reaction source is adjusted so that the specific resistance of the diffusion barrier is 1 to 500 µΩcm.

상기 확산 방지막 또는 상부 전극은 각각 WN 박막, WB 박막, WC 박막, WBN 박막, WCN 박막, TaN 박막, TaB 박막, TaC 박막, TaBN 박막, TaCN 박막, AlN 박막, AlB 박막, AlC 박막, AlBN 박막, AlCN 박막중 어느 하나이다.The diffusion barrier or the upper electrode is WN thin film, WB thin film, WC thin film, WBN thin film, WCN thin film, TaN thin film, TaB thin film, TaC thin film, TaBN thin film, TaCN thin film, AlN thin film, AlB thin film, AlC thin film, AlBN thin film, One of the AlCN thin films.

본 발명에 의하면 텅스텐, 탄탈륨 및 알루미늄 소오스 가스와 붕소, 탄소 및 질소 소오스 가스를 이용하여 펄스 플라즈마 원자층 증착 방법으로 이원소계 또는 삼원소계 박막을 형성하고, 이를 확산 방지막으로 이용함으로써 구리 등 금속 원자의 확산을 방지할 수 있을 뿐만 아니라 박막의 결정립 성장을 방지할 수 있다. 이에 따라 미세 구조를 고온 열처리 과정에서도 지속적으로 유지할 수 있어 다층 구조의 금속 배선에서 확산 방지막으로서의 기능을 안정되게 얻을 수 있다. 따라서, 금속 배선의 고전류 밀도 및 고온 열처리에 따른 면저항 증가를 방지할 수 있고, 그에 따라 전기 저항을 최소화하고 결함 발생을 방지할 수 있어 금속 배선의 전기적 특성 및 신뢰성을 향상시킬 수 있다.According to the present invention, a tungsten, tantalum and aluminum source gas and a boron, carbon and nitrogen source gas are used to form an isotopic or tri-element thin film by a pulsed plasma atomic layer deposition method, and use it as a diffusion barrier layer to form a metal atom such as copper. In addition to preventing diffusion, it is possible to prevent grain growth of the thin film. As a result, the microstructure can be continuously maintained even at a high temperature heat treatment, so that the function as a diffusion barrier film can be stably obtained in the metal wiring of the multilayer structure. Therefore, it is possible to prevent an increase in sheet resistance due to the high current density and the high temperature heat treatment of the metal wiring, thereby minimizing the electrical resistance and preventing the occurrence of defects, thereby improving the electrical characteristics and reliability of the metal wiring.

또한, 펄스 플라즈마 원자층 증착 방법으로 형성된 이원소계 또는 삼원소계 박막을 상변화 메모리의 전극 물질로 이용할 수 있어 상변화 물질층을 가열하는 과정에서 기존에 사용되는 전극 물질에 비해 적은 에너지로도 상변화 물질층에 많은 열을 가할 수 있고, 안정적인 열적 특성으로 인하여 상변화 물질층으로 전극 물질이 확산되는 것을 방지할 수 있어 상변화 물질층과 전극 물질의 반응을 방지할 수 있다.In addition, since the binary or tri-element thin film formed by the pulsed plasma atomic layer deposition method can be used as an electrode material of the phase change memory, the phase change is performed with less energy than the electrode material used in the process of heating the phase change material layer. A large amount of heat may be applied to the material layer, and the electrode material may be prevented from diffusing into the phase change material layer due to stable thermal properties, thereby preventing a reaction between the phase change material layer and the electrode material.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 1은 본 발명에 이용되는 펄스 플라즈마 원자층 증착 장비의 단면 개략도 이다.1 is a cross-sectional schematic diagram of a pulsed plasma atomic layer deposition apparatus used in the present invention.

도 1을 참조하면, 챔버(100)의 상부에는 반응 소오스를 공급하기 위한 제 1 및 제 2 소오스 공급부(110a 및 110b)가 마련되어 있다. 제 1 및 제 2 소오스 공급부(110a 및 110b)는 적어도 두개 이상의 서로 다른 반응 소오스를 공급하기 위해 서로 격리된 두개 이상의 공급관으로 구성되어 제 1 소오스 공급부(110a)를 통해 예컨데 제 1 반응 소오스가 공급되고, 제 2 소오스 공급부(110b)를 통해 제 2 반응 소오스가 공급된다. 이렇게 제 1 및 제 2 소오스 공급부(110a 및 110b)가 격리되어 제 1 및 제 2 반응 소오스가 반응하는 것이 방지된다. 제 1 및 제 2 소오스 공급부(110a 및 110b)의 소정 부위에는 공급되는 반응 소오스를 플라즈마 상태로 여기시키기 위한 플라즈마 발생 코일(120)이 마련되어 있다. 플라즈마 발생 코일(120)은 전원 공급부(130)로부터 공급되는 소정의 전원에 따라 소정의 전기장이 발생되어 반응 소오스를 플라즈마 상태로 여기시킨다. 또한, 챔버(100) 내부에는 상부가 제 1 및 제2 소오스 공급부(110a 및 110b)과 연결되고 하부는 기판(160)에 반응 가스를 분사하기 위한 분사홀이 형성된 샤워헤드(140)가 마련되어 있다. 그리고, 챔버(100) 내부에는 기판 지지대(150)가 마련되며, 기판 지지대(150) 상부에는 기판(160)이 지지되고, 기판 지지대(150)를 상하로 구동시키고 회전시키기 위한 구동부(180)가 마련되어 있다. 챔버(100)의 하부에는 챔버(100) 내에 잔류하는 반응 소오스를 배출하기 위한 배출구(170)가 마련되어 있다. 또한, 기판 지지대(150)는 내부에 히터가 장착되어 기판(160)을 가열함으로써 반응 소오스에 의한 소정의 막이 기판(160)에 용이하게 증착되도록 한다.Referring to FIG. 1, first and second source supply units 110a and 110b are provided at an upper portion of the chamber 100 to supply a reaction source. The first and second source supplies 110a and 110b are composed of two or more supply pipes separated from each other to supply at least two or more different reaction sources, for example, the first reaction source is supplied through the first source supply 110a and The second reaction source is supplied through the second source supply unit 110b. In this way, the first and second source supplies 110a and 110b are isolated to prevent the first and second reaction sources from reacting. Predetermined portions of the first and second source supply units 110a and 110b are provided with a plasma generating coil 120 for exciting the supplied reaction source in a plasma state. The plasma generating coil 120 generates a predetermined electric field in accordance with a predetermined power supplied from the power supply unit 130 to excite the reaction source in a plasma state. In addition, a shower head 140 having an upper portion connected to the first and second source supply portions 110a and 110b and a lower portion having a spray hole for injecting a reactive gas into the substrate 160 is provided in the chamber 100. . In addition, a substrate support 150 is provided in the chamber 100, a substrate 160 is supported on the substrate support 150, and a driving unit 180 for driving and rotating the substrate support 150 up and down is provided. It is prepared. The lower portion of the chamber 100 is provided with an outlet 170 for discharging the reaction source remaining in the chamber 100. In addition, the substrate support 150 has a heater mounted therein to heat the substrate 160 so that a predetermined film by the reaction source is easily deposited on the substrate 160.

도 2는 본 발명에 따른 펄스 플라즈마 원자층 증착 방법의 개념도이고, 도 3은 공정 흐름도이다. 본 발명에서는 도 1의 펄스 플라즈마 원자층 증착 장비를 이용하여 제 1 반응 소오스를 기체 상태로 유입시켜 기판 상에 흡착시킨 후 잔류되는 제 1 반응 소오스를 퍼지(purge)하고, 제 2 반응 소오스를 플라즈마 상태로 유입시켜 기판상에 흡착된 제 1 반응 소오스와 반응시켜 박막을 형성한 후 퍼지하는 과정을 1 사이클(cycle)로 하여 원하는 두께로 박막이 형성될 때까지 사이클을 반복하여 박막을 형성한다. 이하에서는 도 1, 도 2 및 도 3을 참조하여 본 발명에 따른 펄스 플라즈마 원자층 증착 방법을 이용한 박막 형성 방법을 설명하기로 한다.2 is a conceptual diagram of a pulsed plasma atomic layer deposition method according to the present invention, Figure 3 is a process flow diagram. In the present invention, using the pulsed plasma atomic layer deposition equipment of FIG. 1, the first reaction source is introduced into a gas state and adsorbed onto a substrate to purge the remaining first reaction source, and the second reaction source is plasma. The thin film is formed by reacting the first reaction source adsorbed on the substrate to form a thin film and purging the same cycle until the thin film is formed to a desired thickness. Hereinafter, a thin film forming method using a pulsed plasma atomic layer deposition method according to the present invention with reference to FIGS. 1, 2 and 3 will be described.

S110 : 소정의 구조가 형성된 기판(160)을 챔버(100) 내부의 기판 지지대(150)에 장착한다. 그리고, 제 1 소오스 공급부(110a)를 통해 챔버(100) 내부로 제 1 반응 소오스를 유입시킨다. 이때, 전원부(130)로부터 전원이 공급되지 않도록 하여 플라즈마 발생 코일(120)에 전기장이 발생되지 않도록 한다. 따라서, 제 1 반응 소오스는 기체 상태로 챔버(100) 내부로 유입되고, 샤워헤드(140)를 통해 기판(160)에 분사된다. 이때, 기판 지지대(150)는 구동부(180)에 의해 회전하는 동시에 소정의 온도, 예를들어 350℃의 온도로 기판(160)을 가열하기 때문에 기판(160)상에 제 1 반응 소오스가 고르게 분사되어 흡착된다. 여기서, 제 1 반응 소오스는 WF6를 포함하는 텅스텐 소오스 가스, TaCl5를 포함하는 탄탈륨 소오스 가스, AlCl3를 포함하는 알루미늄 소오스 가스중 어느 하나이며, 1∼5sccm의 유량으로 0.2초∼ 5초 동안 유입된다. 따라서, 기판(160) 상에는 제 1 반응 소오스에 따라 텅스텐막, 탄탈륨막 또는 알루미늄막이 증착된다.S110: The substrate 160 having a predetermined structure is mounted on the substrate support 150 inside the chamber 100. Then, the first reaction source is introduced into the chamber 100 through the first source supply unit 110a. At this time, power is not supplied from the power supply unit 130 so that an electric field is not generated in the plasma generating coil 120. Therefore, the first reaction source is introduced into the chamber 100 in a gaseous state and injected into the substrate 160 through the shower head 140. At this time, since the substrate support 150 rotates by the driver 180 and heats the substrate 160 at a predetermined temperature, for example, 350 ° C., the first reaction source is evenly sprayed on the substrate 160. Is adsorbed. Here, the first reaction source is any one of a tungsten source gas containing WF 6 , a tantalum source gas containing TaCl 5, and an aluminum source gas containing AlCl 3 , for 0.2 seconds to 5 seconds at a flow rate of 1 to 5 sccm. Inflow. Therefore, a tungsten film, a tantalum film, or an aluminum film is deposited on the substrate 160 according to the first reaction source.

S120 : 제 1 및 제 2 소오스 공급부(110a 및 110b)를 통해 챔버(100) 내부에 퍼지 가스를 유입시켜 챔버(100) 내부에 잔류하는 제 1 반응 소오스를 배출구(170)를 통해 배출시킨다. 이때, 퍼지 가스는 질소(N2) 또는 수소(H2)를 이용하며, 100∼200sccm정도 유입시키며, 약 5초∼15초 동안 퍼지 공정을 수행한다.S120: The purge gas is introduced into the chamber 100 through the first and second source supply units 110a and 110b to discharge the first reaction source remaining in the chamber 100 through the outlet 170. At this time, the purge gas using nitrogen (N 2 ) or hydrogen (H 2 ), the inflow of about 100 ~ 200sccm, performs a purge process for about 5 seconds to 15 seconds.

S130 : 제 2 소오스 공급부(110b)를 통해 제 2 반응 소오스를 챔버(100) 내부로 유입시킨다. 이때, 전원부(130)로부터 약 8kV의 전원이 플라즈마 발생 코일(120)에 인가되어 플라즈마 발생 코일(120)에 전기장이 발생된다. 따라서, 제 2 반응 소오스는 플라즈마 상태로 챔버(100) 내부로 유입되고, 샤워헤드(140)를 통해 기판(160)에 분사된다. 이때, 기판 지지대(150)는 구동부(180)에 의해 회전하는 동시에 소정의 온도, 예를들어 350℃의 온도로 기판(160)을 가열하기 때문에 기판(160)상에 플라즈마 상태의 제 2 반응 소오스가 고르게 분사되고 기판(150) 상에 증착된 제 1 반응 소오스에 의한 박막과 반응하여 소정의 박막을 형성한다. 여기서, 제 2 반응 소오스는 B2H6를 포함한 붕소 소오스 가스, CH4를 포함한 탄소 소오스 가스 및 NH3를 포함한 질소 소오스 가스중 적어도 하나 이상이다. 또한, 제 2 반응 소오스는 제 1 반응 소오스보다 같거나 많은 유량으로 같거나 긴 시간동안 유입되는데, 1∼20sccm의 유량으로 0.2초 내지 5초 동안 유입시킨다. 한편, 제 1 반응 소오스는 제 1 소오스 공급부(110a)를 통해 유입되고, 제 2 반응 소오스는 제 2 소 오스 공급부(110b)를 통해 유입되므로 제 1 및 제 2 반응 소오스의 공급부가 서로 달라 두 반응 소오스가 혼합되는 것이 방지된다.S130: The second reaction source is introduced into the chamber 100 through the second source supply unit 110b. At this time, about 8 kV of power is applied from the power supply unit 130 to the plasma generating coil 120 to generate an electric field in the plasma generating coil 120. Therefore, the second reaction source is introduced into the chamber 100 in a plasma state, and is injected into the substrate 160 through the shower head 140. At this time, since the substrate support 150 rotates by the driving unit 180 and heats the substrate 160 at a predetermined temperature, for example, 350 ° C., the second reaction source in the plasma state on the substrate 160. Is sprayed evenly and reacts with the thin film by the first reaction source deposited on the substrate 150 to form a predetermined thin film. Here, the second reaction source is at least one of boron source gas containing B 2 H 6 , carbon source gas containing CH 4 and nitrogen source gas containing NH 3 . In addition, the second reaction source is introduced for the same or longer time at the same or more flow rate than the first reaction source, it is introduced for 0.2 seconds to 5 seconds at a flow rate of 1 to 20 sccm. Meanwhile, since the first reaction source is introduced through the first source supply unit 110a and the second reaction source is introduced through the second source supply unit 110b, the supply portions of the first and second reaction sources are different from each other. Sources are prevented from mixing.

S140 : 제 1 및 제 2 소오스 공급부(110a 및 110b)를 통해 챔버(100) 내부에 퍼지 가스를 유입시켜 챔버(100) 내부에 잔류하는 제 1 반응 소오스를 배출구(170)를 통해 배출시킨다. 이때, 퍼지 가스는 질소(N2) 또는 수소(H2)를 이용하며, 100∼200sccm정도 유입시키며, 약 5초∼15초 동안 퍼지 공정을 수행한다.S140: The purge gas is introduced into the chamber 100 through the first and second source supply units 110a and 110b to discharge the first reaction source remaining in the chamber 100 through the outlet 170. At this time, the purge gas using nitrogen (N 2 ) or hydrogen (H 2 ), the inflow of about 100 ~ 200sccm, performs a purge process for about 5 seconds to 15 seconds.

상기와 같이 기체 상태의 제 1 반응 소오스를 유입시킨 후 퍼지하고, 플라즈마 상태의 제 2 반응 소오스를 유입시킨 후 퍼지하여 소정의 박막을 형성하는 과정을 두께로 박막이 형성될 때까지 반복한다.As described above, the first reaction source in the gaseous state is introduced and purged, and the second reaction source in the plasma state is introduced and purged to form a predetermined thin film until the thin film is formed to a thickness.

상기한 방법을 이용하게 되면 이원소계 또는 삼원소계 박막을 형성할 수 있다. 즉, WF6를 포함하는 텅스텐 소오스 가스를 제 1 반응 소오스로 이용하고, B2H6를 포함한 붕소 소오스 가스, CH4를 포함한 탄소 소오스 가스 및 NH3를 포함한 질소 소오스 가스를 각각 제 2 반응 소오스로 이용할 경우 WN 박막, WB 박막 및 WC 박막이 각각 형성된다. 또한, CH4를 포함한 탄소 소오스 가스를 제 1 반응 소오스로 이용하고, B2H6를 포함한 붕소 소오스 가스, CH4를 포함한 탄소 소오스 가스 및 NH3를 포함한 질소 소오스 가스를 각각 제 2 반응 소오스로 이용할 경우 TaN 박막, TaB 박막 및 Ta-C 박막이 각각 형성된다. 그리고, AlCl3를 포함하는 알루미늄 소오스 가스를 제 1 반응 소오스로 이용하고, B2H6를 포함한 붕소 소오스 가스, CH4를 포함한 탄소 소오스 가스 및 NH3를 포함한 질소 소오스 가스를 각각 제 2 반응 소오스로 이용할 경우 AlN 박막, AlB 박막 및 AlC 박막이 각각 형성된다.Using the above method can form a two-element or three-element thin film. That is, a tungsten source gas containing WF 6 is used as the first reaction source, and a boron source gas containing B 2 H 6 , a carbon source gas containing CH 4 , and a nitrogen source gas containing NH 3 are respectively used as the second reaction source. When used as WN thin film, WB thin film and WC thin film are formed respectively. In addition, a carbon source gas containing CH 4 is used as the first reaction source, and a boron source gas containing B 2 H 6 , a carbon source gas containing CH 4 , and a nitrogen source gas containing NH 3 are used as the second reaction source, respectively. When used, TaN thin film, TaB thin film and Ta-C thin film are formed, respectively. An aluminum source gas containing AlCl 3 is used as the first reaction source, and a boron source gas containing B 2 H 6 , a carbon source gas containing CH 4 , and a nitrogen source gas containing NH 3 are respectively used as the second reaction source. When used as AlN thin film, AlB thin film and AlC thin film are formed respectively.

한편, 제 1 반응 소오스로서 WF6를 포함하는 텅스텐 소오스 가스를 이용하고, 제 2 반응 소오스로서 B2H6를 포함한 붕소 소오스 가스와 NH3를 포함한 질소 소오스 가스를 이용할 경우 WBN 박막이 형성되고, 제 1 반응 소오스로서 WF6를 포함하는 텅스텐 소오스 가스를 이용하고 제 2 반응 소오스로서 CH4를 포함한 탄소 소오스 가스와 NH3를 포함한 질소 소오스 가스를 이용할 경우 WCN 박막이 형성된다. 또한, 제 1 반응 소오스로서 CH4를 포함한 탄소 소오스 가스를 이용하고 제 2 반응 소오스로서 B2H6를 포함한 붕소 소오스 가스와 NH3를 포함한 질소 소오스 가스를 이용할 경우 TaBN 박막이 형성되고, 제 1 반응 소오스로서 CH4를 포함한 탄소 소오스 가스를 이용하고 제 2 반응 소오스로서 CH4를 포함한 탄소 소오스 가스와 NH3를 포함한 질소 소오스 가스를 이용할 경우 TaCN 박막이 형성된다. 그리고, 제 1 반응 소오스로서 AlCl3를 포함하는 알루미늄 소오스 가스를 이용하고 제 2 반응 소오스로서 B2H6를 포함한 붕소 소오스 가스와 NH3를 포함한 질소 소오스 가스를 이용할 경우 AlBN 박막이 형성되고, 제 1 반응 소오스로서 AlCl3를 포함하는 알루미늄 소오스 가스를 이용하고 제 2 반응 소오스로서 CH4를 포함한 탄소 소오스 가스와 NH3를 포함 한 질소 소오스 가스를 이용할 경우 AlCN 박막이 형성된다.On the other hand, when a tungsten source gas containing WF 6 is used as the first reaction source, and a boron source gas containing B 2 H 6 and a nitrogen source gas containing NH 3 are used as the second reaction source, a WBN thin film is formed. When the tungsten source gas containing WF 6 is used as the first reaction source and the carbon source gas containing CH 4 and the nitrogen source gas containing NH 3 are used as the second reaction source, the WCN thin film is formed. In addition, when a carbon source gas containing CH 4 is used as the first reaction source and a boron source gas containing B 2 H 6 and a nitrogen source gas containing NH 3 are used as the second reaction source, a TaBN thin film is formed. When a carbon source gas containing CH 4 is used as the reaction source and a carbon source gas containing CH 4 and a nitrogen source gas containing NH 3 are used as the second reaction source, a TaCN thin film is formed. When the aluminum source gas containing AlCl 3 is used as the first reaction source and the boron source gas containing B 2 H 6 and the nitrogen source gas containing NH 3 are used as the second reaction source, an AlBN thin film is formed. When the aluminum source gas containing AlCl 3 is used as the first reaction source and the carbon source gas containing CH 4 and the nitrogen source gas containing NH 3 are used as the second reaction source, an AlCN thin film is formed.

또한, 상기 펄스 플라즈마 원자층 증착 방법을 이용하여 형성하는 박막은 제 2 반응 소오스의 유량을 조절하여 비저항이 1∼500μΩ㎝ 정도 되도록 하는 것이 바람직하다. In addition, it is preferable that the thin film formed by using the pulsed plasma atomic layer deposition method has a specific resistance of about 1 to 500 µΩcm by adjusting the flow rate of the second reaction source.

상기와 같이 펄스 플라즈마 원자층 증착 방법으로 형성된 박막은 반도체 소자의 제조 공정에서 확산 방지막으로 이용되는데, 이러한 실시 예를 도 4(a) 내지 도 4(c)를 이용하여 설명하면 다음과 같다.The thin film formed by the pulsed plasma atomic layer deposition method as described above is used as a diffusion barrier in the manufacturing process of the semiconductor device, which will be described below with reference to FIGS. 4 (a) to 4 (c).

도 4(a) 내지 도 4(c)는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 본 발명에 따른 펄스 플라즈마 원자층 증착 방법으로 확산 방지막을 형성하는 반도체 소자의 제조 방법을 설명하기 위한 것이다.4 (a) to 4 (c) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a semiconductor device according to an embodiment of the present invention. It is for explaining the manufacturing method of the semiconductor element which forms a diffusion barrier film.

도 4(a)를 참조하면, 반도체 기판(401) 상의 소정 영역에 액티브 영역 및 필드 영역을 확정하고 소자간 분리를 위한 소자 분리막(402)을 형성한다. 소자 분리막(402)은 반도체 기판(401)의 소정 영역을 식각하여 트렌치를 형성한 후 산화막 또는 질화막 등의 절연막으로 매립하는 STI(Shallow Trench Isolation) 방법을 이용하여 형성한다. 또한, 소자 분리막(402)는 STI 방법 뿐만 아니라 LOCOS(LOCal Oxidation of Silicon) 방법 등 다양한 방법으로 형성할 수 있다. 액티브 영역의 반도체 기판(401) 상부에 게이트 절연막(403), 게이트 도전막(404) 및 하드 마스크 막(405)을 순차적으로 형성한 후 게이트 마스크를 이용한 사진 및 식각 공정으로 이들을 패터닝하여 게이트 전극(420)을 형성한다. 여기서, 게이트 절연막(403)은 산화막, 질화막 또는 이들의 적층막을 선택적으로 이용하여 형성하고, 게이트 도전막(404)은 폴리실리콘막, 텅스텐막을 포함한 금속막 또는 이들의 적층막을 선택적으로 이용하여 형성한다. 게이트 전극(420) 측벽에 스페이서(406)을 형성한 후 이온 주입 공정을 실시하여 반도체 기판(401) 상에 소오스/드레인 접합 영역(407)을 형성한다. 스페이서(406)는 게이트 전극(420)을 포함한 전체 구조 상부에 산화막, 질화막 또는 이들의 적층막을 선택적으로 형성한 후 전면 식각 공정으로 게이트 전극(420) 측벽에 잔류하도록 함으로써 형성한다. Referring to FIG. 4A, an active isolation region and a field region are defined in a predetermined region on the semiconductor substrate 401, and an isolation layer 402 is formed to separate the elements. The device isolation layer 402 is formed using a shallow trench isolation (STI) method in which a trench is formed by etching a predetermined region of the semiconductor substrate 401 and then embedded in an insulating film such as an oxide film or a nitride film. In addition, the device isolation layer 402 may be formed by various methods, such as an STI method and a LOCOS (LOCal Oxidation of Silicon) method. The gate insulating film 403, the gate conductive film 404, and the hard mask film 405 are sequentially formed on the semiconductor substrate 401 in the active region, and then patterned by the photolithography and etching process using the gate mask. 420 is formed. Here, the gate insulating film 403 is formed by selectively using an oxide film, a nitride film, or a laminated film thereof, and the gate conductive film 404 is formed by selectively using a polysilicon film, a metal film including a tungsten film, or a laminated film thereof. . After forming the spacer 406 on the sidewall of the gate electrode 420, an ion implantation process is performed to form a source / drain junction region 407 on the semiconductor substrate 401. The spacer 406 is formed by selectively forming an oxide film, a nitride film, or a stacked film thereof over the entire structure including the gate electrode 420 and remaining on the sidewall of the gate electrode 420 by a front etching process.

도 4(b)를 참조하면, 전체 구조 상부에 제 1 층간 절연막(408)을 형성한다. 제 1 층간 절연막(408)은 예를 들면, SiOC막, PSG(phosphorous silicate glass)막, BPSG(boron phosphorous silicate glass)막, USG(undoped silicate glass)막, FSG(fluorine doped silicate glass)막, HDP(high density plasma)막, PE-TEOS(plasma enhanced-tetra ethyl ortho silicate)막 또는 SOG(spin on glass)막과 같은 물질막으로 형성한다. 제 1 층간 절연막(408)의 소정 영역을 식각하여 접합 영역(407)을 노출시키는 콘택홀을 형성한다. 콘택홀을 통해 노출된 접합 영역(407)을 포함한 전체 구조 상부에 제 1 확산 방지막(409)을 형성한다. 제 1 확산 방지막(409)은 본 발명에 따른 펄스 플라즈마 원자층 증착 방법을 이용하여 이원소계 또는 삼원소계 박막을 증착하여 형성한다. 즉, WN 박막, WB 박막, WC 박막, WBN 박막, WCN 박막, TaN 박막, TaB 박막, TaC 박막, TaBN 박막, TaCN 박막, AlN 박막, AlB 박막, AlC 박막, AlBN 박막, AlCN 박막을 포함한 박막 중 어느 하나의 박막으로 제 1 확산 방지막(409)을 형성한다. 콘택홀이 매립되도록 제 1 확산 방지막(409) 상부에 제 1 금속층(410)을 형성한 후 제 1 층간 절연막(411)이 노출되도록 제 1 금속층(410) 및 제 1 확산 방지막(409)을 패터닝한다. 이에 따라 제 1 금속 배선(430)이 형성된다. 여기서, 제 1 금속층(410)은 구리를 포함한 알루미늄 및 텅스텐을 이용하여 형성할 수 있다. Referring to FIG. 4B, a first interlayer insulating film 408 is formed over the entire structure. The first interlayer insulating film 408 may be, for example, an SiOC film, a phosphorous silicate glass (PSG) film, a boron phosphorous silicate glass (BPSG) film, an undoped silicate glass (USG) film, a fluorine doped silicate glass (FSG) film, or an HDP. (high density plasma) film, plasma enhanced-tetra ethyl ortho silicate (PE-TEOS) film, or a material film such as a spin on glass (SOG) film. A predetermined region of the first interlayer insulating layer 408 is etched to form a contact hole exposing the junction region 407. The first diffusion barrier 409 is formed on the entire structure including the junction region 407 exposed through the contact hole. The first diffusion barrier 409 is formed by depositing a binary or tri-element thin film using the pulsed plasma atomic layer deposition method according to the present invention. That is, among thin films including WN thin film, WB thin film, WC thin film, WBN thin film, WCN thin film, TaN thin film, TaB thin film, TaC thin film, TaBN thin film, TaCN thin film, AlN thin film, AlB thin film, AlC thin film, AlBN thin film, AlCN thin film The first diffusion barrier 409 is formed of either thin film. After forming the first metal layer 410 on the first diffusion barrier 409 so as to fill the contact hole, patterning the first metal layer 410 and the first diffusion barrier 409 so that the first interlayer insulating layer 411 is exposed. do. As a result, the first metal wiring 430 is formed. Here, the first metal layer 410 may be formed using aluminum and tungsten including copper.

도 4(c)를 참조하면, 제 1 금속 배선(430)을 포함한 전체 구조 상부에 제 2 층간 절연막(411)을 형성한다. 제 2 층간 절연막(411)은 제 1 층간 절연막(408)과 마찬가지로 SiOC막, PSG(phosphorous silicate glass)막, BPSG(boron phosphorous silicate glass)막, USG(undoped silicate glass)막, FSG(fluorine doped silicate glass)막, HDP(high density plasma)막, PE-TEOS(plasma enhanced-tetra ethyl ortho silicate)막 또는 SOG(spin on glass)막과 같은 물질막으로 형성한다. 제 2 층간 절연막(411)의 소정 영역을 식각하여 제 1 금속 배선(430)의 소정 영역을 노출시키는 콘택홀 또는 트렌치를 형성한다. 콘택홀 또는 트렌치를 포함한 전체 구조 상부에 제 2 확산 방지막(412)을 형성한다. 제 2 확산 방지막(412)은 제 1 확산 방지막(409)과 마찬가지로 본 발명에 따른 펄스 플라즈마 원자층 증착 방법에 의해 형성된 이원소계 또는 삼원소계 박막을 이용하여 형성한다. 즉, WN 박막, WB 박막, WC 박막, WBN 박막, WCN 박막, TaN 박막, TaB 박막, TaC 박막, TaBN 박막, TaCN 박막, AlN 박막, AlB 박막, AlC 박막, AlBN 박막, AlCN 박막중 어느 하나를 이용하여 제 2 확산 방지막(412)을 형성한다. 그리고, 콘택홀 또는 트렌치가 매립되도록 제 2 확산 방지막(412)을 포함한 전체 구조 상부에 제 2 금속층(413)을 형성한다. 제 2 금속층(413)은 구리를 포함한 알루미늄 또는 텅스텐을 이용하여 형성한다. 그리고, 제 2 금속층(413) 및 제 2 확산 방지막(412)을 제 2 층간 절연막(411)이 노출되도록 패터닝하여 제 2 금속 배선(440)을 형성한다.Referring to FIG. 4C, a second interlayer insulating layer 411 is formed on the entire structure including the first metal wire 430. Similar to the first interlayer insulating film 408, the second interlayer insulating film 411 is a SiOC film, a phosphorous silicate glass (PSG) film, a boron phosphorous silicate glass (BPSG) film, an undoped silicate glass (USG) film, and a fluorine doped silicate film. It is formed of a material film such as a glass film, a high density plasma (HDP) film, a plasma enhanced-tetra ethyl ortho silicate (PE-TEOS) film, or a spin on glass (SOG) film. A predetermined region of the second interlayer insulating layer 411 is etched to form a contact hole or a trench that exposes a predetermined region of the first metal wire 430. A second diffusion barrier layer 412 is formed on the entire structure including the contact hole or the trench. Similar to the first diffusion barrier 409, the second diffusion barrier 412 is formed using a two-element or three-element thin film formed by the pulsed plasma atomic layer deposition method according to the present invention. That is, one of WN thin film, WB thin film, WC thin film, WBN thin film, WCN thin film, TaN thin film, TaB thin film, TaC thin film, TaBN thin film, TaCN thin film, AlN thin film, AlB thin film, AlC thin film, AlBN thin film, AlCN thin film The second diffusion barrier 412 is formed by using the same. The second metal layer 413 is formed on the entire structure including the second diffusion barrier 412 so that the contact hole or the trench is filled. The second metal layer 413 is formed using aluminum or tungsten including copper. The second metal layer 413 and the second diffusion barrier layer 412 are patterned to expose the second interlayer insulating layer 411 to form a second metal wire 440.

또한, 상기와 같이 펄스 플라즈마 원자층 증착 방법으로 형성된 박막은 상변화 메모리(Phase Change RAM)의 전극으로 사용될 수 있다. 이에 대한 실시 예를 도 5를 이용하여 설명하면 다음과 같다.In addition, the thin film formed by the pulsed plasma atomic layer deposition method as described above may be used as an electrode of a phase change memory. An embodiment thereof will be described with reference to FIG. 5.

도 5는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 소자의 단면도로서, 펄스 플라즈마 원자층 증착 방법으로 형성된 박막을 상변화 메모리의 전극으로 사용하는 실시 예를 설명하기 위한 소자의 단면도이다.FIG. 5 is a cross-sectional view of a device for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention. Is a cross-sectional view of the device.

도 5를 참조하면, 반도체 기판(501)의 반도체 기판(401) 상의 소정 영역에 액티브 영역 및 필드 영역을 확정하고 소자간 분리를 위한 소자 분리막(502)을 형성한다. 액티브 영역의 반도체 기판(501) 상부에 게이트 절연막(503), 게이트 도전막(504) 및 하드 마스크막(505)을 순차적으로 형성한 후 게이트 마스크를 이용한 사진 및 식각 공정으로 이들을 패터닝하여 게이트 전극(520)을 형성한다. 게이트 전극(520) 측벽에 스페이서(506)을 형성한 후 이온 주입 공정을 실시하여 반도체 기판(501) 상에 소오스/드레인 접합 영역(507)을 형성한다. 전체 구조 상부에 제 1 층간 절연막(508)을 형성한다. 제 1 층간 절연막(508)의 소정 영역을 식각하여 접합 영역(507)의 일부를 노출시키는 콘택홀을 형성한다. 콘택홀이 매립되도록 도전층, 예를들어 폴리실리콘막을 형성하여 콘택 플러그(509)를 형성하고, 콘택 플러그(509)와 연결되도록 금속층을 형성한 후 패터닝하여 비트라인(510)을 형성한다. 여기서, 비트라인(510)을 형성하기 위한 금속층을 형성하기 이전에 확산 방지막을 더 형성할 수 있으며, 확산 방지막은 본 발명에 따른 펄스 플라즈마 원자층 증착 방법에 의해 형성된 이원소계 또는 삼원소계 박막을 이용하여 형성할 수 있다. 비트라인(510)이 형성된 전체 구조 상부에 제 2 층간 절연막(511)을 형성한다. 제 2 층간 절연막(511) 및 제 1 층간 절연막(508)의 소정 영역을 식각하여 접합 영역(507)의 소정 영역, 즉 소오스 영역을 노출시키는 콘택홀을 형성한다. 콘택홀이 매립되도록 도전층, 예를들어 폴리실리콘막을 매립하여 콘택 플러그(512)를 형성한 후 콘택 플러그(512)와 연결되도록 금속층을 형성한 후 패터닝하여 하부 전극(513)를 형성한다. 그리고, 전체 구조 상부에 제 3 층간 절연막(514)을 형성한 후 하부 전극(512)를 노출시키는 콘택홀을 형성한다. 콘택홀이 매립되어 하부 전극(513)과 연결되도록 상변화 물질층(515)을 형성하고, 그 상부에 상부 전극(516)을 형성한다. 상변화 물질층(515)로는 Te 또는 Se를 포함하는 칼코지나이드(chalcogenide) 계열의 물질을 이용하여 형성하며, 바람직하게는 Ge2Sb2Te5를 이용하여 형성한다. 또한, 상부 전극(516)은 본 발명에 따른 펄스 플라즈마 원자층 증착 방법을 이용하여 형성된 이원소계 또는 삼원소계 박막을 이용하여 형성한다. 즉, WN 박막, WB 박 막, WC 박막, WBN 박막, WCN 박막, TaN 박막, TaB 박막, TaC 박막, TaBN 박막, TaCN 박막, AlN 박막, AlB 박막, AlC 박막, AlBN 박막, AlCN 박막중 어느 하나를 이용하여 상부 전극(516)을 형성한다.Referring to FIG. 5, an active region and a field region are determined in a predetermined region on the semiconductor substrate 401 of the semiconductor substrate 501, and an isolation layer 502 is formed to separate the elements. The gate insulating film 503, the gate conductive film 504, and the hard mask film 505 are sequentially formed on the semiconductor substrate 501 in the active region, and then patterned by the photolithography and etching process using the gate mask. 520 is formed. After forming the spacer 506 on the sidewall of the gate electrode 520, an ion implantation process is performed to form a source / drain junction region 507 on the semiconductor substrate 501. A first interlayer insulating film 508 is formed over the entire structure. A predetermined region of the first interlayer insulating layer 508 is etched to form a contact hole exposing a portion of the junction region 507. A conductive layer, for example, a polysilicon film is formed to fill the contact hole, thereby forming the contact plug 509, and a metal layer is formed to be connected to the contact plug 509, and then patterned to form the bit line 510. Here, the diffusion barrier layer may be further formed before forming the metal layer for forming the bit line 510, and the diffusion barrier layer may be formed using a two-element or three-element thin film formed by the pulsed plasma atomic layer deposition method according to the present invention. Can be formed. A second interlayer insulating layer 511 is formed on the entire structure where the bit line 510 is formed. Predetermined regions of the second interlayer insulating layer 511 and the first interlayer insulating layer 508 are etched to form contact holes exposing a predetermined region of the junction region 507, that is, a source region. A conductive layer, for example, a polysilicon layer is embedded to fill the contact hole, and then a contact plug 512 is formed. Then, a metal layer is formed to be connected to the contact plug 512 and then patterned to form a lower electrode 513. The third interlayer insulating layer 514 is formed on the entire structure, and then a contact hole exposing the lower electrode 512 is formed. The contact hole is filled to form a phase change material layer 515 so as to be connected to the lower electrode 513, and the upper electrode 516 is formed thereon. The phase change material layer 515 is formed using a chalcogenide-based material including Te or Se, and is preferably formed using Ge 2 Sb 2 Te 5 . In addition, the upper electrode 516 is formed using a binary or tri-element thin film formed by using the pulsed plasma atomic layer deposition method according to the present invention. That is, any one of WN thin film, WB thin film, WC thin film, WBN thin film, WCN thin film, TaN thin film, TaB thin film, TaC thin film, TaBN thin film, TaCN thin film, AlN thin film, AlB thin film, AlC thin film, AlBN thin film, AlCN thin film To form the upper electrode 516.

상기와 같이 상부 전극(516)을 펄스 플라즈마 원자층 증착 방법으로 형성된 이원소계 또는 삼원소계 박막을 이용하여 형성함으로써 상변화 물질층(515)을 가열하는 과정에서 기존에 사용되는 전극 물질에 비해 적은 에너지로도 상변화 물질층(515)에 많은 열을 가할 수 있다. 또한, 안정적인 열적 특성으로 인하여 상변화 물질층(515)으로 상부 전극 물질이 확산되는 것을 방지할 수 있어 상변화 물질층(515)과 상부 전극 물질의 반응을 방지할 수 있다.As described above, the upper electrode 516 is formed by using an isotopic or tri-element thin film formed by a pulsed plasma atomic layer deposition method, so that the energy of the phase change material layer 515 is less than that of conventional electrode materials. Also, a lot of heat may be applied to the phase change material layer 515. In addition, due to the stable thermal characteristics, it is possible to prevent the upper electrode material from diffusing into the phase change material layer 515, thereby preventing the reaction between the phase change material layer 515 and the upper electrode material.

도 6은 본 발명에 따른 펄스 플라즈마 원자층 증착 방법으로 형성된 확산 방지막과 구리막을 이용하여 금속 배선을 형성한 경우의 누설 전류 밀도를 분석한 그래프이다. 도시된 바와 같이 펄스 플라즈마 원자층 증착 방법에 의해 형성된 확산 방지막이 800℃에서도 비정질(amorphous) 상태를 유지하기 때문에 구리의 확산을 확실하게 방지하고 있음을 알 수 있다. 그러나, 900℃에서는 전압이 증가함에 따라 누설 전류가 급격히 증가하는 것으로 보아 구리 원자가 절연막, 특히 TEOS 박막 안에 확산하여 들어감으로써 TEOS의 두께를 감소시키는 역할을 하여 누설 전류가 증가되는 것으로 사료된다.FIG. 6 is a graph illustrating leakage current density when a metal wiring is formed using a diffusion barrier film and a copper film formed by a pulsed plasma atomic layer deposition method according to the present invention. As shown in the figure, it can be seen that the diffusion barrier film formed by the pulsed plasma atomic layer deposition method maintains an amorphous state even at 800 ° C, thereby reliably preventing the diffusion of copper. However, at 900 ° C, the leakage current increases rapidly as the voltage increases, so that the copper current diffuses into the insulating film, especially the TEOS thin film, thereby reducing the thickness of the TEOS and increasing the leakage current.

도 7은 본 발명에 따른 펄스 플라즈마 원자층 증착법에 의해 형성된 이원소계 확산 방지막의 오제 전자 분광 분석(Auger electron spectroscopy) 결과이다. 여기서는 기판 온도가 350℃인 상태에서 100 사이클 동안 원자층을 형성한 것으로서, 각 사이클은 0.2초 동안에 WF6, TaCl5, AlCl3 가스등의 제 1 반응 소오스를 기페 상태로 유입한 후 질소 가스를 이용하여 퍼지(Purge)하고, 0.3초간 B2H6, CH4, NH3 가스등의 제 2 반응 소오스를 플라즈마 상태로 유입한 후 퍼지하는 것으로 구성하였다. 도시된 바와 같이 이원소계 확산 방지막내에 W, Ta, Al과 B, C, N의 원소 함량비가 균일하게 분포되어 있음을 알 수 있다.FIG. 7 shows Auger electron spectroscopy of a binary element diffusion barrier formed by a pulsed plasma atomic layer deposition method according to the present invention. Here, the atomic layer was formed for 100 cycles at a substrate temperature of 350 ° C., and each cycle flowed a first reaction source such as WF 6 , TaCl 5 , AlCl 3 gas into a gaseous state for 0.2 seconds, and then used nitrogen gas. Purge, and a second reaction source such as B 2 H 6 , CH 4 , NH 3 gas or the like was introduced into the plasma state for 0.3 second, and then purged. As shown, it can be seen that the element content ratios of W, Ta, Al and B, C, N are uniformly distributed in the binary element diffusion barrier.

도 8은 본 발명에 따른 펄스 플라즈마 원자층 증착 방법에 의해 형성된 삼원소계 박막의 오제 전자 분광 분석(Auger electron spectroscopy) 결과이다. 여기서는 기판 온도가 350℃인 상태에서 100 사이클 동안 원자층을 형성한 것으로서, 각 사이클은 0.2초 동안 WF6, TaCl5, AlCl3 가스등의 제 1 반응 소오스를 유입한 후 질소 가스를 이용하여 퍼지하고, 0.3초 동안 B2H6 가스와 NH3가스 또는 CH4 가스와 NH3 가스를 적절하게 혼합하여 플라즈마 상태로 유입시킨 후 퍼지하는 것으로 구성하였다. 도시된 바와 같이 삼원소계 확산 방지막 내의 W, Ta, Al과 B, C, N의 원소 함량비가 균일하게 분포되어 있음을 알 수 있다.FIG. 8 shows Auger electron spectroscopy of a three-element thin film formed by a pulsed plasma atomic layer deposition method according to the present invention. Here, the atomic layer was formed for 100 cycles at a substrate temperature of 350 ° C., and each cycle was purged using nitrogen gas after introducing a first reaction source such as WF 6 , TaCl 5 , or AlCl 3 gas for 0.2 seconds. , 0.3 seconds B 2 H 6 gas and NH 3 gas or CH 4 gas and NH 3 gas was properly mixed and introduced into the plasma state and then purged. As shown, it can be seen that the element content ratios of W, Ta, Al and B, C, and N in the three-element diffusion barrier are uniformly distributed.

도 9는 기존의 TiN 확산 방지막과 펄스 플라즈마 원자층 증착 방법에 의해 형성된 WN, WCN 확산 방지막의 일렉트로마이그레이션(electromigration) 측정 결과 로서, 확산 방지막 상부에 알루미늄 배선을 형성한 후 225℃로 가열하고 전류를 흘려주면서 시간에 따른 알루미늄 저항의 변화를 관찰한 것이다. 20% 이상의 저항 변화가 일어나면 배선으로서의 역할을 감당할 수가 없다고 판단할 수 있는데, 기존의 TiN 확산 방지막을 사용한 배선(a)에서는 약 60,000초가 경과하면 저항이 급증하여 배선의 역할을 감당할 수 없었으나, 펄스 플라즈마 원자층 증착 방법에 의해 형성된 WN 확산 방지막을 사용한 배선(b)은 두 배 가까운 시간인 100,000초 동안 배선 특성을 유지하였고, 삼원소계 박막인 WCN 확산 방지막을 사용한 배선(c)은 130,000초 동안 배선의 특성을 유지함을 알 수 있다. 따라서, 펄스 플라즈마 원자층 증착 방법에 의해 형성된 이원소계 또는 삼원소계 확산 방지막은 기존의 TiN 확산 방지막보다 훨씬 뛰어난 열적 안정성과 전기적 특성을 가지고 있음을 알 수 있다.FIG. 9 is an electromigration measurement result of WN and WCN diffusion barrier films formed by a conventional TiN diffusion barrier film and a pulsed plasma atomic layer deposition method. As the flow is observed, the change in aluminum resistance is observed over time. If more than 20% resistance change occurs, it can be judged that it cannot be used as a wiring.In the wiring (a) using the existing TiN diffusion barrier, the resistance increased rapidly after about 60,000 seconds, but could not play the role of wiring. The wiring (b) using the WN diffusion barrier film formed by the plasma atomic layer deposition method maintained wiring characteristics for 100,000 seconds, which is almost twice the time, and the wiring (c) using the WCN diffusion barrier film, which is a three-element thin film, was wired for 130,000 seconds. It can be seen that the characteristics of. Therefore, it can be seen that the two-element or three-element diffusion barrier formed by the pulsed plasma atomic layer deposition method has much better thermal stability and electrical characteristics than the conventional TiN diffusion barrier.

도 1은 본 발명에 이용되는 펄스 플라즈마 원자층 증착 장비의 개략 단면도.1 is a schematic cross-sectional view of a pulsed plasma atomic layer deposition apparatus used in the present invention.

도 2는 본 발명에 따른 펄스 플라즈마 원자층 증착 방법의 공정 개략도.2 is a process schematic diagram of a pulsed plasma atomic layer deposition method in accordance with the present invention.

도 3은 본 발명에 따른 펄스 플라즈마 원자층 증착 방법의 공정 흐름도.3 is a process flow diagram of a pulsed plasma atomic layer deposition method in accordance with the present invention.

도 4(a) 내지 도 4(c)는 본 발명의 일 실시 예에 따른 펄스 플라즈마 원자층 증착 방법을 적용한 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.4 (a) to 4 (c) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a semiconductor device to which the pulsed plasma atomic layer deposition method according to an embodiment of the present invention is applied.

도 5는 본 발명의 다른 실시 예에 따른 펄스 플라즈마 원자층 증착 방법을 적용한 반도체 소자의 제조 방법을 설명하기 위해 도시한 소자의 단면도.5 is a cross-sectional view of a device for explaining the method of manufacturing a semiconductor device to which the pulsed plasma atomic layer deposition method is applied according to another exemplary embodiment of the present disclosure.

도 6은 본 발명에 따른 펄스 플라즈마 원자층 증착 방법에 의해 형성된 확산 방지막을 적용한 다층 금속 배선의 누설 전류 변화 그래프.6 is a graph of leakage current variation of a multilayer metal interconnection to which a diffusion barrier is formed by a pulsed plasma atomic layer deposition method according to the present invention.

도 7은 본 발명에 따른 펄스 프라즈마 원자층 증착 방법에 의해 형성된 이원소계 박막의 오제 전자 분광 분석(Auger electron spectroscopy) 결과 그래프.7 is a graph of Auger electron spectroscopy results of binary elemental thin films formed by the pulsed plasma atomic layer deposition method according to the present invention.

도 8은 본 발명에 따른 펄스 프라즈마 원자층 증착 방법에 의해 형성된 삼원소계 박막의 오제 전자 분광 분석(Auger electron spectroscopy) 결과 그래프.8 is a graph of Auger electron spectroscopy results of three-element thin films formed by the pulsed plasma atomic layer deposition method according to the present invention.

도 9는 종래의 확산 방지막과 본 발명에 따른 펄스 플라즈마 원자층 증착 방법에 의해 형성된 확산 방지막의 일렉트로마이그레이션(electromigration) 측정 결과 그래프.9 is a graph showing results of electromigration measurement of a diffusion barrier film formed by a conventional diffusion barrier film and a pulsed plasma atomic layer deposition method according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

401 : 반도체 기판 402 : 소자 분리막401 semiconductor substrate 402 device isolation film

403 : 게이트 절연막 404 : 게이트 도전막403: gate insulating film 404: gate conductive film

405 : 하드 마스크막 406 : 스페이서405: Hard Mask Film 406: Spacer

407 : 접합 영역 408 : 제 1 층간 절연막407: junction region 408: first interlayer insulating film

409 : 제 1 확산 방지막 410 : 제 1 금속층409: first diffusion barrier film 410: first metal layer

411 : 제 2 층간 절연막 412 : 제 2 확산 방지막411: second interlayer insulating film 412: second diffusion barrier film

413 : 제 2 금속층 420 : 게이트 전극413: second metal layer 420: gate electrode

430 : 제 1 금속 배선 440 : 제 2 금속 배선430: first metal wiring 440: second metal wiring

Claims (11)

(a) 소정의 구조가 형성된 기판이 제공되는 단계;(a) providing a substrate having a predetermined structure; (b) 제 1 반응 소오스를 기체 상태로 공급하여 상기 기판상에 흡착시키는 단계;(b) supplying a first reaction source in a gaseous state to adsorb onto said substrate; (c) 제 2 반응 소오스를 플라즈마 상태로 유입시켜 상기 기판상에 흡착된 상기 제 1 반응 소오스와 반응시켜 소정 두께의 박막을 형성하는 단계;(c) introducing a second reaction source into a plasma state to react with the first reaction source adsorbed on the substrate to form a thin film having a predetermined thickness; (d) 상기 (b) 및 (c) 단계를 반복하여 확산 방지막을 형성하는 단계; 및(d) repeating steps (b) and (c) to form a diffusion barrier film; And (e) 상기 확산 방지막 상부에 금속층을 형성한 후 패터닝하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.(e) forming a metal layer on the diffusion barrier layer and patterning the metal layer to form a metal wiring. (a) 소정의 구조가 형성된 기판이 제공되는 단계;(a) providing a substrate having a predetermined structure; (b) 상기 기판의 소정 영역과 연결되는 하부 전극을 형성하는 단계;(b) forming a lower electrode connected to a predetermined area of the substrate; (c) 상기 하부 전극 상부에 상변화 물질층을 형성하는 단계;(c) forming a phase change material layer on the lower electrode; (d) 제 1 반응 소오스를 기체 상태로 공급하여 상기 상변화 물질층상에 흡착시키는 단계;(d) supplying a first reaction source in a gaseous state to adsorb onto said phase change material layer; (e) 제 2 반응 소오스를 플라즈마 상태로 유입시켜 상기 상변화 물질층상에 흡착된 상기 제 1 반응 소오스와 반응시켜 소정 두께의 박막을 형성하는 단계;(e) introducing a second reaction source into a plasma state to react with the first reaction source adsorbed on the phase change material layer to form a thin film having a predetermined thickness; (f) 상기 (d) 및 (e) 단계를 반복하여 상부 전극을 형성하는 단계; 및(f) repeating steps (d) and (e) to form an upper electrode; And (g) 상기 상부 전극 및 상변화 물질층을 패터닝하는 단계를 포함하는 반도체 소자의 제조 방법.(g) patterning the upper electrode and the phase change material layer. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 반응 소오소는 WF6를 포함하는 텅스텐 소오스 가스, TaCl5를 포함하는 탄탈륨 소오스 가스, AlCl3를 포함하는 알루미늄 소오스 가스중 어느 하나인 반도체 소자의 제조 방법.The semiconductor device of claim 1, wherein the first reaction source is any one of a tungsten source gas including WF 6 , a tantalum source gas including TaCl 5, and an aluminum source gas including AlCl 3 . Manufacturing method. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 반응 소오스는 B2H6를 포함한 붕소 소오스 가스, CH4를 포함한 탄소 소오스 가스 및 NH3를 포함한 질소 소오스 가스중 적어도 하나 이상인 반도체 소자의 제조 방법.The method of claim 1, wherein the second reaction source is at least one of boron source gas containing B 2 H 6 , carbon source gas containing CH 4 , and nitrogen source gas containing NH 3 . . 제 1 항 또는 제 2 항에 있어서, 상기 제 2 반응 소오스는 상기 제 1 반응 소오스보다 같거나 많은 유량으로 같거나 긴 시간 공급되는 반도체 소자의 제조 방법.The method of claim 1, wherein the second reaction source is supplied for the same or longer time at the same or more flow rate than the first reaction source. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 반응 소오스는 1 내지 5sccm의 유량으로 0.2초 내지 5초 동안 공급되는 반도체 소자의 제조 방법.The method of claim 1, wherein the first reaction source is supplied for 0.2 seconds to 5 seconds at a flow rate of 1 to 5 sccm. 제 1 항 또는 제 2 항에 있어서, 상기 제 2 반응 소오스는 1 내지 20sccm의 유량으로 0.2초 내지 5초 동안 공급되는 반도체 소자의 제조 방법.The method of claim 1, wherein the second reaction source is supplied for 0.2 seconds to 5 seconds at a flow rate of 1 to 20 sccm. 제 1 항에 있어서, 상기 제 2 반응 소오스의 유량을 조절하여 상기 확산 방지막의 비저항이 1 내지 500μΩ㎝ 되도록 하는 반도체 소자의 제조 방법.The method of manufacturing a semiconductor device according to claim 1, wherein the specific resistance of said diffusion barrier is adjusted to 1 to 500 µΩcm by adjusting the flow rate of the second reaction source. 제 1 항에 있어서, 상기 확산 방지막은 WN 박막, WB 박막, WC 박막, WBN 박막, WCN 박막, TaN 박막, TaB 박막, TaC 박막, TaBN 박막, TaCN 박막, AlN 박막, AlB 박막, AlC 박막, AlBN 박막, AlCN 박막중 어느 하나인 반도체 소자의 제조 방법.According to claim 1, The diffusion barrier is WN thin film, WB thin film, WC thin film, WBN thin film, WCN thin film, TaN thin film, TaB thin film, TaC thin film, TaBN thin film, TaCN thin film, AlN thin film, AlB thin film, AlC thin film, AlBN The manufacturing method of a semiconductor element which is any one of a thin film and an AlCN thin film. 제 2 항에 있어서, 상기 상부 전극은 WN 박막, WB 박막, WC 박막, WBN 박막, WCN 박막, TaN 박막, TaB 박막, TaC 박막, TaBN 박막, TaCN 박막, AlN 박막, AlB 박막, AlC 박막, AlBN 박막, AlCN 박막중 어느 하나인 반도체 소자의 제조 방법.According to claim 2, wherein the upper electrode WN thin film, WB thin film, WC thin film, WBN thin film, WCN thin film, TaN thin film, TaB thin film, TaC thin film, TaBN thin film, TaCN thin film, AlN thin film, AlB thin film, AlC thin film, AlBN thin film The manufacturing method of a semiconductor element which is any one of a thin film and an AlCN thin film. (a) 소정의 구조가 형성된 기판을 챔버내에 로딩하는 단계;(a) loading a substrate having a predetermined structure into the chamber; (b) WF6를 포함하는 텅스텐 소오스 가스, TaCl5를 포함하는 탄탈륨 소오스 가스, AlCl3를 포함하는 알루미늄 소오스 가스중 어느 하나를 기체 상태로 상기 챔버내에 유입시켜 상기 기판상에 흡착시키는 단계;(b) adsorbing any one of a tungsten source gas comprising WF 6 , a tantalum source gas comprising TaCl 5, and an aluminum source gas comprising AlCl 3 in a gaseous state to adsorb onto the substrate; (c) B2H6를 포함한 붕소 소오스 가스, CH4를 포함한 탄소 소오스 가스 및 NH3를 포함한 질소 소오스 가스중 적어도 하나 이상을 플라즈마 상태로 상기 챔버내에 유입시켜 상기 기판상에 흡착된 가스와 반응시켜 소정의 막을 형성하는 단계; 및(c) at least one of boron source gas containing B 2 H 6 , carbon source gas containing CH 4 and nitrogen source gas containing NH 3 is introduced into the chamber in a plasma state to react with the gas adsorbed on the substrate; To form a predetermined film; And (d) 상기 (b) 단계 및 (c) 단계를 반복하여 박막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.(d) repeating steps (b) and (c) to form a thin film.
KR1020070119286A 2006-11-30 2007-11-21 Method of manufacturing a semiconductor device KR20080049628A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060119685 2006-11-30
KR1020060119685 2006-11-30

Publications (1)

Publication Number Publication Date
KR20080049628A true KR20080049628A (en) 2008-06-04

Family

ID=39805360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119286A KR20080049628A (en) 2006-11-30 2007-11-21 Method of manufacturing a semiconductor device

Country Status (1)

Country Link
KR (1) KR20080049628A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619392B2 (en) 2014-09-15 2017-04-11 SK Hynix Inc. Electronic device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9619392B2 (en) 2014-09-15 2017-04-11 SK Hynix Inc. Electronic device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US7196346B2 (en) Semiconductor memory device and method for fabricating the same
US9711455B2 (en) Method of forming an air gap semiconductor structure with selective cap bilayer
US6797608B1 (en) Method of forming multilayer diffusion barrier for copper interconnections
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US5918149A (en) Deposition of a conductor in a via hole or trench
TWI552226B (en) Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
JP5379848B2 (en) Structure and process for the incorporation of conductive contacts
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US7595269B2 (en) Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer
CN101981686A (en) Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
KR20090036524A (en) Method for forming an air gap in multilevel interconnect structure
US7413985B2 (en) Method for forming a self-aligned nitrogen-containing copper silicide capping layer in a microstructure device
CN112582532A (en) Integrated circuit and method of manufacturing the same
US6747353B2 (en) Barrier layer for copper metallization in integrated circuit fabrication
CN111128863A (en) Semiconductor interconnect structure and method of forming a semiconductor structure
US20180151420A1 (en) Interconnect structure
JP2005005383A (en) Semiconductor device and method of manufacturing the same
TW202111870A (en) Methods and apparatus for hybrid feature metallization
JP5217272B2 (en) Wiring forming method and semiconductor device manufacturing method
JP2005203569A (en) Fabrication process of semiconductor device and semiconductor device
KR20080049628A (en) Method of manufacturing a semiconductor device
JP2004531900A (en) Method of selectively alloying interconnect areas by deposition process
US7169706B2 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
KR100919378B1 (en) Metal wiring in a semiconductor device and method of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application