KR20080049593A - 액정표시장치와 그 구동 방법 - Google Patents

액정표시장치와 그 구동 방법 Download PDF

Info

Publication number
KR20080049593A
KR20080049593A KR1020070064906A KR20070064906A KR20080049593A KR 20080049593 A KR20080049593 A KR 20080049593A KR 1020070064906 A KR1020070064906 A KR 1020070064906A KR 20070064906 A KR20070064906 A KR 20070064906A KR 20080049593 A KR20080049593 A KR 20080049593A
Authority
KR
South Korea
Prior art keywords
data
gate
scan pulses
liquid crystal
driver
Prior art date
Application number
KR1020070064906A
Other languages
English (en)
Other versions
KR101386365B1 (ko
Inventor
강신호
홍진철
김태훈
박만규
오승철
장수혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US11/895,744 priority Critical patent/US8031153B2/en
Publication of KR20080049593A publication Critical patent/KR20080049593A/ko
Application granted granted Critical
Publication of KR101386365B1 publication Critical patent/KR101386365B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 다수의 게이트라인들에 공급되는 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현할 수 있는 액정표시장치와 그 구동 방법에 관한 것이다.
이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 상기 라인들에 의해 화소들이 정의된 액정표시패널; 상기 게이트라인들에 스캔펄스들을 공급하고 상기 스캔펄스들의 공급순서를 매 프레임마다 다르게 하는 게이트 구동부; 디지털 비디오 데이터를 데이터전압으로 변환하고 주기적으로 상기 데이터전압의 극성을 반전시켜 상기 스캔펄스들의 공급순서에 맞게 상기 데이터전압들을 공급하는 데이터 구동부; 상기 디지털 비디오 데이터를 상기 데이터 구동부에 공급하고 상기 데이터 구동부와 상기 게이트 구동부를 제어하는 타이밍 콘트롤러를 구비하고; 상기 액정표시패널에 공급되는 데이터전압들의 극성은 1 액정셀 단위로 반전되고, 상기 데이터 구동부로부터 출력되는 데이터전압의 극성 반전주기는 2 내지 4 수평기간이다.

Description

액정표시장치와 그 구동 방법{Liquid Crystal Display and driving method thereof}
도 1은 일반적인 액정표시장치에 형성되는 픽셀의 등가 회로도이다.
도 2는 종래의 액정표시장치의 구성도이다.
도 3은 1 도트 인버젼 방식에서 각 화소들에 공급되는 데이터전압의 극성을 나타내는 도면.
도 4는 도 3과 같은 도트 인버젼 방식에서 발생되는 데이터와 스캔펄스를 나타내는 파형도.
도 5는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.
도 6은 도 5와 같은 액정표시장치에서 하나의 라인블록이 4 개의 화소행을 포함하는 경우에 제N 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 7은 도 6의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 8은 도 5와 같은 액정표시장치에서 하나의 라인블록이 4 개의 화소행을 포함하는 경우에 제N+1 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 9는 도 8의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 10은 도 5와 같은 액정표시장치에서 하나의 라인블록이 6 개의 화소행을 포함하는 경우에 제N 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 11은 도 10의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 12는 도 5와 같은 액정표시장치에서 하나의 라인블록이 6 개의 화소행을 포함하는 경우에 제N+1 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 13은 도 12의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 14는 도 5와 같은 액정표시장치에서 하나의 라인블록이 6 개의 화소행을 포함하는 경우에 제N+2 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 15는 도 14의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 16은 도 5와 같은 액정표시장치에서 하나의 라인블록이 8 개의 화소행을 포함하는 경우에 제N 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파 형도.
도 17은 도 16의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 18은 도 5와 같은 액정표시장치에서 하나의 라인블록이 8 개의 화소행을 포함하는 경우에 제N+1 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 19는 도 18의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 20은 도 5와 같은 액정표시장치에서 하나의 라인블록이 8 개의 화소행을 포함하는 경우에 제N+2 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 21은 도 20의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 22는 도 5와 같은 액정표시장치에서 하나의 라인블록이 8 개의 화소행을 포함하는 경우에 제N+3 프레임기간 동안 발생되는 데이터와 스캔펄스를 보여 주는 파형도.
도 23은 도 22의 구동파형에 의해서 액정셀들에 충전되는 데이터전압의 극성들과 데이터전압의 충전양을 보여 주는 도면.
도 24는 도 5에 도시된 게이트 구동부의 제어신호들로써 도 10의 스캔펄스를 발생하기 위한 게이트 제어신호들의 파형도.
도 25는 본 발명의 다른 실시예에 따른 액정표시장치를 보여주는 블록도.
도 26은 도 25에 도시된 데이터 구동부를 상세히 나타내는 회로도.
도 27은 도 26에 도시된 회로를 제어하기 위한 타이밍 제어신호들과 데이터를 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
200, 300 : 액정표시장치 210, 310 : 타이밍 콘트롤러
220, 320 : 데이터 구동부 230 : 데이터 재정렬부
240, 330 : 게이트 구동부 250, 340 : 액정표시패널
본 발명은 액정표시장치에 관한 것으로, 특히 다수의 게이트라인들에 공급되는 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현할 수 있는 액정표시장치와 그 구동 방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(Clc)을 충전시킨다.
TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.
액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다.
스토리지 캐패시터(Cst)는 TFT가 턴-온 될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다.
스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이 때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.
이와 같은 구조를 갖는 화소들을 구비하는 종래의 액정표시장치의 구성에 대하여 살펴보면 도 2에 도시된 바와 같다.
도 2는 종래의 액정표시장치의 구성도이다.
도 2를 참조하면, 종래의 액정표시장치(100)는, 다수의 데이터라인들(DL1 내지 DLm)과 다수의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 감마기준전압을 발생하여 데이터 구동부(120)에 공급하기 위한 감마기준전압 발생부(130)와, 액정표시패널(110)에 광을 조사하기 위한 백라이트 어셈블리(140)와, 백라이트 어셈블리(140)에 교류 전압 및 전류를 인가하기 위한 인버터(150)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)의 공통전극에 공급하기 위한 공통전압 발생부(160)와, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생하여 게이트 구동부(130)에 공급하기 위한 게이트구동전압 발생부(170)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위한 타이밍 콘트롤러(180)와, 액정표시패널(110)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(190)를 구비한다.
액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인들(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인들(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시 터(Cst)에 접속된다.
TFT는 게이트라인들(GL1 내지 GLn) 중에서 자신의 게이트단자에 접속된 게이트라인을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온 된다. TFT의 턴-온시 데이터라인들(DL1 내지 DLm) 중에서 TFT의 드레인단자에 접속된 데이터라인 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다.
데이터 구동부(120)는 타이밍 콘트롤러(180)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하며, 그리고 타이밍 콘트롤러(180)로부터 공급되는 디지털 비디오 데이터(RGB)를 샘플링하여 래치한 다음 감마기준전압 발생부(130)로부터 공급되는 감마기준전압을 기준으로 액정표시패널(110)의 액정셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)들에 공급한다.
감마기준전압 발생부(130)는 고전위 전원전압(VDD)을 공급받아 정극성 감마기준전압과 부극성 감마기준전압을 발생하여 데이터 구동부(120)로 출력한다.
백라이트 어셈블리(140)는 액정표시패널(110)의 후면에 배치되며, 인버터(150)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)로 조사한다.
인버터(150)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(150) 내에서 교류 전압 과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(140)에 공급되는 교류 전압과 전류의 발생을 제어한다.
공통전압 발생부(160)는 고전위 전원전압(VDD)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)들의 공통전극에 공급한다.
게이트구동전압 발생부(170)는 고전위 전원전압(VDD)을 인가받아 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생시켜 게이트 구동부(190)에 공급한다. 여기서, 게이트구동전압 발생부(170)는 액정표시패널(110)의 각 화소마다 구비된 TFT의 문턱전압 이상이 되는 게이트 하이전압(VGH)을 발생하고 TFT의 문턱전압 미만이 되는 게이트 로우전압(VGL)을 발생한다. 이렇게 발생된 게이트 하이전압(VGH)과 게이트 로우전압(VGL)은 각각 게이트 구동부(190)에 의해 발생되는 스캔펄스의 하이레벨전압과 로우레벨전압을 결정하는데 이용된다.
타이밍 콘트롤러(180)는 텔레비젼 수상기나 컴퓨터용 모니터 등의 시스템에 구비된 영상처리용 스케일러(미도시)로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(120)와 게이트 구동부(190)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트쉬프트클럭(GSC), 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
게이트 구동부(190)는 타이밍 콘트롤러(180)로부터 공급되는 게이트구동 제어신호(GDC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이 때, 게이트 구동부(190)는 게이트구동전압 발생부(170)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.
이와 같은 구성을 갖는 종래의 액정표시장치가 도 3에 도시된 바와 같이 1도트 인버젼(1Dot Inversion) 방식으로 구동되는 경우, 게이트 구동부(190)가 도 4에 도시된 것처럼 스캔펄스를 다수의 게이트라인들(GL1 내지 GLn)에 순차적으로 공급하면, 데이터 구동부(120)로부터 공급되는 아날로그 데이터전압의 극성이 공통전압(Vcom)을 기준으로 교번적으로 변환된다. 이렇게 데이터라인에 데이터전압을 공급할 때마다 데이터전압의 극성이 변환되면, 데이터 구동부(120) 내의 온도가 상승하게 되고, 이로 인해 데이터 구동부(120)의 내부 회로가 열화된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 다수의 게이트라인들에 공급되는 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현할 수 있는 액정표시장치와 그 구동 방법을 제공하는 데 있다.
본 발명의 다른 목적은 다수의 게이트라인들에 공급되는 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현함으로써, 아날로그 데이터전압을 공급하는 회로의 온도 상승을 방지할 수 있는 액정표시장치와 그 구동 방법을 제공하는 데 있 다.
본 발명의 또 다른 목적은 다수의 게이트라인들에 공급되는 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현함에 있어 기수번째 프레임과 우수번째 프레임에서의 스캔펄스 공급 순서를 대칭되게 변환시킴으로써, 차징량의 불균일로 인한 화질 저하 현상을 상쇄시킬 수 있는 액정표시장치와 그 구동 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 다수의 화소행들에 공급되는 아날로그 데이터전압과 스캔펄스의 공급 순서를 대응되게 변환시켜 데이터전압의 극성 변환 주기를 절반으로 감소시킬 수 있는 액정표시장치 및 그의 구동방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 데이터전압의 극성 변환 주기를 절반으로 감소시킴으로써, 아날로그 데이터전압을 공급하는 회로의 온도를 감소시킬 수 있는 액정표시장치 및 그의 구동방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 아날로그 데이터전압을 공급하는 회로의 온도를 감소시킴으로써, 그 회로의 열화를 방지할 수 있는 액정표시장치 및 그의 구동방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 상기 라인들에 의해 화소들이 정의된 액정표시패널; 상기 게이트라인들에 스캔펄스들을 공급하고 상기 스 캔펄스들의 공급순서를 매 프레임마다 다르게 하는 게이트 구동부; 디지털 비디오 데이터를 데이터전압으로 변환하고 주기적으로 상기 데이터전압의 극성을 반전시켜 상기 스캔펄스들의 공급순서에 맞게 상기 데이터전압들을 공급하는 데이터 구동부; 상기 디지털 비디오 데이터를 상기 데이터 구동부에 공급하고 상기 데이터 구동부와 상기 게이트 구동부를 제어하는 타이밍 콘트롤러를 구비하고; 상기 액정표시패널에 공급되는 데이터전압들의 극성은 1 액정셀 단위로 반전되고, 상기 데이터 구동부로부터 출력되는 데이터전압의 극성 반전주기는 2 내지 4 수평기간이다.
상기 액정표시패널은 각각 n(n은 짝수) 개의 게이트라인들을 포함한 k(k는 n/2 보다 작은 양의 정수) 개의 라인 블록들로 나누어지고; 상기 라인 블록은 각각 i(i는 n 보다 작은 짝수) 개의 게이트라인들을 포함하는 제1 및 제2 서브블록으로 나누어진다.
상기 게이트 구동부는 상기 타이밍 콘트롤러의 제어 하에 상기 라인 블록 내에서 상기 스캔펄스를 업스캔방향과 다운스캔방향으로 쉬프트시키면서 상기 게이트라인들에 상기 스캔펄스를 공급한다.
상기 제1 서브블록의 화소행들에 공급되는 상기 데이터전압의 극성패턴은 상기 제2 서브블록의 화소행들에 공급되는 상기 데이터전압의 극성패턴과 다르다.
상기 게이트 구동부는 상기 제1 서브블록에 포함된 게이트라인들에 상기 스캔펄스를 순차적으로 공급한 후에, 상기 제2 서브블록에 포함된 게이트라인들에 상기 스캔펄스를 순차적으로 공급한다.
상기 게이트 구동부는 상기 매 프레임마다 상기 서브블록 내에서 상기 스캔 펄스의 공급순서를 다르게 한다.
상기 제1 서브블록은 기수 게이트라인들을 포함하고 상기 제2 서브블록은 우수 게이트라인들을 포함한다.
상기 스캔펄스들의 공급순서에 맞추어 상기 디지털 비디오 데이터를 재정렬하는 데이터 재정렬부를 더 구비하고; 상기 타이밍 콘트롤러는 상기 데이터 재정렬부로부터의 상기 디지털 비디오 데이터를 상기 데이터 구동부에 공급한다.
상기 데이터 구동부는 상기 타이밍 콘트롤러로부터의 디지털 비디오 데이터를 샘플링하고 래치하는 일차 래치부; 상기 스캔펄스들의 공급순서에 맞추어 상기 디지털 비디오 데이터들을 래치하는 다수의 이차 래치부; 및 상기 스캔펄스들의 공급순서에 맞추어 상기 디지털 비디오 데이터들을 상기 이차 래치부들에 분배하는 디멀티플렉서를 구비한다.
본 발명의 실시예에 따른 액정표시장치의 구동방법은 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 상기 라인들에 의해 화소들이 정의된 액정표시패널, 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동부, 및 디지털 비디오 데이터를 데이터전압으로 변환하고 주기적으로 상기 데이터전압의 극성을 반전시켜 상기 데이터라인들에 공급하는 데이터 구동부를 가지는 액정표시장치의 구동방법에 있어서, 상기 스캔펄스들의 공급순서를 매 프레임마다 다르게 제어하는 단계; 및 상기 스캔펄스들의 공급순서에 맞게 상기 데이터전압들을 상기 데이터라인들에 공급하는 단계를 포함하고; 상기 액정표시패널에 공급되는 데이터전압들의 극성은 1 액정셀 단위로 반전되고, 상기 데이터 구동부로부터 출력되는 데이터전압의 극성 반전주기는 2 내지 4 수평기간이다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 27을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치(200)는, 타이밍 콘트롤러(210)에 접속된 데이터 재정렬부(230)와, 데이터 구동부(220)에 의해 액정표시패널(250)에 구동되는 기수번째 프레임과 우수번째 프레임의 구동을 제어함과 아울러 스캔펄스의 공급 순서를 제어하기 위한 타이밍 콘트롤러(210)와, 타이밍 콘트롤러(210)의 제어에 따라 액정표시패널(250)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(240)를 구비한다.
그리고 본 발명의 액정표시장치(200)는, 다수의 데이터라인들(DL1 내지 DLm)과 다수의 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(250)과, 액정표시패널(250)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(220)를 구비한다.
데이터 구동부(220)는 타이밍 콘트롤러(210)로부터의 디지털 비디오 데이터들을 아날로그 감마보상전압으로 변환하여 정극성 데이터전압과 부극성 데이터전압들을 출력한다. 또한 데이터 구동부(220)는 정극성 데이터전압과 부극성 데이터전압 사이의 비스캔기간(SOE의 하이논리기간) 동안 화소전극과 대향하는 공통전극의 전압과 실질적으로 동일한 공통전압(Vcom) 또는, 그 비스캔기간 동안 이웃한 데이터라인들을 단락시켜 정극성 데이터전압과 부극성 데이터전압의 평균전압인 차지쉐어전압(Charge sharing voltage)를 출력한다. 이 데이터 구동부(220)는 2 도트 인버젼 방식 즉, 정극성 데이터전압, 정극성 데이터전압, 공통전압(또는 차지쉐어전압), 부극성 데이터전압, 부극성 데이터전압 순으로 아날로그 데이터전압들을 데이터라인들(D1 내지 Dm)에 공급한다.
데이터 재정렬부(230)에는 스캔순서에 관계없이 제1 게이트라인(GL1)의 스캔펄스에 의해 선택되는 제1 화소행의 디지털 비디오 데이터, 제2 게이트라인(GL2)의 스캔펄스에 의해 선택되는 제2 화소행의 디지털 비디오 데이터, 제3 게이트라인(GL3)의 스캔펄스에 의해 선택되는 제3 화소행의 디지털 비디오 데이터, 제4 게이트라인(GL4)의 스캔펄스에 의해 선택되는 제4 화소행의 디지털 비디오 데이터, ...,제n 게이트라인(GLn)의 스캔펄스에 의해 선택되는 제n 화소행의 디지털 비디오 데이터 순으로 디지털 비디오 데이터들이 입력된다. 이 데이터 재정렬부(230)는 후술하는 스캔순서의 변경에 맞추어 디지털 비디오 데이터들을 재정렬하여 타이밍 콘트롤러(210)에 공급한다. 이를 위하여, 데이터 재정렬부(230)는 디지털 비디오 데이터들이 저장되는 메모리와, 그 메모리의 읽기(Read)/쓰기(Write) 어드레스를 발생하는 메모리 콘트롤러를 포함한다.
데이터 재정령부(230)는 타이밍 콘트롤러(210) 내에 내장될 수 있다.
타이밍 콘트롤러(210)는 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(220)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(220)와 게이트 구동부(240)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트쉬프트클럭(GSC), 게이트스타트펄스(GSP), 게이트출력인에이블(GOE), 및 스캔 방향신호(DIR) 등을 포함한다. 스캔 방향신호(DIR)는 게이트 구동부(240)를 제어하여 위쪽 게이트라인으로부터 아래쪽 게이트라인의 순서로 스캔펄스들이 출력되게 하거나(다운스캔 방향)혹은, 아래쪽 게이트라인으로부터 위쪽 게이트라인의 순서로 스캔펄스들이 출력되게 한다.(업스캔 방향)
게이트 구동부(240)는 타이밍 콘트롤러(210)로부터 공급되는 게이트구동 제어신호(GDC)에 응답하여 스캔펄스를 다음에서 설명되는 바와 같이 게이트라인들(GL1 내지 GLn)에 공급한다. 이러한 게이트 구동부(240)는 타이밍 콘트롤러(210)로부터의 스캔 방향신호(DIR)에 따라 스캔펄스들을 업 스캔방향 또는 다운 스캔방향을 따라 출력할 수 있는 게이트 IC들을 포함한다. 이러한 게이트 IC들로는 Toshiba사의 T6LE4, Magnachip 사의 HM105006 등이 있다.
본 발명의 실시예에 따른 액정표시패널(250)에 공급되는 데이터전압의 공간적 극성 반전주기는 데이터 구동부(220)로부터 출력되는 데이터전압의 극성 반전주기보다 짧다. 이를 위하여, 액정표시패널(250)은 각각 n(n은 짝수) 개의 게이트라인들을 포함한 k(k는 n/2 보다 작은 양의 정수) 개의 라인 블록들로 나누어지고; 그 라인 블록은 다시 각각 i(i는 n 보다 작은 짝수) 개의 게이트라인들을 포함하는 제1 및 제2 서브블록으로 나누어진다. 제1 서브블록은 제1 극성패턴의 데이터전압들을 충전하는 화소행들을 포함하고, 제2 서브블록은 제1 극성패턴과 상반된 제2 극성패턴의 데이터전압들을 충전하는 화소행들을 포함한다.
도 6은 제N(N은 양의 정수) 프레임기간 동안 제1 라인블록에 포함된 제1 내지 제4 게이트라인(GL1 내지 GL4)에 공급되는 스캔펄스들과 데이터전압을 나타낸다. 게이트 구동부(240)는 제 1 라인블록으로부터 제 k 라인블록 순으로 스캔펄스를 공급하는데, 여기서 k개의 라인블록들 중에서 상위 라인블록에 배치된 4개의 게이트라인들에 스캔펄스를 모두 공급한 다음, 이웃한 하위 라인블록에 배치된 4개의 게이트라인들에 스캔펄스를 공급한다.
도 6을 참조하면, 게이트 구동부(240)는 제N 프레임기간 동안 제1 라인블록에서 제1 게이트라인(GL1), 제3 게이트라인(GL3), 제2 게이트라인(GL2) 및 제4 게이트라인(GL4) 순으로 스캔펄스들을 공급한다. 데이터 구동부(220)는 제N 프레임기간 동안 제1 및 제3 게이트라인들(GL1, GL3)에 공급되는 스캔펄스들에 동기하여 제1 및 제3 화소행의 데이터전압들을 제1 극성패턴(+ - - + ... + - - +)으로 출력 후에, 제2 및 제4 게이트라인들(GL2, GL4)에 공급되는 스캔펄스들에 동기하여 제2 및 제4 화소행의 데이터들을 제2 극성패턴(- + + - ... - + + -)으로 출력한다. 데이터 구동부(220)는 제N 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제1 화소행의 데이터, 제3 화소행의 데이터, 제2 화소행의 데이터 및 제4 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
도 6 및 도 7과 같이, 제1 라인블록은 제1 및 제2 서브블록(SB1, SB2)로 나누어진다. 제1 서브블록(SB1)은 제N 프레임기간 동안 제1 극성패턴(+ - - + ... + - - +)의 데이터전압을 충전하는 제1 및 제3 화소행을 포함하고, 제1 및 제3 게이트라인들(GL1, GL3)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제N 프레임기간 동안 제2 극성패턴(- + + - ... - + + -)으로 데이터전압을 충전하는 제2 및 제4 화소행을 포함하고, 제2 및 제4 게이트라인들(GL2, GL4)에 공급되는 스캔펄스들에 의해 선택된다.
제N 프레임기간 동안, 도 6과 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 7과 같이 액정표시패널은 수평 2 도트 및 수직 1 도트 인버젼 방식으로 구동된다. 그런데 도 6과 같은 스캔순서로 스캔하면 도 7과 같이 제1 및 제2 화소행의 충전양이 제3 및 제4 화소행의 충전양에 비하여 작아진다. 이는 도 6과 같이 2 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제1 및 제3 화소행에 충전되는 두 개의 정극성 데이터전압 중에서 제3 화소행에 비하여 먼저 충전되는 제1 화소행의 데이터전압은 RC 딜레이(delay)에 의해 전압이 낮아지기 때문이다. 마찬가지로, 2 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제2 및 제4 화소행에 충전되는 두 개의 부극성 데이터전압 중에서 제4 화소행에 비하여 먼저 충전되는 제2 화소행의 데이터전압은 RC 딜레이에 의해 전압이 낮아지기 때문이다. 다시 말하여, 부극성 데이터전압에 이어 서 공급되는 정극성 데이터전압과, 정극성 데이터전압에 이어서 공급되는 부극성 데이터전압을 충전하는 화소행들의 충전양은 정극성 데이터전압에 이어서 공급되는 정극성 데이터전압과, 부극성 데이터전압에 이어서 공급되는 부극성 데이터전압을 충전하는 화소행들에 비하여 낮아진다.
1 프레임기간 이상, 충전양이 낮은 화소행과 충전양이 높은 화소행이 동일하면 표시화면에서 라인간 휘도차로 보이는 플리커 현상이 나타날 수 있다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 각 서브 블록(SB1, SB2) 각각의 스캔순서를 제N+1 프레임기간 역으로 제어하여 제N 프레임기간과 제N+1 프레임기간에서 충전양이 낮은 화소행과 충전양이 높은 화소행의 위치를 서로 바꾸어 2 프레임기간 동안 모든 액정셀의 충전양을 균일하게 한다.
도 8은 제N+1 프레임기간 동안 제1 라인블록에 포함된 제1 내지 제4 게이트라인(GL1 내지 GL4)에 공급되는 스캔펄스들과 데이터전압을 나타낸다. 게이트 구동부(240)는 제 1 라인블록으로부터 제 k 라인블록 순으로 스캔펄스를 공급하는데, 여기서 k개의 라인블록들 중에서 상위 라인블록에 배치된 4개의 게이트라인들에 스캔펄스를 모두 공급한 다음, 이웃한 하위 라인블록에 배치된 4개의 게이트라인들에 스캔펄스를 공급한다.
도 8을 참조하면, 게이트 구동부(240)는 제N+1 프레임기간 동안 제1 라인블록에서 제3 게이트라인(GL3), 제1 게이트라인(GL1), 제4 게이트라인(GL4) 및 제2 게이트라인(GL2) 순으로 스캔펄스들을 공급한다.
데이터 구동부(220)는 제N+1 프레임기간 동안 제3 및 제1 게이트라인들(GL1, GL3)에 공급되는 스캔펄스들에 동기하여 제3 및 제1 화소행의 데이터전압들을 제2 극성패턴(- + + - ... - + + -)으로 출력한 후에, 제4 및 제2 게이트라인들(GL2, GL4)에 공급되는 스캔펄스들에 동기하여 제4 및 제2 화소행의 데이터전압들을 제1 극성패턴(+ - - + ... + - - +)으로 출력한다. 데이터 구동부(220)는 제N+1 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N+1 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제3 화소행의 데이터, 제1 화소행의 데이터, 제4 화소행의 데이터 및 제2 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N+1 프레임기간 동안, 제1 서브블록(SB1)은 제2 극성패턴 즉"- + + - ... - + + -"으로 데이터전압을 충전하는 제1 및 제3 화소행을 포함하며, 제1 및 제3 게이트라인들(GL1, GL3)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제N+1 프레임기간 동안 제1 극성패턴 즉"+ - - + ... + - - +"으로 데이터전압을 충전하는 제2 및 제4 화소행을 포함하며, 제2 및 제4 게이트라인들(GL2, GL4)에 공급되는 스캔펄스들에 의해 선택된다.
제N+1 프레임기간 동안, 도 8과 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 9와 같이 액정표시패널은 수평 2 도트 및 수직 1 도트 인버젼 방식으로 구동된다. 제N+1 프레임기간 동안, 도 8과 같이 각 서브블록들(SB1, SB2)의 스캔순서가 바뀌면 도 9와 같이 제3 및 제4 화소행의 충전양이 제1 및 제2 화소행의 충전양에 비하여 작아진다.
따라서, 도 7 및 도 9에서 알 수 있는 바와 같이 제N 프레임기간에서 충전양이 적은 화소행들이 제N+1 프레임기간에서 상대적으로 충전양이 많은 화소행들로 되고, 제N 프레임기간에서 충전양이 많은 화소행들이 제N+1 프레임기간에서 충전양이 상대적으로 많은 화소행들로 되어 2 프레임기간 동안 모든 액정셀들의 충전양의 편차가 보상된다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치에서 라인 블록 각각은 서로 다른 극성의 데이터전압이 충전되는 2 개의 서브 블록을 포함하고 서브 블록 각각의 스캔순서를 1 프레임기간 단위로 다르게 하여 충전양의 편차를 보상한다. 따라서, 서브블록에 포함된 화소행의 수가 증가하면 서브 블록 각각의 스캔순서를 쉬프트하기 위하여 충전양이 보상되는 프레임 수가 늘어난다. 예컨대 서브블록이 3 개의 화소행을 포함한다면 3 프레임기간에 걸쳐 충전양이 보상되고, 서브블록이 4 개의 화소행을 포함한다면 4 프레임기간에 걸쳐 충전양이 보상된다. 또한, 5 개의 화소행을 포함한다면 5 프레임기간에 걸쳐 충전양이 보상되고, 서브블록이 6 개의 화소행을 포함한다면 6 프레임기간에 걸쳐 충전양이 보상된다.
도 10 내지 도 15는 하나의 라인 블록이 각각 6 개의 화소행을 포함한 제1 및 제2 서브블록들로 나누어지는 실시예를 나타낸다.
도 10은 제N 프레임기간 동안 제1 라인블록에 포함된 제1 내지 제6 게이트라인(GL1 내지 GL6)에 공급되는 스캔펄스들과 데이터전압을 나타낸다.
도 10을 참조하면, 게이트 구동부(240)는 제N 프레임기간 동안 제1 라인블록에서 제1 게이트라인(GL1), 제3 게이트라인(GL3), 제5 게이트라인(GL5), 제2 게이 트라인(GL2), 제4 게이트라인(GL4), 및 제6 게이트라인(GL6) 순으로 스캔펄스들을 공급한다. 게이트 구동부(240)는 매 프레임기간마다 제 1 라인블록으로부터 제 k 라인블록 순으로 스캔펄스를 공급한다. 데이터 구동부(220)는 제N 프레임기간 동안 제1, 제3 및 제5 게이트라인들(GL1, GL3, GL5)에 공급되는 스캔펄스들에 동기하여 제1, 제3 및 제5 화소행의 데이터전압들을 제1 극성패턴(+ - - + ... + - - +)으로 출력 후에, 제2, 제4 및 제6 게이트라인들(GL2, GL4, GL6)에 공급되는 스캔펄스들에 동기하여 제2, 제4 및 제6 화소행의 데이터들을 제2 극성패턴(- + + - ... - + + -)으로 출력한다. 데이터 구동부(220)는 제N 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제1 화소행의 데이터, 제3 화소행의 데이터, 제5 화소행의 데이터, 제2 화소행의 데이터, 제4 화소행의 데이터 및 제6 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N 프레임기간 동안, 제1 서브블록(SB1)은 제1 극성패턴(+ - - + ... + - - +)의 데이터전압을 충전하는 제1, 제3 및 제5 화소행을 포함하고, 제1, 제3 및 제5 게이트라인들(GL1, GL3, GL5)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제2 극성패턴(- + + - ... - + + -)으로 데이터전압을 충전하는 제2, 제4 및 제6 화소행을 포함하고, 제2, 제4 및 제6 게이트라인들(GL2, GL4, GL6)에 공급되는 스캔펄스들에 의해 선택된다.
제N 프레임기간 동안, 도 10과 같은 스캔순서로 데이터전압들을 제1 라인블 록의 액정셀들에 충전시키면, 도 11과 같이 액정표시패널은 수평 2 도트 및 수직 1 도트 인버젼 방식으로 구동된다. 그런데 도 10과 같은 스캔순서로 스캔하면 도 11과 같이 제1 및 제2 화소행의 충전양이 제3 내지 제6 화소행의 충전양에 비하여 작아진다. 이는 도 10과 같이 3 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제1, 제3 및 제5 화소행에 충전되는 3 개의 데이터전압 중에서 제3 및 제5 화소행에 비하여 먼저 충전되는 제1 화소행의 데이터전압은 RC 딜레이(delay)에 의해 전압이 낮아지기 때문이다. 마찬가지로, 3 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제2, 제4 및 제6 화소행에 충전되는 3 개의 데이터전압 중에서 제4 및 제6 화소행에 비하여 먼저 충전되는 제2 화소행의 데이터전압은 RC 딜레이에 의해 전압이 낮아지기 때문이다.
본 발명의 실시예에 따른 액정표시장치는 3 프레임기간 동안 서브 블록들(SB1, SB2)의 스캔순서를 쉬프트시켜 충전양의 편차를 보상한다.
도 12는 제N+1 프레임기간 동안 6 개의 화소행을 포함한 제1 라인블록을 구동하기 위한 스캔펄스와 데이터전압들을 나타낸다.
도 12를 참조하면, 게이트 구동부(240)는 제N+1 프레임기간 동안 제1 라인블록에서 제3 게이트라인(GL3), 제5 게이트라인(GL5), 제1 게이트라인(GL1), 제4 게이트라인(GL4), 제6 게이트라인(GL6) 및 제2 게이트라인(GL2) 순으로 스캔펄스들을 공급한다. 데이터 구동부(220)는 제N+1 프레임기간 동안 제3, 제5 및 제1 게이트라인들(GL3, GL5, GL1)에 공급되는 스캔펄스들에 동기하여 제3, 제5 및 제1 화소행의 데이터전압들을 제2 극성패턴(- + + - ... - + + -)으로 출력 후에, 제4, 제6 및 제2 게이트라인들(GL4, GL6, GL2)에 공급되는 스캔펄스들에 동기하여 제4, 제6 및 제2 화소행의 데이터들을 제1 극성패턴(+ - - + ... + - - +)으로 출력한다. 데이터 구동부(220)는 제N+1 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N+1 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제3 화소행의 데이터, 제5 화소행의 데이터, 제1 화소행의 데이터, 제4 화소행의 데이터, 제6 화소행의 데이터 및 제2 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N+1 프레임기간 동안, 제1 서브블록(SB1)은 제2 극성패턴(- + + - ... - + + -)의 데이터전압을 충전하는 제3, 제5 및 제1 화소행을 포함하고, 제3, 제5 및 제1 게이트라인들(GL3, GL5, GL1)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제1 극성패턴(+ - - + ... + - - +)으로 데이터전압을 충전하는 제4, 제6 및 제2 화소행을 포함하고, 제4, 제6 및 제2 게이트라인들(GL4, GL6, GL2)에 공급되는 스캔펄스들에 의해 선택된다.
제N+1 프레임기간 동안, 도 12와 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 13과 같이 액정표시패널은 수평 2 도트 및 수직 1 도트 인버젼 방식으로 구동된다. 또한, 도 13과 같이 제3 및 제4 화소행의 충전양이 제1, 제2, 제5 및 제6 화소행의 충전양에 비하여 작아진다. 이는 도 12와 같이 3 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제1, 제3 및 제5 화소행에 충전되는 3 개의 데이터전압 중에서 제1 및 제5 화소행에 비하여 먼저 충전되는 제3 화소행의 데이터전압은 RC 딜레이에 의해 전압이 낮아지기 때문이다. 마찬가지로, 3 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제2, 제4 및 제6 화소행에 충전되는 세 개의 데이터전압 중에서 제2 및 제6 화소행에 비하여 먼저 충전되는 제4 화소행의 데이터전압은 RC 딜레이에 의해 전압이 낮아지기 때문이다.
도 14는 제N+2 프레임기간 동안 6 개의 화소행을 포함한 제1 라인블록을 구동하기 위한 스캔펄스와 데이터전압들을 나타낸다.
도 14를 참조하면, 게이트 구동부(240)는 제N+2 프레임기간 동안 제1 라인블록에서 제5 게이트라인(GL5), 제1 게이트라인(GL1), 제3 게이트라인(GL3), 제6 게이트라인(GL6), 제2 게이트라인(GL2) 및 제4 게이트라인(GL4) 순으로 스캔펄스들을 공급한다. 데이터 구동부(220)는 제N+2 프레임기간 동안 제5, 제1 및 제3 게이트라인들(GL5, GL1, GL3)에 공급되는 스캔펄스들에 동기하여 제5, 제1 및 제3 화소행의 데이터전압들을 제1 극성패턴(+ - - + ... + - - +)으로 출력 후에, 제6, 제2 및 제4 게이트라인들(GL6, GL2, GL4)에 공급되는 스캔펄스들에 동기하여 제6, 제2 및 제4 화소행의 데이터들을 제2 극성패턴(- + + - ... - + + -)으로 출력한다. 데이터 구동부(220)는 제N+2 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N+2 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제5 화소행의 데이터, 제1 화소행의 데이터, 제3 화소행의 데이터, 제6 화소행의 데이터, 제2 화소행의 데이터 및 제4 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N+2 프레임기간 동안, 제1 서브블록(SB1)은 제1 극성패턴(+ - - + ... + - - +)의 데이터전압을 충전하는 제5, 제1 및 제3 화소행을 포함하고, 제5, 제1 및 제3 게이트라인들(GL5, GL1, GL3)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제2 극성패턴(- + + - ... - + + -)으로 데이터전압을 충전하는 제6, 제2 및 제4 화소행을 포함하고, 제6, 제2 및 제4 게이트라인들(GL6, GL2, GL4)에 공급되는 스캔펄스들에 의해 선택된다.
제N+2 프레임기간 동안, 도 14와 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 15와 같이 액정표시패널은 수평 2 도트 및 수직 1 도트 인버젼 방식으로 구동된다. 또한, 도 15와 같이 제5 및 제6 화소행의 충전양이 제1 내지 제4 화소행의 충전양에 비하여 작아진다. 이는 도 14와 같이 3 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제1, 제3 및 제5 화소행에 충전되는 3 개의 데이터전압 중에서 제1 및 제3 화소행에 비하여 먼저 충전되는 제5 화소행의 데이터전압은 RC 딜레이에 의해 전압이 낮아지기 때문이다. 마찬가지로, 3 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제2, 제4 및 제6 화소행에 충전되는 세 개의 데이터전압 중에서 제2 및 제4 화소행에 비하여 먼저 충전되는 제6 화소행의 데이터전압은 RC 딜레이에 의해 전압이 낮아지기 때문이다.
따라서, 도 11, 도 13 및 도 15에서 알 수 있는 바와 같이 3 프레임기간 동안 모든 화소행들의 충전양이 균일하게 된다.
라인 블록이 6 개의 화소행을 포함하는 경우에, 수평 2 도트 및 수직 1 도트 인버젼을 구현함과 동시에 충전양이 균일하게 보상하기 위한 스캔 순서는 도 10 내지 제15의 실시예에 국한되지 않는다. 예컨대, 라인 블록이 6 개의 화소행을 포함하는 경우에 적용 가능한 본 발명의 다른 실시예들은 다음과 같다. 그 중 하나의 예로써, 제1 라인블록은 제N 프레임기간 동안 제1 게이트라인(G1) -> 제3 게이트라인(G3) -> 제5 게이트라인(G5) -> 제4 게이트라인(G4) -> 제6 게이트라인(G6) -> 제2 게이트라인(G2), 제N+1 프레임기간 동안 제3 게이트라인(G3) -> 제5 게이트라인(G5) -> 제1 게이트라인(G1) -> 제6 게이트라인(G6) -> 제2 게이트라인(G2) -> 제4 게이트라인(G4), 제N+2 프레임기간 동안 제5 게이트라인(G5) -> 제1 게이트라인(G1) -> 제3 게이트라인(G3) -> 제2 게이트라인(G2) -> 제4 게이트라인(G4) -> 제6 게이트라인(G6)의 순서로 3 프레임기간 동안 스캐닝될 수 있다. 다른 실시예로써, 제1 라인블록은 제N 프레임기간 동안 제1 게이트라인(G1) -> 제3 게이트라인(G3) -> 제5 게이트라인(G5) -> 제6 게이트라인(G6) -> 제2 게이트라인(G2) -> 제4 게이트라인(G4), 제N+1 프레임기간 동안 제3 게이트라인(G3) -> 제5 게이트라인(G5) -> 제1 게이트라인(G1) -> 제2 게이트라인(G2) -> 제4 게이트라인(G4) -> 제6 게이트라인(G6), 제N+2 프레임기간 동안 제5 게이트라인(G5) -> 제1 게이트라인(G1) -> 제3 게이트라인(G3) -> 제4 게이트라인(G4) -> 제6 게이트라인(G6) -> 제2 게이트라인(G2)의 순서로 3 프레임기간 동안 스캐닝 될 수 있다.
도 16 내지 도 23은 하나의 라인 블록이 각각 8 개의 화소행을 포함한 제1 및 제2 서브블록들로 나누어지는 실시예를 나타낸다.
도 16은 제N 프레임기간 동안 제1 라인블록에 포함된 제1 내지 제8 게이트라인(GL1 내지 GL8)에 공급되는 스캔펄스들과 데이터전압을 나타낸다.
도 16을 참조하면, 게이트 구동부(240)는 제N 프레임기간 동안 제1 라인블록에서 제1 게이트라인(GL1), 제3 게이트라인(GL3), 제5 게이트라인(GL5), 제7 게이트라인(GL7), 제2 게이트라인(GL2), 제4 게이트라인(GL4), 제6 게이트라인(GL6) 및 제8 게이트라인(GL8) 순으로 스캔펄스들을 공급한다. 게이트 구동부(240)는 매 프레임기간마다 제 1 라인블록으로부터 제 k 라인블록 순으로 스캔펄스를 공급한다. 데이터 구동부(220)는 제N 프레임기간 동안 제1, 제3, 제5 및 제7 게이트라인들(GL1, GL3, GL5, GL7)에 공급되는 스캔펄스들에 동기하여 제1, 제3, 제5 및 제7 화소행의 데이터전압들을 제1 극성패턴(+ - - + ... + - - +)으로 출력 후에, 제2, 제4, 제6 및 제8 게이트라인들(GL2, GL4, GL6, GL8)에 공급되는 스캔펄스들에 동기하여 제2, 제4, 제6 및 제8 화소행의 데이터들을 제2 극성패턴(- + + - ... - + + -)으로 출력한다. 데이터 구동부(220)는 제N 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제1 화소행의 데이터, 제3 화소행의 데이터, 제5 화소행의 데이터, 제7 화소행의 데이터, 제2 화소행의 데이터, 제4 화소행의 데이터, 제6 화소행의 데이터 및 제8 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N 프레임기간 동안, 제1 서브블록(SB1)은 제1 극성패턴(+ - - + ... + - - +)의 데이터전압을 충전하는 제1, 제3, 제5 및 제7 화소행을 포함하고, 제1, 제3, 제5 및 제7 게이트라인들(GL1, GL3, GL5, GL7)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제2 극성패턴(- + + - ... - + + -)으로 데이터전압을 충전하는 제2, 제4, 제6 및 제8 화소행을 포함하고, 제2, 제4, 제6 및 제8 게이트라인들(GL2, GL4, GL6, GL8)에 공급되는 스캔펄스들에 의해 선택된다.
제N 프레임기간 동안, 도 16과 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 17과 같이 화소행 및 화소열 각각에서 1 도트 단위로 극성이 반전되는 수평 2 도트 및 수직 1 도트 인버젼 구동이 구현된다. 그런데 도 16과 같은 스캔순서로 스캔하면 도 17과 같이 제1 및 제2 화소행의 충전양이 제3 내지 제8 화소행의 충전양에 비하여 작아진다. 이는 도 16과 같이 4 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제1, 제3, 제5 및 제7 화소행에 충전되는 4 개의 데이터전압 중에서 제3, 제5 및 제7 화소행에 비하여 먼저 충전되는 제1 화소행의 데이터전압은 RC 딜레이(delay)에 의해 전압이 낮아지기 때문이다. 마찬가지로, 4 수평기간 동안 데이터라인들(DL1 내지 DLm)에 연속적으로 출력되어 제2, 제4, 제6 및 제8 화소행에 충전되는 4 개의 데이터전압 중에서 제4, 제6 및 제8 화소행에 비하여 먼저 충전되는 제2 화소행의 데이터전압은 RC 딜레이에 의해 전압이 낮아지기 때문이다.
본 발명의 실시예에 따른 액정표시장치는 4 프레임기간 동안 서브 블록들(SB1, SB2)의 스캔순서를 쉬프트시켜 충전양의 편차를 보상한다.
도 18은 제N+1 프레임기간 동안 8 개의 화소행을 포함한 제1 라인블록을 구 동하기 위한 스캔펄스와 데이터전압들을 나타낸다.
도 18을 참조하면, 게이트 구동부(240)는 제N+1 프레임기간 동안 제1 라인블록에서 제3 게이트라인(GL3), 제5 게이트라인(GL5), 제7 게이트라인(GL7), 제1 게이트라인(GL1), 제4 게이트라인(GL4), 제6 게이트라인(GL6), 제8 게이트라인(GL8) 및 제2 게이트라인(GL2) 순으로 스캔펄스들을 공급한다. 데이터 구동부(220)는 제N+1 프레임기간 동안 제3, 제5, 제7 및 제1 게이트라인들(GL3, GL5, GL7, GL1)에 공급되는 스캔펄스들에 동기하여 제3, 제5, 제7 및 제1 화소행의 데이터전압들을 제2 극성패턴(- + + - ... - + + -)으로 출력 후에, 제4, 제6, 제8 및 제2 게이트라인들(GL4, GL6, GL8, GL2)에 공급되는 스캔펄스들에 동기하여 제4, 제6, 제8 및 제2 화소행의 데이터들을 제1 극성패턴(+ - - + ... + - - +)으로 출력한다. 데이터 구동부(220)는 제N+1 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N+1 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제3 화소행의 데이터, 제5 화소행의 데이터, 제7 화소행의 데이터, 제1 화소행의 데이터, 제4 화소행의 데이터, 제6 화소행의 데이터, 제8 화소행의 데이터 및 제2 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N+1 프레임기간 동안, 제1 서브블록(SB1)은 제2 극성패턴(- + + - ... - + + -)의 데이터전압을 충전하는 제3, 제5, 제7 및 제1 화소행을 포함하고, 제3, 제5, 제7 및 제1 게이트라인들(GL3, GL5, GL7, GL1)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제1 극성패턴(+ - - + ... + - - +)으로 데이터전압을 충전하는 제4, 제6, 제8 및 제2 화소행을 포함하고, 제4, 제6, 제8 및 제2 게이트라인들(GL4, GL6, GL8, GL2)에 공급되는 스캔펄스들에 의해 선택된다.
제N+1 프레임기간 동안, 도 18과 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 19와 같이 화소행 및 화소열 각각에서 1 도트 단위로 극성이 반전되는 수평 2 도트 및 수직 1 도트 인버젼구동이 구현된다. 또한, 도 19와 같이 제3 및 제4 화소행의 충전양이 제1, 제2, 제5 내지 제8 화소행의 충전양에 비하여 작아진다.
도 20은 제N+2 프레임기간 동안 8 개의 화소행을 포함한 제1 라인블록을 구동하기 위한 스캔펄스와 데이터전압들을 나타낸다.
도 20을 참조하면, 게이트 구동부(240)는 제N+2 프레임기간 동안 제1 라인블록에서 제5 게이트라인(GL5), 제7 게이트라인(GL7), 제1 게이트라인(GL1), 제3 게이트라인(GL3), 제6 게이트라인(GL6), 제8 게이트라인(GL8), 제2 게이트라인(GL2) 및 제4 게이트라인(GL4) 순으로 스캔펄스들을 공급한다. 데이터 구동부(220)는 제N+2 프레임기간 동안 제5, 제7, 제1 및 제3 게이트라인들(GL5, GL7, GL1, GL3)에 공급되는 스캔펄스들에 동기하여 제5, 제7, 제1 및 제3 화소행의 데이터전압들을 제1 극성패턴(+ - - + ... + - - +)으로 출력 후에, 제6, 제8, 제2 및 제4 게이트라인들(GL6, GL8, GL2, GL4)에 공급되는 스캔펄스들에 동기하여 제6, 제8, 제2 및 제4 화소행의 데이터들을 제2 극성패턴(- + + - ... - + + -)으로 출력한다. 데이터 구동부(220)는 제N+2 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신 호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N+2 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제5 화소행의 데이터, 제7 화소행의 데이터, 제1 화소행의 데이터, 제3 화소행의 데이터, 제6 화소행의 데이터, 제8 화소행의 데이터, 제2 화소행의 데이터 및 제4 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N+2 프레임기간 동안, 제1 서브블록(SB1)은 제1 극성패턴(+ - - + ... + - - +)의 데이터전압을 충전하는 제5, 제7, 제1 및 제3 화소행을 포함하고, 제5, 제7, 제1 및 제3 게이트라인들(GL5, GL7, GL1, GL3)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제2 극성패턴(- + + - ... - + + -)으로 데이터전압을 충전하는 제6, 제8, 제2 및 제4 화소행을 포함하고, 제6, 제8, 제2 및 제4 게이트라인들(GL6, GL8, GL2, GL4)에 공급되는 스캔펄스들에 의해 선택된다.
제N+2 프레임기간 동안, 도 20과 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 21과 같이 화소행 및 화소열 각각에서 1 도트 단위로 극성이 반전되는 수평 2 도트 및 수직 1 도트 인버젼구동이 구현된다. 또한, 도 21과 같이 제5 및 제6 화소행의 충전양이 제1 내지 제4, 제7 및 제8 화소행의 충전양에 비하여 작아진다.
도 22는 제N+3 프레임기간 동안 8 개의 화소행을 포함한 제1 라인블록을 구동하기 위한 스캔펄스와 데이터전압들을 나타낸다.
도 22를 참조하면, 게이트 구동부(240)는 제N+3 프레임기간 동안 제1 라인블 록에서 제7 게이트라인(GL7), 제1 게이트라인(GL1), 제3 게이트라인(GL3), 제5 게이트라인(GL5), 제8 게이트라인(GL8), 제2 게이트라인(GL2), 제4 게이트라인(GL4) 및 제6 게이트라인(GL6) 순으로 스캔펄스들을 공급한다. 데이터 구동부(220)는 제N+3 프레임기간 동안 제7, 제1, 제3 및 제5 게이트라인들(GL7, GL1, GL3, GL5)에 공급되는 스캔펄스들에 동기하여 제7, 제1, 제3 및 제5 화소행의 데이터전압들을 제2 극성패턴(- + + - ... - + + -)으로 출력 후에, 제8, 제2, 제4 및 제6 게이트라인들(GL8, GL2, GL4, GL6)에 공급되는 스캔펄스들에 동기하여 제8, 제2, 제4 및 제6 화소행의 데이터들을 제1 극성패턴(+ - - + ... + - - +)으로 출력한다. 데이터 구동부(220)는 제N+3 프레임기간 동안 1 수평기간 단위로 반전되는 극성제어신호(POL)에 응답하여 화소열에서 1 개의 액정셀(1 dot) 단위로 데이터전압의 극성을 반전시킨다. 타이밍 콘트롤러(210)는 제N+3 프레임기간 동안 데이터 재정렬부(230)에 의해 재정렬된 데이터들을 제7 화소행의 데이터, 제1 화소행의 데이터, 제3 화소행의 데이터, 제5 화소행의 데이터, 제8 화소행의 데이터, 제2 화소행의 데이터, 제4 화소행의 데이터 및 제6 화소행의 데이터 순으로 데이터 구동부(220)에 공급한다.
제N+3 프레임기간 동안, 제1 서브블록(SB1)은 제2 극성패턴(- + + - ... - + + -)의 데이터전압을 충전하는 제7, 제1, 제3 및 제5 화소행을 포함하고, 제7, 제1, 제3 및 제5 게이트라인들(GL7, GL1, GL3, GL5)에 공급되는 스캔펄스들에 의해 선택된다. 제2 서브블록(SB2)은 제1 극성패턴(+ - - + ... + - - +)으로 데이터전압을 충전하는 제8, 제2, 제4 및 제6 화소행을 포함하고, 제8, 제2, 제4 및 제6 게 이트라인들(GL8, GL2, GL4, GL6)에 공급되는 스캔펄스들에 의해 선택된다.
제N+3 프레임기간 동안, 도 22와 같은 스캔순서로 데이터전압들을 제1 라인블록의 액정셀들에 충전시키면, 도 23과 같이 화소행 및 화소열 각각에서 1 도트 단위로 극성이 반전되는 수평 2 도트 및 수직 1 도트 인버젼구동이 구현된다. 또한, 도 23과 같이 제7 및 제8 화소행의 충전양이 제1 내지 제6 화소행의 충전양에 비하여 작아진다.
따라서, 도 17, 도 19, 도 21 및 도 23에서 알 수 있는 바와 같이 4 프레임기간 동안 모든 화소행들의 충전양이 균일하게 된다.
라인 블록이 8 개의 화소행을 포함하는 경우에, 수평 2 도트 및 수직 1 도트 인버젼을 구현함과 동시에 충전양이 균일하게 보상하기 위한 스캔 순서는 도 16 내지 제23의 실시예에 국한되지 않는다. 예컨대, 라인 블록이 8 개의 화소행을 포함하는 경우에 적용 가능한 본 발명의 다른 실시예들은 다음과 같다. 그 중 하나의 예로써, 제1 라인블록은 제N 프레임기간 동안 제1 게이트라인(G1) -> 제3 게이트라인(G3) -> 제5 게이트라인(G5) -> 제7 게이트라인(G7) -> 제8 게이트라인(G8) -> 제2 게이트라인(G2) -> 제4 게이트라인(G4), 제6 게이트라인(G6), 제N+1 프레임기간 동안 제3 게이트라인(G3) -> 제5 게이트라인(G5) -> 제7 게이트라인(G7) -> 제1 게이트라인(G1) -> 제2 게이트라인(G2) -> 제4 게이트라인(G4) -> 제6 게이트라인(G6) -> 제8 게이트라인(G8), 제N+2 프레임기간 동안 제5 게이트라인(G5) -> 제7 게이트라인(G7) -> 제1 게이트라인(G1) -> 제3 게이트라인(G3) -> 제4 게이트라인(G4) -> 제6 게이트라인(G6) -> 제8 게이트라인(G8) -> 제2 게이트라인(G2)의 순 서로 스캐닝될 수 있다. 이어서, 제1 라인블록은 제N+3 프레임기간 동안 제7 게이트라인(G7) -> 제1 게이트라인(G1) -> 제3 게이트라인(G3) -> 제5 게이트라인(G5) -> 제6 게이트라인(G6) -> 제8 게이트라인(G8) -> 제2 게이트라인(G2) -> 제4 게이트라인(G4)의 순서로 스캐닝될 수 있다.
게이트 구동부(240)는 도 16, 도 18, 도 20, 도 22와 같이 타이밍 콘트롤러(230)의 제어 하에 라인 블록 각각에서 스캔펄스를 아래로 쉬프트 시키고 또한 위로 쉬프트시켜야 한다.
도 24는 도 10과 같은 스캔펄스들을 발생하기 위하여 게이트 구동부(240)를 제어하는 제어신호들을 나타낸다.
도 24를 참조하면, 게이트 구동부(240)는 다수의 스테이지가 종속적으로 접속되어 게이트스타트펄스(GSP)를 게이트쉬프트클럭(GSC)에 따라 순차적으로 쉬프트시키는 쉬프트레지스터(Shift Register)를 포함한다. 또한, 게이트 구동부(240)는 스캔 방향신호(DIR)에 응답하여 스캔펄스를 업스캔방향 또는 다운스캔방향으로 쉬프트시킨다.
게이트쉬프트클럭(GSC)의 펄스가 하나씩 발생 될 때마다 게이트 구동부(240)의 쉬프트 레지스터는 다음 스테이지로 출력을 쉬프트시키고, 게이트출력인에이블(GOE)의 펄스들 사이에서 스캔펄스들을 출력시킨다. 따라서, 제1 게이트쉬프트클럭 펄스(gsc1)이 발생되고 스캔 방향신호(DIR)가 다운스캔방향을 지시하는 로우논리로 발생될 때 게이트 구동부(240)는 게이트출력인에이블의 펄스들 사이의 기간 동안 제1 게이트라인(GL1)에 스캔펄스를 공급한다.
펄스폭이 좁은 제2 게이트쉬프트클럭 펄스(gsc2)와 펄스폭이 넓은 제3 게이트쉬프트클럭 펄스(gsc3)가 순차적으로 발생되고 스캔 방향신호(DIR)가 다운스캔방향을 지시하는 로우논리로 발생될 때 게이트출력인에이블 펄스는 제2 게이트쉬프트클럭 펄스(gsc2)와 제3 게이트쉬프트클럭 펄스(gsc3)의 일부와 중첩된다. 제2 게이트쉬프트클럭 펄스(gsc2)에 의해 게이트 쉬프트 레지스터의 제2 스테이지로 출력이 쉬프트되나, 게이트출력인에이블 펄스에 의해 출력이 차단되어 실제로는 제2 스테이지로부터 출력이 발생되지 않는다. 제3 게이트쉬프트클럭 펄스(gsc3)가 발생될 때 스캔 방향신호(DIR)가 다운스캔방향을 지시하는 로우논리로 발생되므로 쉬프트 레지스터의 제3 스테이지로 다운 쉬프트되고, 게이트출력인에이블 펄스들 사이의 기간 동안 제3 스테이지로부터 출력이 발생되어 제3 게이트라인(GL3)에 스캔펄스가 공급된다. 따라서, 제1 게이트라인(GL1)에 이어서 제3 게이트라인(GL3)에 스캔펄스가 공급된다.
펄스폭이 좁은 제4 게이트쉬프트클럭 펄스(gsc4)와 펄스폭이 넓은 제5 게이트쉬프트클럭 펄스(gsc5)가 순차적으로 발생되고 스캔 방향신호(DIR)가 다운스캔방향을 지시하는 로우논리로 발생될 때 게이트출력인에이블 펄스는 제4 게이트쉬프트클럭 펄스(gsc4)와 제5 게이트쉬프트클럭 펄스(gsc5)의 일부와 중첩된다. 제4 게이트쉬프트클럭 펄스(gsc4)에 의해 게이트 쉬프트 레지스터의 제4 스테이지로 출력이 쉬프트되나, 게이트출력인에이블 펄스에 의해 출력이 차단되어 실제로는 제4 스테이지로부터 출력이 발생되지 않는다. 제5 게이트쉬프트클럭 펄스(gsc5)가 발생될 때 스캔 방향신호(DIR)가 다운스캔방향을 지시하는 로우논리로 발생되므로 쉬프 트 레지스터의 제5 스테이지로 다운 쉬프트되고, 게이트출력인에이블 펄스들 사이의 기간 동안 제5 스테이지로부터 출력이 발생되어 제5 게이트라인(GL5)에 스캔펄스가 공급된다. 따라서, 제3 게이트라인(GL3)에 이어서 제5 게이트라인(GL5)에 스캔펄스가 공급된다.
스캔 방향신호(DIR)가 업스캔방향을 지시하는 하이논리로 반전된다. 이때, 펄스폭이 좁은 제6 및 제7 게이트쉬프트클럭 펄스(gsc6, gsc7)와 펄스폭이 넓은 제8 게이트쉬프트클럭 펄스(gsc8)가 순차적으로 발생된다. 게이트출력인에이블 펄스는 제6 및 제7 게이트쉬프트클럭 펄스(gsc6, gsc7)와 중첩되고 또한, 제8 게이트쉬프트클럭 펄스(gsc8)의 일부와 중첩된다. 제6 내지 제8 게이트쉬프트클럭 펄스(gsc6, gsc7, gsc8)에 의해 게이트 쉬프트 레지스터는 위로 3 스테이지만큼 출력이 쉬프트되나, 게이트출력인에이블 펄스에 의해 출력이 차단되어 실제로는 제4 및 제3 스테이지로부터 출력이 발생되지 않는다. 제8 게이트쉬프트클럭 펄스(gsc8)가 발생될 때 스캔 방향신호(DIR)가 하이논리로 발생되므로 쉬프트 레지스터의 제2 스테이지로 업 쉬프트되고, 게이트출력인에이블 펄스들 사이의 기간 동안 제2 스테이지로부터 출력이 발생되어 제2 게이트라인(GL2)에 스캔펄스가 공급된다. 따라서, 제5 게이트라인(GL5)에 이어서 제2 게이트라인(GL2)에 스캔펄스가 공급된다.
스캔 방향신호(DIR)가 다운스캔방향을 지시하는 로우논리로 반전된다. 이 때, 펄스폭이 좁은 제9 게이트쉬프트클럭 펄스(gsc9)와 펄스폭이 넓은 제10 게이트쉬프트클럭 펄스(gsc10)가 순차적으로 발생된다. 게이트출력인에이블 펄스는 제9 게이트쉬프트클럭 펄스(gsc9)와 중첩되고 또한, 제10 게이트쉬프트클럭 펄 스(gsc10)의 일부와 중첩된다. 제9 및 제10 게이트쉬프트클럭 펄스(gsc9, gsc10)에 의해 게이트 쉬프트 레지스터는 아래로 2 스테이지만큼 출력이 쉬프트되나, 게이트출력인에이블 펄스에 의해 출력이 차단되어 실제로는 제3 스테이지로부터 출력이 발생되지 않는다. 제10 게이트쉬프트클럭 펄스(gsc10)가 발생 될 때 스캔 방향신호(DIR)가 로우논리로 발생되므로 쉬프트 레지스터의 제4 스테이지로 다운 쉬프트되고, 게이트출력인에이블 펄스들 사이의 기간 동안 제4 스테이지로부터 출력이 발생되어 제4 게이트라인(GL4)에 스캔펄스가 공급된다. 따라서, 제2 게이트라인(GL2)에 이어서 제4 게이트라인(GL4)에 스캔펄스가 공급된다.
펄스폭이 좁은 제11 게이트쉬프트클럭 펄스(gsc11)와 펄스폭이 넓은 제12 게이트쉬프트클럭 펄스(gsc12)가 발생될 때, 스캔 방향신호(DIR)가 로우논리를 유지한다. 게이트출력인에이블 펄스는 제11 게이트쉬프트클럭 펄스(gsc11)와 중첩되고 또한, 제12 게이트쉬프트클럭 펄스(gsc12)의 일부와 중첩된다. 제11 및 제12 게이트쉬프트클럭 펄스(gsc11, gsc12)에 의해 게이트 쉬프트 레지스터는 아래로 2 스테이지만큼 출력이 쉬프트되나, 게이트출력인에이블 펄스에 의해 출력이 차단되어 실제로는 제5 스테이지로부터 출력이 발생되지 않는다. 제12 게이트쉬프트클럭 펄스(gsc12)가 발생 될 때 스캔 방향신호(DIR)가 로우논리이로 쉬프트 레지스터의 제6 스테이지로 다운 쉬프트되고, 게이트출력인에이블 펄스들 사이의 기간 동안 제6 스테이지로부터 출력이 발생되어 제6 게이트라인(GL6)에 스캔펄스가 공급된다. 따라서, 제4 게이트라인(GL4)에 이어서 제6 게이트라인(GL6)에 스캔펄스가 공급된다.
도 25는 본 발명의 다른 실시예에 따른 액정표시장치의 구성도이다. 단, 본 발명의 다른 실시예에 따른 액정표시장치(300)도, 도 2에 도시된 액정표시장치(100)와 동일하게, 감마기준전압 발생부(140), 백라이트 어셈블리(150), 인버터(160), 공통전압 발생부(170) 및 게이트구동전압 발생부(180)를 구비하지만, 이 구성요소들을 설명의 편의를 위해 도 25에서 도시하지 않는다.
도 25를 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(300)는 액정표시패널(340), 데이터 구동부(320), 게이트 구동부(330), 및 타이밍 콘트롤러(310)를 구비한다.
타이밍 콘트롤러(310)는 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 제1 화소행의 디지털 비디오 데이터, 제2 화소행의 디지털 비디오 데이터, 제3 화소행의 디지털 비디오 데이터, ... 제m 화소행의 디지털 비디오 데이터 순으로 디지털 비디오 데이터들을 데이터 구동부(320)에 공급한다. 또한, 타이밍 콘트롤러(310)는 클럭신호(CLK)와 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(320)와 게이트 구동부(330)에 공급한다. 여기서, 데이터구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트쉬프트클럭(GSC), 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
특히, 타이밍 콘트롤러(310)는 데이터 구동부(320)의 디멀티플렉싱을 제어하는 선택신호(SEL), 데이터 구동부(320) 내에서 데이터블록 단위로 래치된 m개의 디지털 비디오 데이터들의 출력을 제어하는 소스출력인에이블신호(SOE), 그리고 데이 터 구동부(320)의 멀티플렉싱을 제어하는 데이터 공급순서 제어신호(DPS)를 데이터 구동부(320)에 공급한다. 또한, 타이밍 콘트롤러(310)는 n개의 화소행들의 게이트라인에 공급되는 스캔펄스의 순서를 일정 주기로 변환시키도록 지시하는 게이트구동 제어신호(GDC)를 게이트 구동부(330)에 공급한다. 또한, 타이밍 콘트롤러(310)는 각각의 라인블록에서 스캔펄스들의 업스캔방향 및 다운스캔방향을 제어하기 위한 스캔 방향신호(DIR)를 게이트 구동부(320)에 공급한다.
이 실시예는 전술한 실시예와 마찬가지로, 액정셀들이 수평/수직 1 도트 인버젼 방식으로 데이터전압들을 충전한다. 그리고 이 실시예는 전술한 실시예와 달리, 타이밍 콘트롤러(310)는 종래 기술과 같은 방법으로 데이터를 데이터 구동부(320)에 공급하고, 데이터 구동부(320)는 디멀티플렉서와 멀티플렉서를 이용하여 스캔순서의 변경에 맞추어 데이터들을 재정렬한다.
데이터 구동부(320)는 타이밍 콘트롤러(310)로부터 공급된 m개의 디지털 비디오 데이터들이 공급되면 이 디지털 비디오 데이터들을 1차 래치한 후 타이밍 콘트롤러(310)로부터의 선택신호(SEL)에 따라 래치된 m개의 디지털 비디오 데이터들을 디멀티플렉싱하여 데이터블록 단위로 나눈다. 이때, 데이터 구동부(320)는 디멀티플렉싱 과정을 통해 m개의 디지털 비디오 데이터들을 포함한 i개의 데이터블록들을 생성하는데, 여기서 하나의 데이터블록은 게이트라인의 스캔펄스에 의해 선택되는 1 화소행의 m개의 디지털 비디오 데이터들을 포함한다.
데이터 구동부(320)는 i개의 데이터블록들로 디멀티플렉싱된 m개의 디지털 비디오 데이터들을 데이터블록 단위로 순차적으로 래치한 후에, 래치된 i개의 데이 터블록들을 스캔순서에 맞추어 멀티플렉싱한다.
데이터 구동부(320)는 i개의 데이터블록들 중 멀티플렉싱 과정을 통해 선택된 데이터블록의 m개의 디지털 비디오 데이터들을 아날로그 데이터전압으로 변환시켜 데이터라인들(DL1 내지 DLm)에 공급한다.
게이트 라인들의 스캔순서가 후술하는 예와 같이 제1 게이트라인(GL1), 제3 게이트라인(GL3), 제2 게이트라인(GL2), 및 제4 게이트라인(GL4)의 순서라면, 데이터 구동부(320)는 제1 화소행의 디지털 비디오 데이터, 제2 화소행의 디지털 비디오 데이터,제3 화소행의 디지털 비디오 데이터, 및 제4 화소행의 디지털 비디오 데이터 순으로 디지털 비디오 데이터들을 2차 래치한 후에 멀티플렉싱함으로 데이터라인들(DL1 내지 DLm)에 공급되는 데이터전압들을 변경된 스캔순서의 스캔펄스들에 동기시킨다.
게이트 구동부(330)는 타이밍 콘트롤러(310)의 제어 하에 도 6 내지 도 24의 실시예들과 같이 서브블록들 각각의 스캔순서를 1 프레임기간 단위로 변경한다.
도 26은 도 25에 도시된 데이터 구동부(320)의 내부 구성도이다.
도 26을 참조하면, 데이터 구동부(320)는, 디지털 비디오 데이터의 일차래치에 이용되는 샘플링신호들을 발생하기 위한 쉬프트 레지스터(321)와, 샘플링신호들에 따라 입력된 m개의 디지털 비디오 데이터들을 일차적으로 래치시키기 위한 일차래치부(322)와, 일차 래치된 m개의 디지털 비디오 데이터들을 디멀티플렉싱하기 위한 디멀티플렉서(323)와, 디멀티플렉싱된 m개의 디지털 비디오 데이터들이 포함된 제 1 내지 제 i 데이터블록을 각각 이차 래치시키기 위한 제 1 내지 제 i 이차래치 부(324-1 내지 324-i)와, 타이밍 콘트롤러(310)가 지시하는 공급순서에 따라 이차 래치된 m개의 디지털 비디오 데이터들이 포함된 제 1 내지 제 i 데이터블록을 연속적으로 출력하기 위한 멀티플렉서(325)와, 제 1 내지 제 i 데이터블록 중 멀티플렉서(325)를 통해 연속적으로 출력되는 데이터블록의 m개의 디지털 비디오 데이터들을 m개의 아날로그 데이터전압으로 변환시키기 위한 D/A 컨버터(326)와, 변환된 m개의 아날로그 데이터전압을 버퍼링하여 데이터라인들(DL1 내지 DLm)들에 대응되게 공급하기 위한 출력 버퍼(327)를 구비한다.
쉬프트 레지스터(321)는 타이밍 콘트롤러(310)로부터 입력된 소스쉬프트클럭신호(SSC)에 따라 타이밍 콘트롤러(310)로부터의 소스스타트펄스(SSP)를 쉬프트시켜 디지털 비디오 데이터의 일차래치에 이용되는 샘플링신호들을 발생하여 일차래치부(322)로 공급한다.
일차래치부(322)는 쉬프트 레지스터(321)로부터의 샘플링신호들에 따라 타이밍 콘트롤러(310)로부터 입력된 m개의 디지털 비디오 데이터들을 일차적으로 래치시킨 후 디멀티플렉서(323)로 출력한다.
디멀티플렉서(323)는 타이밍 콘트롤러(310)로부터의 선택신호(SEL)에 따라 일차래치부(322)에 의해 일차 래치된 m개의 디지털 비디오 데이터들을 디멀티플렉싱하여 m개의 디지털 비디오 데이터들이 포함된 제 1 내지 제 i 데이터블록을 출력한다. 선택신호(SEL)의 비트 수는 데이터블록의 개수 즉, 이차래치부의 개수에 따라 결정된다. 여기서, 제1 데이터블록인 제 1 데이터블록의 m개의 디지털 비디오 데이터들, 제2 데이터블록인 제 2 데이터블록의 m개의 디지털 비디오 데이터들, 제 3 데이터블록인 제 3 데이터블록의 m개의 디지털 비디오 데이터들 및 i번째 데이터블록인 제 i 데이터블록의 m개의 디지털 비디오 데이터들은 일대일로 대응되게 제 1 내지 제 i 이차래치부(324-i)로 출력된다.
제 1 이차래치부(324-1)는 디멀티플렉서(323)로부터 입력된 제 1 데이터블록의 m개의 디지털 비디오 데이터들을 이차적으로 래치시킨 후 타이밍 콘트롤러(310)로부터의 소스출력인에이블신호(SOE)의 폴링에지에 동기하여 래치된 제 1 데이터블록의 m개의 디지털 비디오 데이터들을 멀티플렉서(325)로 출력한다.
제 2 이차래치부(324-2)는 디멀티플렉서(323)로부터 입력된 제 2 데이터블록의 m개의 디지털 비디오 데이터들을 이차적으로 래치시킨 후 타이밍 콘트롤러(310)로부터의 소스출력인에이블신호(SOE)의 폴링에지에 동기하여 래치된 제 2 데이터블록의 m개의 디지털 비디오 데이터들을 멀티플렉서(325)로 출력한다.
제 3 이차래치부(324-3)는 디멀티플렉서(323)로부터 입력된 제 3 데이터블록의 m개의 디지털 비디오 데이터들을 이차적으로 래치시킨 후 타이밍 콘트롤러(310)로부터의 소스출력인에이블신호(SOE)의 폴링에지에 동기하여 래치된 제 3 데이터블록의 m개의 디지털 비디오 데이터들을 멀티플렉서(325)로 출력한다.
제 i 이차래치부(324-i)는 디멀티플렉서(323)로부터 입력된 제 i 데이터블록의 m개의 디지털 비디오 데이터들을 이차적으로 래치시킨 후 타이밍 콘트롤러(310)로부터의 소스출력인에이블신호(SOE)의 폴링에지에 동기하여 래치된 제 i 데이터블록의 m개의 디지털 비디오 데이터들을 멀티플렉서(325)로 출력한다.
멀티플렉서(325)는 타이밍 콘트롤러(310)로부터의 데이터 공급순서 제어신 호(DPS)에 지시되는 공급순서에 따라 제 1 내지 제 i 이차래치부(324-1 내지 224-i)에 의해 이차 래치된 m개의 디지털 비디오 데이터들이 포함된 제 1 내지 제 i 데이터블록을 연속적으로 D/A 컨버터(326)에 출력한다. 데이터 공급 순서 제어신호(DPS)의 비트 수는 데이터블록의 개수 즉, 이차래치부의 개수에 따라 결정된다.
이와 같이, 본 발명은 각 라인블록에 배치된 게이트라인들이 포함된 화소행들에 공급되는 스캔펄스의 순서를 변화시키고 이와 대응되게 제 1 내지 제 i 이차래치부(324-1 내지 224-i)에 의해 이차 래치된 데이터블록들의 데이터들을 공급한다. 그 결과, 본 발명은 공통전압(Vcom)을 기준으로 동일한 극성의 아날로그 데이터전압을 최소한 2번 연속 공급함으로써, 정극성과 부극성의 데이터전압이 교번적으로 변환되도록 하는 종래의 액정표시장치에 비하여 데이터전압의 극성 변환 주기를 절반으로 감소시켜 데이터 구동부(320) 내의 온도를 대폭감소시키고, 이로 인해 데이터 구동부(320) 내부 회로의 열화가 방지되도록 한다.
D/A 컨버터(326)는 멀티플렉서(325)에 의해 선택되어 입력된 데이터블록의 m개의 디지털 비디오 데이터들을 m개의 아날로그 데이터전압들로 변환시켜 출력 버퍼(327)로 출력한다. 여기서, D/A 컨버터(326)는 타이밍 콘트롤러(310)로부터의 극성제어신호(POL)에 따라 입력된 디지털 비디오 데이터를 정극성 아날로그 데이터전압이나 부극성 아날로그 데이터전압으로 변환시킨다. 이러한 D/A 컨버터(326)는 타이밍 콘트롤러(310)로부터의 극성제어신호(POL)에 응답하여 도트 인버젼, N도트 인버젼, 라인 인버젼 및 컬럼 인버젼 방식 중에 어느 하나의 인버젼 방식으로 데이터전압을 극성을 변환시킨다.
출력 버퍼(327)는 D/A 컨버터(326)에 의해 변환된 m개의 데이터전압들을 버퍼링하여 액정표시패널(340)에 형성된 다수의 데이터라인들(DL1 내지 DLm)에 공급한다.
도 27은 도 6과 같은 스캔순서에 맞추어 동작하는 데이터 구동부(320)의 구동 파형을 나타낸다. 이 예에서, 이차래치부는 4 개의 데이터블록들(또는 4 개의 화소행 데이터)를 시분할 래치하기 위한 4 개의 래치부를 포함한다. 이 4 개의 래치부 각각을 선택하기 위하여 디멀티플렉서(323)를 제어하기 위한 선택신호(SEL)와 데이터 공급순서 제어신호(DPS)는 각각 2 비트로 구성된다.
데이터 구동부(320)에는 제1 화소행의 디지털 비디오 데이터, 제2 화소행의 디지털 비디오 데이터, 제3 화소행의 디지털 비디오 데이터, 및 제4 화소행의 디지털 비디오 데이터 순으로 디지털 비디오 데이터들이 공급된다.
도 26 및 도 27을 참조하면, 제1 선택신호(SEL1)는 제1 및 제2 수평기간 동안 로우논리(L(0))로 발생된 후, 제3 및 제4 수평기간 동안 하이논리(H(1))로 발생된다. 제2 선택신호(SEL2)는 1 수평기간 단위로 논리가 반전되어 제1 수평기간 동안 로우논리(L(0)), 제2 수평기간 동안 하이논리(H(1)), 제3 수평기간 동안 로우논리(L(0)) 그리고 제4 수평기간 동안 하이논리(H(1))로 발생된다.
제1 및 제2 선택신호(SEL1, SEL2)가 'LL(00)'이면, 디멀티플렉서(323)는 일차래치(322)로부터의 디지털 비디오 데이터들을 제1 이차래치부(324-1)에 공급한다. 제1 및 제2 선택신호(SEL1, SEL2)가 'LH(01)'이면, 디멀티플렉서(323)는 일차래치(322)로부터의 디지털 비디오 데이터들을 제2 이차래치부(324-2)에 공급한다. 제1 및 제2 선택신호(SEL1, SEL2)가 'HL(10)'이면, 디멀티플렉서(323)는 일차래치(322)로부터의 디지털 비디오 데이터들을 제3 이차래치부(324-3)에 공급한다. 그리고 제1 및 제2 선택신호(SEL1, SEL2)가 'HH(11)'이면, 디멀티플렉서(323)는 일차래치(322)로부터의 디지털 비디오 데이터들을 제4 이차래치부(324-4)에 공급한다.
제1 데이터 공급순서 제어신호(DPS1)는 1 수평기간 단위로 논리가 반전되어 제1 수평기간 동안 로우논리(L(0)), 제2 수평기간 동안 하이논리(H(1)), 제3 수평기간 동안 로우논리(L(0)) 그리고 제4 수평기간 동안 하이논리(H(1))로 발생된다. 제2 데이터 공급순서 제어신호(DPS2)는 제1 및 제2 수평기간 동안 로우논리(L(0))로 발생된 후, 제3 및 제4 수평기간 동안 하이논리(H(1))로 발생된다.
제1 및 제2 데이터 공급순서 제어신호(DPS1, DPS2)가 'LL(00)'이면, 멀티플렉서(325)는 제1 이차래치부(324-1)로부터의 디지털 비디오 데이터들을 D/A 컨버터(326)에 공급한다. 제1 및 제2 데이터 공급순서 제어신호(DPS1, DPS2)가 'HL(10)'이면, 멀티플렉서(325)는 제3 이차래치부(324-1)로부터의 디지털 비디오 데이터들을 D/A 컨버터(326)에 공급한다. 제1 및 제2 데이터 공급순서 제어신호(DPS1, DPS2)가 'LH(01)'이면, 멀티플렉서(325)는 제2 이차래치부(324-1)로부터의 디지털 비디오 데이터들을 D/A 컨버터(326)에 공급한다. 그리고 제1 및 제2 데이터 공급순서 제어신호(DPS1, DPS2)가 'HH(11)'이면, 멀티플렉서(325)는 제4 이차래치부(324-1)로부터의 디지털 비디오 데이터들을 D/A 컨버터(326)에 공급한다.
따라서, 선택신호들(SEL1, SEL2)이 'LL(00)'이고 데이터 공급순서 제어신호 들(DPS1, DPS2)이 'LL(00)'인 제1 수평기간 동안, 일차래치부(322)에 래치되어 있던 제1 화소행의 디지털 비디오 데이터들이 제1 이차래치부(324-1)를 거쳐 4 수평기간(4H) 이후에, 아날로그 데이터전압으로 변환된다. 그리고 이 제1 화소행의 데이터전압들은 소스 출력 인에이블신호(SOE)의 폴링에지(falling edge)에 동기되어 데이터라인들(DL1 내지 DLm)에 공급된다.
선택신호들(SEL1, SEL2)이 'LH(01)'이고 데이터 공급순서 제어신호들(DPS1, DPS2)이 'HL(10)'인 제2 수평기간 동안, 일차래치부(322)에 래치되어 있던 제3 화소행의 디지털 비디오 데이터들이 제3 이차래치부(324-3)를 거쳐 4 수평기간(4H) 이후에, 아날로그 데이터전압으로 변환된다. 그리고 이 제3 화소행의 데이터전압들은 소스 출력 인에이블신호(SOE)의 폴링에지에 동기되어 데이터라인들(DL1 내지 DLm)에 공급된다.
선택신호들(SEL1, SEL2)이 'HL(10)'이고 데이터 공급순서 제어신호들(DPS1, DPS2)이 'LH(01)'인 제3 수평기간 동안, 일차래치부(322)에 래치되어 있던 제2 화소행의 디지털 비디오 데이터들이 제2 이차래치부(324-2)를 거쳐 4 수평기간(4H) 이후에, 아날로그 데이터전압으로 변환된다. 그리고 이 제2 화소행의 데이터전압들은 소스 출력 인에이블신호(SOE)의 폴링에지에 동기되어 데이터라인들(DL1 내지 DLm)에 공급된다.
선택신호들(SEL1, SEL2)이 'HH(11)'이고 데이터 공급순서 제어신호들(DPS1, DPS2)이 'HH(11)'인 제4 수평기간 동안, 일차래치부(322)에 래치되어 있던 제4 화소행의 디지털 비디오 데이터들이 제4 이차래치부(324-4)를 거쳐 4 수평기간(4H) 이후에, 아날로그 데이터전압으로 변환된다. 그리고 이 제4 화소행의 데이터전압들은 소스 출력 인에이블신호(SOE)의 폴링에지에 동기되어 데이터라인들(DL1 내지 DLm)에 공급된다.
이상에서 설명한 바와 같은 특징을 갖는 본 발명은 다음과 같은 효과들을 갖는다.
첫째, 본 발명은 다수의 게이트라인들에 공급되는 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현함으로써, 아날로그 데이터전압을 공급하는 데이터 구동부 내의 온도 상승을 방지하고, 이로 인해 데이터 구동부의 열화를 방지할 수 있다.
둘째, 본 발명은 다수의 게이트라인들에 공급되는 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현함에 있어 기수번째 프레임과 우수번째 프레임에서의 스캔펄스 공급 순서를 대칭되게 변환시킴으로써, 차징량의 불균일로 인한 화질 저하 현상을 상쇄시키고, 이로 인해 스캔펄스의 공급순서를 변환시켜 1도트 인버젼을 구현하더라도 화질을 유지시킬 수 있다.
셋째, 본 발명은 다수의 화소행들에 공급되는 아날로그 데이터전압과 스캔펄스의 공급 순서를 대응되게 변환시켜 데이터전압의 극성 변환 주기를 절반으로 감소시킴으로써, 데이터 구동부의 내부 회로의 온도를 감소시키고, 이로 인해 데이터 구동부의 내부 회로의 열화를 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (18)

  1. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 상기 라인들에 의해 화소들이 정의된 액정표시패널;
    상기 게이트라인들에 스캔펄스들을 공급하고 상기 스캔펄스들의 공급순서를 매 프레임마다 다르게 하는 게이트 구동부;
    디지털 비디오 데이터를 데이터전압으로 변환하고 주기적으로 상기 데이터전압의 극성을 반전시켜 상기 스캔펄스들의 공급순서에 맞게 상기 데이터전압들을 공급하는 데이터 구동부;
    상기 디지털 비디오 데이터를 상기 데이터 구동부에 공급하고 상기 데이터 구동부와 상기 게이트 구동부를 제어하는 타이밍 콘트롤러를 구비하고;
    상기 액정표시패널에 공급되는 데이터전압들의 극성은 1 액정셀 단위로 반전되고, 상기 데이터 구동부로부터 출력되는 데이터전압의 극성 반전주기는 2 내지 4 수평기간인 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 액정표시패널은,
    각각 n(n은 짝수) 개의 게이트라인들을 포함한 k(k는 n/2 보다 작은 양의 정수) 개의 라인 블록들로 나누어지고;
    상기 라인 블록은 각각 i(i는 n 보다 작은 짝수) 개의 게이트라인들을 포함 하는 제1 및 제2 서브블록으로 나누어지는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 게이트 구동부는
    상기 타이밍 콘트롤러의 제어 하에 상기 라인 블록 내에서 상기 스캔펄스를 업스캔방향과 다운스캔방향으로 쉬프트시키면서 상기 게이트라인들에 상기 스캔펄스를 공급하는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 제1 서브블록의 화소행들에 공급되는 상기 데이터전압의 극성패턴은 상기 제2 서브블록의 화소행들에 공급되는 상기 데이터전압의 극성패턴과 다른 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 게이트 구동부는,
    상기 제1 서브블록에 포함된 게이트라인들에 상기 스캔펄스를 순차적으로 공급한 후에,
    상기 제2 서브블록에 포함된 게이트라인들에 상기 스캔펄스를 순차적으로 공급하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 게이트 구동부는,
    상기 매 프레임마다 상기 서브블록 내에서 상기 스캔펄스의 공급순서를 다르게 하는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서,
    상기 제1 서브블록은 기수 게이트라인들을 포함하고 상기 제2 서브블록은 우수 게이트라인들을 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 스캔펄스들의 공급순서에 맞추어 상기 디지털 비디오 데이터를 재정렬하는 데이터 재정렬부를 더 구비하고;
    상기 타이밍 콘트롤러는 상기 데이터 재정렬부로부터의 상기 디지털 비디오 데이터를 상기 데이터 구동부에 공급하는 것을 특징으로 하는 액정표시장치.
  9. 제 1 항에 있어서,
    상기 데이터 구동부는,
    상기 타이밍 콘트롤러로부터의 디지털 비디오 데이터를 샘플링하고 래치하는 일차 래치부;
    상기 스캔펄스들의 공급순서에 맞추어 상기 디지털 비디오 데이터들을 래치 하는 다수의 이차 래치부; 및
    상기 스캔펄스들의 공급순서에 맞추어 상기 디지털 비디오 데이터들을 상기 이차 래치부들에 분배하는 디멀티플렉서를 구비하는 것을 특징으로 하는 액정표시장치.
  10. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 상기 라인들에 의해 화소들이 정의된 액정표시패널, 상기 게이트라인들에 스캔펄스를 공급하는 게이트 구동부, 및 디지털 비디오 데이터를 데이터전압으로 변환하고 주기적으로 상기 데이터전압의 극성을 반전시켜 상기 데이터라인들에 공급하는 데이터 구동부를 가지는 액정표시장치의 구동방법에 있어서,
    상기 스캔펄스들의 공급순서를 매 프레임마다 다르게 제어하는 단계; 및
    상기 스캔펄스들의 공급순서에 맞게 상기 데이터전압들을 상기 데이터라인들에 공급하는 단계를 포함하고;
    상기 액정표시패널에 공급되는 데이터전압들의 극성은 1 액정셀 단위로 반전되고, 상기 데이터 구동부로부터 출력되는 데이터전압의 극성 반전주기는 2 내지 4 수평기간인 것을 특징으로 하는 액정표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 액정표시패널은,
    각각 n(n은 짝수) 개의 게이트라인들을 포함한 k(k는 n/2 보다 작은 양의 정 수) 개의 라인 블록들로 나누어지고;
    상기 라인 블록은 각각 i(i는 n 보다 작은 짝수) 개의 게이트라인들을 포함하는 제1 및 제2 서브블록으로 나누어지는 것을 특징으로 하는 액정표시장치의 구동방법.
  12. 제 10 항에 있어서,
    상기 스캔펄스들의 공급순서를 매 프레임마다 다르게 제어하는 단계는,
    상기 라인 블록 내에서 상기 스캔펄스를 업스캔방향과 다운스캔방향으로 쉬프트시키면서 상기 게이트라인들에 상기 스캔펄스를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 제1 서브블록의 화소행들에 공급되는 상기 데이터전압의 극성패턴은 상기 제2 서브블록의 화소행들에 공급되는 상기 데이터전압의 극성패턴과 다른 것을 특징으로 하는 액정표시장치의 구동방법.
  14. 제 11 항에 있어서,
    상기 스캔펄스들의 공급순서를 매 프레임마다 다르게 제어하는 단계는,
    상기 제1 서브블록에 포함된 게이트라인들에 상기 스캔펄스를 순차적으로 공급한 후에, 상기 제2 서브블록에 포함된 게이트라인들에 상기 스캔펄스를 순차적으 로 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 스캔펄스들의 공급순서를 매 프레임마다 다르게 제어하는 단계는,
    상기 매 프레임마다 상기 서브블록 내에서 상기 스캔펄스의 공급순서를 다르게 하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  16. 제 14 항에 있어서,
    상기 제1 서브블록은 기수 게이트라인들을 포함하고 상기 제2 서브블록은 우수 게이트라인들을 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  17. 제 10 항에 있어서,
    상기 데이터 구동부에 입력될 디지털 비디오 데이터를 상기 스캔펄스들의 공급순서에 맞추어 재정렬하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
  18. 제 10 항에 있어서,
    상기 데이터 구동부 내에서,
    일차 래치부를 이용하여 상기 디지털 비디오 데이터를 샘플링하고 래치하는 단계; 및
    다수의 이차 래치부에 상기 스캔펄스들의 공급순서에 맞추어 상기 디지털 비디오 데이터들을 분배하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020070064906A 2006-11-30 2007-06-29 액정표시장치와 그 구동 방법 KR101386365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/895,744 US8031153B2 (en) 2006-11-30 2007-08-27 Liquid crystal display and driving method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020060119763 2006-11-30
KR1020060119778 2006-11-30
KR20060119778 2006-11-30
KR20060119763 2006-11-30

Publications (2)

Publication Number Publication Date
KR20080049593A true KR20080049593A (ko) 2008-06-04
KR101386365B1 KR101386365B1 (ko) 2014-04-16

Family

ID=39805352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064906A KR101386365B1 (ko) 2006-11-30 2007-06-29 액정표시장치와 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101386365B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243823B1 (ko) * 2008-08-04 2013-03-18 엘지디스플레이 주식회사 데이터 트랜지션 최소화 방법 및 데이터 트랜지션 최소화회로
KR20150030503A (ko) * 2013-09-12 2015-03-20 삼성디스플레이 주식회사 표시 장치
KR20150077181A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 액정표시장치
KR20170064209A (ko) * 2015-12-01 2017-06-09 엘지디스플레이 주식회사 액정표시장치
KR20190116405A (ko) * 2017-02-27 2019-10-14 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 디스플레이 패널의 구동 방법
CN110517623A (zh) * 2019-09-24 2019-11-29 京东方科技集团股份有限公司 显示器的驱动方法和装置、显示设备以及存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568899B1 (ko) 2016-11-04 2023-08-21 삼성전자주식회사 Led 디스플레이 장치 및 그 동작 방법
KR102566352B1 (ko) * 2019-04-22 2023-08-11 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904524B2 (ja) * 2003-03-20 2007-04-11 シャープ株式会社 液晶表示装置およびその駆動方法
KR100688498B1 (ko) * 2004-07-01 2007-03-02 삼성전자주식회사 게이트 드라이버가 내장된 액정 패널 및 이의 구동 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243823B1 (ko) * 2008-08-04 2013-03-18 엘지디스플레이 주식회사 데이터 트랜지션 최소화 방법 및 데이터 트랜지션 최소화회로
KR20150030503A (ko) * 2013-09-12 2015-03-20 삼성디스플레이 주식회사 표시 장치
KR20150077181A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 액정표시장치
KR20170064209A (ko) * 2015-12-01 2017-06-09 엘지디스플레이 주식회사 액정표시장치
KR20190116405A (ko) * 2017-02-27 2019-10-14 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 디스플레이 패널의 구동 방법
CN110517623A (zh) * 2019-09-24 2019-11-29 京东方科技集团股份有限公司 显示器的驱动方法和装置、显示设备以及存储介质

Also Published As

Publication number Publication date
KR101386365B1 (ko) 2014-04-16

Similar Documents

Publication Publication Date Title
KR101322002B1 (ko) 액정표시장치
US8031153B2 (en) Liquid crystal display and driving method thereof
KR100965571B1 (ko) 액정표시장치와 그 구동방법
KR100894643B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR102081135B1 (ko) 저속 구동이 가능한 표시장치
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
KR101222988B1 (ko) 액정표시장치와 그 구동방법
KR101386365B1 (ko) 액정표시장치와 그 구동 방법
US20050253829A1 (en) Display device and display device driving method
US20080309687A1 (en) Data driving apparatus and method for liquid crystal display device
KR20090114692A (ko) 액정표시장치와 그 구동방법
KR101278001B1 (ko) 액정표시장치와 그 구동방법
KR101174162B1 (ko) 액정표시장치
KR20020088859A (ko) 액정표시장치 및 그 구동방법
KR100880942B1 (ko) 액정표시장치의 구동방법 및 구동장치
KR101174783B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101225221B1 (ko) 액정표시장치와 그 구동방법
KR20080043508A (ko) 액정표시장치 및 그의 구동 방법
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR101097643B1 (ko) 액정표시장치 및 그 구동방법
KR20040006251A (ko) 액정 표시 장치 및 그 구동 방법
KR20070063638A (ko) 액정 표시 패널의 구동 방법 및 장치
KR101494785B1 (ko) 라인 인버젼 액정 표시 장치의 구동 장치 및 방법
KR101084941B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6