KR20080049017A - Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program - Google Patents

Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program Download PDF

Info

Publication number
KR20080049017A
KR20080049017A KR1020087003969A KR20087003969A KR20080049017A KR 20080049017 A KR20080049017 A KR 20080049017A KR 1020087003969 A KR1020087003969 A KR 1020087003969A KR 20087003969 A KR20087003969 A KR 20087003969A KR 20080049017 A KR20080049017 A KR 20080049017A
Authority
KR
South Korea
Prior art keywords
pattern
heat treatment
substrate
state
heat
Prior art date
Application number
KR1020087003969A
Other languages
Korean (ko)
Other versions
KR101072282B1 (en
Inventor
구니에 오가타
히로시 도미타
미치오 다나카
료이치 우에무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080049017A publication Critical patent/KR20080049017A/en
Application granted granted Critical
Publication of KR101072282B1 publication Critical patent/KR101072282B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3042—Imagewise removal using liquid means from printing plates transported horizontally through the processing stations
    • G03F7/3071—Process control means, e.g. for replenishing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

A pattern-forming apparatus (1) comprises a test device (400) for measuring the state of a resist pattern formed on a substrate W after development and outputting the first measurement result, and for measuring the state of a resist pattern formed on the substrate W after etching and outputting the second measurement result; a storage means (502) recorded with a correlation formula obtained from the first measurement result and the second measurement result; and a control unit (500) for setting the conditions in the first heat treatment and/or the second heat treatment basing on the difference between the target value of the pattern state after development and the first measurement result by obtaining the target value of the pattern state after development from the target value of the pattern state after etching based on the correlation formula.

Description

기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체{SUBSTRATE-PROCESSING APPARATUS, SUBSTRATE-PROCESSING METHOD, SUBSTRATE-PROCESSING PROGRAM, AND COMPUTER-READABLE RECORDING MEDIUM RECORDED WITH SUCH PROGRAM}SUBSTRATE-PROCESSING APPARATUS, SUBSTRATE-PROCESSING METHOD, SUBSTRATE-PROCESSING PROGRAM, AND COMPUTER-READABLE RECORDING MEDIUM RECORDED WITH SUCH PROGRAM}

본 발명은 포토리소그래피 기술에 의해 기판 상에 소정의 패턴을 형성하는 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체에 관한 것이다.The present invention relates to a substrate processing apparatus for forming a predetermined pattern on a substrate by photolithography technology, a substrate processing method, a substrate processing program, and a computer-readable recording medium on which the program is recorded.

반도체 디바이스의 제조에 있어서의 포토리소그래피 공정에서는, 예컨대 피처리 기판인 반도체 웨이퍼(이하, 웨이퍼라 약칭함) 상에 도포액인 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 처리, 도포 처리 후의 웨이퍼를 가열 처리하는 프리베이킹 처리(PAB), 레지스트막을 소정의 패턴으로 노광하는 노광 처리, 노광 후에 레지스트막 내의 화학 반응을 촉진시키는 포스트 익스포저 베이킹 처리(PEB), 노광된 레지스트막을 현상하는 현상 처리 등이 순차적으로 행해지고, 웨이퍼 상에 소정의 레지스트 패턴이 형성된다.In the photolithography step in the manufacture of a semiconductor device, for example, a resist coating process for applying a resist liquid as a coating liquid to form a resist film on a semiconductor wafer (hereinafter abbreviated as wafer) which is a substrate to be processed, and a wafer after the coating process is applied. Pre-baking treatment (PAB) for heat treatment, exposure treatment for exposing the resist film in a predetermined pattern, post exposure baking treatment (PEB) for promoting chemical reaction in the resist film after exposure, development treatment for developing the exposed resist film, and the like are sequentially performed. And a predetermined resist pattern is formed on the wafer.

또한, 포토리소그래피 공정 후에는 상기 레지스트 패턴을 마스크로 하여 웨이퍼 상의 하지막, 예컨대 산화막을 제거하는 에칭 처리가 행해지고, 소정의 패턴 이 형성된다.In addition, after the photolithography step, an etching process for removing the underlying film, such as an oxide film, on the wafer is performed using the resist pattern as a mask, and a predetermined pattern is formed.

그런데, 상기 프리베이킹(PAB)이나 포스트 익스포저 베이킹(PEB) 등의 가열 처리는 열처리 장치에 의해 행해진다. 이 열처리 장치는 웨이퍼를 적재하여 가열하는 열처리판을 구비하고 있다. 열처리판에는 예컨대 급전에 의해 발열하는 히터가 내장되어 있고, 이 히터에 의한 발열에 의해 열처리판을 소정 온도로 조정하고 있다.By the way, heat processing, such as said prebaking PAB and post exposure baking PEB, is performed by a heat processing apparatus. This heat treatment apparatus is provided with a heat treatment plate which loads and heats a wafer. For example, a heat generating plate includes a heater that generates heat by feeding, and the heat generating plate is adjusted to a predetermined temperature by the heat generated by the heater.

상기 열처리 장치에 있어서의 온도 환경의 조정은 예컨대 가열 온도, 가열 시간, 승온 및 강온 온도 등의 설정에 의해 행해진다. 이들 처리 조건의 설정은 웨이퍼 상에 형성되는 레지스트 패턴의 선폭(CD)이나 사이드 월 앵글(SWA)의 형성에 큰 영향을 주기 때문에, 엄격히 제어될 필요가 있다. 또한, 사이드 월 앵글(SWA)이란 도 11의 레지스트 패턴선의 단면도에 도시된 바와 같이 선측벽의 경사각(θ1)을 말한다.Adjustment of the temperature environment in the said heat processing apparatus is performed by setting, for example, a heating temperature, a heating time, a temperature rising temperature, and a temperature falling temperature. Since the setting of these processing conditions greatly influences the formation of the line width CD and the sidewall angle SWA of the resist pattern formed on the wafer, it is necessary to strictly control them. Incidentally, the side wall angle SWA refers to the inclination angle θ1 of the side wall as shown in the sectional view of the resist pattern line in FIG.

가열시의 웨이퍼면 내의 온도를 엄격히 제어하기 위해서 열처리 장치의 열처리판은 복수의 영역으로 분할되고, 가열 영역마다 독립된 히터가 내장되며, 가열 영역마다 온도 조정되어 있다.In order to strictly control the temperature in the wafer surface during heating, the heat treatment plate of the heat treatment apparatus is divided into a plurality of regions, and an independent heater is built in each heating region, and the temperature is adjusted for each heating region.

그러나, 상기 열처리판의 각 가열 영역의 온도 조정을 전부 동일한 설정 온도로 행하면, 예컨대 각 가열 영역의 열저항 등의 차이에 따라 열처리판 상의 웨이퍼면 내의 온도가 변동되는 경우가 있다. 이 때문에, 종래부터, 열처리판의 각 가열 영역에는 웨이퍼의 면내 온도를 미세조정하기 위한 온도 보정값(오프셋값)이 설정되고, 열처리판의 각 가열 영역의 설치 온도에는 열처리 온도를 각 온도 보정값 으로 보정한 것이 이용되고 있다(일본국 특허 공개 제2001-143850호 공보 참조).However, when all the temperature adjustment of each heating area of the said heat processing board is performed at the same set temperature, the temperature in the wafer surface on a heat processing board may fluctuate, for example by the difference of the heat resistance of each heating area, etc. For this reason, conventionally, a temperature correction value (offset value) for fine-adjusting the in-plane temperature of the wafer is set in each heating region of the heat treatment plate, and the heat treatment temperature is set at each installation region of each heating region of the heat treatment plate. Is used (see Japanese Patent Laid-Open No. 2001-143850).

이와 같이, 열처리판의 각 가열 영역에 온도 보정값이 설정되고, 열처리판 전체가 균일 온도로 이루어진 경우, 포토리소그래피 공정 후에 있어서의 레지스트 패턴의 선폭(CD)이나 사이드 월 앵글(SWA)이 웨이퍼면 내에서 거의 균일해지는 것을 기대할 수 있다.As described above, when the temperature correction value is set in each heating region of the heat treatment plate, and the entire heat treatment plate is at a uniform temperature, the line width (CD) and sidewall angle (SWA) of the resist pattern after the photolithography step are the wafer surface. It can be expected to become almost uniform within.

그러나, 포토리소그래피 공정 후에 레지스트 패턴의 선폭(CD)이나 사이드 월 앵글(SWA)이 균일한 웨이퍼를 얻을 수 있었다고 해도, 그 후의 에칭 처리에서 레지스트 밑의 산화막이 제거되면, (에칭)가스 유량 등의 에칭 공정에서의 처리 조건의 변동에 따라 상기 각 가열 영역에 대응한 웨이퍼 영역 사이에서 에칭 처리의 진행도에 차이가 생겨 최종적인 패턴의 선폭(CD)이나 사이드 월 앵글(SWA)이 불균일하게 된다고 하는 문제가 있었다.However, even if a wafer having a uniform line width (CD) and sidewall angle (SWA) of the resist pattern can be obtained after the photolithography process, if the oxide film under the resist is removed in the subsequent etching process, the (etching) gas flow rate, etc. Variation in the processing conditions in the etching process results in a difference in the progress of the etching process between the wafer regions corresponding to the respective heating regions, resulting in uneven line width (CD) or sidewall angle (SWA) of the final pattern. There was a problem.

본 발명은, 상기한 바와 같은 사정을 감안하여 이루어진 것으로서, 포토리소그래피 공정 후에 에칭 처리가 행해지는 기판에 있어서, 패턴의 선폭(CD)과 사이드 월 앵글(SWA)을 각각 기판면 내에서 균일하게 형성할 수 있는 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체를 제공하는 것을 목적으로 한다.The present invention has been made in view of the above circumstances, and in the substrate on which the etching process is performed after the photolithography process, the line width (CD) and sidewall angle (SWA) of the pattern are respectively uniformly formed in the substrate surface. An object of the present invention is to provide a substrate processing apparatus, a substrate processing method, a substrate processing program, and a computer-readable recording medium on which the program is recorded.

본 발명에 따른 기판 처리 장치는, 하지막이 성막된 기판에 레지스트액을 도포하는 도포 처리와, 도포 처리 후의 기판을 가열 처리하는 제1 가열 처리와, 레지스트막을 소정의 패턴으로 노광하는 노광 처리와, 노광 후에 레지스트막 내의 화학 반응을 촉진시키는 제2 가열 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리 후에 형성된 레지스트 패턴을 마스크로 하여 하지막을 제거하는 에칭 처리를 일련의 처리로서 실행하여, 상기 기판에 소정의 패턴을 형성하는 기판 처리 장치로서, 상기 현상 처리 후에 상기 기판에 형성된 레지스트 패턴의 상태를 측정 검사하여 제1 검사 결과를 출력하며, 상기 에칭 처리 후에 상기 기판에 형성된 패턴의 상태를 측정 검사하여 제2 검사 결과를 출력하는 검사 장치와, 상기 제1 검사 결과와 상기 제2 검사 결과로부터 구한 상관식을 기록한 기억 수단과, 상기 상관식에 기초하여 상기 에칭 처리 후의 패턴 상태의 목표값으로부터 상기 현상 처리 후의 패턴 상태의 목표값을 구하고, 상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분에 기초하여 상기 제1 가열 처리와 상기 제2 가열 처리 중 하나 이상에서의 조건 설정을 행하는 제어부를 구비하는 것에 특징을 갖는다.The substrate processing apparatus which concerns on this invention is a coating process which apply | coats a resist liquid to the board | substrate with which the base film was formed, the 1st heat processing which heat-processs the board | substrate after a coating process, the exposure process which exposes a resist film in a predetermined pattern, A second heat treatment for promoting a chemical reaction in the resist film after exposure, a development process for developing the exposed resist film, and an etching process for removing the underlying film using a resist pattern formed after the development process as a mask, as a series of processes, A substrate processing apparatus for forming a predetermined pattern on the substrate, comprising: measuring and inspecting a state of a resist pattern formed on the substrate after the developing process, outputting a first inspection result, and displaying a state of a pattern formed on the substrate after the etching process An inspection apparatus for measuring and outputting a second inspection result, and the first inspection result and the second inspection A target value of the pattern state after the development process is obtained from the storage means for recording the correlation obtained from the result, and a target value of the pattern state after the etching process based on the correlation equation; It is characterized by including the control part which sets the conditions in one or more of the said 1st heat processing and the said 2nd heat processing based on the difference of a 1st test result.

또한, 상기 제1 가열 처리 및 제2 가열 처리에 있어서의 가열 처리의 조건은 적어도 열처리 온도와, 열처리 시간과, 승온 및 강온 온도를 포함하는 것이 바람직하다.In addition, it is preferable that the conditions of the heat processing in the said 1st heat processing and a 2nd heat processing include at least a heat processing temperature, a heat processing time, and a temperature rising and falling temperature.

이러한 구성에 따르면, 현상 처리 후와, 에칭 처리 후의 상관 관계식에 의해 현상 처리 후의 목표값을 구할 수 있고, 또한, 이들 목표값에 대한 현상 처리 후의 패턴의 보정값(오프셋값)이 열처리의 보정값으로서 피드백된다. 이에 따라, 에칭 처리 후에는, 패턴의 상태를 에칭 처리 후의 목표값에 근사하게, 즉 웨이퍼(W) 면내에서 균일하게 할 수 있다.According to such a structure, the target value after image development processing can be calculated | required by the correlation formula after image development process and the etching process, and the correction value (offset value) of the pattern after image development process with respect to these target values is the correction value of heat processing. Is fed back as. Therefore, after the etching process, the state of the pattern can be made uniform to the target value after the etching process, that is, within the wafer W surface.

또한, 상기 보정에 있어서, 상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분을, 가열 처리에서의 보정값으로 환산할 때에는 현상 처리까지의 프로세스 조건만을 고려하면 좋기 때문에, 에칭 처리 공정에서의 조건을 고려하여 작성할 필요가 없어 그 환산 처리를 보다 용이하게 할 수 있다.In the correction, when the difference between the target value of the pattern state after the development processing and the first inspection result is converted into a correction value in the heat treatment, only the process conditions up to the development treatment may be considered. It is not necessary to prepare in consideration of the conditions in the process, and the conversion process can be made easier.

또한, 상기 제1 가열 처리를 행하는 제1 열처리 장치와, 상기 제2 가열 처리를 행하는 제2 열처리 장치를 구비하고, 상기 제1 열처리 장치와 상기 제2 열처리 장치는 각각 복수의 가열 영역으로 구획되며, 상기 복수의 가열 영역 상에 상기 기판이 적재되는 열처리판과, 상기 복수의 가열 영역의 각각을 독립적으로 가열하는 가열 수단을 가지며, 상기 검사 장치는, 상기 복수의 가열 영역의 각각에 있어서 가열 처리된 상기 기판의 각 기판 영역에 대하여 상기 현상 처리 후와 에칭 처리 후의 각각에 있어서의 패턴의 상태를 측정 검사하는 것이 바람직하다.A first heat treatment apparatus for performing the first heat treatment and a second heat treatment apparatus for performing the second heat treatment are provided, and the first heat treatment apparatus and the second heat treatment apparatus are each divided into a plurality of heating regions. And a heat treatment plate on which the substrate is mounted on the plurality of heating regions, and heating means for independently heating each of the plurality of heating regions, and the inspection apparatus heat-processes in each of the plurality of heating regions. It is preferable to measure and inspect the state of the pattern in each of the said board | substrate area | regions of the said board | substrate after the said image development process and the etching process.

또한, 상기 제어 수단은 상기 열처리판의 복수의 가열 영역의 각각에 대해서 가열 처리의 조건 설정을 행하는 것이 바람직하다.Moreover, it is preferable that the said control means sets the conditions of heat processing with respect to each of the some heating area | region of the said heat processing board.

이와 같이 복수의 가열 영역의 각각에 대해서 조건 설정을 행함으로써, 세밀한 보정이 가능해져 에칭 처리 후에 있어서의 패턴 상태의 균일 정밀도를 향상시킬 수 있다.By setting the conditions for each of the plurality of heating regions in this manner, fine correction is possible and the uniformity accuracy of the pattern state after the etching process can be improved.

또한, 상기 검사 장치에 의해 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서, 상기 제어부는, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 열처리 장치에서의 가열 처리의 조건 설정과, 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 열처리 장치에서의 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것이 바람직하다.Moreover, the state of the pattern measured by the said inspection apparatus is one or more of the line width of a pattern and the side wall angle of a pattern, The said control part performs the said 2nd line so that the line width of a pattern may approximate the target value after the said image development process. It is preferable to perform at least one of the condition setting of the heat processing in a heat processing apparatus, and the condition setting of the heat processing in the said 1st heat processing apparatus performed so that the sidewall angle of a pattern may approximate the target value after the said image development processing.

또는, 상기 검사 장치에 의해 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서, 상기 제어부는, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 열처리 장치에서의 가열 처리의 조건 설정과, 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 열처리 장치에서의 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것이 바람직하다.Alternatively, the state of the pattern measured by the inspection apparatus is at least one of the line width of the pattern and the sidewall angle of the pattern, and the control unit performs the first line so that the line width of the pattern approximates a target value after the development process. It is preferable to perform at least one of the condition setting of the heat processing in a heat processing apparatus, and the condition setting of the heat processing in the said 2nd heat processing apparatus which performs so that the side wall angle of a pattern may approximate the target value after the said image development processing.

또는, 상기 검사 장치에 의해 검사 측정되는 패턴의 상태는, 패턴의 선폭 또는 패턴의 사이드 월 앵글로서, 상기 제어부는, 패턴의 선폭 또는 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 상기 제1 열처리 장치 및 상기 제2 열처리 장치에서의 가열 처리의 조건 설정을 행하는 것이 바람직하다.Alternatively, the state of the pattern inspected and measured by the inspection apparatus is a line width of the pattern or a side wall angle of the pattern, and the control unit is configured such that the line width or side wall angle of the pattern approximates a target value after the development process. It is preferable to set the conditions of the heat processing in a 1st heat processing apparatus and a said 2nd heat processing apparatus.

이와 같이 구성함으로써, 패턴의 선폭과 사이드 월 앵글의 각각에 대하여 최적의 조건을 설정, 즉 오프셋(보정)값의 설정을 행할 수 있고, 에칭 처리 후에 있어서, 패턴의 선폭과 사이드 월 앵글을 각각 기판면 내에서 균일하게 할 수 있다.By configuring in this way, an optimal condition can be set for each of the line width and the side wall angle of the pattern, that is, the offset (correction) value can be set. After the etching process, the line width and the side wall angle of the pattern are respectively set. It can make uniform in surface.

또한, 본 발명에 따른 기판 처리 방법은, 하지막이 성막된 기판에 레지스트액을 도포하는 도포 처리와, 도포 처리 후의 기판을 가열 처리하는 제1 가열 처리와, 레지스트막을 소정의 패턴으로 노광하는 노광 처리와, 노광 후에 레지스트막 내의 화학 반응을 촉진시키는 제2 가열 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리 후에 형성된 레지스트 패턴을 마스크로 하여 하지막을 제거하는 에칭 처리를 일련의 처리로서 실행하여, 상기 기판에 소정의 패턴을 형성하는 기판 처리 방법으로서, 상기 현상 처리 후에 상기 기판에 형성된 레지스트 패턴의 상태를 측정 검사하여 제1 검사 결과를 출력하는 단계와, 상기 에칭 처리 후에 상기 기판에 형성된 패턴의 상태를 측정 검사하여 제2 검사 결과를 출력하는 단계와, 상기 제1 검사 결과와 상기 제2 검사 결과로부터 구한 상관식에 기초하여 상기 에칭 처리 후의 패턴 상태의 목표값으로부터 상기 현상 처리 후의 패턴 상태의 목표값을 구하는 단계와, 상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분에 기초하여 다음 회의 처리에서의 상기 에칭 처리 후의 상기 기판의 패턴의 상태가 기판면 내에서 균일하게 되도록, 상기 제1 가열 처리와 상기 제2 가열 처리 중 하나 이상에서의 조건 설정을 행하는 단계를 실행하는 것에 특징을 갖는다.Moreover, the substrate processing method which concerns on this invention is a coating process which apply | coats a resist liquid to the board | substrate with which the base film was formed, the 1st heat processing which heat-processs the board | substrate after a coating process, and the exposure process which exposes a resist film in a predetermined pattern. And a second heat treatment for promoting a chemical reaction in the resist film after exposure, a development process for developing the exposed resist film, and an etching process for removing the underlying film using a resist pattern formed after the development process as a mask. A substrate processing method for forming a predetermined pattern on the substrate, the method comprising: measuring and inspecting a state of a resist pattern formed on the substrate after the development processing, outputting a first inspection result, and forming the substrate on the substrate after the etching process Measuring the state of the pattern and outputting a second test result, the image being different from the first test result; Obtaining a target value of the pattern state after the development process from the target value of the pattern state after the etching process based on the correlation obtained from the second inspection result, the target value of the pattern state after the development process and the first inspection result Performing the condition setting in at least one of the first heat treatment and the second heat treatment so that the state of the pattern of the substrate after the etching treatment in the next processing is uniform within the substrate surface based on the difference of? It is characterized by running.

또한, 상기 제1 가열 처리 및 제2 가열 처리의 조건은 적어도 열처리 온도와, 열처리 시간과, 승온 및 강온 온도를 포함하는 것이 바람직하다.In addition, it is preferable that the conditions of the said 1st heat processing and a 2nd heat processing include at least a heat processing temperature, a heat processing time, and a temperature rising and falling temperature.

이와 같이 하면, 현상 처리 후와, 에칭 처리 후의 상관 관계식에 의해 현상 처리 후의 목표값을 구할 수 있고, 또한, 이들 목표값에 대한 현상 처리 후의 패턴의 보정값(오프셋값)이 열처리의 보정값으로서 피드백된다. 이에 따라, 에칭 처리 후에는, 패턴의 상태를 에칭 처리 후의 목표값에 근사하게, 즉 웨이퍼(W) 면내에서 균일하게 할 수 있다.In this way, the target value after the development process can be obtained by the correlation expression after the development process and the etching process, and the correction value (offset value) of the pattern after the development process with respect to these target values is a correction value of the heat treatment. Is fed back. Therefore, after the etching process, the state of the pattern can be made uniform to the target value after the etching process, that is, within the wafer W surface.

또한, 상기 보정에 있어서, 상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분을, 가열 처리에서의 보정값으로 환산할 때에는 현상 처리까지의 프로세스 조건만을 고려하면 좋기 때문에, 에칭 처리 공정에서의 조건을 고려하여 작성할 필요가 없어 그 환산 처리를 보다 용이하게 할 수 있다.In the correction, when the difference between the target value of the pattern state after the development processing and the first inspection result is converted into a correction value in the heat treatment, only the process conditions up to the development treatment may be considered. It is not necessary to prepare in consideration of the conditions in the process, and the conversion process can be made easier.

또한, 상기 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서, 상기 제1 가열 처리 및 상기 제2 가열 처리에서의 조건 설정을 행하는 단계에 있어서, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 가열 처리의 조건 설정과, 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것이 바람직하다.The state of the pattern to be inspected and measured is at least one of the line width of the pattern and the sidewall angle of the pattern, and in the step of setting the conditions in the first heat treatment and the second heat treatment, the line width of the pattern is: At least one of the condition setting of the said 2nd heating process performed so that it may be approximated to the target value after the said image development process, and the condition setting of the said 1st heat process which may be performed so that the sidewall angle of a pattern approximates the target value after the said image development process is performed. It is desirable to.

또는, 상기 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서, 상기 제1 가열 처리 및 상기 제2 가열 처리에서의 조건 설정을 행하는 단계에 있어서, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 가열 처리의 조건 설정과, 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것이 바람직하다.Alternatively, the state of the pattern to be measured and inspected is at least one of the line width of the pattern and the sidewall angle of the pattern, and in the step of setting the conditions in the first heat treatment and the second heat treatment, the line width of the pattern is: At least one of the condition setting of the said 1st heat processing performed to approximate the target value after the said image development process, and the setting of the condition of the said 2nd heat process which is performed so that the sidewall angle of a pattern approximates the target value after the said image development process It is desirable to.

또는, 상기 검사 측정되는 패턴의 상태는 패턴의 선폭 또는 패턴의 사이드 월 앵글로서, 상기 제1 가열 처리 및 상기 제2 가열 처리에서의 조건 설정을 행하는 단계에 있어서, 상기 패턴의 선폭 또는 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 상기 제1 가열 처리 및 상기 제2 가열 처리의 조건 설정을 행하는 것이 바람직하다.Alternatively, the state of the inspection-measured pattern is the line width of the pattern or the sidewall angle of the pattern, and in the step of setting the conditions in the first heat treatment and the second heat treatment, the line width of the pattern or the side of the pattern It is preferable to set the conditions of the said 1st heat processing and said 2nd heat processing so that a wall angle may approximate the target value after the said image development process.

이와 같이 하면, 패턴의 선폭과 사이드 월 앵글의 각각에 대하여 최적의 조건 설정, 즉 오프셋(보정)값의 설정을 행할 수 있으며, 에칭 처리 후에 있어서, 패턴의 선폭과 사이드 월 앵글을 각각 기판면 내에서 균일하게 할 수 있다.In this way, an optimal condition setting, that is, an offset (correction) value can be set for each of the line width and the side wall angle of the pattern, and after the etching process, the line width and the side wall angle of the pattern are respectively in-plane substrate. Can be made uniform.

또한, 본 발명에 따른 기판 처리 프로그램은, 하지막이 성막된 기판에 레지스트액을 도포하는 도포 처리와, 도포 처리 후의 기판을 가열 처리하는 제1 가열 처리와, 레지스트막을 소정의 패턴으로 노광하는 노광 처리와, 노광 후에 레지스트막 내의 화학 반응을 촉진시키는 제2 가열 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리 후에 형성된 레지스트 패턴을 마스크로 하여 하지막을 제거하는 에칭 처리를 일련의 처리로서 실행하여, 상기 기판에 소정의 패턴을 형성하며,Moreover, the substrate processing program which concerns on this invention is a coating process which apply | coats a resist liquid to the board | substrate with which the base film was formed, the 1st heat processing which heat-processes the board | substrate after a coating process, and the exposure process which exposes a resist film in a predetermined pattern. And a second heat treatment for promoting a chemical reaction in the resist film after exposure, a development process for developing the exposed resist film, and an etching process for removing the underlying film using a resist pattern formed after the development process as a mask. Thereby forming a predetermined pattern on the substrate,

상기 현상 처리 후에 상기 기판에 형성된 레지스트 패턴의 상태를 측정 검사하여 제1 검사 결과를 출력하는 단계와,Measuring and inspecting a state of the resist pattern formed on the substrate after the developing process to output a first inspection result;

상기 에칭 처리 후에 상기 기판에 형성된 패턴의 상태를 측정 검사하여 제2 검사 결과를 출력하는 단계와,Measuring the state of the pattern formed on the substrate after the etching process and outputting a second inspection result;

상기 제1 검사 결과와 상기 제2 검사 결과로부터 구한 상관식에 기초하여 상기 에칭 처리 후의 패턴 상태의 목표값으로부터 상기 현상 처리 후의 패턴 상태의 목표값을 구하는 단계와,Obtaining a target value of the pattern state after the development process from the target value of the pattern state after the etching process based on the correlation obtained from the first inspection result and the second inspection result;

상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분에 기초하여 다음 회의 처리에서의 상기 에칭 처리 후의 상기 기판의 패턴의 상태가 기판면 내에서 균일하게 되도록, 상기 제1 가열 처리와 상기 제2 가열 처리 중 하나 이상에서의 조건 설정을 행하는 단계를 포함하는 기판 처리 방법을, 기판 처리 장치에서의 컴퓨터로 실행시키는 것에 특징을 갖는다.Based on the difference between the target value of the pattern state after the development process and the first inspection result, so that the state of the pattern of the substrate after the etching process in the next processing is uniform in the substrate surface; A substrate processing method comprising performing a condition setting in at least one of the second heat treatments is characterized in that the computer is executed in a substrate processing apparatus.

또한, 본 발명에 따른 컴퓨터 판독 가능한 기록 매체는, 상기 기판 처리 프로그램을 기록하고 있는 것에 특징을 갖는다.Moreover, the computer-readable recording medium which concerns on this invention is characterized by recording the said board | substrate processing program.

본 발명에 따르면, 포토리소그래피 공정 후에 에칭 처리가 행해진 기판에 있어서, 패턴의 선폭(CD)과 사이드 월 앵글(SWA)을 각각 기판면 내에서 균일하게 형성할 수 있는 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체를 얻을 수 있다.According to the present invention, in a substrate subjected to an etching process after a photolithography process, a substrate processing apparatus, a substrate processing method, which can form the line width CD and the sidewall angle SWA of a pattern uniformly in a substrate surface, respectively; A substrate processing program and a computer readable recording medium having recorded the program can be obtained.

도 1은 본 발명에 따른 기판 처리 장치로서의 패턴 형성 장치의 개략 구성을 도시한 평면도.1 is a plan view showing a schematic configuration of a pattern forming apparatus as a substrate processing apparatus according to the present invention.

도 2는 도 1의 도포 현상 장치의 정면도.FIG. 2 is a front view of the coating and developing apparatus of FIG. 1. FIG.

도 3은 도 1의 도포 현상 장치의 배면도.3 is a rear view of the coating and developing apparatus of FIG. 1.

도 4는 도 1의 도포 현상 장치의 열처리 장치가 구비하는 열처리판의 구성을 개략적으로 도시한 도면.4 is a view schematically showing a configuration of a heat treatment plate included in the heat treatment apparatus of the coating and developing apparatus of FIG. 1.

도 5는 도 1의 패턴 형성 장치가 구비하는 검사 장치를 개략적으로 도시한 단면도.FIG. 5 is a cross-sectional view schematically illustrating an inspection apparatus included in the pattern forming apparatus of FIG. 1. FIG.

도 6은 검사 장치의 주요부를 도시한 단면도.Fig. 6 is a sectional view showing the main part of the inspection device.

도 7은 열처리판의 가열 영역에 각각 대응한 웨이퍼의 각 영역을 도시한 도면.FIG. 7 is a diagram showing respective regions of a wafer respectively corresponding to heating regions of a heat treatment plate; FIG.

도 8은 사이드 월 앵글을 산출하는 식을 설명하기 위한 도면.FIG. 8 is a diagram for explaining an equation for calculating sidewall angles. FIG.

도 9는 오프셋값을 기록한 참조 테이블의 예.9 is an example of a reference table in which an offset value is recorded.

도 10은 패턴 형성 장치에 있어서의 열처리 조건의 보정 제어의 흐름을 도시한 흐름도.10 is a flowchart showing a flow of correction control of heat treatment conditions in the pattern forming apparatus.

도 11은 사이드 월 앵글을 설명하기 위한 도면.11 is a view for explaining a side wall angle.

이하, 본 발명에 따른 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체에 대해 도면에 도시한 실시 형태에 기초하여 설명한다. 도 1은 본 발명에 따른 기판 처리 장치로서의 패턴 형성 장치(1)의 개략 구성을 도시한 평면도이다.EMBODIMENT OF THE INVENTION Hereinafter, the substrate processing apparatus which concerns on this invention, a substrate processing method, a substrate processing program, and the computer-readable recording medium which recorded the program are demonstrated based on embodiment shown in drawing. 1 is a plan view showing a schematic configuration of a pattern forming apparatus 1 as a substrate processing apparatus according to the present invention.

도 1의 패턴 형성 장치(1)는 피처리 기판인 반도체 웨이퍼로의 레지스트액 도포, 가열 처리, 현상 처리 등을 행하는 도포 현상 장치(100)와, 웨이퍼로의 노광 처리를 행하는 노광 장치(200)와, 현상 처리 후에 기판에 대하여 소정의 에칭 처리를 행하는 에칭 장치(300)를 구비한다.The pattern forming apparatus 1 of FIG. 1 includes a coating and developing apparatus 100 which performs resist liquid coating, heat treatment, and developing treatment on a semiconductor wafer as a substrate to be processed, and an exposure apparatus 200 which performs exposure processing on a wafer. And an etching apparatus 300 for performing a predetermined etching treatment on the substrate after the developing treatment.

또한, 에칭 장치(300)에 의한 에칭 처리 후에 패턴 선폭(CD)이나 사이드 월 앵글(SWA)을 측정 검사하는 검사 장치(400)를 구비하고, 상기 각 장치는 연산부(CPU)나 기억부(메모리)를 구비하는 범용 컴퓨터인 제어부(500)에 의해 전체 제어가 이루어진다.In addition, an inspection apparatus 400 for measuring and inspecting the pattern line width CD and the sidewall angle SWA after the etching treatment by the etching apparatus 300 is provided, and each of the apparatuses includes an operation unit CPU and a storage unit (memory). The whole control is performed by the control part 500 which is a general purpose computer provided with).

우선, 도포 현상 장치(100)에 대해서 도 1 내지 도 3에 기초하여 간단히 설명한다. 도 2는 도 1의 도포 현상 장치(100)의 정면도이고, 도 3은 도 1의 도포 현상 장치(100)의 배면도이다.First, the coating and developing apparatus 100 will be briefly described based on FIGS. 1 to 3. 2 is a front view of the coating and developing apparatus 100 of FIG. 1, and FIG. 3 is a rear view of the coating and developing apparatus 100 of FIG. 1.

도 1에 도시된 바와 같이, 도포 현상 장치(100)는 예컨대 25장의 웨이퍼(W) 를 카세트 단위로 외부로부터 반입 및 반출하거나, 카세트(C)에 대하여 웨이퍼(W)를 반입 및 반출하거나 하는 카세트 스테이션(2)과, 포토리소그래피 공정 중에서 매엽식(枚葉式)으로 소정의 처리를 행하는 복수의 각 처리 유닛을 다단으로 배치하고 있는 처리 스테이션(3)과, 이 처리 스테이션(3)에 인접하여 설치되고, 노광 장치(200)와의 사이에서 웨이퍼(W)를 전달하는 인터페이스부(4)를 일체로 접속한 구성을 갖고 있다.As shown in FIG. 1, the coating and developing apparatus 100 imports and unloads, for example, 25 wafers W from the outside in cassette units, or a cassette that imports and unloads the wafers W to and from the cassette C. As shown in FIG. The station 2, the processing station 3 which arrange | positions the several processing unit which performs predetermined | prescribed process by the sheet | leaf type | mold in a photolithography process in multiple stages, and this processing station 3 adjoining It is provided and has the structure which integrally connected the interface part 4 which transfers the wafer W between the exposure apparatus 200. As shown in FIG.

카세트 스테이션(2)에는 카세트 적재대(5)가 마련되고, 이 카세트 적재대(5)는 복수의 카세트(C)를 X 방향(도 1 중의 상하 방향)으로 일렬로 자유롭게 적재할 수 있도록 이루어져 있다. 또한, 카세트 스테이션(2)에는 반송로(6) 상에서 X 방향을 따라 이동 가능한 웨이퍼 반송체(7)가 마련되어 있다. 이 웨이퍼 반송체(7)는 카세트(C)에 수용된 웨이퍼(W)의 웨이퍼 배열 방향(Z 방향; 수직 방향)으로도 자유자재로 이동할 수 있고, X축 방향으로 배열된 각 카세트의 웨이퍼(W)에 대하여 선택적으로 액세스할 수 있도록 구성되어 있다.The cassette station 2 is provided with a cassette holder 5, and the cassette holder 5 is configured to freely stack a plurality of cassettes C in a line in the X direction (up and down direction in FIG. 1). . In addition, the cassette station 2 is provided with a wafer carrier 7 which is movable along the X direction on the transfer path 6. The wafer carrier 7 can move freely in the wafer arrangement direction (Z direction; vertical direction) of the wafer W accommodated in the cassette C, and the wafers W of each cassette arranged in the X-axis direction. ) Can be selectively accessed.

추가로 웨이퍼 반송체(7)는 Z축 주위의 θ 방향으로 회전 가능하며, 후술하는 처리 스테이션(3)측의 제3 처리 장치군(G3)에 속하는 온도 조절 유닛(60)이나 트랜지션 유닛(61)에 대해서도 액세스할 수 있도록 이루어져 있다.Furthermore, the wafer carrier 7 is rotatable in the θ direction around the Z axis, and belongs to the temperature control unit 60 or the transition unit 61 belonging to the third processing apparatus group G3 on the side of the processing station 3 described later. ) Can also be accessed.

카세트 스테이션(2)에 인접한 처리 스테이션(3)은 복수의 처리 장치가 다단으로 배치된, 예컨대 5개의 처리 장치군(G1∼G5)을 구비하고 있다.The processing station 3 adjacent to the cassette station 2 is provided with, for example, five processing device groups G1 to G5 in which a plurality of processing devices are arranged in multiple stages.

처리 스테이션(3)에 있어서, 도 1 중의 하측에 카세트 스테이션(2)측에서부터 제1 처리 장치군(G1), 제2 처리 장치군(G2)이 차례로 배치되어 있다. 또한, 도 1 중의 상측에 카세트 스테이션(2)측에서부터 제3 처리 장치군(G3), 제4 처리 장치군(G4) 및 제5 처리 장치군(G5)이 차례로 배치되어 있다.In the processing station 3, the 1st processing apparatus group G1 and the 2nd processing apparatus group G2 are arrange | positioned at the lower side in FIG. 1 from the cassette station 2 side. Moreover, 3rd processing apparatus group G3, 4th processing apparatus group G4, and 5th processing apparatus group G5 are arrange | positioned at the upper side in FIG. 1 from the cassette station 2 side.

제3 처리 장치군(G3)과 제4 처리 장치군(G4) 사이에는 제1 반송 장치(10)가 마련되어 있다. 이 제1 반송 장치(10)는 제1 처리 장치군(G1), 제3 처리 장치군(G3) 및 제4 처리 장치군(G4) 내의 각 처리 장치에 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있도록 이루어져 있다.The 1st conveyance apparatus 10 is provided between 3rd processing apparatus group G3 and 4th processing apparatus group G4. This 1st conveying apparatus 10 selectively accesses each processing apparatus in 1st processing apparatus group G1, 3rd processing apparatus group G3, and 4th processing apparatus group G4, and conveys the wafer W. As shown in FIG. It is made to do it.

제4 처리 장치군(G4)과 제5 처리 장치군(G5) 사이에는 제2 반송 장치(11)가 마련되어 있다. 이 제2 반송 장치(11)는 제2 처리 장치군(G2), 제5 처리 장치군(G5) 내의 각 처리 장치에 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있도록 이루어져 있다.The 2nd conveying apparatus 11 is provided between 4th processing apparatus group G4 and 5th processing apparatus group G5. This 2nd conveying apparatus 11 is comprised so that the wafer W may be conveyed by selectively accessing each processing apparatus in 2nd processing apparatus group G2 and 5th processing apparatus group G5.

또한, 제1 처리 장치군(G1)에는, 웨이퍼(W)에 소정의 액체를 공급하여 처리를 행하는 액 처리 장치, 예컨대 도 2에 도시된 바와 같이 웨이퍼(W)에 레지스트액을 도포하는 레지스트 도포 처리 유닛(COT)(20, 21, 22), 노광 처리시의 광의 반사를 방지하는 반사 방지막을 형성하는 하부 코팅 유닛(BARC)(23, 24)이 밑에서부터 차례로 5단으로 중첩되어 있다.Moreover, the resist coating which apply | coats a resist liquid to the liquid processing apparatus which supplies a predetermined liquid to the wafer W, and performs processing to the 1st processing apparatus group G1, for example, as shown in FIG. The processing unit (COT) 20, 21, 22 and the lower coating units BARC 23, 24 which form the anti-reflection film which prevents the reflection of light at the time of an exposure process are superimposed in five steps from the bottom.

제2 처리 장치군(G2)에는, 액처리 장치, 예컨대 웨이퍼(W)에 현상액을 공급하여 현상 처리하는 현상 처리 유닛(DEV)(30∼34)이 밑에서부터 차례로 5단으로 중첩되어 있다.In the second processing device group G2, development processing units (DEVs) 30 to 34 for developing and supplying a developing solution to a liquid processing device, for example, the wafer W, are superimposed in five steps from the bottom.

또한, 제1 처리 장치군(G1) 및 제2 처리 장치군(G2)의 최하단에는 각 처리 장치군(G1, G2) 내의 액처리 장치에 각종 처리액을 공급하기 위한 케미컬 실(CHM)(35, 36)이 각각 마련되어 있다.Further, at the bottom of the first processing device group G1 and the second processing device group G2, a chemical seal (CHM) 35 for supplying various processing liquids to the liquid processing devices in each of the processing device groups G1 and G2. , 36) are provided respectively.

또한, 도 3에 도시된 바와 같이 제3 처리 장치군(G3)에는, 온도 조절 유닛(TCP)(60), 웨이퍼(W)의 전달을 행하기 위한 트랜지션 유닛(TRS)(61), 정밀도가 높은 온도 관리 하에서 웨이퍼(W)를 온도 조절하는 고정밀도 온도 조절 유닛(CPL)(62∼64) 및 웨이퍼(W)를 고온으로 가열 처리하는 고온도 열처리 유닛(BAKE)(65∼68)이 차례로 9단으로 중첩되어 있다.In addition, as shown in FIG. 3, the third processing apparatus group G3 includes a temperature control unit (TCP) 60 and a transition unit (TRS) 61 for transferring the wafer W, and the accuracy thereof. High precision temperature control unit (CPL) 62 to 64 for controlling the temperature of the wafer W under high temperature control, and high temperature heat treatment unit (BAKE) 65 to 68 for heating the wafer W to a high temperature in turn. Nested in 9 levels.

제4 처리 장치군(G4)에서는, 예컨대 고정밀도 온도 조절 유닛(CPL)(70), 레지스트 도포 처리 후의 웨이퍼(W)를 가열 처리(제1 가열 처리)하는 프리베이킹 유닛(PAB/제1 열처리 장치)(71∼74) 및 현상 처리 후의 웨이퍼(W)를 가열 처리하는 포스트 베이킹 유닛(POST)(75∼79)이 밑에서부터 차례로 10단으로 중첩되어 있다.In the 4th processing apparatus group G4, the high-precision temperature control unit (CPL) 70 and the prebaking unit (PAB / 1st heat processing) which heat-process (first heat processing) the wafer W after a resist coating process, for example. Apparatus) 71-74 and post-baking unit (POST) 75-79 which heat-process the wafer W after image development processing are superimposed in 10 steps in order from the bottom.

제5 처리 장치군(G5)에서는, 웨이퍼(W)를 열처리하는 복수의 열처리 장치, 예컨대 고정밀도 온도 조절 유닛(CPL)(80∼83), 노광 후의 웨이퍼(W)를 가열 처리(제2 가열 처리)하는 복수의 포스트 익스포저 베이킹 유닛(PEB/제2 열처리 장치)(84∼89)이 밑에서부터 차례로 10단으로 중첩되어 있다.In the 5th processing apparatus group G5, several heat processing apparatuses which heat-process a wafer W, for example, high precision temperature control unit (CPL) 80-83, and the wafer W after exposure heat-process (2nd heating) A plurality of post exposure baking units (PEB / second heat treatment apparatus) 84 to 89 to be processed) are stacked in ten steps from the bottom.

또한, 제1 반송 장치(10)의 X 방향 정방향측에는, 복수의 처리 장치가 배치되어 있고, 예컨대 도 3에 도시된 바와 같이 웨이퍼(W)를 소수화 처리하기 위한 부착 유닛(AD)(90, 91), 웨이퍼(W)를 가열하는 가열 유닛(HP)(92, 93)이 밑에서부터 차례로 4단으로 중첩되어 있다.In addition, a plurality of processing apparatuses are arranged on the X-direction forward side of the first conveying apparatus 10, and as shown in FIG. 3, for example, attachment units AD 90 and 91 for hydrophobizing the wafer W. As shown in FIG. ) And the heating units HP 92 and 93 for heating the wafer W are stacked in four stages from the bottom in order.

또한, 제2 반송 장치(11)의 X 방향 정방향측에는, 예컨대 웨이퍼(W)의 엣지부만을 선택적으로 노광하는 주변 노광 유닛(WEE)(94)이 배치되어 있다.Moreover, the peripheral exposure unit (WEE) 94 which selectively exposes only the edge part of the wafer W is arrange | positioned at the positive direction side of the 2nd conveyance apparatus 11, for example.

또한, 상기한 프리베이킹 유닛(PAB)(71∼74)이나 포스트 익스포저 베이킹 유닛(PEB)(84∼89) 등의 각 열처리 장치에 있어서는, 도 4에 도시된 바와 같은 열처리판(140)을 구비하고 있다.In addition, in each heat treatment apparatus, such as the above-mentioned prebaking unit (PAB) 71-74, post exposure baking unit (PEB) 84-89, etc., the heat processing board 140 as shown in FIG. 4 is provided. Doing.

이 열처리판(140)은 도시된 바와 같이 복수, 예컨대 5개의 가열 영역(R1, R2, R3, R4, R5)으로 구획되어 있다. 열처리판(140)은 예컨대 평면에서 보아 중심부에 위치하며, 원형의 가열 영역(R1)과, 그 주위를 원호형으로 4등분한 가열 영역(R2∼R5)으로 구획되어 있다The heat treatment plate 140 is divided into a plurality of, for example, five heating regions R1, R2, R3, R4, and R5 as shown. The heat treatment plate 140 is, for example, located at the center in a plan view, and is divided into a circular heating region R1 and heating regions R2 to R5 that are divided into four sections in an arc shape.

열처리판(140)의 각 가열 영역(R1∼R5)에는, 가열 수단으로서, 급전에 의해 발열하는 히터(141)가 개별적으로 내장되고, 각 가열 영역(R1∼R5)마다 가열할 수 있도록 이루어져 있다. 또한, 각 가열 영역(R1∼R5)의 히터(141)의 발열량은 각 열처리 장치가 구비하는 온도 제어 장치(142)에 의해 조정되어 있다. 온도 제어 장치(142)는, 히터(141)의 발열량을 조정하여 각 가열 영역(R1∼R5)의 온도를 소정의 온도로 제어할 수 있도록 이루어져 있다. 또한, 온도 제어 장치(142)에서의 온도 설정은 제어부(500)에 의해 제어되어 행해진다.In each of the heating regions R1 to R5 of the heat treatment plate 140, heaters 141 which generate heat by power feeding are individually incorporated as heating means, and each heating region R1 to R5 can be heated. . In addition, the heat generation amount of the heater 141 of each heating area | region R1-R5 is adjusted by the temperature control apparatus 142 with which each heat processing apparatus is equipped. The temperature control device 142 is configured to adjust the amount of heat generated by the heater 141 to control the temperature of each of the heating regions R1 to R5 to a predetermined temperature. In addition, temperature setting in the temperature control apparatus 142 is controlled by the control part 500, and is performed.

또한, 인터페이스부(4)에는, 예컨대 도 1에 도시된 바와 같이 X 방향을 향해 연신하는 반송로(40) 상에서 이동하는 웨이퍼 반송체(41)와, 버퍼 카세트(42)가 설치되어 있다. 웨이퍼 반송체(41)는 Z 방향으로 이동 가능하고, θ 방향으로도 회전 가능하며, 인터페이스부(4)에 인접한 노광 장치(200)와, 버퍼 카세트(42) 및 제5 처리 장치군(G5)에 대하여 액세스하여 웨이퍼(W)를 반송할 수 있도록 이루어져 있다.In addition, the interface part 4 is provided with the wafer conveyance body 41 and the buffer cassette 42 which move on the conveyance path 40 extended to an X direction, for example as shown in FIG. The wafer carrier 41 is movable in the Z direction, rotatable in the θ direction, and has an exposure apparatus 200 adjacent to the interface unit 4, a buffer cassette 42, and a fifth processing apparatus group G5. It is made to be able to access the wafer W and to transport the wafer W.

또한, 노광 장치(200)는 레지스트액이 도포된 웨이퍼(W)에 대하여 소정의 마스크 패턴을 통해 도시하지 않은 노광부로부터 소정의 광선을 조사하는 것으로서, 상기 노광부는 광원이나 렌즈, 광 파이버 등을 구비하고 있다.In addition, the exposure apparatus 200 irradiates a predetermined beam of light onto a wafer W coated with a resist liquid from an exposure unit (not shown) through a predetermined mask pattern, and the exposure unit applies a light source, a lens, an optical fiber, or the like. Equipped.

노광 장치(200)에서의 노광 조건은 노광 강도, 노광 시간, 노광 초점, 노광 맞춤 위치로 결정되지만, 이들의 파라미터는 제어부(500)로부터의 지령에 기초하여 노광 장치(200) 전체의 제어를 행하는 컨트롤러(210)에 의해 제어되도록 이루어져 있다.The exposure conditions in the exposure apparatus 200 are determined by the exposure intensity, the exposure time, the exposure focus, and the exposure alignment position, but these parameters control the entire exposure apparatus 200 based on the command from the control unit 500. It is made to be controlled by the controller 210.

이와 같이 구성된 도포 현상 장치(100)와, 노광 장치(200)에 의해 현상 처리까지의 일련의 포토리소그래피 공정은 다음과 같이 행해진다.The series of photolithography steps up to the development process by the coating and developing apparatus 100 and the exposure apparatus 200 configured as described above are performed as follows.

우선, 카세트 스테이션(2)에 있어서, 미처리의 웨이퍼(W)를 수용한 카세트(C)로부터 1장의 웨이퍼(W)가 웨이퍼 반송체(7)에 의해 제3 처리 장치군(G3)의 트랜지션 유닛(TRS)(61)으로 반송된다. 거기서, 웨이퍼(W)는 위치 맞춤이 행해진 후, 부착 유닛(AD)(90, 91)으로 반송되어 소수화 처리가 행해진다. 계속해서 고정밀도 온도 조절 유닛(CPL)(62∼64)에서 소정의 냉각 처리가 행해지고, 제1 처리 장치군(G1)의 레지스트 도포 처리 유닛(COT)(20∼22)으로 반송되어 웨이퍼 표면 위로의 레지스트 도포 처리가 행해진다. 또한, 트랜지션 장치(61)로부터 레지스트 도포 처리 유닛(COT)(20∼22)까지의 웨이퍼(W)의 반송은 제1 반송 장치(10)에 의해 행해진다.First, in the cassette station 2, one wafer W is transferred from the cassette C containing the unprocessed wafer W by the wafer carrier 7 to the transition unit of the third processing apparatus group G3. It is conveyed to (TRS) 61. Thereafter, after the alignment is performed, the wafer W is conveyed to the attachment units (AD) 90 and 91 and hydrophobized. Subsequently, a predetermined cooling treatment is performed in the high precision temperature control units (CPLs) 62 to 64, and is transferred to the resist coating processing units (COTs) 20 to 22 of the first processing apparatus group G1 to be placed on the wafer surface. Resist coating treatment is carried out. In addition, the conveyance of the wafer W from the transition apparatus 61 to the resist coating processing unit (COT) 20 to 22 is performed by the first conveying apparatus 10.

그리고, 웨이퍼(W)는 제1 반송 장치(10)에 의해 제4 처리 장치군(G4)의 프리베이킹 유닛(PAB)(71∼74)으로 반송되어 소정의 가열 처리, 즉 프리베이킹 처리가 행해진다. 프리베이킹된 웨이퍼(W)는 주변 노광 유닛(WEE)(94)으로 반송되며, 거기서 웨이퍼(W)의 엣지부만이 노광 처리된다.And the wafer W is conveyed by the 1st conveying apparatus 10 to the prebaking unit (PAB) 71-74 of the 4th processing apparatus group G4, and predetermined heat processing, ie, prebaking process was performed. All. The prebaked wafer W is conveyed to the peripheral exposure unit WEE 94, where only the edge portion of the wafer W is exposed.

그 후, 웨이퍼(W)는 고정밀도 온도 조절 유닛(CPL)(80∼83)에서 냉각 처리가 행해지고, 인터페이스부(4)의 웨이퍼 반송체(41)에 의해 버퍼 카세트(42)에 일시 보관된다.Thereafter, the wafer W is cooled in the high precision temperature control units (CPLs) 80 to 83 and temporarily stored in the buffer cassette 42 by the wafer carrier 41 of the interface unit 4. .

그리고, 버퍼 카세트(42)에 일시적으로 유지된 웨이퍼(W)는 웨이퍼 반송체(41)에 의해 꺼내어져 노광 장치(200)로 인도되며, 거기서 소정의 노광 처리가 행해진다.The wafer W temporarily held in the buffer cassette 42 is taken out by the wafer carrier 41 and guided to the exposure apparatus 200, where a predetermined exposure process is performed.

노광 처리를 끝낸 웨이퍼(W)는 다시 인터페이스부(4)를 통해 제5 처리 장치군(G5)의 포스트 익스포저 베이킹 유닛(PEB)(84∼89)으로 반송되어 거기서 노광 후의 가열 처리가 행해진다.The wafer W after the exposure process is again conveyed to the post exposure baking units (PEBs) 84 to 89 of the fifth processing apparatus group G5 through the interface unit 4, and thereafter, heat treatment after exposure is performed.

계속해서 웨이퍼(W)는 제2 반송 장치(11)에 의해 제2 처리 장치군(G2)의 현상 처리 장치(30∼34)로 반송되어 현상 처리가 행해지고, 계속해서 제4 처리 장치군(G4)의 포스트 베이킹 유닛(POST)(75∼79)으로 반송되어 거기서 현상 처리 후의 가열 처리가 행해진다. 그리고, 웨이퍼(W)는 제3 처리 장치군(G3)의 고정밀도 온도 조절 유닛(CPL)(62∼64)에서 냉각 처리가 행해지고, 웨이퍼 반송체(7)에 의해 카세트(C)로 복귀된다.Subsequently, the wafer W is conveyed to the developing apparatuses 30 to 34 of the second processing apparatus group G2 by the second conveying apparatus 11, and the developing process is performed, and the fourth processing apparatus group G4 is subsequently performed. ) Is conveyed to a post-baking unit (POST) 75 to 79, and heating treatment after development treatment is performed there. And the wafer W is cooled by the high precision temperature control unit (CPL) 62-64 of 3rd processing apparatus group G3, and is returned to the cassette C by the wafer carrier 7. .

계속해서 에칭 장치(300)에 대해서 설명한다. 이 에칭 장치(300)는 도포 현상 장치(100) 및 노광 장치(200)에 의한 포토리소그래피 공정이 종료한 웨이퍼(W)에 대하여, 형성된 레지스트 패턴을 마스크로 하여 웨이퍼 상의 하지막, 예컨대 Si 산화막을 제거하는 에칭 처리를 행한다. 또한, 도포 현상 장치(100)에서의 현상 처리 후에 카세트(C)로 복귀된 웨이퍼(W)는, 그 후, 도시하지 않은 반송 장치에 의해 검사 장치(400)로 반송되며, 거기서 검사가 행해진 후에, 에칭 장치(300)로 반송된다.Then, the etching apparatus 300 is demonstrated. The etching apparatus 300 uses a resist film formed on the wafer W, on which the photolithography process by the coating and developing apparatus 100 and the exposure apparatus 200 is completed, as a mask to form a base film on the wafer, such as an Si oxide film. The etching process to remove is performed. In addition, the wafer W returned to the cassette C after the developing treatment in the coating and developing apparatus 100 is then conveyed to the inspection apparatus 400 by a conveying apparatus (not shown), and after the inspection is performed there It is conveyed to the etching apparatus 300.

이 에칭 장치(300)는, 예컨대, 평행 평판 플라즈마 발생 장치로써 플라즈마를 발생시켜 소정의 에칭 가스를 플라즈마화하고, 이에 따라 웨이퍼(W)에 소정의 플라즈마 처리를 행하도록 되어 있다.The etching apparatus 300 is configured to generate a plasma by, for example, a parallel flat plasma generating apparatus to convert a predetermined etching gas into plasma, thereby performing a predetermined plasma treatment on the wafer W.

또한, 에칭 장치(300)에서의 에칭 조건은 에칭 시간이나 에칭 가스의 조성비로 결정되지만, 상기 에칭 시간은 웨이퍼(W)에 에칭 가스를 공급하고 있는 시간으로서, 에칭 가스 조성비는 에칭 가스의 종류나 양으로 결정된다. 이들 파라미터는 제어부(500)로부터의 지령에 기초하여 에칭 장치(300) 전체의 제어를 행하는 컨트롤러(310)에 의해 제어된다.In addition, although the etching conditions in the etching apparatus 300 are determined by the etching time or the composition ratio of the etching gas, the said etching time is the time which the etching gas is supplied to the wafer W, The etching gas composition ratio is a kind of etching gas, Determined by the amount. These parameters are controlled by the controller 310 which controls the whole etching apparatus 300 based on the instruction | command from the control part 500. FIG.

계속해서 검사 장치(400)에 대해서 도 1, 도 5, 도 6에 기초하여 설명한다. 도 5는 검사 장치를 개략적으로 도시한 단면도, 도 6은 검사 장치의 주요부를 도시한 단면도이다.Subsequently, the inspection apparatus 400 will be described based on FIGS. 1, 5, and 6. FIG. 5 is a sectional view schematically showing the inspection apparatus, and FIG. 6 is a sectional view showing the main part of the inspection apparatus.

검사 장치(400)는, 도 1에 도시된 바와 같이, 케이스(401) 내에, 예컨대 웨이퍼(W)를 수납한 카세트를 반입 및 반출하기 위한 반입 및 반출 스테이지(403)와, 검사 유닛(402)과, 이 반입 및 반출 스테이지(403)와 검사 유닛(402) 사이에서 웨이퍼(W)를 반송하기 위한 전용의 보조 기판 반송 수단을 이루는, 승강이 자유롭고, X, Y 방향으로 자유자재로 이동할 수 있으며, 수직축 주위로 자유자재로 회전할 수 있도록 구성된 보조 아암(404)을 구비하고 있다.As illustrated in FIG. 1, the inspection apparatus 400 includes an import and export stage 403 and an inspection unit 402 for carrying in and carrying out a cassette containing, for example, a wafer W, in a case 401. And the lifting and lowering which comprises the exclusive board | substrate conveyance means for conveying the wafer W between this loading and unloading stage 403 and the inspection unit 402 is free, and can move freely in a X, Y direction, It is provided with an auxiliary arm 404 configured to be free to rotate about a vertical axis.

또한, 도포 현상 장치(100)에서의 현상 처리 후에 카세트(C)에 복귀된 웨이퍼(W)는 도시하지 않은 반송 기구에 의해 검사 장치(400)로 반송되어 검사가 이루어진다. 또한, 그 후, 에칭 장치(300)로 반송되어 에칭 처리가 행해진 웨이퍼(W)는 다시 검사 장치(400)로 반송되어 검사가 이루어진다.In addition, the wafer W returned to the cassette C after the developing process in the coating and developing apparatus 100 is conveyed to the inspection apparatus 400 by a conveyance mechanism (not shown), and inspection is performed. In addition, after that, the wafer W conveyed to the etching apparatus 300 and performed the etching process is conveyed to the inspection apparatus 400 again, and an inspection is performed.

또한, 검사 장치(400)로 반송되는 웨이퍼(W)는 상기 반입 및 반출 스테이지(403)의 카세트에 수납되도록 구성되어 있다.Moreover, the wafer W conveyed to the test | inspection apparatus 400 is comprised so that it may be accommodated in the cassette of the said carrying-in and carrying-out stage 403. FIG.

상기 검사 유닛(402)은, 도 5에 도시된 바와 같이, 이 예에서는 복수개, 예컨대 2개의 검사 장치로서, 웨이퍼(W)에 형성된 패턴의 선폭(CD)을 측정하는 CD 검사 장치(402a)와, 패턴의 사이드 월 앵글(SWA)을 측정하는 SWA 검사 장치(402b)가 할당되어 있다.As shown in Fig. 5, the inspection unit 402 is a plurality of inspection apparatuses in this example, for example, a CD inspection apparatus 402a for measuring the line width CD of a pattern formed on the wafer W; The SWA inspection apparatus 402b which measures the sidewall angle SWA of a pattern is allocated.

상기 CD 검사 장치(402a), SWA 검사 장치(402b)는 예컨대 CCD 카메라에 의한 촬상에 의해 상기 소정의 검사를 행하는 것으로서, 이들 장치의 일례에 대해서 도 6에 기초하여 설명한다.The CD inspection apparatus 402a and the SWA inspection apparatus 402b perform the predetermined inspection by, for example, imaging with a CCD camera. An example of these apparatuses will be described with reference to FIG.

이들 검사 장치는 예컨대 도시하지 않은 웨이퍼(W)의 반송구를 구비한 케이스(405)와, 이 케이스(405) 내에 설치되고, 웨이퍼(W)를 수평으로 지지하여 그 방향을 조정할 수 있도록 구성된 회전 적재대(406)와, 이 회전 적재대(406) 상의 웨이퍼(W)를 촬상하는, X, Y, Z 방향으로 이동 가능한 CCD 카메라(407)와, 조명 수단(408)을 구비한다. 그리고, CCD 카메라(407)에 의해 얻어진 웨이퍼(W)의 화상을 데이터 처리부인 컴퓨터(409) 등으로써 해석함으로써 검사를 행하도록 구성되어 있 다.These inspection apparatuses are, for example, a case 405 having a conveyance port for a wafer W (not shown) and a rotation provided in the case 405 and configured to support the wafer W horizontally and adjust its direction. A mounting table 406, a CCD camera 407 movable in the X, Y, and Z directions for imaging the wafer W on the rotating mounting table 406, and an illumination means 408 are provided. And it is comprised so that inspection may be performed by analyzing the image of the wafer W obtained by the CCD camera 407 by the computer 409 etc. which are data processing parts.

상기 컴퓨터(409)는 CCD 카메라(407)의 이동을 제어하는 기능이나, 제어부(500)에 측정 데이터를 송신하는 기능을 갖고 있다. 또한, CCD 카메라(407)는 고정되어 있어서 웨이퍼(W)의 적재대(406)측이 X, Y, Z 방향으로 이동할 수 있는 구성이어도 좋다.The computer 409 has a function of controlling the movement of the CCD camera 407 and a function of transmitting measurement data to the control unit 500. In addition, the CCD camera 407 may be fixed so that the mounting table 406 side of the wafer W may move in the X, Y, and Z directions.

상기 구성에 있어서, CD 검사 장치(402a)에서는, 컴퓨터(409)가, 취득된 화상에 기초하여 예컨대 도 7에 도시된 웨이퍼(W)의 소정의 복수 영역(기판 영역)(A1∼A5)에 대하여, 도 8에 도시된 포토리소그래피 공정 후의 패턴선 단면도에서의 TCD(상부 바닥폭)와, BCD(하부 바닥폭)의 값과, 패턴 두께의 값을 각각 산출하고, 그 결과를 제어부(500)에 송신하도록 이루어져 있다.In the above configuration, in the CD inspection device 402a, the computer 409 uses a plurality of predetermined areas (substrate areas) A1 to A5 of the wafer W shown in FIG. 7, for example, based on the acquired image. On the other hand, the values of TCD (upper bottom width), BCD (bottom bottom width), and pattern thickness in the pattern line cross-sectional view after the photolithography process shown in FIG. 8 are respectively calculated, and the result is calculated by the controller 500. To transmit.

또한, 도 7에 도시된 웨이퍼(W)의 영역(A1∼A5)은 도 4에 도시된 프리베이킹 유닛(PAB)(71∼74)이나 포스트 익스포저 베이킹 유닛(PEB)(84∼89)이 구비하는 열처리판(140)의 가열 영역(R1∼R5)에 각각 대응한 영역이다.In addition, the regions A1 to A5 of the wafer W shown in FIG. 7 are provided with a prebaking unit (PAB) 71 to 74 or a post exposure baking unit (PEB) 84 to 89 shown in FIG. 4. It is an area | region corresponding respectively to the heating area | regions R1-R5 of the heat processing board 140 mentioned above.

또한, SWA 검사 장치(402b)에 있어서는, CD 검사 장치(402a)에 의해 구한 TCD와 BCD와 패턴 두께의 값으로부터 (수학식 1)의 관계에 의해 도 7의 웨이퍼(W)의 영역(A1∼A5)에서의 사이드 월 앵글(θ1)을 각각 산출하고, 그 결과를 제어부(500)에 송신하도록 이루어져 있다.In addition, in the SWA inspection apparatus 402b, the area A1 to the wafer W of FIG. 7 according to the relation (Equation 1) from the values of TCD, BCD, and pattern thickness obtained by the CD inspection apparatus 402a. The side wall angles θ1 in A5) are respectively calculated, and the result is transmitted to the control unit 500.

Figure 112008012333374-PCT00001
Figure 112008012333374-PCT00001

또한, 상기한 바와 같이, 검사 장치(400)에서는, 포토리소그래피 공정 후 및 에칭 처리 후의 패턴의 선폭(CD)과 사이드 월 앵글(SWA)을 구할 수 있다. 이하에 있어서는, 포토리소그래피 공정 후의 검사 결과(제1 검사 결과)와 에칭 공정 후의 검사 결과(제2 검사 결과)를 구별하기 위해서, 포토리소그래피 공정 후의 패턴 선폭을 CDp, 사이드 월 앵글을 SWAp로 나타내고, 에칭 처리 후의 패턴 선폭을 CDe, 사이드 월 앵글을 SWAe로 나타낸다.As described above, in the inspection apparatus 400, the line width CD and the side wall angle SWA of the pattern after the photolithography step and the etching process can be obtained. In the following, in order to distinguish the inspection result (1st inspection result) after a photolithography process from the inspection result (2nd inspection result) after an etching process, the pattern line width after a photolithography process is represented by CDp and sidewall angle by SWAp, The pattern line width after the etching treatment is represented by CDe and the sidewall angle is represented by SWAe.

또한, 제어부(500)는, 도 1에 도시된 바와 같이, 프로그램의 실행이나 각종 연산 등을 행하는 연산부(501)와, 기억 수단(502) 등에 의해 구성되어 있다. 기억 수단(502)에는 일련의 포토리소그래피 공정을 포함하는 패턴 형성 처리를 행하기 위한 프로그램(P)과, 열처리의 보정값(오프셋값)을 도출하기 위한 서브 프로그램(SP)과, 후술하는 참조 테이블(T)과, 기타, 처리 조건이 설정된 복수의 처리 레시피 데이터 등이 기록되어 있다. 또한, 서브 프로그램(SP) 중에는 포토리소그래피 공정 후의 CDp 및 SWAp과 에칭 처리 후의 CDe 및 SWAe의 관계를 나타내는 상관식이 포함되어 있다.1, the control part 500 is comprised by the calculating part 501 which performs execution of a program, various calculations, etc., the memory | storage means 502, etc. As shown in FIG. The storage means 502 includes a program P for performing a pattern forming process including a series of photolithography steps, a subprogram SP for deriving a correction value (offset value) of a heat treatment, and a reference table described later. (T), and a plurality of processing recipe data in which processing conditions are set, and the like are recorded. In the subprogram SP, a correlation equation indicating the relationship between CDp and SWAp after the photolithography step and CDe and SWAe after the etching process is included.

또한, 제어부(500)에 있어서, 프로그램(P), 서브 프로그램(SP) 등이 기록되 는 기억 수단(502)은 하드디스크, 비휘발 메모리, 탈착할 수 있는 기록 매체(예컨대 광 디스크, 메모리 카드) 등 중 어느 하나의 기록 매체라도 좋다.In the controller 500, the storage means 502 in which the program P, the subprogram SP, and the like are recorded may be a hard disk, a nonvolatile memory, a removable recording medium (for example, an optical disk, a memory card). May be any one of recording media.

상기 검사 유닛(402)으로부터의 측정 결과를 취득한 제어부(500)는, 웨이퍼(W)의 각 영역(A1∼A5)에 대해서 측정된 패턴 선폭(CD) 및 사이드 월 앵글(SWA)의 각각에 대하여, 상기 서브 프로그램(SP)을 실행함으로써, 포토리소그래피 공정 후의 목표 패턴 선폭(목표 CDp), 목표 사이드 월 앵글(목표 SWAp)과의 차분(ΔCDp, ΔSWAp)을 각각 구하고, 이들에 기초하여 온도 오프셋값 등의 각 보정값을 구하도록 이루어져 있다.The control part 500 which acquired the measurement result from the said inspection unit 402 is about each of the pattern line | wire width CD and the sidewall angle SWA measured about each area | region A1-A5 of the wafer W. As shown in FIG. By executing the subprogram SP, the difference between the target pattern line width (target CDp) and the target sidewall angle (target SWAp) after the photolithography process (ΔCDp, ΔSWAp) is obtained, respectively, and the temperature offset value is based on these. Each correction value is calculated.

또한, 검사 유닛(402)으로 측정되는 패턴 선폭(CDp, CDe)이나, 목표 패턴 선폭(목표 CDp) 등은 TCD와 BCD 중 어느 한쪽을 적용할 수 있지만, 본 실시 형태에서는 BCD를 적용하는 것으로 하여 설명한다.The pattern line widths CDp and CDe and the target pattern line widths (target CDp) and the like measured by the inspection unit 402 can be applied to either TCD or BCD, but in the present embodiment, the BCD is applied. Explain.

상기 차분(ΔCDp 및 ΔSWAp)으로부터 온도 오프셋값 등의 각 보정값을 구하는 방법으로는, 예컨대, 제어부(500)에 있어서, 기억 수단(502)에 기록된 도 9에 도시된 바와 같은 참조 테이블(T)이 이용된다.As a method of obtaining each correction value such as a temperature offset value from the differences ΔCDp and ΔSWAp, for example, in the control unit 500, the reference table T as shown in FIG. 9 recorded in the storage means 502 is used. ) Is used.

이 참조 테이블(T)에는 상기 차분(ΔCDp 및 ΔSWAp)에 대한 최적의 온도 오프셋값 등의 가열 처리 조건의 각 보정값(오프셋값)이, 프리베이킹 유닛(PAB)(71∼74) 또는 포스트 익스포저 베이킹 유닛(PEB)(84∼89)에서의 각 가열 영역(R1∼R5)의 각각에 대해서 미리 설정되어 있다.In this reference table T, each correction value (offset value) of heat treatment conditions such as an optimum temperature offset value for the difference ΔCDp and ΔSWAp is stored in the prebaking unit (PAB) 71 to 74 or the post exposure unit. Preliminary settings are made for each of the heating regions R1 to R5 in the baking units (PEBs) 84 to 89.

또한, 가열 처리의 조건으로는, 적어도 열처리 온도와, 열처리 시간과, 승온 및 강온 온도를 포함하고 있다.In addition, the conditions of heat processing include at least a heat processing temperature, a heat processing time, and a temperature rising and falling temperature.

즉, 이들 오프셋값이 적용됨으로써, 포토리소그래피 공정 후의 웨이퍼(W)의 각 영역(A1∼A5) 각각에서, 목표 패턴 선폭(목표 CDp) 및 목표 사이드 월 앵글(목표 SWAp)에 근사한 레지스트 패턴을 얻을 수 있다.That is, by applying these offset values, in each of the regions A1 to A5 of the wafer W after the photolithography process, a resist pattern approximating the target pattern line width (target CDp) and target sidewall angle (target SWAp) can be obtained. Can be.

또한, 상기 ΔCDp에 기초한 온도 오프셋값 등의 각 보정값(오프셋값)이 프리베이킹 유닛(PAB)(71∼74)에 대하여 적용되는 경우에는, ΔSWAp에 기초한 온도 오프셋값 등의 각 보정값(오프셋값)이 포스트 익스포저 베이킹 유닛(PEB)(84∼89)에 대하여 적용된다.Moreover, when each correction value (offset value), such as a temperature offset value based on said (DELTA) CDp, is applied with respect to the prebaking unit (PAB) 71-74, each correction value (offset), such as a temperature offset value based on (DELTA) SWAp, is applied. Value) is applied to the post exposure baking unit (PEB) 84 to 89.

또는, 반대로 ΔCDp에 기초한 온도 오프셋값 등의 각 보정값(오프셋값)이 포스트 익스포저 베이킹 유닛(PEB)(84∼89)에 대하여 적용되는 경우에는, ΔSWAp에 기초한 온도 오프셋값 등의 각 보정값(오프셋값)이 프리베이킹 유닛(PAB)(71∼74)에 대하여 적용된다.Alternatively, when each correction value (offset value) such as a temperature offset value based on ΔCDp is applied to the post exposure baking units (PEBs) 84 to 89, each correction value such as a temperature offset value based on ΔSWAp ( Offset value) is applied to the prebaking units (PABs) 71 to 74.

이와 같이 이루어짐으로써, 포토리소그래피 공정 후의 패턴의 선폭(CDp)과 사이드 월 앵글(SWAp)의 각각에 대하여 목표값에 근사시키기 위한 최적의 오프셋(보정)값의 설정을 행할 수 있고, 그 후의 에칭 처리 후에 있어서, 패턴의 선폭(CDe)과 사이드 월 앵글(SWAe)을 각각 웨이퍼면 내에서 균일하게 할 수 있다.By doing in this way, the optimum offset (correction) value for approximating a target value can be set with respect to each of the line width CDp and sidewall angle SWAp of the pattern after a photolithography process, and the subsequent etching process Afterwards, the line width CDe and sidewall angle SWAe of the pattern can be made uniform in the wafer surface, respectively.

계속해서, 상기한 바와 같이 구성된 패턴 형성 장치(1)에 있어서의 열처리 조건의 보정 제어에 대해서 도 10의 흐름도에 기초하여 설명한다.Subsequently, correction control of the heat treatment condition in the pattern forming apparatus 1 configured as described above will be described based on the flowchart of FIG. 10.

우선, 프로그램(P)이 실행되고, 포토리소그래피 공정이 시작된다(도 10의 단계 S1).First, the program P is executed, and the photolithography process is started (step S1 in FIG. 10).

포토리소그래피 공정 종료 후, 레지스트 패턴이 형성되면, 웨이퍼(W)는 검사 장치(400)로 반송되며, 거기서 패턴 선폭(CDp) 및 사이드 월 앵글(SWAp)이 측정된다(도 10의 단계 S2). 또한, 측정된 데이터는 제어부(500)에 출력된다.After the end of the photolithography process, when the resist pattern is formed, the wafer W is conveyed to the inspection apparatus 400, where the pattern line width CDp and the side wall angle SWAp are measured (step S2 in FIG. 10). In addition, the measured data is output to the controller 500.

계속해서, 웨이퍼(W)는 에칭 장치(300)로 반송되어 에칭 처리가 행해진다(도 10의 단계 S3).Subsequently, the wafer W is conveyed to the etching apparatus 300 and etching is performed (step S3 in FIG. 10).

그리고, 웨이퍼(W)는 다시 검사 장치(400)로 반송되며, 거기서 패턴 선폭(CDe) 및 사이드 월 앵글(SWAe)이 측정된다(도 10의 단계 S4). 또한, 측정된 데이터는 제어부(500)에 출력된다.Then, the wafer W is conveyed to the inspection apparatus 400 again, where the pattern line width CDe and the side wall angle SWAe are measured (step S4 in FIG. 10). In addition, the measured data is output to the controller 500.

제어부(500)의 연산부(501)에서는, 에칭 처리 후의 목표 패턴 선폭(목표 CDe) 및 목표 사이드 월 앵글(목표 SWAe)과, 상기 단계 S4에서 측정된 CDe와 SWAe의 차분(ΔCDe, ΔSWAe)을 웨이퍼(W)의 각 영역(A1∼A5)마다 산출한다(도 10의 단계 S5).In the calculating part 501 of the control part 500, the target pattern line width (target CDe) and the target sidewall angle (target SWAe) after the etching process, and the difference (ΔCDe, ΔSWAe) of the CDe and SWAe measured in the step S4 are wafers. It calculates for each area | region A1-A5 of (W) (step S5 of FIG. 10).

그리고, 상기 단계 S5에서 구한 각 영역마다의 차분(ΔCDe, ΔSWAe)에 대해서, 단계 S6에서 웨이퍼(W) 면내에 있어서 CD나 SWA가 거의 균일하게 되는 스펙 내에 있는지 여부가 판단되며, 스펙 내(Yes)라면, 다음 회의 포토리소그래피 공정에 있어서 보정은 행해지지 않는다.Then, with respect to the differences ΔCDe and ΔSWAe for each region obtained in the step S5, it is determined whether the CD or the SWA is within a specification such that the CD or SWA is almost uniform in the wafer W surface in the step S6. ), No correction is performed in the next photolithography step.

한편, 단계 S6에서 영역(A1∼A5) 중 어느 하나에 있어서, 상기 스펙 외의 ΔCDe, ΔSWAe가 존재하는 경우(No)에는, 그 영역에 대해서는 다음 회의 포토리소그래피 공정에서 보정이 행해지도록 열처리의 각 보정값(오프셋값)을 구할 수 있다.On the other hand, in any of the regions A1 to A5 in step S6, when ΔCDe and ΔSWAe other than the above specification exist (No), each region of the heat treatment is corrected so that the region is corrected in the next photolithography step. The value (offset value) can be obtained.

상기 각 보정값(오프셋값)의 도출에 있어서는, 프로그램(P) 중에서, 상기 서브 프로그램(SP)이 실행된다. 그리고, 이 서브 프로그램(SP)에서는, 기억 수 단(502)에 기록된 상관식 1을 사용한다.In deriving the respective correction values (offset values), the subprogram SP is executed in the program P. In this subprogram SP, the correlation 1 recorded in the storage stage 502 is used.

이 상관식 1은 미리 포토리소그래피 공정 후의 패턴 선폭(CDp) 및 사이드 월 앵글(SWAp)과, 에칭 처리 후의 패턴 선폭(CDe) 및 사이드 월 앵글(SWAe) 사이의 상관 관계를 나타낸 것으로서, 예컨대 다음 식으로 표시된다.The correlation 1 shows the correlation between the pattern line width CDp and the side wall angle SWAp after the photolithography process and the pattern line width CDe and the side wall angle SWAe after the etching process, for example, Is displayed.

Figure 112008012333374-PCT00002
… (상관식 1)
Figure 112008012333374-PCT00002
… (Correlation 1)

상기 식에서 a, b, c는 계수, TH는 피에칭층의 막 두께Where a, b and c are the coefficients and TH is the film thickness of the etching target layer

서브 프로그램(SP)이 실행되면, 우선, 이 상관식 1로부터 포토리소그래피 공정 후의 목표 패턴 선폭(목표 CDp) 및 목표 사이드 월 앵글(목표 SWAp)을 구할 수 있다(도 10의 단계 S7).When the subprogram SP is executed, first, the target pattern line width (target CDp) and the target sidewall angle (target SWAp) after the photolithography process can be obtained from the correlation 1 (step S7 in FIG. 10).

또한, 여기서 구한 포토리소그래피 공정 후의 목표값은 웨이퍼(W)의 각 영역(A1∼A5) 사이에서 균일한 값으로 되어 있는 것은 아니다.In addition, the target value after the photolithography process calculated | required here does not become a uniform value between each area | region A1-A5 of the wafer W. As shown in FIG.

그리고, 목표 CDp 및 목표 SWAp와, 단계 S2에서 측정한 CDp 및 SWAp와의 차분 ΔCDp 및 ΔSWAp가 산출된다(도 10의 단계 S8).Then, the differences ΔCDp and ΔSWAp between the target CDp and the target SWAp and the CDp and SWAp measured in the step S2 are calculated (step S8 in FIG. 10).

계속해서, 차분(ΔCDp 및 ΔSWAp)에 기초하여 참조 테이블(T)로부터 온도 오프셋값 등의 각 보정값(오프셋값; 예컨대, ΔPAB 온도, ΔPEB 온도)이 각각 산출된다(도 10의 단계 S9).Subsequently, each correction value (offset value; for example, ΔPAB temperature, ΔPEB temperature), such as a temperature offset value, is calculated from the reference table T based on the differences ΔCDp and ΔSWAp (step S9 of FIG. 10).

여기서, 상기 도출된 각 보정값(오프셋값)이, 프리베이킹 유닛(PAB)(71∼74), 포스트 익스포저 베이킹 유닛(PEB)(84∼89)에서 오프셋값으로서 설정 가능한 범위의 값인지 여부가 판단된다(도 10의 단계 S10).Here, whether or not each of the derived correction values (offset values) is a value within a range that can be set as an offset value in the prebaking units (PABs) 71 to 74 and the post exposure baking units (PEBs) 84 to 89. It is determined (step S10 of Fig. 10).

그리고, 단계 S10에 있어서 오프셋값으로서 설정 가능한 범위의 값(Yes)이라면, 서브 프로그램(SP)에 의해 각 보정값이 파라미터로서 온도 제어 장치(142)로 출력되고, 프로그램이 종료된다. 또한, 열처리판(140)에서의 각 가열 영역(R1∼R5)에 있어서는, 피드백된 각 보정값(오프셋값)에 기초하여 온도 설정 등이 변경된다(도 10의 단계 S11).And if it is the value Yes of the range which can be set as an offset value in step S10, each correction value is output as a parameter to the temperature control apparatus 142 by the subprogram SP, and a program is complete | finished. In addition, in each heating area | region R1-R5 in the heat processing board 140, temperature setting etc. are changed based on each correction value (offset value) fed back (step S11 of FIG. 10).

이에 따라, 다음 회의 포토리소그래피 공정 후에 있어서는, 웨이퍼(W)의 각 영역(A1∼A5)에서, 패턴 선폭(CDp) 및 사이드 월 앵글(SWAp)을, 각각의 목표 CDp 및 목표 SWAp에 근사하게 할 수 있고, 그 후의 에칭 처리가 행해진 웨이퍼(W)에 있어서, 패턴 선폭(CDe) 및 사이드 월 앵글(SWAe)을 각 영역(A1∼A5) 사이에서 균일하게 할 수 있다.Accordingly, after the next photolithography step, the pattern line width CDp and the sidewall angle SWAp are approximated to the respective target CDp and the target SWAp in each of the regions A1 to A5 of the wafer W. In the wafer W subjected to the subsequent etching treatment, the pattern line width CDe and the side wall angle SWAe can be made uniform between the regions A1 to A5.

또한, 단계 S10에 있어서, 상기 도출된 각 보정값(오프셋값)이 프리베이킹 유닛(PAB)(71∼74), 포스트 익스포저 베이킹 유닛(PEB)(84∼89)에서 오프셋값으로서 설정 가능한 범위의 값이 아니면(No), 예컨대 알람을 울려 경고하도록 이루어진다(도 10의 단계 S 12).Further, in step S10, each of the derived correction values (offset values) is within a range that can be set as an offset value in the prebaking units (PABs) 71 to 74 and the post exposure baking units (PEBs) 84 to 89. If not (No), for example, an alarm is sounded (step S 12 of FIG. 10).

이상과 같이 본 발명에 관한 실시 형태에 따르면, 패턴 선폭(CD) 및 사이드 월 앵글(SWA)에 관하여, 포토리소그래피 공정 후와, 에칭 처리 후의 상관 관계식에 의해 포토리소그래피 공정 후의 목표 CD 및 목표 SWA를 구할 수 있고, 또한, 이들 목표값에 대한 포토리소그래피 공정 후의 패턴의 보정값(오프셋값)이 열처리의 보정값으로서 피드백된다. 이에 따라, 에칭 처리 후에는, 패턴 선폭(CD) 및 사이드 월 앵글(SWA)을 웨이퍼(W) 면내에서 균일하게 할 수 있다.According to the embodiment of the present invention as described above, the target CD and the target SWA after the photolithography step are determined by the correlation equation after the photolithography step and after the etching process with respect to the pattern line width CD and the sidewall angle SWA. The correction value (offset value) of the pattern after the photolithography process with respect to these target values is fed back as the correction value of the heat treatment. Therefore, after the etching process, the pattern line width CD and the side wall angle SWA can be made uniform in the wafer W plane.

또한, 상기 보정에 있어서, ΔCDp, ΔSWAp로부터 온도 등의 오프셋값으로 환산하기 위한 참조 테이블(T)은 포토리소그래피 공정에서의 프로세스 조건만을 고려하여 작성하면 좋기 때문에, 에칭 처리 공정에서의 조건을 고려하여 작성할 필요가 없고, 그 작성을 보다 용이하게 할 수 있다.In the above correction, the reference table T for converting from ΔCDp and ΔSWAp into an offset value such as temperature may be prepared by considering only the process conditions in the photolithography process, and in consideration of the conditions in the etching treatment process, There is no need to create, and the creation can be made easier.

이상 설명한 실시 형태는 어디까지나 본 발명의 기술적 내용을 분명히 하는 것을 의도한 것으로서, 본 발명은 이러한 구체예로만 한정하여 해석되는 것이 아니라, 본 발명의 정신과 클레임에 설명하는 범위에서, 다양하게 변경하여 실시할 수 있는 것이다.The above-described embodiments are intended to clarify the technical contents of the present invention to the last, and the present invention is not limited to these specific examples and is not construed, but variously modified and implemented within the scope described in the spirit and claims of the present invention. You can do it.

예컨대, 상기 실시 형태에 있어서는, 포토리소그래피 공정 후의 패턴 선폭(CDp)과 사이드 월 앵글(SWAp)의 각각에 대하여 목표값에 근사시키기 위한 최적의 보정값(오프셋값)의 설정을 행하고, 그 후의 에칭 처리 후, 패턴의 선폭(CDe)과 사이드 월 앵글(SWAe)을 각각 웨이퍼면 내에서 균일하게 하는 예에 대해서 설명하였지만, 본 발명에 있어서는, 이 예에 한정되는 것이 아니다.For example, in the above embodiment, the optimum correction value (offset value) for approximating the target value is set for each of the pattern line width CDp and the sidewall angle SWAp after the photolithography step, and then etching Although the example which made the line width CDe and sidewall angle SWAe of a pattern uniform in the wafer surface after each process was demonstrated, it is not limited to this example in this invention.

예컨대, 포토리소그래피 공정 후와, 에칭 처리 후의 상관 관계식에 의해 포토리소그래피 공정 후의 목표 CD를 구하고, 그 목표값에 대한 포토리소그래피 공정 후의 패턴의 선폭(CD)에 대해서만 최적의 보정값(오프셋값)의 설정을 행하고 싶은 경우는, 다음과 같이 행하면 좋다.For example, the target CD after the photolithography process is obtained by the correlation equation after the photolithography process and after the etching process, and the optimum correction value (offset value) is determined only for the line width (CD) of the pattern after the photolithography process with respect to the target value. When setting is desired, the following may be performed.

즉, ΔCDp에 기초한 온도 오프셋값 등의 각 보정값(오프셋값)만을 프리베이킹 유닛(PAB)(71∼74), 또는 포스트 익스포저 베이킹 유닛(PEB)(84∼89)의 적어도 한쪽에 적용하도록 제어한다. 이와 같이 하면, 그 후의 에칭 처리 후에, 패턴의 선폭(CDe)을 웨이퍼면 내에서 균일하게 할 수 있다.In other words, control is applied to at least one of the prebaking units (PABs) 71 to 74 or the post exposure baking units (PEBs) 84 to 89 only for each correction value (offset value) such as a temperature offset value based on ΔCDp. do. In this way, the line width CDe of the pattern can be made uniform in the wafer surface after the subsequent etching treatment.

또한, 예컨대, 포토리소그래피 공정 후와, 에칭 처리 후의 상관 관계식에 의해 포토리소그래피 공정 후의 목표(SWA)를 구하고, 그 목표값에 대한 포토리소그래피 공정 후의 패턴의 사이드 월 앵글(SWA)에 대해서만 최적의 보정값(오프셋값)의 설정을 행하고 싶은 경우도 마찬가지로 다음과 같이 행하면 좋다.Further, for example, the target SWA after the photolithography process is obtained by the correlation equation after the photolithography process and after the etching process, and the optimal correction is only performed for the sidewall angle SWA of the pattern after the photolithography process with respect to the target value. Similarly, the case of setting the value (offset value) may be performed as follows.

즉, ΔSWAp에 기초한 온도 오프셋값 등의 각 보정값(오프셋값)만이 프리베이킹 유닛(PAB)(71∼74), 또는 포스트 익스포저 베이킹 유닛(PEB)(84∼89) 중 적어도 한쪽에 대하여 적용하도록 제어한다. 이와 같이 하면, 그 후의 에칭 처리 후에 있어서, 패턴의 사이드 월 앵글(SWAe)을 웨이퍼면 내에서 균일하게 할 수 있다.That is, only each correction value (offset value) such as a temperature offset value based on ΔSWAp is applied to at least one of the prebaking units (PABs) 71 to 74 or the post exposure baking units (PEBs) 84 to 89. To control. In this case, after the subsequent etching treatment, the sidewall angle SWAe of the pattern can be made uniform in the wafer surface.

또한, 상기 실시 형태에 있어서, 열처리판(140)의 가열 영역은 R1∼R5의 5개의 영역으로 분할된 것으로 하고, 그것에 대응하는 웨이퍼 영역(기판 영역)도 A1∼A5의 5개의 영역으로 하였지만, 그것에 한정되지 않고, 예컨대, 보다 많은 영역으로 분할되어 있어도 좋다.In the above embodiment, the heating region of the heat treatment plate 140 is divided into five regions of R1 to R5, and the wafer regions (substrate regions) corresponding thereto are also five regions of A1 to A5. It is not limited to this, For example, it may be divided | segmented into more area | region.

또한, 상기 실시 형태에 있어서는, 도 1에 도시된 바와 같이 검사 장치(400)와 제어부(500)를, 도포 현상 장치(100)에 대하여 각각 독립시킨 배치 구성으로 하였다. 그러나, 그 형태에 한정되지 않고, 검사 장치(400)와 제어부(500)를, 필요에 따라 도포 현상 장치(100) 속에 내장한 구성으로 하여도 좋다. 그와 같은 구성이라고 하면, 클린룸 내에 배치되는 장치가 차지하는 면적(footprint)을 축소할 수 있다.In addition, in the said embodiment, as shown in FIG. 1, the inspection apparatus 400 and the control part 500 were set as the arrangement structure which respectively independent with respect to the coating and developing apparatus 100. As shown in FIG. However, it is not limited to the form, The inspection apparatus 400 and the control part 500 may be comprised in the coating and developing apparatus 100 as needed. Such a configuration can reduce the footprint occupied by the devices arranged in the clean room.

또한, 상기 실시 형태에 있어서는, 피처리 기판으로서 반도체 웨이퍼를 예를 들었지만, 본 발명의 기판은 반도체 웨이퍼에 한정되지 않고, LCD 기판, CD 기판, 유리 기판, 포토마스크, 프린트 기판 등도 가능하다.Moreover, in the said embodiment, although the semiconductor wafer was mentioned as a to-be-processed substrate, the board | substrate of this invention is not limited to a semiconductor wafer, An LCD board | substrate, a CD board | substrate, a glass substrate, a photomask, a printed board, etc. are also possible.

본 발명은, 예컨대, 반도체 웨이퍼 등의 기판에 포토리소그래피 기술에 의해 소정의 패턴을 형성하는 패턴 형성 장치에 적용할 수 있고, 반도체 제조업계, 전자 디바이스 제조업계 등에 있어서 적합하게 이용할 수 있다.The present invention can be applied to, for example, a pattern forming apparatus for forming a predetermined pattern on a substrate such as a semiconductor wafer by photolithography, and can be suitably used in the semiconductor manufacturing industry, the electronic device manufacturing industry, and the like.

Claims (14)

하지막이 성막된 기판에 레지스트액을 도포하는 도포 처리와, 도포 처리 후의 기판을 가열 처리하는 제1 가열 처리와, 레지스트막을 미리 결정된 패턴으로 노광하는 노광 처리와, 노광 후에 레지스트막 내의 화학 반응을 촉진시키는 제2 가열 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리 후에 형성된 레지스트 패턴을 마스크로 하여 하지막을 제거하는 에칭 처리를 일련의 처리로서 실행하여, 상기 기판에 미리 결정된 패턴을 형성하는 기판 처리 장치로서,A coating treatment for applying a resist liquid to a substrate on which a base film is formed, a first heat treatment for heating a substrate after the coating treatment, an exposure treatment for exposing the resist film in a predetermined pattern, and a chemical reaction in the resist film after the exposure is promoted. Performing a second heat treatment, a development process for developing the exposed resist film, and an etching process for removing the underlying film using a resist pattern formed after the development process as a mask to form a predetermined pattern on the substrate. As a substrate processing apparatus, 상기 현상 처리 후에 상기 기판에 형성된 레지스트 패턴의 상태를 측정 검사하여 제1 검사 결과를 출력하며, 상기 에칭 처리 후에 상기 기판에 형성된 패턴의 상태를 측정 검사하여 제2 검사 결과를 출력하는 검사 장치와,An inspection apparatus for measuring and inspecting a state of a resist pattern formed on the substrate after the developing process, and outputting a first inspection result, and a second inspector for measuring and inspecting a state of the pattern formed on the substrate after the etching process; 상기 제1 검사 결과와 상기 제2 검사 결과로부터 구한 상관식을 기록한 기억 수단과,Storage means for recording a correlation obtained from the first test result and the second test result; 상기 상관식에 기초하여 상기 에칭 처리 후의 패턴 상태의 목표값으로부터 상기 현상 처리 후의 패턴 상태의 목표값을 구하고, 상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분에 기초하여 상기 제1 가열 처리와 상기 제2 가열 처리 중 하나 이상에서의 조건 설정을 행하는 제어부를 구비하는 것을 특징으로 하는 기판 처리 장치.The target value of the pattern state after the development treatment is obtained from the target value of the pattern state after the etching treatment based on the correlation equation, and the first value is based on the difference between the target value of the pattern state after the development treatment and the first inspection result. 1. A substrate processing apparatus comprising: a control unit configured to set conditions in at least one of the first heat treatment and the second heat treatment. 제1항에 있어서, 상기 제1 가열 처리를 행하는 제1 열처리 장치와, 상기 제2 가열 처리를 행하는 제2 열처리 장치를 구비하고,2. The apparatus of claim 1, further comprising a first heat treatment apparatus for performing the first heat treatment, and a second heat treatment apparatus for performing the second heat treatment. 상기 제1 열처리 장치와 상기 제2 열처리 장치는 각각The first heat treatment device and the second heat treatment device are respectively 복수의 가열 영역으로 구획되며, 상기 복수의 가열 영역 상에 상기 기판이 적재되는 열처리판과, 상기 복수의 가열 영역의 각각을 독립적으로 가열하는 가열 수단을 가지며,And a heat treatment plate on which the substrate is mounted on the plurality of heating regions, and heating means for independently heating each of the plurality of heating regions, 상기 검사 장치는, 상기 복수의 가열 영역의 각각에서 가열 처리된 상기 기판의 각 기판 영역에 대하여 상기 현상 처리 후와 에칭 처리 후의 각각에서의 패턴의 상태를 측정 검사하는 것을 특징으로 하는 기판 처리 장치.The inspection apparatus is a substrate processing apparatus characterized by measuring the state of a pattern in each of the substrate regions of the substrate heat-treated in each of the plurality of heating regions after the development process and after the etching process. 제2항에 있어서, 상기 제어 수단은 상기 열처리판의 복수의 가열 영역의 각각에 대해서 가열 처리의 조건 설정을 행하는 것을 특징으로 하는 기판 처리 장치. The substrate processing apparatus according to claim 2, wherein the control means sets the conditions for the heat treatment to each of the plurality of heating regions of the heat treatment plate. 제1항에 있어서, 상기 검사 장치에 의해 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서,According to claim 1, wherein the state of the pattern to be measured by the inspection device is at least one of the line width of the pattern and the sidewall angle of the pattern, 상기 제어부는,The control unit, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 열처리 장치에서의 가열 처리의 조건 설정과,Condition setting of the heat treatment in the second heat treatment apparatus, which is performed such that the line width of the pattern approximates the target value after the development treatment; 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 열처리 장치에서의 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것을 특징으로 하는 기판 처리 장치.The substrate processing apparatus characterized by performing at least one of the conditions setting of the heat processing in the said 1st heat processing apparatus performed so that the side wall angle of a pattern may approximate the target value after the said image development process. 제1항에 있어서, 상기 검사 장치에 의해 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서,According to claim 1, wherein the state of the pattern to be measured by the inspection device is at least one of the line width of the pattern and the sidewall angle of the pattern, 상기 제어부는,The control unit, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 열처리 장치에서의 가열 처리의 조건 설정과,Condition setting of the heat treatment in the first heat treatment apparatus performed such that the line width of the pattern is approximated to a target value after the development treatment; 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 열처리 장치에서의 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것을 특징으로 하는 기판 처리 장치.The substrate processing apparatus characterized by performing at least one of the conditions setting of the heat processing in the said 2nd heat processing apparatus performed so that the side wall angle of a pattern may approximate the target value after the said image development process. 제1항에 있어서, 상기 검사 장치에 의해 검사 측정되는 패턴의 상태는, 패턴의 선폭 또는 패턴의 사이드 월 앵글로서,The state of the pattern inspected and measured by the inspection apparatus is a line width of the pattern or a sidewall angle of the pattern, 상기 제어부는, 패턴의 선폭 또는 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 상기 제1 열처리 장치 및 상기 제2 열처리 장치에서의 가열 처리의 조건 설정을 행하는 것을 특징으로 하는 기판 처리 장치.The said control part sets the conditions of the heat processing in the said 1st heat processing apparatus and the said 2nd heat processing apparatus so that the line width or sidewall angle of a pattern may approximate the target value after the said image development processing. 제1항에 있어서, 상기 제1 가열 처리 및 제2 가열 처리에서의 가열 처리의 조건은 적어도 열처리 온도와, 열처리 시간과, 승온 및 강온 온도를 포함하는 것을 특징으로 하는 기판 처리 장치.The substrate processing apparatus of claim 1, wherein the conditions of the heat treatment in the first heat treatment and the second heat treatment include at least a heat treatment temperature, a heat treatment time, and a temperature rising and falling temperature. 하지막이 성막된 기판에 레지스트액을 도포하는 도포 처리와, 도포 처리 후의 기판을 가열 처리하는 제1 가열 처리와, 레지스트막을 미리 결정된 패턴으로 노광하는 노광 처리와, 노광 후에 레지스트막 내의 화학 반응을 촉진시키는 제2 가열 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리 후에 형성된 레지스트 패턴을 마스크로 하여 하지막을 제거하는 에칭 처리를 일련의 처리로서 실행하여, 상기 기판에 미리 결정된 패턴을 형성하는 기판 처리 방법으로서,A coating treatment for applying a resist liquid to a substrate on which a base film is formed, a first heat treatment for heating a substrate after the coating treatment, an exposure treatment for exposing the resist film in a predetermined pattern, and a chemical reaction in the resist film after the exposure is promoted. Performing a second heat treatment, a development process for developing the exposed resist film, and an etching process for removing the underlying film using a resist pattern formed after the development process as a mask to form a predetermined pattern on the substrate. As a substrate processing method, 상기 현상 처리 후에 상기 기판에 형성된 레지스트 패턴의 상태를 측정 검사하여 제1 검사 결과를 출력하는 단계와,Measuring and inspecting a state of the resist pattern formed on the substrate after the developing process to output a first inspection result; 상기 에칭 처리 후에 상기 기판에 형성된 패턴의 상태를 측정 검사하여 제2 검사 결과를 출력하는 단계와,Measuring the state of the pattern formed on the substrate after the etching process and outputting a second inspection result; 상기 제1 검사 결과와 상기 제2 검사 결과로부터 구한 상관식에 기초하여 상기 에칭 처리 후의 패턴 상태의 목표값으로부터 상기 현상 처리 후의 패턴 상태의 목표값을 구하는 단계와,Obtaining a target value of the pattern state after the development process from the target value of the pattern state after the etching process based on the correlation obtained from the first inspection result and the second inspection result; 상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분에 기초하여 다음 회의 처리에서의 상기 에칭 처리 후의 상기 기판의 패턴의 상태가 기판면 내에서 균일하게 되도록, 상기 제1 가열 처리와 상기 제2 가열 처리 중 하나 이상에서의 조건 설정을 행하는 단계를 실행하는 것을 특징으로 하는 기판 처리 방법.Based on the difference between the target value of the pattern state after the development process and the first inspection result, so that the state of the pattern of the substrate after the etching process in the next processing is uniform in the substrate surface; And performing a condition setting in at least one of said second heat treatments. 제8항에 있어서, 상기 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서,The method of claim 8, wherein the state of the inspected and measured pattern is at least one of a line width of the pattern and a sidewall angle of the pattern, 상기 제1 가열 처리 및 상기 제2 가열 처리에서의 조건 설정을 행하는 단계에 있어서,In the step of setting the conditions in the first heat treatment and the second heat treatment, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 가열 처리의 조건 설정과,Condition setting of the second heat treatment performed such that the line width of the pattern is approximated to a target value after the development treatment; 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것을 특징으로 하는 기판 처리 방법.At least one of the conditions setting of the said 1st heat processing which performs so that the sidewall angle of a pattern approximates the target value after the said image development process is characterized by the above-mentioned. 제8항에 있어서, 상기 검사 측정되는 패턴의 상태는 패턴의 선폭과 패턴의 사이드 월 앵글 중 하나 이상으로서,The method of claim 8, wherein the state of the inspected and measured pattern is at least one of a line width of the pattern and a sidewall angle of the pattern, 상기 제1 가열 처리 및 상기 제2 가열 처리에서의 조건 설정을 행하는 단계에 있어서,In the step of setting the conditions in the first heat treatment and the second heat treatment, 패턴의 선폭이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제1 가열 처리의 조건 설정과,Condition setting of the first heat treatment performed so that the line width of the pattern is approximated to a target value after the development treatment; 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 행하는 상기 제2 가열 처리의 조건 설정 중 적어도 한쪽을 실시하는 것을 특징으로 하는 기판 처리 방법.At least one of the conditions setting of the said 2nd heat processing performed so that the sidewall angle of a pattern may approximate the target value after the said image development process characterized by the above-mentioned. 제8항에 있어서, 상기 검사 측정되는 패턴의 상태는 패턴의 선폭 또는 패턴 의 사이드 월 앵글 중 하나 이상으로서,The method of claim 8, wherein the state of the inspected and measured pattern is one or more of the line width of the pattern or the sidewall angle of the pattern, 상기 제1 가열 처리 및 상기 제2 가열 처리에서의 조건 설정을 행하는 단계에 있어서,In the step of setting the conditions in the first heat treatment and the second heat treatment, 상기 패턴의 선폭 또는 패턴의 사이드 월 앵글이, 상기 현상 처리 후의 목표값에 근사하도록 상기 제1 가열 처리 및 상기 제2 가열 처리의 조건 설정을 행하는 것을 특징으로 하는 기판 처리 방법.A substrate processing method characterized by setting the conditions of the first heat treatment and the second heat treatment so that the line width of the pattern or the sidewall angle of the pattern approximates a target value after the development treatment. 제8항에 있어서, 상기 제1 가열 처리 및 제2 가열 처리의 조건은 적어도 열처리 온도와, 열처리 시간과, 승온 및 강온 온도를 포함하는 것을 특징으로 하는 기판 처리 방법.The substrate processing method according to claim 8, wherein the conditions of the first heat treatment and the second heat treatment include at least a heat treatment temperature, a heat treatment time, and a temperature raising and lowering temperature. 하지막이 성막된 기판에 레지스트액을 도포하는 도포 처리와, 도포 처리 후의 기판을 가열 처리하는 제1 가열 처리와, 레지스트막을 미리 결정된 패턴으로 노광하는 노광 처리와, 노광 후에 레지스트막 내의 화학 반응을 촉진시키는 제2 가열 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리 후에 형성된 레지스트 패턴을 마스크로 하여 하지막을 제거하는 에칭 처리를 일련의 처리로서 실행하여, 상기 기판에 미리 결정된 패턴을 형성하며,A coating treatment for applying a resist liquid to a substrate on which a base film is formed, a first heat treatment for heating a substrate after the coating treatment, an exposure treatment for exposing the resist film in a predetermined pattern, and a chemical reaction in the resist film after the exposure is promoted. A second heat treatment to be developed, a development process for developing the exposed resist film, and an etching process for removing the underlying film using a resist pattern formed after the development process as a mask are performed as a series of processes to form a predetermined pattern on the substrate. , 상기 현상 처리 후에 상기 기판에 형성된 레지스트 패턴의 상태를 측정 검사하여 제1 검사 결과를 출력하는 단계와,Measuring and inspecting a state of the resist pattern formed on the substrate after the developing process to output a first inspection result; 상기 에칭 처리 후에 상기 기판에 형성된 패턴의 상태를 측정 검사하여 제2 검사 결과를 출력하는 단계와,Measuring the state of the pattern formed on the substrate after the etching process and outputting a second inspection result; 상기 제1 검사 결과와 상기 제2 검사 결과로부터 구한 상관식에 기초하여 상기 에칭 처리 후의 패턴 상태의 목표값으로부터 상기 현상 처리 후의 패턴 상태의 목표값을 구하는 단계와,Obtaining a target value of the pattern state after the development process from the target value of the pattern state after the etching process based on the correlation obtained from the first inspection result and the second inspection result; 상기 현상 처리 후의 패턴 상태의 목표값과 상기 제1 검사 결과의 차분에 기초하여 다음 회의 처리에서의 상기 에칭 처리 후의 상기 기판의 패턴의 상태가 기판면 내에서 균일하게 되도록, 상기 제1 가열 처리와 상기 제2 가열 처리 중 하나 이상에서의 조건 설정을 행하는 단계를 포함하는 기판 처리 방법을, 기판 처리 장치에서의 컴퓨터로 실행시키는 것을 특징으로 하는 기판 처리 프로그램.Based on the difference between the target value of the pattern state after the development process and the first inspection result, so that the state of the pattern of the substrate after the etching process in the next processing is uniform in the substrate surface; A substrate processing program comprising the step of setting a condition in at least one of the second heat treatments by a computer in a substrate processing apparatus. 제13항에 기재한 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.A computer-readable recording medium on which a substrate processing program according to claim 13 is recorded.
KR1020087003969A 2005-09-15 2006-09-13 Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program KR101072282B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00268192 2005-09-15
JP2005268192 2005-09-15
JPJP-P-2006-00179726 2006-06-29
JP2006179726A JP4570164B2 (en) 2005-09-15 2006-06-29 Substrate processing apparatus, substrate processing method, substrate processing program, and computer-readable recording medium recording the program

Publications (2)

Publication Number Publication Date
KR20080049017A true KR20080049017A (en) 2008-06-03
KR101072282B1 KR101072282B1 (en) 2011-10-11

Family

ID=37864964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003969A KR101072282B1 (en) 2005-09-15 2006-09-13 Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program

Country Status (5)

Country Link
US (1) US7867673B2 (en)
JP (1) JP4570164B2 (en)
KR (1) KR101072282B1 (en)
TW (1) TW200729280A (en)
WO (1) WO2007032372A1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4891139B2 (en) 2007-04-20 2012-03-07 東京エレクトロン株式会社 Heat treatment plate temperature setting method, heat treatment plate temperature setting device, and computer-readable storage medium
JP4969304B2 (en) 2007-04-20 2012-07-04 東京エレクトロン株式会社 Heat treatment plate temperature setting method, heat treatment plate temperature setting device, and computer-readable storage medium
US8688254B2 (en) * 2007-06-15 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple tools using a single data processing unit
JP5258082B2 (en) * 2007-07-12 2013-08-07 東京エレクトロン株式会社 Substrate processing apparatus and substrate processing method
KR20090069603A (en) * 2007-12-26 2009-07-01 주식회사 동부하이텍 Method of controlling job file in semiconductor device
JP5160920B2 (en) * 2008-02-22 2013-03-13 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and manufacturing program
JP5599754B2 (en) * 2010-05-31 2014-10-01 東京エレクトロン株式会社 Substrate processing apparatus, substrate processing method, and recording medium on which a computer program for executing the substrate processing method is recorded
JP2014003164A (en) * 2012-06-19 2014-01-09 Tokyo Electron Ltd Semiconductor device manufacturing method, semiconductor device and semiconductor device manufacturing system
US10409171B2 (en) 2017-01-25 2019-09-10 Kla-Tencor Corporation Overlay control with non-zero offset prediction

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211630A (en) 1994-01-26 1995-08-11 Sony Corp Method and equipment for forming pattern
JPH07311630A (en) * 1994-05-18 1995-11-28 Fujitsu Ltd Clock switching circuit and printer device with same circuit
JP3644315B2 (en) * 1999-07-30 2005-04-27 ダイキン工業株式会社 Inverter device
US6402509B1 (en) * 1999-09-03 2002-06-11 Tokyo Electron, Limited Substrate processing apparatus and substrate processing method
JP2001143850A (en) * 1999-09-03 2001-05-25 Tokyo Electron Ltd Substrate heat treatment apparatus, substrate heat treatment method, substrate processing apparatus and substrate processing method
KR100811964B1 (en) * 2000-09-28 2008-03-10 동경 엘렉트론 주식회사 Resist pattern forming apparatus and method thereof
JP2002324744A (en) * 2001-04-25 2002-11-08 Hitachi Ltd Method for manufacturing semiconductor device
EP1273973A1 (en) * 2001-07-03 2003-01-08 Infineon Technologies SC300 GmbH & Co. KG Method for adjusting a temperature in a resist process
JP4127664B2 (en) * 2003-06-30 2008-07-30 株式会社東芝 Method for adjusting development processing apparatus

Also Published As

Publication number Publication date
KR101072282B1 (en) 2011-10-11
WO2007032372A1 (en) 2007-03-22
JP2007110079A (en) 2007-04-26
TWI305932B (en) 2009-02-01
TW200729280A (en) 2007-08-01
US20090162759A1 (en) 2009-06-25
US7867673B2 (en) 2011-01-11
JP4570164B2 (en) 2010-10-27

Similar Documents

Publication Publication Date Title
KR101072282B1 (en) Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program
JP4509820B2 (en) Heat treatment plate temperature setting method, heat treatment plate temperature setting device, program, and computer-readable recording medium recording the program
JP4891139B2 (en) Heat treatment plate temperature setting method, heat treatment plate temperature setting device, and computer-readable storage medium
KR101207046B1 (en) Substrate processing method, computer readable storage medium, and substrate processing system
KR101072330B1 (en) Substrate-processing apparatus, substrate-processing method, and computer-readable recording medium recorded with substrate-processing program
KR101074441B1 (en) Substrate-processing apparatus and substrate-processing method
JP2006228820A (en) Temperature setting method and temperature setting device for heat treatment plate, program, and computer-readable recording medium recorded with program
KR101377776B1 (en) Substrate processing method, computer-readable storage medium, and substrate processing system
JP4970882B2 (en) Substrate measurement method, program, computer-readable recording medium storing the program, and substrate measurement system
JP2008118041A (en) Temperature setting method of heat treatment plate, program, computer-readable recording medium recording the program, and temperature setting device of heat treatment plate
US7420650B2 (en) Method of setting processing condition in photolithography process, apparatus for setting processing condition in photolithography process, program, and computer readable recording medium
JP2006222354A (en) Method for setting temperature of heat treatment plate, equipment for setting temperature of heat treatment, program, and program-recorded computer-readable recording medium
KR101389109B1 (en) Substrate processing apparatus and substrate processing method
JP4920317B2 (en) Substrate processing method, program, computer-readable recording medium, and substrate processing system
JP5186264B2 (en) Substrate processing method, program, computer storage medium, and substrate processing system
JP4969304B2 (en) Heat treatment plate temperature setting method, heat treatment plate temperature setting device, and computer-readable storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 9