KR20080043478A - Apparatus and method for high speed basedband data storage - Google Patents
Apparatus and method for high speed basedband data storage Download PDFInfo
- Publication number
- KR20080043478A KR20080043478A KR1020060112072A KR20060112072A KR20080043478A KR 20080043478 A KR20080043478 A KR 20080043478A KR 1020060112072 A KR1020060112072 A KR 1020060112072A KR 20060112072 A KR20060112072 A KR 20060112072A KR 20080043478 A KR20080043478 A KR 20080043478A
- Authority
- KR
- South Korea
- Prior art keywords
- memory controller
- memory
- baseband data
- output
- interface
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Communication Control (AREA)
Abstract
Description
도 1은 일반적인 무선통신 시스템의 구조를 도시한 도면,1 is a view showing the structure of a general wireless communication system,
도 2는 본 발명의 실시 예에 따른 무선통신 시스템의 저장장치의 구조를 도시한 도면,2 is a diagram showing the structure of a storage device of a wireless communication system according to an embodiment of the present invention;
도 3은 본 발명의 실시 예에 따른 무선통신 시스템 송신부의 구조를 도시한 도면,3 is a diagram illustrating a structure of a wireless communication system transmitter according to an exemplary embodiment of the present invention;
도 4는 본 발명의 실시 예에 따른 FPGA의 메모리 제어를 위한 인터페이스를 도시한 도면,4 is a diagram illustrating an interface for memory control of an FPGA according to an embodiment of the present invention;
도 5는 본 발명의 실시 예에 따른 메모리 구동 타이밍을 도시한 도면,5 is a diagram illustrating memory driving timing according to an embodiment of the present invention;
도 6은 본 발명의 실시 예에 따른 무선통신 시스템 수신부의 구조를 도시한 도면, 및,6 is a view showing the structure of a wireless communication system receiver according to an embodiment of the present invention;
도 7은 본 발명의 실시 예에 무선통신 시스템의 구조를 도시한 도면.7 is a diagram illustrating the structure of a wireless communication system in an embodiment of the present invention.
본 발명은 기저대역 데이터 오류 검증에 관한 것으로, 특히, 고속 베이스 밴드(Baseband) 데이터를 효율적으로 저장 또는 전송하고, 저장된 데이터를 필요한 시점에 확인할 수 있는 고속 RF 데이터 경로 상의 전송 데이터의 오류 유무를 검증하기 위한 시스템 구조에 관한 것이다. BACKGROUND OF THE
도 1은 일반적인 무선통신 시스템의 구조를 도시한 도면이다.1 is a diagram illustrating a structure of a general wireless communication system.
상기 도 1을 참조하면, 수신 데이터는 에어 인터페이스(Air interface)(110)를 통한 후, IF(Intermediate Frequency) 보드(120)에서 기저대역 신호(Baseband signal)로 변환되며, 이후 모뎀 보드(130, 132, 134)로 전송된다.Referring to FIG. 1, the received data is converted into a baseband signal from the IF (Intermediate Frequency)
상기 모뎀 보드(130, 132, 134)에서 전송되는 데이터는 복조(Demodulation)과정을 통해 프로세스 보드(140)에 전달되며, 상기 프로세스 보드(140)에서 처리된 데이터는 중계선 보드를 통하거나 또는 상기 프로세스 보드(140)에서 직접 상위 시스템에 전달된다.Data transmitted from the
이와 같은 무선통신 시스템에서 상기 에어 인터페이스(110)를 검증하기 위해서는, 즉, 기저대역 데이터의 오류 유무를 검증하기 위해서는 기저대역 데이터 상태에서는 검증하지 못하고, 상기 프로세스 보드(140)와 모뎀 보드(130, 132, 134)를 통해 데이터가 처리된 후 검증해야 하는 곤란함이 있었다. In the wireless communication system, in order to verify the
즉, 상기 프로세스 보드(140)와 모뎀 보드(130, 132, 134)의 기능을 모두 검증해야 하는 문제점이 있다.That is, there is a problem in that all of the functions of the
본 발명의 목적은 고속 기저대역 데이터 저장 장치 및 방법을 제공함에 있다.It is an object of the present invention to provide a fast baseband data storage device and method.
본 발명의 다른 목적은 무선통신 시스템에서 모뎀 모드의 주 기능인 변복조, 스케줄링, LMAC 처리와, 프로세서 보드의 주기능인 IP 패 처리 등의 기능 구현 없이, 기저대역 데이터 쓰기 및 읽기 기능을 구현하여 에어 인터페이스의 속도 및 데이터의 오류 유무를 검증할 수 있는 장치 및 방법을 제공함에 있다.It is another object of the present invention to implement a baseband data write and read function without implementing functions such as modulation and demodulation, scheduling, LMAC processing, which are the main functions of the modem mode, and IP packet processing, which are the main functions of the processor board, in the wireless communication system. An object of the present invention is to provide an apparatus and a method for verifying speed and error of data.
상기 목적을 달성하기 위한 본 발명의 제 1 견지에 따르면, 고속의 기저 대역(BaseBand) 데이터를 저장하는 장치에 있어서, 다수 개로 존재할 경우 메모리와 병렬로 연결되고, 고속의 기저 대역 데이터 입출력을 위해 상기 메모리와의 인터페이스를 제공하는 메모리 제어부와, 다수 개로 존재할 경우 상기 메모리 제어부와 병렬로 연결되고 상기 메모리 제어부를 통해 상기 메모리를 고속의 기저 대역 데이터 입출력을 위해 억세스하는 주 제어부와, 상기 주 제어부와 연결되고 고속의 기저 대역 데이터 입출력을 위한 외부 인터페이스를 포함하는 것을 특징으로 한다.According to a first aspect of the present invention for achieving the above object, in the device for storing the high-speed baseband data, in the case of a plurality of devices is connected in parallel with the memory, the high-speed baseband data input and output A memory controller providing an interface with a memory, a plurality of memory controllers connected in parallel with the memory controller and accessing the memory for high speed baseband data input / output through the memory controller, and a connection with the main controller And an external interface for high speed baseband data input / output.
상기 목적을 달성하기 위한 본 발명의 제 2 견지에 따르면, 고속의 기저 대역 데이터를 검증하는 시스템에 있어서, 다수 개로 존재할 경우 메모리와 병렬로 연결되고 고속의 기저 대역 데이터 입출력을 위해 상기 메모리와의 인터페이스를 제공하는 메모리 제어부와, 다수 개로 존재할 경우 상기 메모리 제어부와 병렬로 연결되고 상기 메모리 제어부를 통해 상기 메모리를 고속의 기저 대역 데이터 입출 력을 위해 억세스하는 주 제어부와, 상기 주 제어부와 연결되고 고속의 기저 대역 데이터 입출력을 위한 외부 인터페이스를 포함하는 저장 장치와, 상기 저장 장치의 상기 외부 인터페이스를 통해 연결되고 상기 저장 장치에 입출력되는 고속의 기저 대역 데이터를 모니터링하여 검증하는 터미널을 포함하는 것을 특징으로 한다.According to a second aspect of the present invention for achieving the above object, in a system for verifying high-speed baseband data, when present in a plurality, it is connected in parallel with the memory and interfaces with the memory for high-speed baseband data input and output A memory control unit providing a memory controller, a main control unit connected to the memory control unit in parallel when the plurality of memory controllers are present, and accessing the memory for high-speed baseband data input / output through the memory control unit; A storage device including an external interface for baseband data input and output, and a terminal for monitoring and verifying high-speed baseband data connected through the external interface of the storage device and input / output to the storage device. .
상기 목적을 달성하기 위한 본 발명의 제 3 견지에 따르면, 고속의 기저 대역 데이터를 억세스하는 방법에 있어서, 고속의 기저 대역 데이터 입출력을 위해 메모리를 메모리 제어부에 병렬로 연결하는 과정과, 고속의 기저 대역 데이터 입출력을 위해 상기 메모리 제어부를 주 제어부와 병렬로 연결하는 과정과, 고속의 기저 대역 데이터 입출력을 위해 상기 주 제어부와 외부 인터페이스를 연결하는 과정과, 상기 외부 인터페이스를 이용하여 고속의 기저 대역 데이터를 억세스하는 과정을 포함하는 것을 특징으로 한다.According to a third aspect of the present invention for achieving the above object, a method of accessing a high-speed baseband data, the method comprising: connecting the memory in parallel to the memory control unit for high-speed baseband data input and output, and a high-speed base Connecting the memory controller to the main controller in parallel for band data input / output, connecting the main controller and an external interface for high speed baseband data input / output, and high-speed baseband data using the external interface. It characterized in that it comprises a process of accessing.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
이하, 본 발명은 고속 기저대역 데이터 저장 장치 및 방법에 대해 설명할 것이다.The present invention will now be described with respect to a fast baseband data storage device and method.
8x8 MIMO(Multi Input Multi Output), 64QAM(Quadrature Amplitude modulation)변조를 사용하는 무선통신 시스템에서 n Gbps의 에어 인터페이스의 속도 검증을 위해서 대략 10n Gbps의 기저대역 데이터 레이트(Data Rate)가 필요하다.In a wireless communication system using 8x8 Multi Input Multi Output (MIMO) and Quadrature Amplitude Modulation (64QAM), a baseband data rate of approximately 10n Gbps is required for speed verification of an n Gbps air interface.
도 2는 본 발명의 실시 예에 따른 무선통신 시스템의 저장장치의 구조를 도시한 도면이다.2 is a diagram illustrating a structure of a storage device of a wireless communication system according to an exemplary embodiment of the present invention.
상기 도 2를 참조하면, 광대역 무선접속 통신을 위한 시험 시스템에서의 3 Gbps 8x8 MIMO 에어 인터페이스의 검증을 위해서는 대략 32 Gbps 기저대역 데이터 레이트(data rate)가 필요하다. Referring to FIG. 2, approximately 32 Gbps baseband data rate is required for verification of a 3 Gbps 8x8 MIMO air interface in a test system for broadband wireless access communication.
상기 8x8 MIMO 에어 인터페이스에서는 IF보드에서 전송된 디지털화된 아날로그(Digitalized Analog)신호를 각각의 메모리 보드에서 캡쳐하여, 캡쳐한 데이터에서 실제의 디지털 데이터를 추출하여 검증한다.In the 8x8 MIMO air interface, the digitalized analog signal transmitted from the IF board is captured by each memory board, and the actual digital data is extracted from the captured data and verified.
기존에 사용하던 장치로서는 32 Gbps 대역폭의 데이터를 저장할 수 있는 장치가 없으며, 이를 위해 고안해 낸 구조 상기 도 2에 나타나 있다. 상기 도 2의 장치는 크게 DDR SDRAM(Double Data Rate Synchronous Dynamic RAM) 을 제어할 수 있는 FPGA(field-programmable gate array)(253, 254)와, DDR SDRAM(255, 256, 257, 258)의 데이터를 필요에 따라 로딩할 수 있는 메인 프로세서(Main Processer)(251)로 구성된다As a conventional device, there is no device capable of storing data having a bandwidth of 32 Gbps, and a structure devised for this purpose is shown in FIG. 2. The apparatus of FIG. 2 is largely based on field-programmable gate arrays (FPGAs) 253 and 254 capable of controlling Double Data Rate Synchronous Dynamic RAM (DDR SDRAM) and data of
싱기 FPGA(253, 254)에서는 DDR 제어기 IP에 따라 1개 내지 2개의 DDR SDRAM을 제어할 수 있으며, 상기 DDR SDRAM(255, 256, 257, 258)의 데이터는 상기 FPGA(253, 254)와 상기 메인 프로세서(251) 간의 병렬 주소/병렬 데이터 버스를 통해 상기 메인 프로세서(251)로 전송되며, 전송된 데이터는 "Gigabit Ethernet" 인터페이스(252)를 통해 터미널(210)에서 확인할 수 있다. 상기 보드(또는 유니트) 간의 동작 방식은 하기에서 자세히 기술할 것이다.In the
도 3은 본 발명의 실시 예에 따른 무선통신 시스템 송신부의 구조를 도시한 도면이다.3 is a diagram illustrating a structure of a wireless communication system transmitter according to an exemplary embodiment of the present invention.
상기 도 3을 참조하면, 각 보드(310, 330, 350) 간의 데이터 전송 인터페이스는 GXB7인터페이스를 사용하고, 보드 내부에서의 FPGA(331, 335, 351, 355) 간 인터페이스는 DPA(Dynamic Phase Aligner)인터페이스를 사용한다.Referring to FIG. 3, a data transmission interface between each
상기 GXB 인터페이스는 상기 FPGA(331, 335, 351, 355)의 입출력 포트에 연결되고, 상기 입출력 포트는 포트 당 2.5 Gbps의 대역폭을 제공하므로 여러 개의 포트를 사용하면, 필요한 n Gbps의 데이터 레이트를 제공받을 수 있다.The GXB interface is connected to the input / output ports of the
상기 DPA 인터페이스는 보드 내부의 상기 FPGA(331, 335, 351, 355) 간의 인터페이스이며 하나의 포트 당 1 Gbps의 대역폭을 제공하므로 n Gbps의 속도를 제공하기 위해서는n 포트 이상을 사용하면 가능하다.The DPA interface is an interface between the
상기 FPGA(331, 335, 351, 355)와 DDR SDRAM(332, 333, 336, 337, 352, 353, 356, 357) 간의 인터페이스는 FPGA 내부에 DDR 제어기 IP가 내장되어 있어 이를 통해 상기 DDR SDRAM(332, 333, 336, 337, 352, 353, 356, 357)과 상기 FPGA(331, 335, 351, 355)가 연결될 수 있다. 본 발명의 실시 예에서 저장 장치로 DDR SDRAM 을 선택한 이유는 용량과 데이터 전송 속도를 모두 만족하기 때문이고, 저장 방식은 하기와 같다.The interface between the
도 4는 본 발명의 실시 예에 따른 FPGA의 메모리 제어를 위한 인터페이스를 도시한 도면이다.4 is a diagram illustrating an interface for memory control of an FPGA according to an embodiment of the present invention.
상기 도 4를 참조하면, DDR SDRAM 과 FPGA간의 인터페이스는 표준 64 비트DDR 제어방식을 따르며, DDR SDRAM 과 FPGA간의 데이터 전송 대역폭은 하기에서 설명할 도 5의 DDR 클럭 속도에 따라 결정된다. DDR 클럭은 최대 200 Mhz까지 가능하지만 FPGA의 GXB클럭과 동일하게 사용하는 것이 로직구현에서 간단한 이점이 있다.Referring to FIG. 4, the interface between the DDR SDRAM and the FPGA follows a standard 64-bit DDR control scheme, and the data transmission bandwidth between the DDR SDRAM and the FPGA is determined according to the DDR clock speed of FIG. 5 to be described below. DDR clocks can be up to 200 Mhz, but using them the same as the FPGA's GXB clock has a simple advantage in logic implementation.
왜냐하면, DDR SDRAM의 대역폭을 높이기 위해서, GXB 클럭과는 다른 클럭을 사용할 경우는 입력 신호와 기준주파수, 출력 신호와 주파수를 일치시키는 전자회로인 PLL(phase locked loop)을 따로 구현해야하고 , 버퍼링(Buffering) 관련 로직을 추가해야되는 등, FPGA 내부 로직이 복잡해지는 문제점이 있다.Because, in order to increase the bandwidth of DDR SDRAM, when using a clock different from the GXB clock, a phase locked loop (PLL), an electronic circuit that matches the input signal with the reference frequency and the output signal, must be separately implemented. FPGA internal logic becomes complicated, such as the need to add buffering-related logic.
도 5는 본 발명의 실시 예에 따른 메모리 구동 타이밍을 도시한 도면이다.5 is a diagram illustrating memory driving timing according to an embodiment of the present invention.
상기 도 5를 참조하면, DDR 제어기가 DDR SDRAM에 대해 읽기 작업을 수행할 경우에 클럭 대비 읽기 효율은 버스트 모드(Burst Mode)로 동작시킬 경우에도 25% ~ 30% 정도에 불과하다. 이는 쓰기 작업의 경우에도 동일하다. 이는 DDR SDRAM 억세스시 유휴 주기(Idle cycle), 명령 주기(Command cycle), 리프레쉬 주기(Refresh cycle)등 실제로 데이터가 이동하지 않는 시간이 실제의 억세스 시간 중에서 많은 부분을 차지하기 때문이다. GXB 클럭을 125MHz로 동작할 경우 활성(Active) 대역폭은 하기 <수학식 1> 과 같이 계산된다.Referring to FIG. 5, when the DDR controller performs a read operation on the DDR SDRAM, the read efficiency of the clock is only about 25% to 30% even when operating in the burst mode. The same is true for write operations. This is because an idle cycle, a command cycle, and a refresh cycle such as idle cycles when accessing the DDR SDRAM take up a large part of the actual access time. When the GXB clock is operated at 125 MHz, the active bandwidth is calculated as in
즉, 125 MHz 클럭 사용시 DDR 메모리 1개 당 4Gbps의 대역폭을 제공한다. In other words, using 125 MHz clock, it provides 4Gbps of bandwidth per DDR memory.
예를 들어, 32 Gbps 속도의 데이터를 저장하려면 DDR SDRAM 8개를 병렬로 배치하면 된다. 즉, DDR SDRAM을 병렬로 더 많이 배치하면, 그 이상의 속도의 데이터도 충분히 저장할 수 있다.For example, to store data at 32 Gbps, eight DDR SDRAMs can be placed in parallel. In other words, if more DDR SDRAMs are placed in parallel, more data can be stored at higher speeds.
상기 도 2의 송신부에서는 데이터를 비 실시간으로 각각의 메모리 보드의 DDR SDRAM에 미리 저장한다. 시스템 시작시 각각의 SDRAM 은 FPGA에 4 Gbps의 속도로 데이터를 전송하며 FPGA에서는 전송받은 데이터를 취합하여 상위 단으로 순차적으로 전송한다. The transmitter of FIG. 2 stores data in advance in non-real time in DDR SDRAM of each memory board. At system startup, each SDRAM transfers data to the FPGA at 4 Gbps, and the FPGA collects the data and transmits them sequentially to the higher stages.
메모리 보드에서 IF 보드로 전송시의 데이터 전송 대역폭은 "DDR SDRAM 갯수 × DDR SDRAM 데이터 대역폭(4Gbps)" 이다. DDR 제어기와 DDR SDRAM 개별 데이터 취합 로직 및 상위 전송구조 로직은 FPGA 내부에 구현이 가능하다. The data transfer bandwidth when transferring from the memory board to the IF board is "Number of DDR SDRAM × DDR SDRAM Data Bandwidth (4Gbps)". DDR controllers, DDR SDRAM separate data collection logic, and higher transport structure logic can be implemented inside the FPGA.
상기의 무선통신 시스템은 DDR SDRAM의 병렬 배치 갯수에 따라 데이터 대역폭을 증가시킬 수 있으며, 이는 고속 기저대역 데이터 검증시 메모리 확장을 통해 원하는 전송속도를 구현할 수 있다는 것을 나타낸다.The wireless communication system can increase the data bandwidth according to the number of parallel arrangement of DDR SDRAM, which indicates that the desired transmission rate can be achieved through memory expansion during high-speed baseband data verification.
도 6은 본 발명의 실시 예에 따른 무선통신 시스템 수신부의 구조를 도시한 도면이다.6 is a diagram illustrating a structure of a wireless communication system receiver according to an exemplary embodiment of the present invention.
상기 도 6을 참고하면, IF보드(610)에서 전송된 고속 기저대역 데이터는 메모리 보드(630, 650)의 각각의 DDR SDRAM(632, 633, 636, 637, 652, 653, 655, 657)에 저장된다. 상기 IF 보드(610)에서 전송된 데이터는 고속이기 때문에 하나의 DDR SDRAM에서는 그 데이터의 대역폭을 전부 수용할 수 없다. Referring to FIG. 6, high-speed baseband data transmitted from the
예를 들어, 상기 IF 보드(610)에서 32Gbps의 데이터가 전송되고, DDR SDRAM에서는 4Gbps의 대역폭만을 수용할 수 있다고 하면, 32Gbps의 데이터를 수용하기 위해서는 DDR SDRAM의 8개를 병렬로 사용하면 데이터 수용이 가능하다. 즉, 수신부에서도 메모리 확장을 통해 원하는 속도를 얻을 수 있다.For example, if 32 Gbps of data is transmitted from the
도 7은 본 발명의 실시 예에 무선통신 시스템의 구조를 도시한 도면이다.7 is a diagram showing the structure of a wireless communication system according to an embodiment of the present invention.
상기 도 7을 참조하면, 본 발명의 무선통신 시스템에서는 수신된 데이터는 에어 인터페이스(710)을 통한 후, IF 보드(720)에서 기저대역 데이터로 변환이 되며 이후 모뎀 보드(730, 732, 734)로 전송된다. Referring to FIG. 7, in the wireless communication system of the present invention, the received data is converted through the
상기 모뎀 보드(730, 732, 734)에서 전송되는 데이터는 복조(Demodulation)과정을 통해 프로세스 보드(740)에 전달되며, 상기 프로세스 보드(740)에서 처리된 패킷 데이터는 중계선 보드를 통하거나 또는 상기 프로세스 보드(740)에서 직접 데이터를 상위 시스템에 전달된다.Data transmitted from the
본 발명은 모든 데이터를 로딩할 수 있도록 병렬로 메모리를 배치한 메모리 보드(730, 732, 734)를 설치하고, 기가비트 이더넷 인터페이스를 통해 터미널에서 데이터 오류 유무를 모니터링 할 수 있어, 모뎀 모드의 주 기능인 변복조, 스케줄링, LMAC 처리와, 프로세서 보드의 주기능인 IP 패 처리 등의 기능 구현 없이, 기저대역 데이터 쓰기 및 읽기 기능을 구현하여 상기 에어 인터페이스(710)의 속도 및 데이터의 오류 유무를 검증할 수 있다.The present invention can install memory boards (730, 732, 734) arranged in parallel to load all the data, and can monitor the presence of data errors in the terminal through a gigabit Ethernet interface, which is the main function of the modem mode The baseband data write and read function can be implemented without verification of modulation, demodulation, scheduling, LMAC processing, and IP packet processing, which are the main functions of the processor board. .
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.
본 발명은 고속 기저대역 데이터 검증시 메모리 확장을 통해 데이터 저장 및 전송, 수신 및 데이터 오류 검증 시스템을 구현할 수 있으며, 모뎀 모드의 주 기능인 변복조, 스케줄링, LMAC 처리와, 프로세서 보드의 주기능인 IP 패키 처리 등의 기능 구현 없이, 기저대역 데이터 쓰기 및 읽기 기능을 구현하여 에어 인터페이스의 속도 및 데이터의 오류 유무를 검증할 수 있다. The present invention can implement data storage, transmission, reception, and data error verification system through memory expansion during high-speed baseband data verification, and it is processing and demodulation, scheduling, LMAC processing, which is the main function of modem mode, and IP packet processing, which is the main function of processor board. The baseband data write and read functions can be implemented to verify the speed of the air interface and the presence of data errors.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060112072A KR101371512B1 (en) | 2006-11-14 | 2006-11-14 | Apparatus and method for high speed basedband data storage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060112072A KR101371512B1 (en) | 2006-11-14 | 2006-11-14 | Apparatus and method for high speed basedband data storage |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080043478A true KR20080043478A (en) | 2008-05-19 |
KR101371512B1 KR101371512B1 (en) | 2014-03-11 |
Family
ID=39661816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060112072A KR101371512B1 (en) | 2006-11-14 | 2006-11-14 | Apparatus and method for high speed basedband data storage |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101371512B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100499908B1 (en) * | 2000-12-27 | 2005-07-07 | (주)동아엘텍 | Device for detecting errors of communication system and method for controlling the same |
JP4499982B2 (en) * | 2002-09-11 | 2010-07-14 | 株式会社日立製作所 | Memory system |
KR100611579B1 (en) * | 2004-12-10 | 2006-08-10 | 한국전자통신연구원 | Mobile Platform Board and Apparatus for Multi-band And Multi-Carrier |
-
2006
- 2006-11-14 KR KR1020060112072A patent/KR101371512B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101371512B1 (en) | 2014-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108702358B (en) | Scalable efficient high-speed serialized interconnect | |
US9979432B2 (en) | Programmable distributed data processing in a serial link | |
US7694031B2 (en) | Memory controller including a dual-mode memory interconnect | |
JP5191555B2 (en) | Integrated circuit with bimodal data strobe | |
US7392331B2 (en) | System and method for transmitting data packets in a computer system having a memory hub architecture | |
US8458507B2 (en) | Bus frequency adjustment circuitry for use in a dynamic random access memory device | |
US20080104352A1 (en) | Memory system including a high-speed serial buffer | |
US8917110B2 (en) | Semiconductor package including multiple chips and memory system having the same | |
US11281603B2 (en) | Serial interface for semiconductor package | |
US8923372B2 (en) | Method and apparatus for improved parallel RF testing of multiple devices | |
US8250258B2 (en) | Hybrid serial peripheral interface data transmission architecture and method of the same | |
US8442075B2 (en) | Disparate clock domain synchronization | |
JP2009527829A (en) | Common analog interface for multiple processor cores | |
US11935600B2 (en) | Programmable atomic operator resource locking | |
US20190034372A1 (en) | MULTIPLE DEVICE PERIPHERAL COMPONENT INTERCONNECT EXPRESS (PCIe) CARD | |
CN114385240A (en) | Method for organizing programmable atomic unit instruction memory | |
US7861140B2 (en) | Memory system including asymmetric high-speed differential memory interconnect | |
US11971842B2 (en) | Communication device, communication system, and communication method for transmitting a serial signal group conforming to a serial peripheral interface | |
US20180019865A1 (en) | Baseband integrated circuit for performing digital communication with radio frequency integrated circuit and device including the same | |
US20090063736A1 (en) | Low power digital interface | |
KR101371512B1 (en) | Apparatus and method for high speed basedband data storage | |
US20100306437A1 (en) | Method and apparatus to selectively extend an embedded microprocessor bus through a different external bus | |
US20080005366A1 (en) | Apparatus and methods for handling requests over an interface | |
US9367495B1 (en) | High speed integrated circuit interface | |
KR102681179B1 (en) | Memory module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |