KR20080039133A - Manufacturing equipment of semiconductor device - Google Patents

Manufacturing equipment of semiconductor device Download PDF

Info

Publication number
KR20080039133A
KR20080039133A KR1020060106911A KR20060106911A KR20080039133A KR 20080039133 A KR20080039133 A KR 20080039133A KR 1020060106911 A KR1020060106911 A KR 1020060106911A KR 20060106911 A KR20060106911 A KR 20060106911A KR 20080039133 A KR20080039133 A KR 20080039133A
Authority
KR
South Korea
Prior art keywords
wafer
bevel
stage
guard
semiconductor device
Prior art date
Application number
KR1020060106911A
Other languages
Korean (ko)
Inventor
김태호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060106911A priority Critical patent/KR20080039133A/en
Publication of KR20080039133A publication Critical patent/KR20080039133A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Abstract

An apparatus for fabricating a semiconductor device is provided to avoid misalignment of a wafer loaded onto a wafer stage by forming a plurality of bevel guards disposed on the wafer stage and a part of the wafer stage corresponding to the edge of a wafer wherein the bevel guard has the same shape as the wafer stage to surround all the outer part of the wafer stage. A plurality of bevel guards(204) are disposed on a wafer stage(208) on which a wafer(202) is placed and on the stage corresponding to the edge of the wafer, fixing the position of the wafer and functioning to surround the bevel portion of the edge of the wafer. The bevel guard has a V shape having a slope capable of rotating with respect to a central axis(206). The bevel guard is open upward before a wafer is placed. When a wafer is placed, the lower portion of the bevel guard supports the wafer by the weight of the wafer and the upper portion of the bevel guard surrounds the bevel guard of the wafer. In the bevel guard, the upper portion of the slope has a greater width than that of the wafer and the lower portion of the slope has the same width as that of the wafer.

Description

반도체 소자 제조 장치{Manufacturing equipment of semiconductor device}Manufacturing device of semiconductor device

도 1은 종래 장비 내의 웨이퍼 스테이지 및 웨이퍼 스테이지에서 웨이퍼의 오정렬을 도시한 사시도.1 is a perspective view illustrating misalignment of a wafer in a wafer stage and a wafer stage in a conventional equipment.

도 2는 본 발명의 실시예에 따른 반도체 소자 제조 장치와 그의 동작 방법을 도시한 단면도.2 is a cross-sectional view showing a semiconductor device manufacturing apparatus and an operation method thereof according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

202 : 웨이퍼 204 : 베벨 가드202: wafer 204: bevel guard

206 : 중심축206: central axis

본 발명은 반도체 소자 제조 장치에 관한 것으로, 보다 상세하게는, 반도체 제조 공정시 반도체 장비 내의 웨이퍼 스테이지에서 웨이퍼 오정렬을 방지할 수 있는 반도체 소자 제조 장치에 관한 것이다. The present invention relates to a semiconductor device manufacturing apparatus, and more particularly, to a semiconductor device manufacturing apparatus capable of preventing wafer misalignment at the wafer stage in the semiconductor equipment during the semiconductor manufacturing process.

반도체 장비의 제조 공정은 크게 노광(Photolithography) 공정, 건식 식각(Dry Etch) 공정, 화학적기상증착(Chemical Vapor Deposition : 이하 "CVD" 라고 함)공정과 물리적기상증착(Physica Vapor Deposition : 이하 "PVD" 라고 함) 공정 등을 포함한 증착 공정으로 나뉘게 되는데, 상기 공정들에 사용되는 대부분의 반도체 장비는 1장 혹은 2장의 실리콘 웨이퍼를 장비 내부에 실장시킬 수 있게 구성되어 있다.The manufacturing process of semiconductor equipment is divided into photolithography process, dry etching process, chemical vapor deposition process (hereinafter referred to as "CVD") process and physical vapor deposition ("PVD"). It is divided into a deposition process including a process, etc., most of the semiconductor equipment used in the above process is configured to mount one or two silicon wafers inside the equipment.

한편, 상기 각 공정에서 반도체 장비마다의 특성과 각 공정시 사용되는 레시피(Recipe) 및 레티클(Reticle)에 따라 노광, 식각 및 증착 공정 진행 후, 웨이퍼 내 결과물들은 균일도(Uniformity)의 차이를 가지게 된다. 따라서, 안정한 공정 진행을 위해서는 최적화된 레시피를 사용함과 동시에 동일 공정하에서 모든 웨이퍼가 장비 내에서 동일한 위치에 실장되어야만 한다. Meanwhile, after the exposure, etching, and deposition processes are performed according to the characteristics of each semiconductor device and the recipe and reticle used in each process, the results in the wafer have a difference in uniformity. . Therefore, to ensure stable processing, all wafers must be mounted in the same position in the equipment under the same process while using optimized recipes.

도 1은 종래 장비 내의 웨이퍼 스테이지 및 웨이퍼 스테이지에서 웨이퍼의 오정렬을 도시한 사시도이다.1 is a perspective view illustrating misalignment of a wafer in a wafer stage and a wafer stage in a conventional apparatus.

도시된 바와 같이, 장비 내에서 공정을 위하여 웨이퍼(102)가 위치하는 웨이퍼 스테이지(100)는 웨이퍼 모양과 같은 틀의 형태로 구성되어 있고, 이 틀에 웨이퍼(102)를 로딩시켜 공정을 진행한다.As shown, the wafer stage 100 in which the wafer 102 is located for processing in the equipment is configured in the form of a mold such as a wafer shape, and the wafer 102 is loaded on the mold to proceed with the process. .

그러나, 각 장비마다 내부에 웨이퍼가 실장되는 스테이지(Stage) 또는 진공 척(Vacuum Chuck)이 모두 다른 형태를 가지고 있어 웨이퍼를 스테이지에 로딩시키는 블레이드(Blade)의 측정값, 이동 속도, 티칭(Teaching)의 숙련도 및 웨이퍼의 워페이지(Warpage) 등으로 인해 스테이지에 웨이퍼가 오정렬(Mis-Align)되어 로딩되는 경우가 발생하게 된다.However, since each stage has a different form of a stage or vacuum chuck in which the wafer is mounted, the measurement value, the moving speed, and the teaching of the blade loading the wafer onto the stage are different. Due to the proficiency and warpage of the wafer, the wafer is misaligned and loaded on the stage.

또한, 블레이드는 스텝핑 모터(Stepping Motor)를 이용하여 같은 구간을 반복하는 방식으로 구동하기 때문에 웨이퍼의 운반시에 흔들림 등에 따라 웨이퍼를 스테이지에 정위치 시키지 못하는 슬라이딩(Sliding) 현상이나 오정렬을 발생시킬 수 있다.In addition, since the blade is driven by repeating the same section using a stepping motor, a sliding phenomenon or misalignment may occur that does not allow the wafer to be positioned on the stage due to shaking during transportation of the wafer. have.

따라서, 반도체 장비 내에서 웨이퍼의 위치가 웨이퍼 스테이지를 이탈하여 오정렬 되었을 때, 비록 오정렬의 정도가 장비의 에러(Error) 범위에 들지 않는다고 하더라도, 노광 공정에서의 패턴(Pattern) 불량이나 식각 및 증착 공정에서의 균일도 불량을 초래하게 되어 해당 웨이퍼의 수율과 성능에 치명적인 데미지를 준다.Therefore, when the position of the wafer in the semiconductor equipment is misaligned off the wafer stage, even if the degree of misalignment is not within the error range of the equipment, pattern defects or etching and deposition processes in the exposure process This results in poor uniformity at the wafer, which can damage the yield and performance of the wafer.

따라서, 본 발명은 반도체 제조 공정시 반도체 장비 내의 웨이퍼 스테이지에서 웨이퍼 오정렬을 방지할 수 있는 반도체 소자 제조 장치를 제공한다.Accordingly, the present invention provides a semiconductor device manufacturing apparatus capable of preventing wafer misalignment at the wafer stage in the semiconductor equipment during the semiconductor manufacturing process.

일 실시예에 있어서, 반도체 소자 제조 장치는, 웨이퍼가 안착되는 웨이퍼 스테이지 및 웨이퍼의 가장자리에 대응하는 스테이지 부분에 배치되어 상기 웨이퍼의 위치를 고정시킴과 아울러 웨이퍼 가장자리의 베벨 부분을 가리는 역할을 하는 다수의 베벨 가드(Bevel gaurd)를 구비하며,In one embodiment, a semiconductor device manufacturing apparatus is disposed on the wafer stage on which the wafer is seated and the stage portion corresponding to the edge of the wafer to fix the position of the wafer and to cover the bevel portion of the wafer edge. Has a bevel gaurd

상기 베벨 가드는, 중앙의 축을 중심으로 회전 가능한 경사면을 갖는 "V"자 형태로 이루어져, 웨이퍼가 놓이기 전에는 위로 열려 있다가 웨이퍼가 놓여지면 상기 웨이퍼의 자체 하중에 의해 아랫부분이 웨이퍼를 지지하고 윗부분이 웨이퍼의 베벨 지역을 가리는 것을 특징으로 한다.The bevel guard has a "V" shape with an inclined surface that is rotatable about a central axis. The bevel guard is opened upwards before the wafer is placed, and when the wafer is placed, the lower part supports the wafer by its own load and the upper part It is characterized by covering the bevel area of the wafer.

상기 베벨 가드는, 경사면의 윗부분은 웨이퍼 보다 넓은 폭을 갖도록 구비되 고, 경사면의 아랫부분은 웨이퍼와 같은 폭을 갖도록 구비된 것을 특징으로 한다.The bevel guard, the upper portion of the inclined surface is provided to have a wider width than the wafer, the lower portion of the inclined surface is characterized in that it is provided to have the same width as the wafer.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 반도체 소자 제조 장치와 그의 동작 방법을 도시한 단면도이다. 2 is a cross-sectional view illustrating a semiconductor device manufacturing apparatus and an operating method thereof according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시예에 따라 자동으로 웨이퍼를 정렬(Align)할 수 있는 반도체 소자 제조 장치는, 웨이퍼(202) 및 웨이퍼 스테이지(208)의 가장자리에 대응하여 웨이퍼 스테이지 부분에 배치되고, 웨이퍼 스테이지(208)의 외곽을 모두 두를 수 있을 만큼 동일한 형태를 가지는 다수의 "V" 형태의 베벨 가드(Bevel Guard : 204)로 구성된다.As shown, a semiconductor device manufacturing apparatus capable of automatically aligning a wafer according to an embodiment of the present invention is disposed in the wafer stage portion corresponding to the edges of the wafer 202 and the wafer stage 208 and The bevel guard 204 has a plurality of “V” shapes having the same shape so as to surround the wafer stage 208.

그리고, 상기 다수의 베벨 가드(204)는 웨이퍼 스테이지(208)에 로딩된 웨이퍼(202)를 고정시키고, 동일한 위치에 중심축(206)이 형성되어 있으며, 상기 중심축(206)들은 모두 수평을 이루고 있다. The plurality of bevel guards 204 fix the wafer 202 loaded on the wafer stage 208, and have a central axis 206 formed at the same position, and the central axes 206 are all horizontal. It is coming true.

또한, 상기 베벨 가드(204)는 웨이퍼가 로딩되지 않았을 때 상부가 오픈되어 있어 웨이퍼 스테이지(208)의 외곽을 확장하는 경사면의 형태를 가지고 있다. 여기서, 상기 경사면의 상부는 웨이퍼(202)가 넉넉히 놓일 정도로 웨이퍼보다 넓은 폭을 가지지만 경사면의 아래는 웨이퍼 베벨 부분의 스크레치(Scratch) 방지를 위해 웨이퍼(202)의 지름과 동일한 폭을 가지게 된다.In addition, the bevel guard 204 is in the form of an inclined surface that is open when the wafer is not loaded to extend the outline of the wafer stage 208. Here, the upper portion of the inclined surface has a width wider than the wafer so that the wafer 202 is placed sufficiently, but the lower portion of the inclined surface has the same width as the diameter of the wafer 202 to prevent scratches of the wafer bevel portion.

아울러, 상기 베벨 가드(204)는 "V"자 형태를 가졌을 때와 유사한 역할을 할 수 있는 "U"자 등과 같은 형태로 제작될 수 있다.In addition, the bevel guard 204 may be manufactured in a form such as "U" that can play a similar role as when having a "V" shape.

한편, 본 발명의 실시예에 따라 자동으로 웨이퍼를 정렬할 수 있는 반도체 소자 제조 장치의 동작 방법을 설명하면, 우선, 웨이퍼(202)를 웨이퍼 스테이지(208)에 로딩시키기 위하여 블레이드(미도시)로 웨이퍼(202)를 베벨 가드(204)의 안쪽 경사면에 위치시킨다. 이때. 웨이퍼(202)는 수평 또는 수평이 아닌 비대칭 각도를 가지고 일측의 베벨 가드(204) 안쪽 경사면에 웨이퍼(202)가 위치하게 된다.Meanwhile, referring to an operation method of a semiconductor device manufacturing apparatus capable of automatically aligning wafers according to an embodiment of the present invention, first, a blade (not shown) is used to load the wafer 202 into the wafer stage 208. The wafer 202 is positioned on the inner inclined surface of the bevel guard 204. At this time. The wafer 202 has a non-horizontal or non-horizontally asymmetric angle and the wafer 202 is positioned on the inclined surface of the bevel guard 204 on one side.

이어서, 상기 베벨 가드(204)의 안쪽 경사면에 위치한 웨이퍼(202)는 그 자체의 하중으로 미끄러지며 웨이퍼 스테이지(208) 방향으로 내려오게 된다. 이때, 최초 경사면에 비대칭하게 웨이퍼(202)가 위치하게 되어도 베벨 가드(204)가 중심축(206)을 기준으로 회전하기 때문에 웨이퍼(202)는 수평을 유지하면서 웨이퍼 스테이지(208) 방향으로 내려오게 된다.Subsequently, the wafer 202 located on the inner inclined surface of the bevel guard 204 slides under its own load and descends toward the wafer stage 208. At this time, since the bevel guard 204 rotates about the central axis 206 even when the wafer 202 is positioned asymmetrically on the initial inclined surface, the wafer 202 is lowered toward the wafer stage 208 while keeping the horizontal. do.

이후, 웨이퍼(202)가 자체 하중으로 아래 웨이퍼 스테이지(208)로 내려오면서 베벨 가드(204)의 하부를 웨이퍼(202)의 하중으로 압박하게 되고, 이 힘으로 중심축(206)을 기준으로 베벨 가드(204)는 회전하게 되며, 웨이퍼(202)는 베벨 가드(204)의 아랫부분이 웨이퍼(202)를 지지하게 된다. Thereafter, the wafer 202 descends to the lower wafer stage 208 at its own load and presses the lower portion of the bevel guard 204 with the load of the wafer 202, and this force causes the bevel relative to the central axis 206. The guard 204 is rotated, and the lower portion of the bevel guard 204 supports the wafer 202.

따라서, 웨이퍼(202)는 웨이퍼 스테이지(208)에서 이탈하지 않고 수평을 유지하여 웨이퍼(202)의 오정렬이 방지된다. 그리고, 웨이퍼(202)가 웨이퍼 스테이지(208)에 로딩된 후 웨이퍼(202)는 자체의 하중 또는, 전기적, 물리적인 힘으로 웨이퍼 스테이지(208)에 고정된다.Thus, the wafer 202 is kept horizontal without leaving the wafer stage 208 so that misalignment of the wafer 202 is prevented. Then, after the wafer 202 is loaded onto the wafer stage 208, the wafer 202 is fixed to the wafer stage 208 by its own load or by electrical or physical force.

아울러, 전술한 방법에 의하여 웨이퍼를 웨이퍼 스테이지에 정렬시켰을 때, 웨이퍼의 가장자리, 즉, 베벨 부분은 베벨 가드의 윗부분에 의해 가려지게 된다. 이로 인하여, 공정 진행 시 웨이퍼 베벨 부분의 데미지가 줄어들어 베벨로 인한 데미지 소스의 생성을 방지할 수 있고, 후속의 베벨 에치, 크리닝과 같은 EBR(Ege Bead Removal)공정을 줄여줄 수 있다.In addition, when the wafer is aligned with the wafer stage by the method described above, the edge of the wafer, that is, the bevel portion, is covered by the upper portion of the bevel guard. As a result, the damage of the wafer bevel portion may be reduced during the process to prevent the generation of the damage source due to the bevel, and to reduce the EBR (Ege Bead Removal) process, such as subsequent bevel etching and cleaning.

또한, 헬륨(Helium)을 사용하여 웨이퍼를 저온으로 유지하는 방법을 사용하는 공정에서, 헬륨의 유량이 많을 경우 헬륨의 압력으로 웨이퍼가 스테이지에서 이탈하는 경우가 생기게 된다. 그러나, 본 발명에 따른 반도체 제조 장치를 사용하면 베벨 가드의 홈에 웨이퍼가 밀착하게 되므로 이탈을 방지할 수 있고, 이에 따라, 보다 많은 유량의 헬륨을 웨이퍼의 하부에 주입함으로써 보다 낮은 온도에서 공정이 진행이 가능하다.In addition, in the process using a method of keeping the wafer at a low temperature using helium, when the flow rate of helium is large, the wafer may be released from the stage by the pressure of helium. However, when the semiconductor manufacturing apparatus according to the present invention is used, the wafer is in close contact with the groove of the bevel guard, and thus the separation can be prevented. It is possible to proceed.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 웨이퍼 및 웨이퍼 스테이지의 가장자리에 대응하여 웨이퍼 스테이지 부분에 배치되고, 웨이퍼 스테이지의 외곽을 모두 두를 수 있을 만큼의 동일한 모양을 가지는 다수의 "V" 형태의 베벨 가드로 이루어진 반도체 제조 장치를 사용하여, 웨이퍼 스테이지에 로딩되는 웨이퍼의 오정렬을 방지할 수 있다. As described above, the present invention provides a plurality of "V" shaped bevel guards disposed on the wafer stage portion corresponding to the edges of the wafer and the wafer stage, and having the same shape to surround the wafer stage. By using the semiconductor manufacturing apparatus, the misalignment of the wafer loaded on the wafer stage can be prevented.

또한, "V" 형태의 베벨 가드로 이루어진 반도체 제조 장치를 사용할 경우, 웨이퍼의 베벨 부분이 베벨 가드에 의해 가려지게 됨으로써, 웨이퍼 베벨로 인한 데미지 소스의 생성을 방지할 수 있고, 이에 따라, 후속의 베벨 에치, 크리닝과 같은 공정을 줄여줄 수 있다.In addition, in the case of using a semiconductor manufacturing apparatus consisting of a "V" type bevel guard, the bevel portion of the wafer is covered by the bevel guard, thereby preventing the generation of a damage source due to the wafer bevel, and thus, subsequent This can reduce processes such as bevel etch and cleaning.

또한, 헬륨(Helium)을 사용하여 웨이퍼를 저온으로 유지하는 방법을 사용하는 공정에서 베벨 가드의 홈에 웨이퍼가 밀착됨으로써 헬륨에 의한 웨이퍼 이탈을 방지할 수 있고, 이에 따라, 보다 많은 유량의 헬륨을 웨이퍼의 하부에 사용할 수 있기 때문에 보다 낮은 온도에서의 증착 공정이 가능하다.In addition, in the process using the method of keeping the wafer at a low temperature using helium, the wafer adheres closely to the groove of the bevel guard, thereby preventing the wafer from being separated by helium, thereby increasing the flow rate of helium. Because it can be used at the bottom of the wafer, deposition processes at lower temperatures are possible.

Claims (2)

웨이퍼가 안착되는 웨이퍼 스테이지 및 웨이퍼의 가장자리에 대응하는 스테이지 부분에 배치되어 상기 웨이퍼의 위치를 고정시킴과 아울러 웨이퍼 가장자리의 베벨 부분을 가리는 역할을 하는 다수의 베벨 가드(Bevel gaurd)를 구비하며,And a plurality of bevel gaurds disposed on the wafer stage on which the wafer is seated and on a stage portion corresponding to the edge of the wafer to fix the position of the wafer and to cover the bevel portion of the wafer edge. 상기 베벨 가드는, 중앙의 축을 중심으로 회전 가능한 경사면을 갖는 "V"자 형태로 이루어져, 웨이퍼가 놓이기 전에는 위로 열려 있다가 웨이퍼가 놓여지면 상기 웨이퍼의 자체 하중에 의해 아랫부분이 웨이퍼를 지지하고 윗부분이 웨이퍼의 베벨 지역을 가리는 것을 특징으로 하는 반도체 소자 제조 장치.The bevel guard has a "V" shape with an inclined surface that is rotatable about a central axis. The bevel guard is opened upwards before the wafer is placed, and when the wafer is placed, the lower part supports the wafer by its own load and the upper part A semiconductor device manufacturing apparatus characterized by covering the bevel area of the wafer. 제 1 항에 있어서,The method of claim 1, 상기 베벨 가드는, 경사면의 윗부분은 웨이퍼 보다 넓은 폭을 갖도록 구비되고, 경사면의 아랫부분은 웨이퍼와 같은 폭을 갖도록 구비된 것을 특징으로 하는 반도체 소자 제조 장치.The bevel guard, the upper portion of the inclined surface is provided to have a wider width than the wafer, the lower portion of the inclined surface is a semiconductor device manufacturing apparatus, characterized in that provided with the same width as the wafer.
KR1020060106911A 2006-10-31 2006-10-31 Manufacturing equipment of semiconductor device KR20080039133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060106911A KR20080039133A (en) 2006-10-31 2006-10-31 Manufacturing equipment of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106911A KR20080039133A (en) 2006-10-31 2006-10-31 Manufacturing equipment of semiconductor device

Publications (1)

Publication Number Publication Date
KR20080039133A true KR20080039133A (en) 2008-05-07

Family

ID=39647469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106911A KR20080039133A (en) 2006-10-31 2006-10-31 Manufacturing equipment of semiconductor device

Country Status (1)

Country Link
KR (1) KR20080039133A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114657543A (en) * 2022-03-21 2022-06-24 盛吉盛半导体科技(无锡)有限公司 Blade assembly structure convenient to adjust

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114657543A (en) * 2022-03-21 2022-06-24 盛吉盛半导体科技(无锡)有限公司 Blade assembly structure convenient to adjust
CN114657543B (en) * 2022-03-21 2023-10-13 盛吉盛半导体科技(无锡)有限公司 Blade assembly structure convenient to adjust

Similar Documents

Publication Publication Date Title
US10431489B2 (en) Substrate support apparatus having reduced substrate particle generation
JP2918780B2 (en) Alignment of shadow frames and large planar substrates on heated supports
US7217325B2 (en) System for processing a workpiece
US8166985B2 (en) Substrate cleaning and processing apparatus with magnetically controlled spin chuck holding pins
US10695792B2 (en) Substrate processing method and substrate processing apparatus
JP6945314B2 (en) Board processing equipment
US11433440B2 (en) Cleaning device for cleaning electroplating substrate holder
TW201834140A (en) Wafer edge lift pin design for manufacturing a semiconductor device
KR20050086941A (en) Coating device and coating film forming method
KR20170102008A (en) The substrate transfer mechanisms
KR102294642B1 (en) Liquid processing apparatus
JP5012632B2 (en) Manufacturing method of semiconductor device
KR101972226B1 (en) Substrate cleaning device and substrate processing apparatus including the same
KR20160094276A (en) Substrate processing apparatus and substrate processing method
JP4565433B2 (en) Liquid processing apparatus and liquid processing method
US20090025755A1 (en) Method for treating substrate
KR101421645B1 (en) Substrate processing apparatus
KR20080039133A (en) Manufacturing equipment of semiconductor device
JP2022171969A (en) Substrate processing apparatus
KR100814567B1 (en) Solution supplying apparatus
KR20040073087A (en) Wafer holder
JP3922062B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
KR20060120730A (en) Apparatus for supporting a semiconductor wafer
US20240038571A1 (en) Vacuum chuck
KR20100048407A (en) Substrate support member and apparatus for treating substrate with the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination