KR20080038642A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20080038642A
KR20080038642A KR1020060105796A KR20060105796A KR20080038642A KR 20080038642 A KR20080038642 A KR 20080038642A KR 1020060105796 A KR1020060105796 A KR 1020060105796A KR 20060105796 A KR20060105796 A KR 20060105796A KR 20080038642 A KR20080038642 A KR 20080038642A
Authority
KR
South Korea
Prior art keywords
electrode
layer
substrate
electrodes
black
Prior art date
Application number
KR1020060105796A
Other languages
Korean (ko)
Inventor
최연주
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060105796A priority Critical patent/KR20080038642A/en
Publication of KR20080038642A publication Critical patent/KR20080038642A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Abstract

A plasma display panel is provided to improve bright room contract by forming a transparent electrode and a bus electrode as first and second electrodes, in which the bus electrode is composed of a white layer and plural black layers. A first substrate and a second substrate are opposite to each other, and barrier ribs(16) are interposed between the first and second substrates to define discharge cells(17) between the substrates. A phosphor layer is formed in the discharge cells, and address electrodes(11) are disposed in a first direction on the first substrate. A first electrode(31) and a second electrode(32) are opposite to each other in the discharge cell and are formed on the second substrate in a second direction crossing the address electrodes. A dielectric layer is formed on the second substrate to cover the first and second electrodes. Each of the first and second electrodes has transparent electrodes(31a,32a) formed on the second substrate and bus electrodes(31b,32b) formed on the transparent electrodes. The bus electrode has a black layer and a white layer.

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

도1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 분해하여 개략적으로 도시한 사시도이다.1 is a perspective view schematically illustrating an exploded view of a plasma display panel according to an exemplary embodiment of the present invention.

도2는 도1의 Ⅱ-Ⅱ 선을 따라 자른 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도3은 본 발명의 일 실시예에서 방전셀과 전극의 배치 관계를 도시한 평면도이다.3 is a plan view illustrating a disposition relationship between discharge cells and electrodes in an embodiment of the present invention.

도4는 버스전극에 외광을 흡수하는 작동 상태를 나타내는 단면도이다.Fig. 4 is a sectional view showing an operating state in which external light is absorbed by the bus electrode.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 제1 기판(배면기판) 11 : 어드레스전극10: first substrate (back substrate) 11: address electrode

13, 21 : 유전층 16 : 격벽13, 21: dielectric layer 16: partition wall

16a : 제1 격벽부재 16b : 제2 격벽부재16a: first partition member 16b: second partition member

17 : 방전셀 19 : 형광체층17 discharge cell 19 phosphor layer

20 : 제2 기판(전면기판) 23 : 보호막20: second substrate (front substrate) 23: protective film

31 : 제1 전극(유지전극) 31a, 32a : 투명전극31: first electrode (holding electrode) 31a, 32a: transparent electrode

31b, 32b : 버스전극 32 : 제2 전극(주사전극)31b, 32b: bus electrode 32: second electrode (scanning electrode)

231c, 232c : 제1 블랙 레이어 231d, 232d : 제2 블랙 레이어231c and 232c: first black layer 231d and 232d: second black layer

131, 132 : 화이트 레이어131, 132: white layer

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 흑부율 향상으로 명실 콘트라스트를 향상시키는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel that improves bright room contrast by improving black fraction.

일반적으로 플라즈마 디스플레이 패널은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(VUV: Vacuum Ultra-Violet)을 이용하여 형광체를 여기시킴으로서 발생되는 적색(R), 녹색(G) 및 청색(B)의 가시광으로 영상을 구현하는 디스플레이 소자이다.In general, a plasma display panel is a visible light of red (R), green (G) and blue (B) generated by exciting the phosphor using a vacuum ultra-violet (VUV) emitted from the plasma obtained through gas discharge It is a display device for implementing an image.

일례로서, 교류형 플라즈마 디스플레이 패널은 배면기판 상에 어드레스전극들을 형성하고, 어드레스전극들을 유전층으로 덮고 있다. 격벽들은 유전층 위의 각 어드레스전극들 사이에 배치되어 스트라이프(stripe) 모양으로 형성되고, 적색(R), 녹색(G) 및 청색(B)의 형광체층은 격벽들에 형성된다. 이 배면기판에 대향하는 전면기판에는 어드레스전극들과 교차하는 방향을 따라 한 쌍의 유지전극과 주사전극으로 구성되는 표시전극들이 형성되고, 유전층과 MgO 보호막이 이 표시전극들을 덮고 있다. 배면기판 상의 어드레스전극들과 전면기판 상의 표시전극들 쌍이 교차하는 지점에 방전셀이 형성된다. 이 플라즈마 디스플레이 패널의 내부에는 수백만 개 이상의 단위 방전셀들이 매트릭스(Matrix) 형태로 배열된다.As an example, an AC plasma display panel forms address electrodes on a back substrate and covers the address electrodes with a dielectric layer. The partition walls are disposed between the address electrodes on the dielectric layer to form a stripe shape, and phosphor layers of red (R), green (G), and blue (B) layers are formed on the partition walls. On the front substrate facing the rear substrate, display electrodes composed of a pair of sustain electrodes and scan electrodes are formed along the direction crossing the address electrodes, and a dielectric layer and an MgO protective film cover the display electrodes. The discharge cell is formed at the point where the pair of address electrodes on the rear substrate and the pair of display electrodes on the front substrate cross each other. In the plasma display panel, millions of unit discharge cells are arranged in a matrix form.

이와 같은 플라즈마 디스플레이 패널의 방전셀들을 구동시키는 데 기억특성 이 이용된다. 보다 자세히 설명하면, 한 쌍의 표시전극을 구성하는 유지전극과 주사전극 사이에서 방전을 일으키기 위해서는 특정 전압 이상의 전위차가 필요하며, 이 경계가 되는 전압을 방전개시전압(Vf: Firing Voltage)이라고 한다. 스캔전압과 어드레스전압을 주사전극과 어드레스전극에 각각 인가하면 방전이 개시되어 방전셀 내에 플라즈마가 형성되고, 이 플라즈마의 전자와 이온은 반대 극성을 갖는 전극 쪽으로 이동하게 된다.The memory characteristic is used to drive the discharge cells of the plasma display panel. In more detail, in order to generate a discharge between the sustain electrode and the scan electrode constituting the pair of display electrodes, a potential difference of more than a specific voltage is required, and the voltage at this boundary is called a firing voltage (Vf). When the scan voltage and the address voltage are respectively applied to the scan electrode and the address electrode, the discharge is started to form a plasma in the discharge cell, and the electrons and ions of the plasma move toward the electrodes having opposite polarities.

한편, 이 플라즈마 디스플레이 패널의 각 전극에는 유전층이 도포되어 있어 이동된 공간전하들의 대부분은 반대 극성을 가지는 유전층 위에 쌓이며, 결국 주사전극과 어드레스전극 사이의 순(net) 공간전위는 원래 인가된 어드레스전압(Va)보다 낮아져 방전은 약해지고 어드레스 방전은 소멸된다. 이 때, 유지전극에는 상대적으로 적은 양의 전자가 쌓이며, 주사전극에는 상대적으로 많은 양의 이온이 쌓이게 되는데, 이들 유지전극 및 주사전극을 덮고 있는 유전층 위에 쌓인 전하들을 벽전하(Qw: Wall Charge)라 하고, 이들 벽전하에 의해 유지전극 및 주사전극 사이에 형성되는 공간전압을 벽전압(Vw: Wall Voltage)이라고 한다.On the other hand, a dielectric layer is applied to each electrode of the plasma display panel, so that most of the moved space charges are stacked on the dielectric layer having opposite polarity, so that the net space potential between the scan electrode and the address electrode is originally applied to the address. The voltage becomes lower than the voltage Va, the discharge is weakened, and the address discharge is extinguished. At this time, a relatively small amount of electrons are accumulated in the sustain electrode, and a relatively large amount of ions are accumulated in the scan electrode. The charges accumulated on the sustain electrode and the dielectric layer covering the scan electrode are wall charged (Qw). The space voltage formed between the sustain electrode and the scan electrode by these wall charges is referred to as wall voltage (Vw).

계속해서, 유지전극과 주사전극에 방전유지전압(Vs)을 인가할 경우, 상기 방전유지전압(Vs)과 벽전압(Vw)의 크기를 합친 값(Vs+Vw)이 방전개시전압(Vf)보다 높게 되면 방전셀 내에서 유지 방전이 일어나게 된다. 이 때 발생하는 진공 자외선(VUV)은 해당 형광체를 여기시켜 투명한 전면 기판을 통하여 가시광을 방출한다.Subsequently, when the discharge sustain voltage Vs is applied to the sustain electrode and the scan electrode, the sum of the magnitudes of the discharge sustain voltage Vs and the wall voltage Vw (Vs + Vw) is the discharge start voltage Vf. If higher, sustain discharge occurs in the discharge cell. The vacuum ultraviolet (VUV) generated at this time excites the phosphor and emits visible light through the transparent front substrate.

그러나, 주사전극과 어드레스전극 사이의 어드레스 방전이 없을 경우(즉, 어드레스전압(Va)이 인가되지 않았을 경우)에는 유지전극과 주사전극 사이에는 벽전 하가 쌓이지 않게 되며, 결과적으로 유지전극과 주사전극 사이의 벽전압도 존재하지 않게 된다. 이 때에는 유지전극과 주사전극에 가해 준 방전유지전압(Vs)만이 방전셀 내에 형성되며, 이 방전유지전압는 방전개시전압(Vf)보다 낮기 때문에 유지전극과 주사전극 사이의 기체공간을 방전시키지 못한다.However, when there is no address discharge between the scan electrode and the address electrode (that is, when the address voltage Va is not applied), wall charges do not accumulate between the sustain electrode and the scan electrode, and consequently, the sustain electrode and the scan electrode. There is no wall voltage in between. At this time, only the discharge sustain voltage Vs applied to the sustain electrode and the scan electrode is formed in the discharge cell. Since the discharge sustain voltage is lower than the discharge start voltage Vf, the gas space between the sustain electrode and the scan electrode cannot be discharged.

이와 같이 구동되는 플라즈마 디스플레이 패널에서 흑색이 차지하는 비율 즉, 흑부율을 향상시켜 명실 콘트라스트를 향상시킨 위한 다양한 시도가 있다. 예를 들면, 표시전극을 투명전극과 버스전극으로 형성하고, 이 버스전극으로 흑부를 형성하는 플라즈마 디스플레이 패널이 있다.Various attempts have been made to improve the contrast of black room by improving the ratio of black, that is, the black portion of the plasma display panel. For example, there is a plasma display panel in which a display electrode is formed of a transparent electrode and a bus electrode, and a black part is formed from the bus electrode.

버스전극은 우수한 통전성을 가지게 하는 화이트 레이어와, 흑부를 형성하는 블랙 레이어로 형성된다. 통상적으로 블랙 레이어는 화이트 레이어 상에 1층으로 형성되므로 전면기판과 평행한 방향의 면적에 의존하는 외광 흡수 성능을 가진다.The bus electrode is formed of a white layer having excellent electrical conductivity and a black layer forming a black portion. In general, since the black layer is formed as one layer on the white layer, the black layer has an external light absorption performance depending on an area in a direction parallel to the front substrate.

본 발명의 목적은 전면기판과 평행한 방향에 대한 블랙 레이어의 면적을 유지하면서도 흑부율 향상으로 명실 콘트라스트를 향상시키는 플라즈마 디스플레이 패널을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display panel which improves bright room contrast by improving black ratio while maintaining the area of the black layer in a direction parallel to the front substrate.

본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 서로 마주하여 이격 배치되는 제1 기판과 제2 기판, 상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽, 상기 방전셀 내에 형성되는 형광체층, 상기 제1 기판에서 상기 제1 방향을 따라 형성되는 어드레스전극, 상기 제2 기판에서 상기 제1 방향과 교차하는 제2 방향을 따라 서로 나란하게 형성되는 제1 전극과 제2 전극, 및 상기 제1 전극과 상기 제2 전극을 덮으면서 상기 제2 기판에 형성되는 유전층을 포함하며, 상기 제1 전극 및 제2 전극 각각은, 상기 제2 기판에 형성되는 투명전극과, 상기 투명전극 상에 형성되는 버스전극을 포함하며, 상기 버스전극은, 블랙 레이어와 화이트 레이어를 포함하며, 상기 블랙 레이어는 복수 층으로 형성될 수 있다.According to an embodiment of the present invention, a plasma display panel includes a first substrate and a second substrate facing each other, a partition wall disposed between the two substrates to partition discharge cells, a phosphor layer formed in the discharge cells, An address electrode formed along the first direction on the first substrate, a first electrode and a second electrode formed parallel to each other along a second direction crossing the first direction on the second substrate, and the first electrode A dielectric layer formed on the second substrate while covering an electrode and the second electrode, wherein each of the first electrode and the second electrode includes a transparent electrode formed on the second substrate and a transparent electrode formed on the transparent electrode; A bus electrode may be included. The bus electrode may include a black layer and a white layer, and the black layer may be formed of a plurality of layers.

상기 블랙 레이어는 상기 화이트 레이어를 사이에 두고 형성될 수 있다. 상기 블랙 레이어는, 상기 투명전극에 형성되는 제1 블랙 레이어와, 상기 화이트 레이어에 형성되는 제2 블랙 레이어를 포함할 수 있다.The black layer may be formed with the white layer interposed therebetween. The black layer may include a first black layer formed on the transparent electrode and a second black layer formed on the white layer.

상기 제1 블랙 레이어 및 상기 제2 블랙 레이어는 상기 제1 방향을 따라 동일 크기의 폭을 가질 수 있다.The first black layer and the second black layer may have the same width along the first direction.

상기 제1 블랙 레이어와 상기 제2 블랙 레이어 및 상기 화이트 레이어는 상기 제1 방향을 따라 동일 폭을 가질 수 있다.The first black layer, the second black layer, and the white layer may have the same width along the first direction.

상기 격벽은, 상기 제1 방향을 따라 길게 형성되고, 상기 제2 방향을 따라 기설정된 간격을 유지하면서 서로 나란하게 배치되는 제1 격벽부재들, 및 상기 제1 격벽부재들 사이에서 상기 제2 방향을 따라 길게 형성되고, 상기 제1 방향을 따라 기설정된 간격을 유지하면서 서로 나란하게 배치되는 제2 격벽부재들을 포함할 수 있다.The partition wall is formed to extend in the first direction and is arranged in parallel with each other while maintaining a predetermined interval along the second direction, and the second direction between the first partition members. It may be formed along the length, and may include second partition wall members arranged in parallel with each other while maintaining a predetermined interval in the first direction.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하 는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like elements throughout the specification.

도1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 분해하여 개략적으로 도시한 사시도이고, 도2는 도1의 Ⅱ-Ⅱ 선을 따라 자른 단면도이다.1 is a perspective view schematically illustrating an exploded view of a plasma display panel according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

이 도면들을 참조하면, 일 실시예에 따른 플라즈마 디스플레이 패널은 기설정된 간격을 두고 서로 마주 배치되어 봉착(封着)되는 제1 기판(이하, "배면기판"이라 한다)(10)과 제2 기판(이하, "전면기판"이라 한다)(20) 및 이 기판들(10, 20) 사이에 구비되는 격벽(16)을 포함한다. 이 격벽(16)은 배면기판(10)과 전면기판(20) 사이에서 소정의 높이로 형성되어 다수의 방전셀들(17)을 구획한다. 이 방전셀들(17)은 기체방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 네온(Ne)과 제논(Xe)을 포함하는 혼합가스)를 충전하고 있으며, 이 진공자외선을 흡수하여 가시광을 방출하는 형광체층(19)을 구비하고 있다.Referring to these drawings, the plasma display panel according to the exemplary embodiment is disposed on the first substrate (hereinafter referred to as a "back substrate") 10 and the second substrate which are disposed to face each other at predetermined intervals. (Hereinafter referred to as "front substrate") 20 and partition walls 16 provided between the substrates 10 and 20. The partition 16 is formed at a predetermined height between the rear substrate 10 and the front substrate 20 to partition the plurality of discharge cells 17. The discharge cells 17 are filled with a discharge gas (for example, a mixed gas including neon (Ne) and xenon (Xe)) so as to generate vacuum ultraviolet rays by gas discharge. The discharge cells 17 absorb the vacuum ultraviolet rays and display visible light. A phosphor layer 19 emitting light is provided.

이 플라즈마 디스플레이 패널은 기체방전으로 화상을 구현하기 위하여, 배면기판(10)과 전면기판(20) 사이에서 각 방전셀(17)에 대응하도록 어드레스전극(11)과 제1 전극(이하 "유지전극"이라 한다)(31), 및 제2 전극(이하 "주사전극"이라 한다)(32)을 구비하고 있다.The plasma display panel includes an address electrode 11 and a first electrode (hereinafter referred to as a “holding electrode”) corresponding to each discharge cell 17 between the rear substrate 10 and the front substrate 20 in order to realize an image by gas discharge. 31 and a second electrode 32 (hereinafter referred to as "scan electrode").

일례로서, 어드레스전극(11)은 배면기판(10)의 내부 표면에 제1 방향(도면의 y축 방향)을 따라 신장(伸長) 형성되어, y축 방향으로 인접하는 방전셀들(17)에 연속적으로 대응한다. 또한 다수의 어드레스전극들(11)은 y축 방향과 교차하는 제2 방향(도면의 x축 방향)을 따라 인접하는 방전셀들(17)에 대응하도록 나란하게 배치된다.As an example, the address electrode 11 is formed along the first direction (y-axis direction in the drawing) on the inner surface of the back substrate 10 to form discharge cells 17 adjacent to the y-axis direction. Corresponds continuously. In addition, the plurality of address electrodes 11 are arranged side by side to correspond to the discharge cells 17 adjacent to each other in a second direction (the x-axis direction in the drawing) that crosses the y-axis direction.

이 어드레스전극들(11)은 상기한 바와 같이 배면기판(10)의 내부 표면을 덮어 이루어지는 유전층(13)으로 덮여진다. 이 유전층(13)은 방전시, 양이온 또는 전자가 어드레스전극(11)에 직접 충돌하는 것을 방지하여 어드레스전극(11)의 손상을 방지하고, 또한 벽전하를 형성 및 축적한다. 이 어드레스전극(11)은 배면기판(10)에 배치되어 가시광이 전방으로 조사되는 것을 방해하지 않으므로 불투명한 전극으로 형성될 수 있다. 즉 어드레스전극(11)은 우수한 통전성을 가지는 금속 전극으로 형성될 수 있다.The address electrodes 11 are covered with a dielectric layer 13 covering the inner surface of the back substrate 10 as described above. The dielectric layer 13 prevents cations or electrons from directly colliding with the address electrode 11 during discharge, thereby preventing damage to the address electrode 11, and also forms and accumulates wall charges. Since the address electrode 11 is disposed on the rear substrate 10 and does not prevent the visible light from being irradiated forward, the address electrode 11 may be formed as an opaque electrode. That is, the address electrode 11 may be formed of a metal electrode having excellent conductance.

이 격벽(16)은 실제로 유전층(13) 상에 구비되어 방전셀들(17)을 구획한다. 이 격벽(16)은 y축 방향으로 신장 형성되는 제1 격벽부재들(16a)과, 이 제1 격벽부재들(16a) 사이에서 x축 방향으로 신장 형성되는 제2 격벽부재들(16b)을 포함하여, 방전셀들(17)을 매트릭스(matrix) 구조로 형성하고 있다.The partition 16 is actually provided on the dielectric layer 13 to partition the discharge cells 17. The partition 16 includes first partition members 16a extending in the y-axis direction and second partition members 16b extending in the x-axis direction between the first partition members 16a. In addition, the discharge cells 17 are formed in a matrix structure.

또한, 격벽은 y축 방향으로 신장 형성되는 제1 격벽부재들로 형성되어, 방전셀들을 스트라이프(stripe) 구조로 형성할 수 있다(미도시). 즉 방전셀들은 y축 방향을 따라 개방되는 구조를 형성하게 된다.In addition, the partition wall may be formed of first partition wall members extending in the y-axis direction to form discharge cells in a stripe structure (not shown). That is, the discharge cells form a structure that is open along the y-axis direction.

이 실시예에는 방전셀(17)을 매트릭스 구조로 형성하는 격벽(16)이 예시되어 있으며, 이 상태에서 제2 격벽부재들(16b)가 제거되면 제1 격벽부재들(16a)에 의하여 스트라이프 구조의 방전셀이 형성된다. 따라서 여기서 스트라이프 구조의 방전셀에 대한 별도 도시를 생략한다.In this embodiment, the partition wall 16 forming the discharge cells 17 in a matrix structure is illustrated. In this state, when the second partition wall members 16b are removed, the partition wall structure is formed by the first partition wall members 16a. Discharge cells are formed. Therefore, a separate illustration of the discharge cells of the stripe structure is omitted here.

이 방전셀들(17) 각각에 형성되는 형광체층(19)은 격벽(16)의 측면과, 격벽들(16) 사이에 위치하는 유전층(13)의 표면에 형광체 페이스트를 도포하고, 이를 건조 및 소성함으로써 형성된다.The phosphor layer 19 formed in each of the discharge cells 17 is coated with a phosphor paste on the side surface of the barrier rib 16 and the surface of the dielectric layer 13 positioned between the barrier ribs 16 and dried and It is formed by baking.

이 형광체층(19)은 y축 방향을 따라 형성되는 방전셀들(17)에서 동일 색상의 형광체로 형성된다. 또한 형광체층(19)은 x축 방향을 따라 반복적으로 배치되는 방전셀들(17)에 적색(R), 녹색(G) 및 청색(B)의 형광체에 의하여 반복적으로 형성된다.The phosphor layer 19 is formed of phosphors of the same color in the discharge cells 17 formed along the y-axis direction. In addition, the phosphor layer 19 is repeatedly formed by the phosphors of red (R), green (G), and blue (B) in the discharge cells 17 repeatedly arranged along the x-axis direction.

한편, 유지전극(31)과 주사전극(32)은 전면기판(20)의 내부 표면에 구비되어, 방전셀들(17)에서 기체방전을 일으키도록 각 방전셀(17)에 대응하여 면방전 구조를 형성한다. 도3을 참조하면, 유지전극(31)과 주사전극(32)은 어드레스전극(11)과 교차하는 x축 방향을 따라 신장 형성된다.On the other hand, the sustain electrode 31 and the scanning electrode 32 are provided on the inner surface of the front substrate 20, the surface discharge structure corresponding to each discharge cell 17 to cause gas discharge in the discharge cells 17 To form. Referring to FIG. 3, the sustain electrode 31 and the scan electrode 32 extend in the x-axis direction crossing the address electrode 11.

이 유지전극(31)과 주사전극(32) 각각은 방전을 일으키는 투명전극(31a, 32a)과, 이 투명전극(31a, 32a)에 전압 신호를 각각 인가하는 버스전극(31b, 32b)을 포함하여 형성된다. 이 투명전극들(31a, 32a)은 방전셀(17) 내부에서 면방전을 일으키는 부분으로서, 방전셀(17)의 개구율 확보를 위하여 투명한 소재(일례로서 ITO: Indium Tin Oxide)로 형성된다. 버스전극들(31b, 32b)은 투명전극들(31a, 32a)의 높은 전기 저항을 보상하도록 통전성이 우수한 금속 소재로 형성된다.Each of the sustain electrode 31 and the scan electrode 32 includes transparent electrodes 31a and 32a for generating a discharge and bus electrodes 31b and 32b for applying a voltage signal to the transparent electrodes 31a and 32a, respectively. Is formed. The transparent electrodes 31 a and 32 a are portions which cause surface discharge inside the discharge cell 17 and are formed of a transparent material (for example, indium tin oxide (ITO)) to secure the aperture ratio of the discharge cell 17. The bus electrodes 31b and 32b are formed of a metal material having excellent electrical conductivity to compensate for the high electrical resistance of the transparent electrodes 31a and 32a.

투명전극들(31a, 32a)은 y축 방향을 따라 방전셀(17)의 외곽에서 중심으로 각 폭(W31, W32)을 가지고 서로 면방전 구조를 형성하며, 각 방전셀(17)의 중심 부분에서 방전갭(G)을 형성한다. 버스전극들(31b, 32b)은 투명전극들(31a, 32a) 상에 각각 배치되고 방전셀(17)의 외곽에서 x축 방향으로 신장 형성된다. 따라서 버스전극들(31b, 32b)에 전압 신호를 인가하게 되면 각 버스전극들(31b, 32b)에 연결되는 투명전극들(31a, 32a) 각각에 전압 신호가 인가된다.The transparent electrodes 31a and 32a form surface discharge structures with each of the widths W31 and W32 from the outer edge of the discharge cell 17 along the y-axis direction, and form a center portion of each discharge cell 17. Discharge gap G is formed. The bus electrodes 31b and 32b are disposed on the transparent electrodes 31a and 32a, respectively, and extend in the x-axis direction at the outside of the discharge cell 17. Therefore, when the voltage signal is applied to the bus electrodes 31b and 32b, the voltage signal is applied to each of the transparent electrodes 31a and 32a connected to the bus electrodes 31b and 32b.

또한, 투명전극은 x축 방향을 따라 하나로 연결되어 각 방전셀들에서 방전을 일으킬 수 있다(미도시).In addition, the transparent electrodes may be connected together in the x-axis direction to cause discharge in each of the discharge cells (not shown).

다시 도1 및 도2를 참조하면, 유지전극(31) 및 주사전극(32)은 어드레스전극들(11)과 교차하는 상태로 방전셀(17)에 대응하고, 서로 마주하면서 유전층(21)으로 덮여진다. 이 유전층(21)은 유지전극(31) 및 주사전극(32)을 기체방전으로부터 보호하면서 방전시 벽전하를 형성 및 축적한다.Referring back to FIGS. 1 and 2, the sustain electrode 31 and the scan electrode 32 correspond to the discharge cells 17 while crossing the address electrodes 11, and face each other to the dielectric layer 21. Covered. The dielectric layer 21 forms and accumulates wall charges during discharge while protecting the sustain electrode 31 and the scan electrode 32 from gas discharge.

이 유전층(21)은 보호막(23)으로 덮여진다. 예를 들면, 보호막(23)은 유전층(21)을 보호하며, 방전시 이차전자의 방출량을 증가시킨다.This dielectric layer 21 is covered with a protective film 23. For example, the protective film 23 protects the dielectric layer 21 and increases the amount of secondary electrons emitted during discharge.

이 플라즈마 디스플레이 패널 구동시, 리셋 기간에서는 주사전극(31)에 인가되는 리셋 펄스에 의하여 리셋 방전이 일어나고, 이 리셋 기간에 이어지는 스캔 기간(어드레싱 기간)에서는 주사전극(32)에 인가되는 스캔 펄스와 어드레스전극(11)에 인가되는 어드레스 펄스에 의하여 어드레스 방전이 일어나며, 그 후, 유지 기간에서는 유지전극(31)과 주사전극(32)에 인가되는 유지 펄스에 의하여 유지 방전이 일어난다.In the plasma display panel driving, a reset discharge is generated by a reset pulse applied to the scan electrode 31 in the reset period, and a scan pulse applied to the scan electrode 32 in the scan period (addressing period) following the reset period. The address discharge is caused by the address pulse applied to the address electrode 11, and then the sustain discharge is caused by the sustain pulse applied to the sustain electrode 31 and the scan electrode 32 in the sustain period.

이 유지전극(31)과 주사전극(32)은 유지 방전에 필요한 유지 펄스를 인가하는 전극의 역할을 하고, 주사전극(32)은 리셋 펄스 및 스캔 펄스를 인가하는 전극의 역할을 하며, 어드레스전극(11)은 어드레스 펄스를 인가하는 전극의 역할을 한 다. 이 유지전극(32), 주사전극(32), 및 어드레스전극(11)은 각각에 인가되는 전압 파형에 따라 그 역할을 달리할 수 있으므로 반드시 이 역할들에 한정되는 것은 아니다.The sustain electrode 31 and the scan electrode 32 serve as electrodes for applying sustain pulses required for sustain discharge, and the scan electrodes 32 serve as electrodes for applying reset pulses and scan pulses, and the address electrodes. Reference numeral 11 serves as an electrode for applying an address pulse. The sustain electrode 32, the scan electrode 32, and the address electrode 11 may differ in their roles according to voltage waveforms applied to the sustain electrodes 32, the scan electrodes 32, and the address electrodes 11, and are not necessarily limited to these roles.

이 플라즈마 디스플레이 패널은 어드레스전극(11)과 주사전극(32)의 상호 작용으로 인한 어드레스 방전에 의하여 켜질 방전셀(17)을 선택하고, 유지전극(31)과 주사전극(32)의 상호 작용으로 인한 유지 방전에 의하여 상기 선택된 방전셀(17)을 구동시켜, 화상을 구현한다.The plasma display panel selects a discharge cell 17 to be turned on by the address discharge due to the interaction between the address electrode 11 and the scan electrode 32, and the interaction between the sustain electrode 31 and the scan electrode 32. The selected discharge cell 17 is driven by sustain discharge, thereby realizing an image.

한편, 본 실시예의 플라즈마 디스플레이 패널은 흑부율을 향상시켜 명실 콘트라스트를 향상시키도록 형성된다. 이를 위하여, 플라즈마 디스플레이 패널은 변형된 버스전극(31b, 32b)의 구조를 포함한다.On the other hand, the plasma display panel of this embodiment is formed so as to improve the black portion and improve the clear room contrast. To this end, the plasma display panel includes structures of the modified bus electrodes 31b and 32b.

도2를 참조하여 예로서 설명하면, 유지전극(31)의 버스전극(31b)은 화이트 레이어(131)와 블랙 레이어(231)를 포함하며, 주사전극(32)의 버스전극(32b)은 화이트 레이어(132)와 블랙 레이어(232)를 포함하여 형성된다. 그리고 블랙 레이어(231, 232)는 각각 복수 층으로 형성된다.Referring to FIG. 2 as an example, the bus electrode 31b of the sustain electrode 31 includes a white layer 131 and a black layer 231, and the bus electrode 32b of the scan electrode 32 is white. It is formed including the layer 132 and the black layer 232. The black layers 231 and 232 are each formed of a plurality of layers.

또한, 유지전극(31)의 버스전극(31b)에서, 블랙 레이어(231)는 화이트 레이어(131)를 사이에 두고 형성된다. 주사전극(32)의 버스전극(32b)에서, 블랙 레이어(232)는 화이트 레이어(132)를 사이에 두고 형성된다.In addition, in the bus electrode 31b of the sustain electrode 31, the black layer 231 is formed with the white layer 131 interposed therebetween. In the bus electrode 32b of the scan electrode 32, the black layer 232 is formed with the white layer 132 interposed therebetween.

각 블랙 레이어(231, 232)는 2층, 3층 또는 그 이상으로 형성될 수 있으며, 본 실시예에서는 2층으로 형성되는 블랙 레이어(231, 232)가 예시되어 있다.Each of the black layers 231 and 232 may be formed of two layers, three layers, or more. In this embodiment, black layers 231 and 232 formed of two layers are illustrated.

이를 참조하면, 유지전극(31)의 버스전극(31b)에서, 블랙 레이어(231)은 투 명전극(31a)에 형성되는 제1 블랙 레이어(231c)와, 화이트 레이어(131)에 형성되는 제2 블랙 레이어(231d)를 포함한다.Referring to this, in the bus electrode 31b of the sustain electrode 31, the black layer 231 is formed of the first black layer 231c formed on the transparent electrode 31a and the first layer formed on the white layer 131. Two black layers 231d.

이때, 제2 블랙 레이어(231d)는 전면기판(20)의 평면과 평행한 방향(xy 방향)의 면적을 제1 블랙 레이어(231c)와 동일한 면적으로 형성된다. 즉 버스전극(31b)은 제1 블랙 레이어(231c)의 면적을 종래와 같은 면적으로 형성하면서도 제2 블랙 레이어(231d)에 의하여 흑부율을 향상시킨다(도4 참조).In this case, the second black layer 231d is formed with the same area as the first black layer 231c in the area parallel to the plane of the front substrate 20 (xy direction). That is, the bus electrode 31b improves the black portion by the second black layer 231d while forming the area of the first black layer 231c in the same area as before (see FIG. 4).

제2 블랙 레이어(231d)는 화이트 레이어(131) 상에 형성되므로 화이트 레이어(131)가 유전층(21)과 접하는 면적을 저감시킨다. 따라서 화이트 레이어(131)가 유전층(21)과의 이온 교환 반응에 의하여 나타나는 현상 즉, 황변화 현상이 저감될 수 있다.Since the second black layer 231d is formed on the white layer 131, the area where the white layer 131 is in contact with the dielectric layer 21 is reduced. Therefore, a phenomenon in which the white layer 131 is caused by an ion exchange reaction with the dielectric layer 21, that is, a yellowing phenomenon may be reduced.

또한, 주사전극(32)의 버스전극(32b)에서, 블랙 레이어(232)는 투명전극(32a)에 형성되는 제1 블랙 레이어(232c)와, 화이트 레이어(132)에 형성되는 제2 블랙 레이어(232d)를 포함한다.In addition, in the bus electrode 32b of the scan electrode 32, the black layer 232 includes a first black layer 232c formed on the transparent electrode 32a and a second black layer formed on the white layer 132. (232d).

이때, 제2 블랙 레이어(232d)는 전면기판(20)의 평면과 평행한 방향(xy 방향)의 면적을 제1 블랙 레이어(232c)와 동일한 면적으로 형성된다. 즉 버스전극(32b)은 제1 블랙 레이어(232c)의 면적을 종래와 같은 면적으로 형성하면서도 제2 블랙 레이어(232d)에 의하여 흑부율을 향상시킨다(도4 참조).In this case, the second black layer 232d is formed in the same area as the first black layer 232c in the area parallel to the plane of the front substrate 20 (xy direction). That is, the bus electrode 32b improves the black portion by the second black layer 232d while forming the area of the first black layer 232c in the same area as the conventional one (see FIG. 4).

제2 블랙 레이어(232d)는 화이트 레이어(132) 상에 형성되므로 화이트 레이어(132)가 유전층(21)과 접하는 면적을 저감시킨다. 따라서 화이트 레이어(132)가 유전층(21)과의 이온 교환 반응에 의하여 나타나는 현상 즉, 황변화 현상이 저감될 수 있다.Since the second black layer 232d is formed on the white layer 132, the area where the white layer 132 contacts the dielectric layer 21 is reduced. Therefore, a phenomenon in which the white layer 132 is caused by an ion exchange reaction with the dielectric layer 21, that is, a yellowing phenomenon may be reduced.

즉, 유지전극(31)의 버스전극(31b)에서, 제1 블랙 레이어(231c) 및 제2 블랙 레이어(231d)는 y축 방향을 따라 동일 크기의 폭(y축 방향의 크기)을 가진다. 그리고 제1 블랙 레이어(231c)와 제2 블랙 레이어(231d) 및 화이트 레이어(131)는 y축 방향을 따라 동일 폭을 가진다.That is, in the bus electrode 31b of the sustain electrode 31, the first black layer 231c and the second black layer 231d have the same width (the size in the y-axis direction) along the y-axis direction. The first black layer 231c, the second black layer 231d, and the white layer 131 have the same width along the y-axis direction.

또한, 주사전극(32)의 버스전극(32b)에서, 제1 블랙 레이어(232c) 및 제2 블랙 레이어(232d)는 y축 방향을 따라 동일 크기의 폭을 가진다. 그리고 제1 블랙 레이어(232c)와 제2 블랙 레이어(232d) 및 화이트 레이어(132)는 y축 방향을 따라 동일 폭을 가진다.In addition, in the bus electrode 32b of the scan electrode 32, the first black layer 232c and the second black layer 232d have the same width along the y-axis direction. The first black layer 232c, the second black layer 232d, and the white layer 132 have the same width along the y-axis direction.

도4를 참조하면, 주사전극(32)의 버스전극(32b)은 버스전극(32b)의 전방에서 전면기판(20)을 향하여 조사되는 정면 외광(BR1)을 흡수한다. 유지전극(31)도 동일한 작용 효과를 가지므로 유지전극(31)의 버스전극(32b)에 대한 설명을 생략한다.Referring to FIG. 4, the bus electrode 32b of the scan electrode 32 absorbs front external light BR1 irradiated toward the front substrate 20 in front of the bus electrode 32b. Since the sustain electrode 31 has the same effect, the description of the bus electrode 32b of the sustain electrode 31 is omitted.

또한, 제1 블랙 레이어(232c)와 동일 폭으로 형성되는 제2 블랙 레이어(232d)는 버스전극(32b)의 측면 전방에서 전면기판(20)을 향하여 조사되는 외광(LR2)을 더 흡수한다.In addition, the second black layer 232d having the same width as the first black layer 232c further absorbs the external light LR2 irradiated toward the front substrate 20 from the front side of the bus electrode 32b.

즉, 제2 블랙 레이어(232d)는 버스전극(32b)의 전면기판(20)에 대한 블랙 레이어의 면적(제1 블랙 레이어(132c)의 면적에 해당)을 종래와 같이 유지하면서, 측방에 대한 흑부율을 상승시킨다.That is, the second black layer 232d maintains the area of the black layer (corresponding to the area of the first black layer 132c) with respect to the front substrate 20 of the bus electrode 32b while maintaining the area of the black layer 232d. Raises black rate.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 제1, 제2 전극 각각을 투명전극과 버스전극으로 형성하고, 버스전극을 화이트 레이어와 복수의 블랙 레이어로 형성하여, 블랙 레이어의 기존 면적을 유지하면서 흑부율 향상시켜 명실 콘트라스트를 향상시키는 효과가 있다.As described above, according to the plasma display panel according to the present invention, each of the first and second electrodes is formed of a transparent electrode and a bus electrode, and the bus electrode is formed of a white layer and a plurality of black layers. It has the effect of improving the black portion rate while maintaining the clear room contrast.

Claims (6)

서로 마주하여 이격 배치되는 제1 기판과 제2 기판;A first substrate and a second substrate spaced apart from each other; 상기 양 기판 사이에 배치되어 방전셀들을 구획하는 격벽;Barrier ribs disposed between the substrates to partition discharge cells; 상기 방전셀 내에 형성되는 형광체층;A phosphor layer formed in the discharge cell; 상기 제1 기판에서 상기 제1 방향을 따라 형성되는 어드레스전극;An address electrode formed in the first substrate along the first direction; 상기 제2 기판에서 상기 제1 방향과 교차하는 제2 방향을 따라 서로 나란하게 형성되는 제1 전극과 제2 전극; 및First and second electrodes formed parallel to each other along a second direction crossing the first direction on the second substrate; And 상기 제1 전극과 상기 제2 전극을 덮으면서 상기 제2 기판에 형성되는 유전층을 포함하며,A dielectric layer formed on the second substrate while covering the first electrode and the second electrode, 상기 제1 전극 및 제2 전극 각각은,Each of the first electrode and the second electrode, 상기 제2 기판에 형성되는 투명전극과,A transparent electrode formed on the second substrate; 상기 투명전극 상에 형성되는 버스전극을 포함하며,A bus electrode formed on the transparent electrode, 상기 버스전극은,The bus electrode, 블랙 레이어와 화이트 레이어를 포함하며,Including black and white layers, 상기 블랙 레이어는 복수 층으로 형성되는 플라즈마 디스플레이 패널.And the black layer is formed of a plurality of layers. 제1 항에 있어서,According to claim 1, 상기 블랙 레이어는 상기 화이트 레이어를 사이에 두고 형성되는 플라즈마 디스플레이 패널.And the black layer is formed with the white layer interposed therebetween. 제2 항에 있어서,The method of claim 2, 상기 블랙 레이어는,The black layer, 상기 투명전극에 형성되는 제1 블랙 레이어와,A first black layer formed on the transparent electrode; 상기 화이트 레이어에 형성되는 제2 블랙 레이어를 포함하는 플라즈마 디스플레이 패널.And a second black layer formed on the white layer. 제3 항에 있어서,The method of claim 3, wherein 상기 제1 블랙 레이어 및 상기 제2 블랙 레이어는 상기 제1 방향을 따라 동일 크기의 폭을 가지는 플라즈마 디스플레이 패널.And the first black layer and the second black layer have the same width along the first direction. 제4 항에 있어서,The method of claim 4, wherein 상기 제1 블랙 레이어와 상기 제2 블랙 레이어 및 상기 화이트 레이어는 상기 제1 방향을 따라 동일 폭을 가지는 플라즈마 디스플레이 패널.And the first black layer, the second black layer, and the white layer have the same width along the first direction. 제1 항에 있어서,According to claim 1, 상기 격벽은,The partition wall, 상기 제1 방향을 따라 길게 형성되고, 상기 제2 방향을 따라 기설정된 간격을 유지하면서 서로 나란하게 배치되는 제1 격벽부재들; 및First barrier members formed to extend in the first direction and disposed in parallel with each other while maintaining a predetermined interval in the second direction; And 상기 제1 격벽부재들 사이에서 상기 제2 방향을 따라 길게 형성되고, 상기 제1 방향을 따라 기설정된 간격을 유지하면서 서로 나란하게 배치되는 제2 격벽부재들을 포함하는 플라즈마 디스플레이 패널.And second partition walls formed between the first partition members in the second direction, the second partition members being disposed parallel to each other while maintaining a predetermined distance along the first direction.
KR1020060105796A 2006-10-30 2006-10-30 Plasma display panel KR20080038642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060105796A KR20080038642A (en) 2006-10-30 2006-10-30 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060105796A KR20080038642A (en) 2006-10-30 2006-10-30 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20080038642A true KR20080038642A (en) 2008-05-07

Family

ID=39647069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060105796A KR20080038642A (en) 2006-10-30 2006-10-30 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20080038642A (en)

Similar Documents

Publication Publication Date Title
KR100927717B1 (en) Plasma display panel
KR100971032B1 (en) Plasma display panel
KR100927716B1 (en) Plasma display panel
KR100927715B1 (en) Plasma display panel
KR100590104B1 (en) Plasma display panel
KR100739600B1 (en) Plasma display panel
KR20080038642A (en) Plasma display panel
KR100590056B1 (en) Plasma display panel
KR100766948B1 (en) Plasma display panel
KR20080000866A (en) Plasma display panel
KR100766900B1 (en) Plasma display panel
KR100823478B1 (en) Plasma display panel
KR20080003590A (en) Plasma display panel
KR20070097702A (en) Plasma display panel
KR20080010828A (en) Plasma display panel
KR20070104726A (en) Plasma display panel
KR20080003589A (en) Plasma display panel
KR20070078512A (en) Plasma display panel
KR20070101586A (en) Plasma display panel
KR20080038976A (en) Plasma display panel
KR20080010827A (en) Plasma display panel
KR20080035831A (en) Plasma display panel
KR20070119906A (en) Plasma display panel
KR20080035120A (en) Plasma display panel
KR20070104724A (en) Plasma display panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination