KR20080035334A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR20080035334A KR20080035334A KR1020060101895A KR20060101895A KR20080035334A KR 20080035334 A KR20080035334 A KR 20080035334A KR 1020060101895 A KR1020060101895 A KR 1020060101895A KR 20060101895 A KR20060101895 A KR 20060101895A KR 20080035334 A KR20080035334 A KR 20080035334A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- power
- signal
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
도 1은 종래의 인쇄회로기판의 단면도,1 is a cross-sectional view of a conventional printed circuit board,
도 2는 본 발명에 따른 인쇄회로기판의 단면도,2 is a cross-sectional view of a printed circuit board according to the present invention;
도 3은 다수의 전자부품이 실장된 도 2의 인쇄회로기판의 개략 평면도이다.3 is a schematic plan view of the printed circuit board of FIG. 2 in which a plurality of electronic components are mounted.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 인쇄기판 110 : 제1신호층100: printed circuit board 110: first signal layer
120 : 제1전원층 130 : 그라운드 층120: first power supply layer 130: ground layer
140 : 제2신호층 150 : 제2전원패턴140: second signal layer 150: second power supply pattern
본 발명은, 인쇄회로기판에 관한 것으로서, 보다 상세하게는, 전원패턴에 의해 야기되는 신호층의 노이즈(noise)를 최소화하여 신호혼선(Signal Integrity)을 개선시킬 수 있는 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a printed circuit board which can improve signal integrity by minimizing noise of a signal layer caused by a power supply pattern.
도 1에 도시된 바와 같이, 종래의 인쇄회로기판(1)은, 상부에 마련되어 회로소자에 신호를 전달하기 위해 소정의 패턴으로 형성된 제1신호층(10), 회로소자(미도시)에 전원을 공급하는 전원층(20), 그라운드층(30), 하부 마련된 제2신호층(40) 을 갖는다. 그리고, 각 층(10, 20, 30, 40) 사이에는 다른 층과 단락되지 않도록 유전물질(dielectric material)로 채워진 절연층(5)이 형성된다.As shown in FIG. 1, the conventional printed circuit board 1 may include a power supply for a
제1신호층(10)과 동일한 평면에는 제1전원층(20)이 공급하는 전압인 3.3V 또는 5V와 다른 전압(24V)을 구동전압으로 하는 모터 구동 IC(미도시) 등의 회로소자에 전원을 공급하기 위한 제2전원패턴(50)이 형성된다.On the same plane as the
그런데, 종래의 인쇄회로기판(1)에서는 제2전원패턴(50)이 인쇄회로기판(1)의 중심에 제1신호층(10)과 서로 인접하게 배치되어 있다. 그래서, 제2전원패턴(50)과 제1신호층(10) 간의 전자기 상호 작용에 의한 Crosstalk 노이즈 및 제2전원패턴(50)으로 유입된 노이즈가 제1신호층(10)에 영향을 끼쳐 제1신호층(10)을 지나는 신호에 혼선을 야기할 수 있다. 특히, CPU(Central Processing Unit)와 같은 고속으로 스위칭하는 회로소자가 인쇄회로기판(1)에 실장되는 경우, 제2전원패턴(50)에 SSN(Simultaneous Switching Noise : SSN)라고 불리는 노이즈가 유입되어 제1신호층(10)에 신호 혼선(Signal Integrity)을 초래할 수 있다. However, in the conventional printed circuit board 1, the second
그리고, 이렇게 제2전원패턴(50)에 의해 제1신호층(10)에 야기되는 신호혼선(Signal Integrity)을 방지하기 위해 다수의 바이패스 커패시터(Bypass capacitor)가 사용되며 이에 따라 재료비가 증가한다.In addition, a plurality of bypass capacitors are used to prevent signal integrity caused by the second
또한, 도 1에 도시된 바와 같이, 제2전원패턴(50)을 기준으로 양측에 있는 제1신호층(10) 사이를 연결할 필요가 있는 경우, 제2전원패턴(50)과의 간섭을 피하기 위해 Via 홀(15a)을 뚫고 홀(15a) 내부에 구리 도금층(17)을 형성하는 등의 부수적인 작업이 필요하여 인쇄회로기판 제작 시 시간 및 비용이 증가한다.In addition, as shown in FIG. 1, when it is necessary to connect between the
따라서, 본 발명의 목적은, 신호층에 미치는 신호혼선(Signal Integrity)을 줄이는 동시에 작업공수 및 비용을 절감할 수 있는 인쇄회로기판을 제공하는 것이다.Accordingly, an object of the present invention is to provide a printed circuit board which can reduce signal integrity on a signal layer and at the same time reduce labor and cost.
상기 목적은, 본 발명에 따라, 인쇄회로기판에 있어서, 소정 패턴으로 마련되어 신호를 전달하는 제1신호층과; 상기 제1신호층의 하부에 절연체를 사이에 두고 개재되는 제1전원층과; 상기 제1신호층과 동일한 평면에 상기 제1신호층을 둘러싸도록 마련되어 상기 제1전원층의 전원과 다른 전원을 공급하는 제2전원패턴을 포함하는 것을 특징으로 하는 인쇄회로기판에 의해서 달성된다.In accordance with the present invention, there is provided a printed circuit board, comprising: a first signal layer provided in a predetermined pattern and transmitting a signal; A first power supply layer interposed between the insulator under the first signal layer; It is achieved by a printed circuit board comprising a second power pattern provided to surround the first signal layer on the same plane as the first signal layer to supply power different from that of the first power layer.
여기서, 상기 제1전원층의 하부에 절연체를 사이에 두고 마련되는 그라운드층과; 상기 그라운드층 하부에 절연체를 사이에 두고 소정 패턴으로 마련되어 신호를 전달하는 제2신호층을 포함할 수 있다.Here, a ground layer provided with an insulator interposed between the lower portion of the first power supply layer; The second signal layer may be provided in a predetermined pattern with an insulator interposed under the ground layer to transmit a signal.
또한, 상기 제2전원패턴은 상기 인쇄회로기판의 테두리에 대응하는 패턴으로 마련되는 것이 바람직하다.In addition, the second power supply pattern is preferably provided in a pattern corresponding to the edge of the printed circuit board.
그리고, 생산성 측면에서 상기 제2전원패턴은 직사각형 패턴으로 마련되는 것이 바람직하다.And, in terms of productivity, the second power source pattern is preferably provided in a rectangular pattern.
이하, 본 발명에 따른 인쇄회로기판(100)을 도면을 참조하여 상세히 설명한다. 그리고, 4층 인쇄회로기판을 예로 들어 설명하기로 한다. 인쇄회로기판(100)의 제작방법은 통상의 공지된 방법에 의하므로 이에 대한 설명은 생략하기로 한다.Hereinafter, the printed
본 발명에 따른 인쇄회로기판(100)은, 도 2에 도시된 바와 같이, 제1신호층(110), 제1전원층(120), 그라운드층(130), 제2신호층(140) 및 제2전원패턴(150)을 갖는다. 각 층 사이에는 서로 단락을 방지하기 위한 유전물질로 구성된 절연층(103)이 형성된다. Printed
제1 및 제2신호층(110, 140), 그라운드층(130), 제1전원층(120) 및 제2전원패턴(150)은 모두 금속 도금에 의해서 형성될 수 있다. 통상 구리 도금(copper plating)에 의해서 형성된다. 이러한 도금방법은 공지기술에 의하므로 자세한 설명은 생략한다.The first and
제1신호층(110)에는 인쇄회로기판(100)에 실장되는 회로소자 간의 신호를 전달하기 위한 제1신호층(110)이 형성된다. The
제1전원층(120)은 인쇄회로기판(100)에 실장되는 회로소자 중에서 구동전원이 같으면서 그 개수가 가장 많은 회로소자에 전원을 공급하도록 마련된다. 보통 3.3 V 또는 5 V로 구동되는 회로소자가 가장 많으므로 3.3 V 및 5V 중 적어도 어느 하나를 공급하기 위해 소정의 패턴으로 마련될 수 있다. 경우에 따라서는, 패턴이 형성되지 않을 수도 있다, 즉, 회로소자 중에서 다수의 일부가 3.3 V 전압을 구동전원으로 하고 나머지 일부 회로소자가 24V를 구동전원으로 하는 경우, 비용절감 차원에서 전원층(120)에는 패턴을 형성하지 않을 수도 있다.The first
그라운드층(130)은 도 3에서는 전원층(120)의 하부에 마련되는 것으로 하였으나, 도시된 것과 달리 제1신호층(110)과 전원층(120) 사이에 마련되어도 무방하다.Although the
제2신호층(140)은 회로소자에 신호를 전달하기 위해 소정의 패턴으로 마련된다.The
제2전원패턴(150)은 후술할 전원층(120)에서 공급하는 전원과 다른 전원을 필요로 하는 회로소자에 전원을 공급하기 위해 마련된다. 제2전원패턴(150)은, 도 3에 도시된 바와 같이, 제2전원패턴(150)으로부터 전원을 공급받는 회로소자(C2)의 배치자유도를 증가시키기 위해 폐곡선 형상의 패턴으로 마련되는 것이 바람직하다.The
제2전원패턴(150)은 제1신호층(110)과 동일한 평면 상에 제1신호층(110)과 간섭을 일으키지 않도록 제1신호층(110)을 둘러싸는 외곽을 따라 배치되는 것이 바람직하다. 제2전원패턴(150)의 노이즈가 제1신호층(110)에 전달되지 않도록 제1신호층(110)을 둘러싸는 폐곡선 중에서 제1신호층(110)으로부터 최대로 이격되도록 배치되는 것이 더욱 바람직하다. 이에 따라, 제2전원패턴(150)의 노이즈가 제1신호층(110)에 미치는 영향을 최소화할 수 있으며, crosstalk 노이즈도 최대한으로 줄일 수 있다. 또한, 제2전원패턴(150)의 배치로 인한 공간적 제약을 회피하기 위해 Via로 라우팅하는 작업을 생략할 수 있으므로 작업공수도 절감할 수 있다.The second
여기서, 인쇄회로기판(100)이 주로 직사각형이므로 그에 대응하여 직사각형의 폐곡선 형상으로 마련될 수 있다. 이렇게 제2전원패턴(150)이 직사각형의 폐곡선 패턴으로 마련되면 패턴형상이 단순하여 생산성 측면에서도 바람직하다. Since the printed
필요에 따라서, 제2전원패턴(150)은 전원층(120)과 동일한 평면 상에 형성될 수도 있다. 이때, 제2전원패턴(150)은 제1신호층(110) 패턴의 수직방향으로 전원층(120)에 투영된 패턴을 둘러싸는 패턴으로 형성되는 것이 바람직하다. 다만, 전 원층(120)에 패턴이 형성되지 않는 경우에는, 비용절감차원에서 제2전원패턴(150)을 제1전원층(120)과 동일한 평면 상에 마련하지 않는 것이 바람직하다.If necessary, the second
한편, 도 3에서는 본 발명에 따른 인쇄회로기판(100)에 실장된 다수의 회로소자들을 도시하고 있다. Meanwhile, FIG. 3 illustrates a plurality of circuit elements mounted on the printed
전원층(120)으로부터 전원(예를 들어, 3.3 V 전압전원)을 공급받는 회로소자(C1)는 제2전원패턴(150)으로부터 상대적으로 멀리 떨어진 위치에 배치되며, 제2전원패턴(150)으로부터 전원(예를 들어, 24V 전압전원)을 공급받는 모터 구동 IC와 같은 회로소자(C2)는 제2전원패턴(150)을 따라 인접하게 배치된다.The circuit device C1 that receives power (for example, a 3.3 V voltage power) from the
이상에서는, 4층 인쇄회로기판(100)을 예로 설명하였으나, 제1신호층(110)으로만 된 단층 인쇄회로기판에서부터 5층 이상의 인쇄회로기판에 적용될 수 있음은 물론이다.In the above description, the four-layer printed
상술한 바와 같이 본 발명에 따른 인쇄회로기판에 의하면 다음과 같은 효과를 얻을 수 있다.As described above, according to the printed circuit board according to the present invention, the following effects can be obtained.
첫째, crosstalk 노이즈 및 전원패턴의 노이즈가 신호층에 전달되는 것을 최소화할 수 있다. 이로부터, 전원패턴의 노이즈가 신호층에 전달되는 것을 방지하기 위해 별도로 마련되는 바이패스 커패시터의 개수를 줄일 수 있어 비용을 절감할 수 있다.First, it is possible to minimize the crosstalk noise and noise of the power supply pattern to the signal layer. From this, it is possible to reduce the number of bypass capacitors separately provided to prevent noise of the power supply pattern from being transmitted to the signal layer, thereby reducing the cost.
둘째, 신호층을 둘러싸는 외곽에 전원패턴을 마련함으로써 신호층 형성 시 전원패턴에 의한 간섭을 고려하지 않아도 되므로 신호층의 패턴 설계 시 자유도가 증가한다. 이와 더불어, 전원패턴을 회피하기 위해 별도의 Via 홀로 라우팅(routing)할 필요가 없으므로 작업공수 및 비용을 절감할 수 있다.Second, since a power supply pattern is provided around the signal layer, it is not necessary to consider interference by the power supply pattern when forming the signal layer, thereby increasing the freedom in designing the pattern of the signal layer. In addition, there is no need to route to a separate via hole in order to avoid the power pattern, thereby reducing labor and cost.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060101895A KR20080035334A (en) | 2006-10-19 | 2006-10-19 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060101895A KR20080035334A (en) | 2006-10-19 | 2006-10-19 | Printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080035334A true KR20080035334A (en) | 2008-04-23 |
Family
ID=39574340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060101895A KR20080035334A (en) | 2006-10-19 | 2006-10-19 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080035334A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100949508B1 (en) * | 2008-04-24 | 2010-03-24 | 엘지디스플레이 주식회사 | Printed Circuit Board for Decreasing Wireless Wide Area Network Noise |
-
2006
- 2006-10-19 KR KR1020060101895A patent/KR20080035334A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100949508B1 (en) * | 2008-04-24 | 2010-03-24 | 엘지디스플레이 주식회사 | Printed Circuit Board for Decreasing Wireless Wide Area Network Noise |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100598118B1 (en) | Multi-layer printed circuit board | |
JP5201206B2 (en) | Multilayer printed circuit board | |
KR100735395B1 (en) | Routing method for intergrated circuit using printed circuit board | |
JP2006066454A (en) | Electronic circuit | |
US7791896B1 (en) | Providing an embedded capacitor in a circuit board | |
KR101086856B1 (en) | Semiconductor Integrated Circuit Module and PCB Apparatus with the Same | |
KR102629277B1 (en) | Printed circuit board and display device including the same | |
US6040985A (en) | Circuit board having general purpose region and programmable region | |
JPH08335784A (en) | Multilayer wiring board | |
US7312402B2 (en) | Method and apparatus for providing improved loop inductance of decoupling capacitors | |
TW202031106A (en) | Multilayer printed board | |
JP6946776B2 (en) | Circuit board | |
US6710255B2 (en) | Printed circuit board having buried intersignal capacitance and method of making | |
KR20080035334A (en) | Printed circuit board | |
JP2018137440A (en) | Substrate circuit device and printed wiring board | |
US9978692B2 (en) | Integrated circuit, electronic device and method for transmitting data in electronic device | |
US7528479B2 (en) | Multilayer substrate for digital tuner and multilayer substrate | |
JP2001267701A (en) | Printed board | |
US20090237902A1 (en) | Multilayer printed wiring board and electronic device using the same | |
US20170125363A1 (en) | Integrated circuit, electronic device and method for transmitting data in electronic device | |
US20080165514A1 (en) | Printed circuit board | |
JP2012156184A (en) | Mounting board and method of manufacturing the same | |
US20170318667A1 (en) | Wiring board and electronic device | |
KR19980070981A (en) | Semiconductor integrated circuit device | |
US11178749B2 (en) | Printed circuit board assembly and electronic apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |