KR20080030739A - Semiconductor memory device - Google Patents

Semiconductor memory device Download PDF

Info

Publication number
KR20080030739A
KR20080030739A KR1020060096956A KR20060096956A KR20080030739A KR 20080030739 A KR20080030739 A KR 20080030739A KR 1020060096956 A KR1020060096956 A KR 1020060096956A KR 20060096956 A KR20060096956 A KR 20060096956A KR 20080030739 A KR20080030739 A KR 20080030739A
Authority
KR
South Korea
Prior art keywords
voltage
power line
pull
driving
control signal
Prior art date
Application number
KR1020060096956A
Other languages
Korean (ko)
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096956A priority Critical patent/KR20080030739A/en
Publication of KR20080030739A publication Critical patent/KR20080030739A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 비트라인 오버 드라이빙 방식에 관한 것이다. 본 발명은 저전압 환경에서도 초기 센싱 동작시 노말 드라이빙 전압단의 급격한 전압 강하를 방지할 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다. 본 발명에서는 오버 드라이빙 전압으로 전원전압(VDD)보다 높은 내부 전압원을 사용한다. 통상적으로, 전원전압(VDD)보다 높은 내부 전압원으로 고전위전압(VPP)이 있는데, 이 전압은 전원전압(VDD)의 전압 레벨에 비해 2배 또는 3배 정도 높은 레벨의 전압이므로 이를 직접 오버 드라이빙 전압으로 사용하는 것에는 무리가 따른다. 이에 본 발명에서는 오버 드라이빙 전압원으로서 고전위전압(VPP)을 전압 강하시켜 기존의 오버 드라이빙 전압원인 전원전압(VDD)보다는 높고 고전위전압(VPP)보다는 낮은 레벨의 내부 고전위전압(VPPI)을 사용한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design techniques, and more particularly, to a bit line overdriving method of semiconductor memory devices. It is an object of the present invention to provide a semiconductor memory device capable of preventing a sudden voltage drop of a normal driving voltage stage during an initial sensing operation even in a low voltage environment. In the present invention, an internal voltage source higher than the power supply voltage VDD is used as the overdriving voltage. Typically, there is a high potential voltage VPP as an internal voltage source higher than the power supply voltage VDD, which is a voltage two or three times higher than the voltage level of the power supply voltage VDD. Using it as a voltage is unreasonable. Therefore, the present invention uses the internal high potential voltage (VPPI) at a level higher than that of the existing overdriving voltage source and lower than the high potential voltage (VPP) by dropping the high potential voltage (VPP) as an overdriving voltage source. do.

Description

반도체 메모리 소자{SEMICONDUCTOR MEMORY DEVICE}Semiconductor memory device {SEMICONDUCTOR MEMORY DEVICE}

도 1은 오버 드라이빙 방식을 채택한 비트라인 감지증폭기 어레이의 구성을 나타낸 도면.1 is a diagram illustrating a configuration of an array of bit line sense amplifiers using an overdriving scheme.

도 2는 비트라인 감지증폭기(BLSA)의 전원라인 구동 제어신호의 생성 경로를 나타낸 블럭 다이어그램.2 is a block diagram illustrating a generation path of a power line driving control signal of a bit line sense amplifier (BLSA).

도 3은 도 2의 신호 파형을 나타낸 도면.3 is a view showing a signal waveform of FIG.

도 4는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 이중 오버 드라이빙 스킴을 나타낸 회로도.4 is a circuit diagram illustrating a double overdriving scheme of a semiconductor memory device according to an embodiment of the present invention.

도 5은 도 4의 비트라인 감지증폭기 전원라인 구동회로의 시뮬레이션 결과를 나타낸 도면.FIG. 5 is a diagram illustrating a simulation result of a bit line sense amplifier power line driving circuit of FIG. 4. FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

62: BLSA 전원라인 이퀄라이즈/프리차지부62: BLSA power line equalization / precharge section

400 : 오버 드라이버400: over screwdriver

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 비트라인 오버 드라이빙 방식에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design techniques, and more particularly, to a bit line overdriving method of semiconductor memory devices.

반도체 메모리 칩을 구성하는 선폭 및 셀 사이즈의 지속적인 스케일링 다운이 진행됨에 따라 전원전압의 저전압화가 가속되고 있으며, 이에 따라 저전압 환경에서 요구되는 성능을 만족시키기 위한 설계 기술이 요구되고 있다.As the continuous scaling down of the line width and the cell size constituting the semiconductor memory chip proceeds, the voltage reduction of the power supply voltage is accelerated, and accordingly, a design technique for satisfying the performance required in a low voltage environment is required.

현재 대부분의 반도체 메모리 칩은 외부전압(전원전압)을 인가 받아 내부전압을 발생시키기 위한 내부전압 발생회로를 칩 내에 탑재하여 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하도록 하고 있다. 그 중에서도 DRAM과 같이 비트라인 감지증폭기를 사용하는 메모리 소자의 경우, 셀 데이터를 감지하기 위하여 코어전압(VCORE)을 사용하고 있다.Currently, most semiconductor memory chips are provided with an internal voltage generator circuit for generating an internal voltage by receiving an external voltage (power supply voltage) to supply a voltage necessary for the operation of the chip internal circuit. In particular, in the case of a memory device using a bit line sense amplifier such as DRAM, a core voltage VCORE is used to detect cell data.

로우 어드레스에 의해서 선택된 워드라인이 활성화되면 그 워드라인에 연결된 다수개의 메모리 셀의 데이터가 비트라인에 전달되고, 비트라인 감지증폭기는 비트라인 쌍의 전압 차이를 감지 및 증폭하게 된다. 이러한 수천 개의 비트라인 감지증폭기가 한꺼번에 동작하게 되는데, 이때 비트라인 감지증폭기의 풀업 전원라인(통상 RTO라 함)을 구동하는데 사용되는 코어전압단(VCORE)으로부터 많은 양의 전류가 소모된다. 그런데, 동작 전압이 낮아지는 추세에서 코어전압(VCORE)을 이용하여 짧은 시간에 많은 셀의 데이터를 증폭하는데는 무리가 따른다.When the word line selected by the row address is activated, data of a plurality of memory cells connected to the word line is transferred to the bit line, and the bit line sense amplifier senses and amplifies the voltage difference between the pair of bit lines. Thousands of such bitline sense amplifiers operate at a time, consuming a large amount of current from the core voltage stage (VCORE) used to drive the pull-up power line (commonly referred to as RTO) of the bitline sense amplifier. However, it is difficult to amplify the data of many cells in a short time by using the core voltage VCORE in the trend that the operating voltage decreases.

이러한 문제점을 해결하기 위해, 비트라인 감지증폭기의 동작 초기(메모리 셀과 비트라인간 전하공유 직후)에 비트라인 감지증폭기의 RTO 전원라인을 일정 시간 동안 코어전압(VCORE)보다 높은 전압(통상적으로 전원전압(VDD))으로 구동하는 비트라인 감지증폭기 오버드라이빙 방식을 채택하게 되었다.In order to solve this problem, the RTO power line of the bit line sense amplifier is initially higher than the core voltage (VCORE) for a predetermined period of time at the beginning of operation of the bit line sense amplifier (just after the charge sharing between the memory cell and the bit line). A bit line sense amplifier overdriving method driven by voltage (VDD) is adopted.

도 1은 오버 드라이빙 방식을 채택한 비트라인 감지증폭기 어레이의 구성을 나타낸 도면이다.1 is a diagram illustrating a configuration of a bit line sense amplifier array employing an overdriving scheme.

도 1을 참조하면, 비트라인 감지증폭기 어레이는 오버 드라이빙의 채택 여부와 관계없이 비트라인 감지증폭기(30)와, 상위 비트라인 분리부(10) 및 하위 비트라인 분리부(50)와, 비트라인 이퀄라이즈/프리차지부(20)와, 컬럼 선택부(40)와, 비트라인 감지증폭기 전원라인 구동부(60)를 포함한다.Referring to FIG. 1, the bit line sense amplifier array may include a bit line sense amplifier 30, an upper bit line separator 10, a lower bit line separator 50, and a bit line regardless of whether overdriving is adopted. An equalization / precharge unit 20, a column selector 40, and a bit line sense amplifier power line driver 60 are included.

여기서, 상위 비트라인 분리부(10)는 상위 분리신호(BISH)에 응답하여 상위 메모리 셀 어레이와 감지증폭기(30)를 분리/연결하기 위한 것이며, 하위 비트라인 분리부(50)는 하위 분리신호(BISL)에 응답하여 하위 메모리 셀 어레이와 감지증폭기(30)를 분리/연결하기 위한 것이다.Here, the upper bit line separation unit 10 is for separating / connecting the upper memory cell array and the sensing amplifier 30 in response to the upper separation signal BISH, and the lower bit line separation unit 50 is a lower separation signal. In order to disconnect / connect the lower memory cell array and the sense amplifier 30 in response to (BISL).

그리고, 비트라인 감지증폭기(30)는 인에이블 신호가 활성화되어 풀다운 전원라인(통상 SB라 함) 및 풀업 전원라인(RTO)이 예정된 전압 레벨로 구동되면 비트라인 쌍(BL, BLB) - 전하공유 상태로 미세한 전압차를 가짐 - 의 전압차를 감지하여, 하나는 접지전압(VSS)으로 하나는 코어전압(VCORE)으로 증폭한다.When the enable signal is activated and the pull-down power line (commonly referred to as SB) and the pull-up power line (RTO) are driven to a predetermined voltage level, the bit line sense amplifier 30 (BL, BLB)-charge sharing With a slight voltage difference as a state, a voltage difference of-is sensed and one is amplified to ground voltage VSS and one to core voltage VCORE.

또한, 비트라인 이퀄라이즈/프리차지부(20)는 비트라인에 대한 감지/증폭 및 재저장 과정을 종료한 후에 비트라인 이퀄라이즈 신호(BLEQ)에 응답하여 비트라인 쌍(BL, BLB)을 비트라인 프리차지 전압(VBLP) - 통상 VCORE/2 - 으로 프리차지하기 위한 것이다.In addition, the bit line equalizer / precharge unit 20 bits the bit line pairs BL and BLB in response to the bit line equalization signal BLEQ after completing the sensing / amplification and restoring process for the bit line. It is for precharging to the line precharge voltage VBLP-usually VCORE / 2.

그리고, 컬럼 선택부(40)는 리드 커맨드가 인가되면 컬럼 선택신호(YI)에 응답하여 감지증폭기(30)에 의해 감지/증폭된 데이터를 세그먼트 데이터 버스(SIO, SIOB)에 전달한다.When the read command is applied, the column selector 40 transfers the data sensed / amplified by the sense amplifier 30 to the segment data buses SIO and SIOB in response to the column select signal YI.

한편, 비트라인 감지증폭기 전원라인 구동부(60)는 풀업 전원라인 구동 제어신호(SAP)에 응답하여 코어전압단(VCORE)에 걸린 전압으로 RTO 전원라인을 구동하기 위한 NMOS 트랜지스터(M2)와, 풀다운 전원라인 구동 제어신호(SAN)에 응답하여 접지전압(VSS)으로 SB 전원라인을 구동하기 위한 NMOS 트랜지스터(M3)와, 오버 드라이빙 펄스(SAOVDP) - 오버 드라이버 제어신호 - 에 응답하여 코어전압단(VCORE)을 전원전압(VDD)으로 구동하기 위한 PMOS 트랜지스터(M1) - 오버 드라이버 - 와, 비트라인 이퀄라이즈 신호(BLEQ)에 응답하여 비트라인 감지증폭기(30)의 RTO 전원라인 및 SB 전원라인을 비트라인 프리차지 전압(VBLP)으로 프리차지하기 위한 비트라인 감지증폭기(BLSA) 전원라인 이퀄라이즈/프리차지부(62)를 구비한다.On the other hand, the bit line sense amplifier power line driver 60 pulls down the NMOS transistor M2 for driving the RTO power line with the voltage applied to the core voltage terminal VCORE in response to the pull-up power line driving control signal SAP. In response to the power line driving control signal SAN, the NMOS transistor M3 for driving the SB power line with the ground voltage VSS, and the core voltage terminal in response to the overdriving pulse SAOVDP-over driver control signal- And the RTO power line and SB power line of the bit line sense amplifier 30 in response to the PMOS transistor M1-over driver-and the bit line equalization signal BLEQ for driving VCORE to the power supply voltage VDD. And a bit line sense amplifier BLSA power line equalization / precharge unit 62 for precharging to the bit line precharge voltage VBLP.

여기에서는, 오버 드라이빙 펄스(SAOVDP)를 로우 액티브 펄스로 규정하고 오버 드라이버를 PMOS 트랜지스터(M1)로 구현하는 경우를 예시하고 있으나, 오버 드라이버로 NMOS 트랜지스터를 사용할 수도 있다. 풀업 전원라인 구동 제어신호(SAP)에 제어 받는 NMOS 트랜지스터(M2) 역시 마찬가지다.Here, the case where the over driving pulse SAOVDP is defined as a low active pulse and the over driver is implemented as the PMOS transistor M1 is illustrated. However, an NMOS transistor may be used as the over driver. The same applies to the NMOS transistor M2 controlled by the pull-up power line driving control signal SAP.

도 2는 비트라인 감지증폭기(BLSA)의 전원라인 구동 제어신호의 생성 경로를 나타낸 블럭 다이어그램이다.2 is a block diagram illustrating a generation path of a power line driving control signal of a bit line sense amplifier BLSA.

도 2를 참조하면, 비트라인 감지증폭기(BLSA)의 전원라인 구동 제어신호 생성 경로에는 액티브 커맨드(ACT)와 프리차지 커맨드(PCG)에 응답하여 BLSA 인에이블 신호(SAEN)를 생성하기 위한 인에이블 신호 발생부(200)와, BLSA 인에이블 신호(SAEN)를 인가받아 풀업 전원라인 구동 제어신호(SAP), 풀다운 전원라인 구동 제어신호(SAN), 오버 드라이빙 펄스(SAOVDP)를 생성하기 위한 전원라인 구동 제어신호 생성부(210)가 구비된다.2, in the power line driving control signal generation path of the bit line sense amplifier BLSA, an enable for generating a BLSA enable signal SAEN in response to an active command ACT and a precharge command PCG is performed. A power supply line for generating a pull-up power line driving control signal SAP, a pull-down power line driving control signal SAN, and an overdriving pulse SAOVDP by receiving the signal generator 200 and the BLSA enable signal SAEN. The driving control signal generator 210 is provided.

도 3은 도 2의 신호 파형을 나타낸 도면으로서, 이하 이를 참조하여 종래기술에 따른 비트라인 감지증폭기(BLSA) 전원라인 구동 동작에 대해 살펴본다.FIG. 3 is a diagram illustrating a signal waveform of FIG. 2. Hereinafter, a description will be given of a driving operation of a bit line sense amplifier (BLSA) power line according to the related art.

우선 액티브 커맨드(ACT)가 인가되어 워드라인이 활성화되고 셀에 저장된 데이터가 전하공유에 의해 비트라인 쌍(BL, BLB)에 각각 유기된 후, 일정 시간 이후에 풀업 전원라인 구동 제어신호(SAP)가 논리레벨 하이로 활성화되고, 풀다운 전원라인 구동 제어신호(SAN)가 논리레벨 하이로 활성화된다. 이때, 액티브 커맨드(ACT)를 받아서 풀업 및 풀다운 전원라인 구동 제어신호(SAP, SAN)보다 미리(적어도 동시에) 논리레벨 로우로 활성화되어 있는 오버 드라이빙 펄스(SAOVDP)에 의해 RTO 전원라인이 오버 드라이빙된다. 즉, 풀업 및 풀다운 전원라인 구동 제어신호(SAP, SAN), 오버 드라이빙 펄스(SAOVDP)가 모두 활성화되면 트랜지스터 M1, M2, M3가 모두 턴온되어 RTO 전원라인을 전원전압(VDD)으로 구동하고 SB 전원라인을 접지전압(VSS)으로 구동하게 된다.First, an active command ACT is applied to activate a word line, and data stored in a cell is induced in the bit line pairs BL and BLB by charge sharing, and then, after a predetermined time, the pull-up power line driving control signal SAP is applied. Is activated at logic level high, and the pull-down power supply line drive control signal SAN is activated at logic level high. At this time, the RTO power line is overdriven by an overdriving pulse SAOVDP activated at a logic level low in advance (at least at the same time) than the pull-up and pull-down power line driving control signals SAP and SAN in response to the active command ACT. . That is, when both pull-up and pull-down power line drive control signals (SAP, SAN) and overdriving pulses (SAOVDP) are activated, transistors M1, M2, and M3 are all turned on to drive the RTO power line to the power supply voltage (VDD), and the SB power supply. The line is driven to the ground voltage (VSS).

이후, 일정 시간이 지나면 오버 드라이빙 펄스(SAOVDP)가 논리레벨 하이로 비활성화되어 RTO 전원라인을 코어전압(VCORE)으로 구동하게 되며, 프리차지 커맨 드(PCG)가 인가되면 풀업 및 풀다운 전원라인 구동 제어신호(SAP, SAN)가 논리레벨 로우로 비활성화되고, BLSA 전원라인 이퀄라이즈/프리차지부(62)에 의해 RTO 전원라인과 SB 전원라인이 비트라인 프리차지 전압(VBLP) 레벨로 프리차지 된다. 비트라인 프리차지 전압(VBLP)은 통상 VCORE/2 레벨을 가진다.After a certain time, the overdrive pulse SAOVDP is deactivated to logic level high to drive the RTO power line to the core voltage VCORE. When the precharge command PCG is applied, the pull-up and pull-down power line drive control is performed. The signals SAP and SAN are deactivated to a logic level low, and the RTO power line and the SB power line are precharged to the bit line precharge voltage VBLP level by the BLSA power line equalization / precharge unit 62. The bit line precharge voltage VBLP typically has a VCORE / 2 level.

그런데, 전원전압(VDD) 레벨이 갈수록 저전압화 되면서, 전술한 바와 같은 오버 드라이빙 방식을 적용하는 경우에도 센싱 초기에 코어전압단(VCORE)의 급격한 전압 강하를 방지하기 어렵게 되었다. 이와 같은 코어전압(VCORE)의 불안정으로 인한 소자의 동작 특성 열화가 예상되며, 심할 경우 불량을 유발하는 문제점이 있었다.However, as the power supply voltage (VDD) level is gradually lowered, it is difficult to prevent a sudden voltage drop of the core voltage terminal (VCORE) at the initial sensing time even when the above-described driving method is applied. The deterioration of the operating characteristics of the device due to the instability of the core voltage VCORE is expected, and in severe cases, there is a problem that causes a failure.

한편, 오버 드라이빙 펄스(SAOVD)의 펄스폭을 늘려 오버 드라이빙 구간을 확장하는 방안을 생각할 수 있다. 그러나, 이 경우에는 액티브 동작에서 과도한 코어전압(VCORE)의 상승을 유발할 뿐만 아니라, 초기 센싱 동작시의 순간적인 코어전압단(VCORE)의 전압 강하를 방지하는데는 도움이 되지 못한다.On the other hand, it is conceivable to extend the overdriving interval by increasing the pulse width of the overdriving pulse SAOVD. However, in this case, not only causes excessive increase of the core voltage VCORE in the active operation, but also helps to prevent the instantaneous voltage drop of the core voltage terminal VCORE during the initial sensing operation.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 저전압 환경에서도 초기 센싱 동작시 노말 드라이빙 전압단의 급격한 전압 강하를 방지할 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a semiconductor memory device capable of preventing a sudden voltage drop of a normal driving voltage during an initial sensing operation even in a low voltage environment.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 풀업 전원라인과 풀다운 전원라인을 구비하는 비트라인 감지증폭수단; 풀업 전원라인 구동 제어신호에 응답하여 코어전압으로 상기 풀업 전원라인을 구동하기 위한 제1 구동수단; 풀다운 전원라인 구동 제어신호에 응답하여 접지전압으로 상기 풀다운 전원라인을 구동하기 위한 제2 구동수단; 오버 드라이버 제어신호에 응답하여 상기 풀업 전원라인을 내부 고전위전압 - 전원전압보다 높고 고전위전압보다 낮은 전압 레벨임 - 으로 구동하기 위한 제3 구동수단; 및 비트라인 이퀄라이즈 신호에 응답하여 상기 풀업 전원라인 및 상기 풀다운 전원라인을 비트라인 프리차지 전압으로 프리차지하기 위한 전원라인 이퀄라이즈/프리차지수단을 구비하는 반도체 메모리 소자가 제공된다.According to an aspect of the present invention for achieving the above technical problem, a bit line detection amplification means having a pull-up power line and a pull-down power line; First driving means for driving the pull-up power line with a core voltage in response to a pull-up power line driving control signal; Second driving means for driving the pull-down power line with a ground voltage in response to a pull-down power line driving control signal; Third driving means for driving the pull-up power line to an internal high potential voltage, wherein the pull-up power line is at a voltage level higher than the power supply voltage and lower than the high potential voltage; And a power supply line equalizing / precharging means for precharging the pull-up power supply line and the pull-down power supply line to a bit line precharge voltage in response to a bit line equalization signal.

본 발명에서는 오버 드라이빙 전압으로 전원전압(VDD)보다 높은 내부 전압원을 사용한다. 통상적으로, 전원전압(VDD)보다 높은 내부 전압원으로 고전위전압(VPP)이 있는데, 이 전압은 전원전압(VDD)의 전압 레벨에 비해 2배 또는 3배 정도 높은 레벨의 전압이므로 이를 직접 오버 드라이빙 전압으로 사용하는 것에는 무리가 따른다. 이에 본 발명에서는 오버 드라이빙 전압원으로서 고전위전압(VPP)을 전압 강하시켜 기존의 오버 드라이빙 전압원인 전원전압(VDD)보다는 높고 고전위전압(VPP)보다는 낮은 레벨의 내부 고전위전압(VPPI)을 사용한다.In the present invention, an internal voltage source higher than the power supply voltage VDD is used as the overdriving voltage. Typically, there is a high potential voltage VPP as an internal voltage source higher than the power supply voltage VDD, which is a voltage two or three times higher than the voltage level of the power supply voltage VDD. Using it as a voltage is unreasonable. Therefore, the present invention uses the internal high potential voltage (VPPI) at a level higher than that of the existing overdriving voltage source and lower than the high potential voltage (VPP) by dropping the high potential voltage (VPP) as an overdriving voltage source. do.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced so that those skilled in the art can more easily implement the present invention.

도 4는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 이중 오버 드라이빙 스킴을 나타낸 회로도이다.4 is a circuit diagram illustrating a dual overdriving scheme of a semiconductor memory device according to an embodiment of the present invention.

도 4를 참조하면, 본 실시예에 따른 반도체 메모리 소자는, 풀업 전원라인 구동 제어신호(SAP)에 응답하여 코어전압단(VCORE)으로 RTO 전원라인을 구동하기 위한 NMOS 트랜지스터(M2)와, 풀다운 전원라인 구동 제어신호(SAN)에 응답하여 접지전압(VSS)으로 SB 전원라인을 구동하기 위한 NMOS 트랜지스터(M3)와, 오버 드라이버 제어신호(SAP2)에 응답하여 RTO 전원라인을 내부 고전위전압(VPPI)으로 구동하기 위한 오버 드라이버(400)와, 비트라인 이퀄라이즈 신호(BLEQ)에 응답하여 비트라인 감지증폭기(30)의 RTO 전원라인 및 SB 전원라인을 비트라인 프리차지 전압(VBLP)으로 프리차지하기 위한 비트라인 감지증폭기(BLSA) 전원라인 이퀄라이즈/프리차지부(62)를 구비한다.Referring to FIG. 4, the semiconductor memory device according to the present exemplary embodiment includes a NMOS transistor M2 for driving the RTO power line to the core voltage terminal VCORE in response to a pull-up power line driving control signal SAP and a pull-down. In response to the power line driving control signal SAN, the NMOS transistor M3 for driving the SB power line with the ground voltage VSS, and the RTO power line in response to the over driver control signal SAP2 are connected to the internal high potential voltage (S). VPPI) and the RTO power line and the SB power line of the bit line sense amplifier 30 in response to the bit line equalization signal BLEQ to the bit line precharge voltage VBLP. And a bit line sense amplifier (BLSA) power line equalization / precharge section 62 to occupy.

여기서, 오버 드라이버(400)는 내부 고전위전압단(VPPI)과 RTO 전원라인 사이에 접속되고 오버 드라이버 제어신호(SAP2)를 게이트 입력으로 하는 NMOS 트랜지스터(M4)로 구현할 수 있다. 한편, 오버 드라이버 제어신호(SAP2)는 풀업 전원라인 구동 제어신호(SAP)의 활성화 시점과 동시에 활성화되며 풀업 전원라인 구동 제어신호(SAP)에 비해 짧은 활성화 구간을 가지는 신호로서, 상기 도 3의 오버 드라이빙 펄스(SAOVDP)와 동일한 활성화 구간을 가지도록 그 펄스폭을 설정해도 된다.Here, the over driver 400 may be implemented as an NMOS transistor M4 connected between the internal high potential voltage terminal VPPI and the RTO power line and using the over driver control signal SAP2 as a gate input. Meanwhile, the over driver control signal SAP2 is activated at the same time as the activation time of the pull-up power line driving control signal SAP and has a shorter activation period than the pull-up power line driving control signal SAP. The pulse width may be set to have the same activation period as the driving pulse SAOVDP.

즉, 상기 도 1에 도시된 종래기술과 비교하여 본 발명에서는 오버 드라이버 제어신호(SAP2)에 제어받는 오버 드라이버(400)를 구비한 점이 다르다. 물론, 오버 드라이버(400)가 RTO 전원라인을 직접 구동하는 방식이 아닌 코어전압단(VCORE)을 구동하는 방식으로 구현될 수도 있기 때문에 오버 드라이버(400)의 위치가 중요한 것이 아니라, 오버 드라이버(400)의 전압원으로 내부 고전위전압(VPPI)을 사용한다는 점에서 특징이 있다.That is, the present invention is different from the prior art illustrated in FIG. 1 in that the over driver 400 controlled by the over driver control signal SAP2 is provided. Of course, since the over driver 400 may be implemented by driving the core voltage terminal VCORE instead of directly driving the RTO power line, the position of the over driver 400 is not important, but the over driver 400 is not important. It is characterized by the use of internal high potential voltage (VPPI) as the voltage source.

내부 고전위전압(VPPI)은 고전위전압(VPP)을 전압 강하시킨 전압으로서, 기존의 오버 드라이빙 전압원인 전원전압(VDD)보다는 높고 고전위전압(VPP)보다는 낮은 레벨을 가진다.The internal high potential voltage VPPI is a voltage obtained by dropping the high potential voltage VPP. The internal high potential voltage VPPI is higher than the conventional overdriving voltage source, the power supply voltage VDD and lower than the high potential voltage VPP.

도 5은 도 4의 비트라인 감지증폭기 전원라인 구동회로의 시뮬레이션 결과를 나타낸 도면이다. 참고적으로, 시뮬레이션 조건은 VDD=1.55V, VCORE=1.5V 이다.FIG. 5 is a diagram illustrating a simulation result of the bit line sense amplifier power line driving circuit of FIG. 4. For reference, simulation conditions are VDD = 1.55V and VCORE = 1.5V.

반도체 메모리 소자가 아이들(idle) 상태일 때, 풀다운 전원라인 구동 제어신호(SAN), 풀업 전원라인 구동 제어신호(SAP), 오버 드라이버 제어신호(SAP2)는 논리레벨 로우로 비활성화 상태가 되며, RTO 전원라인과 SB 전원라인은 비트라인 감지증폭기(BLSA) 전원라인 이퀄라이즈/프리차지부(62)에 의해 비트라인 프리차지 전압(VBLP)으로 프리차지된 상태를 유지한다.When the semiconductor memory device is in an idle state, the pull-down power line driving control signal SAN, the pull-up power line driving control signal SAP, and the over-driver control signal SAP2 become inactive at a logic level low, and RTO The power line and the SB power line are precharged to the bit line precharge voltage VBLP by the bit line sense amplifier (BLSA) power line equalization / precharge unit 62.

한편, 액티브 커맨드(ACT)가 인가되면, 풀다운 전원라인 구동 제어신호(SAN), 풀업 전원라인 구동 제어신호(SAP)가 논리레벨 하이로 활성화된다. 이때, 오버 드라이버 제어신호(SAP2) 역시 논리레벨 하이로 활성화된다.On the other hand, when the active command ACT is applied, the pull-down power line driving control signal SAN and the pull-up power line driving control signal SAP are activated to a logic level high. At this time, the over driver control signal SAP2 is also activated to a logic level high.

따라서, 트랜지스터 M2, M3, M4가 모두 턴온되어 SB 전원라인은 접지전압(VSS)으로 구동되고, RTO 전원라인은 트랜지스터 M2, M4에 의해 코어전압(VCORE) 및 내부 고전위전압(VPPI)으로 구동된다.Accordingly, the transistors M2, M3, and M4 are all turned on so that the SB power line is driven with the ground voltage VSS, and the RTO power line is driven with the core voltage VCORE and the internal high potential voltage VPPI by the transistors M2, M4. do.

이후, 오버 드라이버 제어신호(SAP2)는 다시 논리레벨 로우로 비활성화되어 트랜지스터 M2에 의해 RTO 전원라인이 코어전압(VCORE)만으로 구동된다.Thereafter, the over driver control signal SAP2 is inactivated to the logic level low again, so that the RTO power line is driven only by the core voltage VCORE by the transistor M2.

이와 같이 센싱 초기 동작시 전원전압(VDD)에 비해 높은 전압 레벨을 갖는 내부 고전위전압(VPPI)으로 RTO 전원라인이 구동되기 때문에 저전압 환경에서도 코어전압단(VCORE)의 급격한 전압 강하가 일어나지 않게 되며, 이에 따라 도 5에도 잘 나타난 바와 같이 RTO 전원라인의 레벨이 종래에 비해 안정화될 수 있다.As the RTO power line is driven by the internal high potential voltage (VPPI) which has a higher voltage level than the power supply voltage (VDD) during the initial sensing operation, the voltage drop of the core voltage terminal (VCORE) does not occur even in a low voltage environment. Accordingly, as shown in FIG. 5, the level of the RTO power line may be stabilized as compared with the conventional art.

한편, 오버 드라이버 제어신호(SAP2)의 활성화 구간을 과도하게 길게 설정하지만 않는다면 센싱 초기 동작 이후의 코어전압단(VCORE)의 과도한 상승은 일어나지 않을 것이다.On the other hand, if the activation period of the over driver control signal SAP2 is not set too long, an excessive increase in the core voltage terminal VCORE after the initial sensing operation will not occur.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

예컨대, 전술한 실시예에서는 오버 드라이버와 노말 드라이버가 병렬로 RTO 전원라인을 구동하는 오버 드라이빙 방식을 일례로 들어 설명하였으나, 노말 드라이버가 RTO 전원라인을 구동하고 오버 드라이버가 코어전압단(VCORE)을 구동하는 오버 드라이빙 방식에도 본 발명은 적용된다.For example, in the above-described embodiment, the over-driving method in which the over-driver and the normal driver drive the RTO power line in parallel has been described as an example. However, the normal driver drives the RTO power line and the over-driver drives the core voltage terminal VCORE. The present invention also applies to an overdriving method of driving.

또한, 전술한 실시예에서 예시한 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현될 수 있다.In addition, the transistor illustrated in the above embodiment may be implemented in a different position and type depending on the polarity of the input signal.

전술한 본 발명은 저전압 환경에서도 초기 센싱 동작시 노말 드라이빙 전압단의 급격한 전압 강하를 방지할 수 있으며, 이로 인하여 반도체 메모리 소자의 동작 특성 저하 및 오류를 줄이는 방지하는 효과가 있다.The present invention described above can prevent a sudden voltage drop of the normal driving voltage stage during the initial sensing operation even in a low voltage environment, thereby reducing the operating characteristics of the semiconductor memory device and reducing errors.

Claims (5)

풀업 전원라인과 풀다운 전원라인을 구비하는 비트라인 감지증폭수단;Bit line sensing amplification means having a pull-up power line and a pull-down power line; 풀업 전원라인 구동 제어신호에 응답하여 코어전압으로 상기 풀업 전원라인을 구동하기 위한 제1 구동수단;First driving means for driving the pull-up power line with a core voltage in response to a pull-up power line driving control signal; 풀다운 전원라인 구동 제어신호에 응답하여 접지전압으로 상기 풀다운 전원라인을 구동하기 위한 제2 구동수단;Second driving means for driving the pull-down power line with a ground voltage in response to a pull-down power line driving control signal; 오버 드라이버 제어신호에 응답하여 상기 풀업 전원라인을 내부 고전위전압 - 전원전압보다 높고 고전위전압보다 낮은 전압 레벨임 - 으로 구동하기 위한 제3 구동수단; 및Third driving means for driving the pull-up power line to an internal high potential voltage, wherein the pull-up power line is at a voltage level higher than the power supply voltage and lower than the high potential voltage; And 비트라인 이퀄라이즈 신호에 응답하여 상기 풀업 전원라인 및 상기 풀다운 전원라인을 비트라인 프리차지 전압으로 프리차지하기 위한 전원라인 이퀄라이즈/프리차지수단Power line equalization / precharge means for precharging the pull-up power line and the pull-down power line to a bit line precharge voltage in response to a bit line equalize signal 을 구비하는 반도체 메모리 소자.A semiconductor memory device having a. 제1항에 있어서,The method of claim 1, 상기 제3 구동 수단은,The third drive means, 내부 고전위전압단과 상기 풀업 전원라인 사이에 접속되며 상기 오버 드라이버 제어신호를 게이트 입력으로 하는 제1 MOS 트랜지스터를 구비하는 것을 특징으 로 하는 반도체 메모리 소자.And a first MOS transistor connected between an internal high potential voltage terminal and the pull-up power supply line, the first MOS transistor being a gate input of the over-driver control signal. 제1항에 있어서,The method of claim 1, 상기 제3 구동 수단은,The third drive means, 내부 고전위전압단과 상기 코어전압단 사이에 접속되며 상기 오버 드라이버 제어신호를 게이트 입력으로 하는 제1 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.And a first MOS transistor connected between an internal high potential voltage terminal and the core voltage terminal and having the over driver control signal as a gate input. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 제1 구동 수단은,The first driving means, 상기 코어전압단과 상기 풀업 전원라인 사이에 접속되고 상기 풀업 전원라인 구동 제어신호를 게이트 입력으로 하는 제2 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.And a second MOS transistor connected between the core voltage terminal and the pull-up power line and having the pull-up power line driving control signal as a gate input. 제4항에 있어서,The method of claim 4, wherein 상기 제2 구동 수단은,The second drive means, 상기 풀다운 전원라인과 접지전압단 사이에 접속되며 상기 풀다운 전원라인 구동 제어신호를 게이트 입력으로 하는 제3 MOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.And a third MOS transistor connected between the pull-down power line and a ground voltage terminal, the third MOS transistor having a gate input as the pull-down power line driving control signal.
KR1020060096956A 2006-10-02 2006-10-02 Semiconductor memory device KR20080030739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096956A KR20080030739A (en) 2006-10-02 2006-10-02 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096956A KR20080030739A (en) 2006-10-02 2006-10-02 Semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20080030739A true KR20080030739A (en) 2008-04-07

Family

ID=39532649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096956A KR20080030739A (en) 2006-10-02 2006-10-02 Semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20080030739A (en)

Similar Documents

Publication Publication Date Title
US8964478B2 (en) Semiconductor device
US7379378B2 (en) Over driving control signal generator in semiconductor memory device
US9627033B2 (en) Sense amplifier and semiconductor device for securing operation margin of sense amplifier
KR100673903B1 (en) A semiconductor memory device having a bit line overdriving scheme and a method of driving a bit line sense amplifier thereof
US20070070751A1 (en) Bit line sense amplifier control circuit
KR100780613B1 (en) Semiconductor memory device and driving method thereof
KR101175249B1 (en) Semiconductor memory device and operation method thereof
US20120188836A1 (en) Semiconductor memory apparatus
US9472264B2 (en) Semiconductor memory device having sense amplifier
KR100866145B1 (en) Semiconductor memory device and biasing method
US8213252B2 (en) Semiconductor memory device comprising sense amplifiers configured to stably amplify data
KR100780633B1 (en) Over driver control signal generation circuit of semiconductor memory device
KR100889311B1 (en) Semiconductor Memory Devices Including Bitline Sense Amplifiers
KR100838364B1 (en) Amplification Enable Signal Generation Circuit of Semiconductor Memory Device
US7573777B2 (en) Over driver control signal generator in semiconductor memory device
KR100876900B1 (en) Sense amp and how to drive it
KR102704096B1 (en) Amplifier circuit and memory
KR100780641B1 (en) Semiconductor Memory Device with Double Over Driver
KR101034600B1 (en) Semiconductor Memory Devices with Bitline Overdriving Schemes
KR102471412B1 (en) Sense amplifier test device and semiconductor device including the same
KR20080030739A (en) Semiconductor memory device
KR100780634B1 (en) Over driver control signal generation circuit of semiconductor memory device
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR100813524B1 (en) Bitline Sense Amplifier Driver and Bitline Sensing Method Using the Same
KR20090099708A (en) Semiconductor memory device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061002

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid