KR20080029063A - Biquadratic cell architecture for analog filter appropriate to low voltage/low power - Google Patents

Biquadratic cell architecture for analog filter appropriate to low voltage/low power Download PDF

Info

Publication number
KR20080029063A
KR20080029063A KR1020060094563A KR20060094563A KR20080029063A KR 20080029063 A KR20080029063 A KR 20080029063A KR 1020060094563 A KR1020060094563 A KR 1020060094563A KR 20060094563 A KR20060094563 A KR 20060094563A KR 20080029063 A KR20080029063 A KR 20080029063A
Authority
KR
South Korea
Prior art keywords
voltage
node
analog filter
cell
secondary cell
Prior art date
Application number
KR1020060094563A
Other languages
Korean (ko)
Other versions
KR100950214B1 (en
Inventor
유창식
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020060094563A priority Critical patent/KR100950214B1/en
Publication of KR20080029063A publication Critical patent/KR20080029063A/en
Application granted granted Critical
Publication of KR100950214B1 publication Critical patent/KR100950214B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H03H15/02—Transversal filters using analogue shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1204—Distributed RC filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

A quadratic cell structure of an analog filter adapted for low voltage/low power is provided to design a filter capable of operating at a low supply voltage even with the same operational amplifier configuration. A quadratic cell structure of an analog filter adapted for low voltage/low power includes a low voltage induction resistor connected between a first node of a quadratic cell input terminal of an analog filter and a ground in parallel. An operational amplifier(10) is operated by an input voltage inputted from the first node of the cell input terminal decided by a low voltage induction resistor. The first node of the cell input terminal is a node next from a cell input terminal in the quadratic cell structure of an analog filter.

Description

저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조{Biquadratic cell architecture for analog filter appropriate to low voltage/low power}Biquadratic cell architecture for analog filter appropriate to low voltage / low power}

도 1은 NMOS를 이용한 Multi-path 저전압 2차 셀(Biquadratic Cell) 구조를 나타내는 도면.1 is a diagram illustrating a multi-path low voltage secondary cell structure using NMOS.

도 2는 본 발명에 따른 저전압/저전력에 적합한 2차 셀(Biquadratic Cell) 구조를 나타내는 도면.2 is a view showing a structure of a secondary cell (Biquadratic Cell) suitable for low voltage / low power according to the present invention.

도 3은 도 2의 2차 셀(Biquadratic Cell)을 직렬(cascade)로 연결한 필터의 모의 실험 결과를 나타내는 도면.FIG. 3 is a diagram illustrating a simulation result of a filter in which a quadratic cell of FIG. 2 is connected in cascade. FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 연산증폭기10: operational amplifier

본 발명은 저전압/저전력에 적합한 아날로그 필터의 2차 셀(Biquadratic Cell) 구조에 관한 것이다.The present invention relates to a structure of a biquadratic cell of an analog filter suitable for low voltage / low power.

시스템의 복잡도가 증가하고 가격과 전력 소모 측면에서의 경쟁력을 확보하기 위한 노력이 치열해지면서 세계 반도체 시장은 단일 기능 반도체에서 다기능 반도체 즉, SoC(System on Chip)로 그 중심이 급격히 이동하고 있다.As the complexity of systems increases and efforts to secure competitiveness in terms of price and power consumption, the global semiconductor market is rapidly shifting from single-function semiconductors to multifunction semiconductors, or System on Chip (SoC).

이러한 시장 상황에서 아날로그 필터 등의 아날로그 회로와 디지털 회로가 혼재된 혼성 모드 SoC 분야에서 저전압/저전력은 핵심적인 기술이다.In this market situation, low voltage / low power is a key technology in mixed mode SoCs where analog and digital circuits such as analog filters are mixed.

즉, 저전압/저전력에 적합한 필터를 설계하기 위해서는 일반적으로 연산증폭기의 입력과 출력이 VDD/2로 고정된 상태에서 연산증폭기의 구조를 저전압에 적합하도록 설계하였다. 그러나, 공정에 따라 문턱전압의 한계로 어느 정도의 Supply 전압 한계를 보인다는 문제점이 있었다.That is, in order to design a filter suitable for low voltage / low power, in general, the structure of the operational amplifier is designed to be suitable for low voltage with the input and output of the operational amplifier fixed at VDD / 2. However, there was a problem that the supply voltage limit to some extent as a threshold voltage depending on the process.

따라서, 시스템의 복잡도가 증가하고 가격과 전력 소모 측면에서의 경쟁력을 확보하기 위한 노력이 치열한 세계 반도체 시장 상황에서 아날로그 회로와 디지털 회로가 혼재된 혼성 모드 SoC 분야 핵심 기술이 될 저전압/저전력 기술에 적합한 아날로그 필터의 Biquadratic Cell 구조를 위한 설계가 필요한 실정이다.Therefore, it is suitable for low voltage / low power technology that will be the core technology of mixed mode SoC with mixed analog and digital circuits in the global semiconductor market situation where system complexity is increased and efforts to secure competitiveness in terms of price and power consumption are intense. There is a need for a design for a biquadratic cell structure of an analog filter.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 저전압/저전력 기술에 적합한 아날로그 필터의 2차 셀(Biquadratic Cell) 구조 자체를 이용하여 연산증폭기의 입력을 출력 VDD/2와 달리 더 낮은 전압으로 설정함으로써, 같은 연산증폭기 구조일지라도 좀 더 낮은 Supply 전압에서 동작할 수 있는 필터 설계가 가능하도록 한 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조를 제공함에 있다.Accordingly, an object of the present invention is to solve the above problems, and the input of the operational amplifier by using the analog cell structure of the analog filter suitable for low voltage / low power technology itself is further different from the output VDD / 2. By setting it to a low voltage, it provides a secondary cell structure of an analog filter suitable for low voltage / low power, which enables a filter design capable of operating at a lower supply voltage even with the same operational amplifier structure.

상기한 목적을 달성하기 위한 본 발명에 따른 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조의 일 측면에 따르면, 상기 아날로그 필터의 2차 셀 입력단의 제1 노드와 접지 사이에 병렬로 연결되는 저전압 유도저항과, 상기 저전압 유도저항에 의해 결정된 상기 셀 입력단의 제1 노드에서의 전압을 입력전압으로 입력받아 동작하는 연산증폭기를 포함하는 것을 특징으로 한다.According to an aspect of the secondary cell structure of the analog filter suitable for low voltage / low power according to the present invention for achieving the above object, a low voltage connected in parallel between the first node and the ground of the secondary cell input terminal of the analog filter And an operational amplifier configured to receive an inductive resistor and a voltage at a first node of the cell input terminal determined by the low voltage inductive resistor as an input voltage.

특히, 상기 셀 입력단의 제1 노드는 상기 아날로그 필터의 2차 셀 구조에서 셀 입력단의 바로 다음 노드이다.In particular, the first node of the cell input is the next node of the cell input in the secondary cell structure of the analog filter.

그리고, 상기 아날로그 필터의 2차 셀 구조에서 상기 셀 입력단의 제1 노드에서의 전류의 흐름은 하기의 수학식에 의해 결정된다.The current flow in the first node of the cell input terminal in the secondary cell structure of the analog filter is determined by the following equation.

Figure 112006070729117-PAT00001
Figure 112006070729117-PAT00001

VDD : Supply 전압V DD : Supply Voltage

VA : 제1 노드 전압, 연산증폭기 입력전압V A : first node voltage, operational amplifier input voltage

R1, Rf, R2 : 저항R 1 , R f , R 2 : resistance

특히, 상기 저항 Rf는 상기 셀 입력단의 제1 노드와 상기 연산증폭기의 출력단 사이에 연결된다.In particular, the resistor R f is connected between the first node of the cell input terminal and the output terminal of the operational amplifier.

그리고, 상기 2차 셀의 입력과 출력으로부터의 전류는 상기 저항 R1과 Rf를 통해서 상기 R2를 통해 접지로 흐르게 된다.The current from the input and the output of the secondary cell flows through the R 2 through the resistors R 1 and R f to ground.

이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, detailed descriptions of preferred embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that reference numerals and like elements among the drawings are denoted by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1은 NMOS를 이용한 Multi-path 저전압 2차 셀(Biquadratic Cell) 구조를 나타내는 도면이다.FIG. 1 is a diagram illustrating a multi-path low voltage secondary cell structure using NMOS.

도 1에 도시된 바와 같이, Multi-path biquadratic cell 구조에서 출력의 VDD/2 전압을 이용하여 또 하나의 증폭기(1)와 바이어스(bias) 전압으로 연산증폭기(3)의 입력과 드레인(Drain)이 연결된 NMOS 트랜지스터(5)의 바이어싱(biasing)을 한다.As shown in FIG. 1, the input and drain of the operational amplifier 3 are converted into another amplifier 1 and a bias voltage using the VDD / 2 voltage of the output in the multi-path biquadratic cell structure. This connected NMOS transistor 5 is biased.

이에 따라, 저항(R3)을 통과한 전류를 NMOS 트랜지스터(5)를 이용하여 접지 로 흘려보냄으로써 연산증폭기(3)의 입력 전압을 VDD/2보다 낮게 할 수 있으나 또 하나의 증폭기 사용으로 인해 전류 소모가 늘어나게 된다. 즉, 이러한 구조가 아니더라도 NMOS 트랜지스터를 전류 소스로 동작시키기 위해서는 추가적인 바이어스(bias) 전압이 필요한데 이에 또한 추가적인 전류 소모가 일어나게 된다.Accordingly, the input voltage of the operational amplifier 3 can be lower than VDD / 2 by flowing the current passing through the resistor R3 to the ground using the NMOS transistor 5, but the current is caused by the use of another amplifier. Consumption increases. That is, even without such a structure, an additional bias voltage is required to operate the NMOS transistor as a current source, which also causes additional current consumption.

참고로, 이러한 multi-path biquadratic cell 구조를 이용하여 2차 버터워스(butterworth)로 구성된 필터는 컷 오프(cut-off) 주파수가 2.11 MHz 이며, 전체 전류 소모는 2.2 mA, 필터의 전력 소모는 1.32 mW 의 측정값을 갖게 된다.For reference, using this multi-path biquadratic cell structure, the filter composed of secondary Butterworth has a cut-off frequency of 2.11 MHz, total current consumption of 2.2 mA, and filter power consumption of 1.32. You have a measured value of mW.

도 2는 본 발명에 따른 저전압/저전력에 적합한 2차 셀(Biquadratic Cell) 구조를 나타내는 도면이다.2 is a view showing a structure of a secondary cell (Biquadratic Cell) suitable for low voltage / low power according to the present invention.

도 2에 도시된 바와 같이, 연산증폭기의 입력 전압을 낮게 가져가기 위한 2차 셀(Biquadratic Cell)의 구조에서, node A(VA)의 전압을 결정하기 위하여 VDD = 0.6 V 인 경우 2차 셀(Biquadratic Cell)의 입력 전압은 VDD/2 인 0.3 V 이 된다.As shown in FIG. 2, in the structure of a Biquadratic Cell for lowering the input voltage of the operational amplifier, the secondary cell when VDD = 0.6 V to determine the voltage of node A (V A ) The input voltage of (Biquadratic Cell) is 0.3 V, which is VDD / 2.

이것은 전체 필터를 생각해 보면 같은 구조의 2차 셀(Biquadratic Cell)이 캐스캐이드(cascade)로 연결되어 있는 것이기 때문에 두 번째 단의 2차 셀(Biquadratic Cell)의 입력 역시 VDD/2 인 0.3 V가 되어야 한다.This is because the second filter (Biquadratic Cell) of the second stage is also VDD / 2. Should be.

그러므로 첫 번째 단과 두 번째 단을 잇는 첫 번째 단의 출력 전압 역시 VDD/2 인 0.3 V가 되어야만 한다. 그래서 node A(VA)에서의 전류의 흐름은 하기의 수학식 1과 같이 주어진다.Therefore, the output voltage of the first stage connecting the first stage and the second stage must also be 0.3 V, which is VDD / 2. Thus, the current flow in node A (V A ) is given by Equation 1 below.

Figure 112006070729117-PAT00002
Figure 112006070729117-PAT00002

VDD : Supply 전압V DD : Supply Voltage

VA : 제1 노드 전압, 연산증폭기 입력전압V A : first node voltage, operational amplifier input voltage

R1, Rf, R2 : 저항R 1 , R f , R 2 : resistance

여기서, 저항 R1과 Rf를 통해서 들어온 전류는 저항 R2를 통해 나가지만, 저항 R3를 통해서는 전류가 흐르지 않게 된다.Here, the current coming through the resistors R1 and Rf goes out through the resistor R2, but no current flows through the resistor R3.

이는 연산 증폭기(10)의 입력을 살펴보면 직류(DC)로 보았을 때 모두 임피던스(impedacne)가 무한대인 즉, 회로가 개방된 것처럼 보여 전류의 흐름은 없게 된다. 결국 node A(VA)의 전압이 연산 증폭기(10)의 입력 전압이 되는 것이다.When looking at the input of the operational amplifier 10, all of the impedance (impedacne) when viewed in direct current (DC), that is, the circuit appears to be open, there is no current flow. As a result, the voltage of node A (V A ) becomes the input voltage of the operational amplifier 10.

즉, 2차 셀(Biquadratic Cell)의 입력과 출력으로부터 전류가 저항 R1과 Rf를 통해서 저항 R2를 통해 접지로 빠져나가게 된다.That is, current flows from the input and output of the Biquadratic Cell through the resistors R1 and Rf to the ground through the resistor R2.

이때 node A(VA)의 전압은 저항 R2에 의해 저전압으로 결정되어 질 수 있고, 저항 R3로 흐르는 전류가 없기 때문에 node A(VA)의 전압이 node B(VB)와 같게 되므로 결국 node A(VA)의 전압이 연산증폭기(10)의 입력 전압이 되어 저전압/저전력으 로 설계가 가능하다.At this time, the voltage of node A (V A ) can be determined as the low voltage by resistor R2, and since there is no current flowing through resistor R3, the voltage of node A (V A ) becomes the same as node B (V B ). Since the voltage of A (V A ) becomes the input voltage of the operational amplifier 10, it is possible to design with low voltage / low power.

이와 같이, 기존 2차 셀(Biquadratic Cell) 구조에서 연산증폭기의 입력과 출력은 최대 스윙(swing)을 위해 common mode 전압을 VDD/2로 정하게 되며, 이때 연산증폭기의 입력 common mode 전압이 작아지면 VDD 또한 작아지는데, 본 발명에서는 2차 셀(Biquadratic Cell) 구조를 연산증폭기의 입력 전압을 저전압에 적합하도록 설계하여 Supply 전압을 낮게 가져갈 수 있게 되는 것이다.As such, the input and output of the operational amplifier in the existing quadrature cell structure set the common mode voltage to VDD / 2 for the maximum swing. When the input common mode voltage of the operational amplifier becomes smaller, VDD In addition, in the present invention, the secondary cell (Biquadratic Cell) structure is designed to suit the input voltage of the operational amplifier to a low voltage it is possible to bring the supply voltage low.

결국, 본 발명은 2차 셀(Biquadratic Cell) 구조에서 Cell 입력단 바로 다음 node와 접지 사이에 저항 R2를 연결하여 2차 셀(Biquadratic Cell)의 입력과 출력으로부터 들어오는 전류를 저항(R2)를 통해 접지로 흘려보냄으로써 연산증폭기 입력 common mode 전압을 낮게 가져갈 수 있으며, 추가적인 회로나 바이어스(bias) 전압 없이 또한 복잡한 다중 경로(multi-path) 없이 비교적 간단한 구조로 저전압에 적합하도록 설계가 가능하다.As a result, the present invention connects the resistor R2 between the node immediately next to the cell input terminal and the ground in the secondary cell structure to ground the current coming from the input and output of the secondary cell through the resistor R2. It can be used to lower the op amp input common mode voltage and can be designed for low voltages with a relatively simple structure without additional circuits or bias voltages and without complex multi-path.

도 3은 도 2의 2차 셀(Biquadratic Cell)을 직렬(cascade)로 연결한 필터의 모의 실험 결과를 나타내는 도면이다.FIG. 3 is a diagram illustrating a simulation result of a filter in which a second quadrature cell (Biquadratic Cell) of FIG. 2 is connected in cascade.

도 3에 도시된 바와 같이, 모의 실험 결과 필터의 cut-off 주파수는 2.11 MHz 이며, 전체 전류 소모는 0.7 mA, 필터의 전력 소모는 0.42 mW 가 되었다. 그리고 구조상 저항의 수가 많아 노이즈(noise)에 큰 영향을 끼치는데 전체 IRN은 61 nV/Hz 로 측정되었다.As shown in FIG. 3, the simulation result shows that the cut-off frequency of the filter is 2.11 MHz, the total current consumption is 0.7 mA, and the power consumption of the filter is 0.42 mW. In addition, the structure has a large number of resistances, which greatly affect noise. The overall IRN is 61 nV / Hz. in Was measured.

이상에서는 본 발명에서 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.In the above, specific preferred embodiments of the present invention have been illustrated and described. However, the present invention is not limited to the above-described embodiment, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention attached to the claims. will be.

본 발명에 따르면, 저전압/저전력 기술에 적합한 아날로그 필터의 2차 셀(Biquadratic Cell) 구조 자체를 이용하여 연산증폭기의 입력을 출력 VDD/2와 달리 더 낮은 전압으로 설정함으로써, 같은 연산증폭기 구조일지라도 좀 더 낮은 Supply 전압에서 동작할 수 있는 필터 설계가 가능하다.According to the present invention, by setting the input of the operational amplifier to a lower voltage, unlike the output VDD / 2, using the analog filter's Biquadratic Cell structure itself suitable for low voltage / low power technology, even if the same operational amplifier structure Filter designs are possible that can operate at lower supply voltages.

또한, 기존의 저전압/저전력 필터들과 달리 구조가 간단하고, 저전압/저전력에 적합한 구조이므로 향후 저전압 SoC를 구현할 때에 핵심 아날로그 IP로서 활용할 수 있으며, 저전력 소모와 고성능을 요구하는 모바일(mobile) 응용분야에 널리 사용할 수 있는 효과가 있다.In addition, unlike the existing low voltage / low power filters, the structure is simple and suitable for low voltage / low power, so it can be used as a core analog IP when implementing low voltage SoC in the future, and is a mobile application field requiring low power consumption and high performance. There is a widely available effect.

Claims (9)

저전압/저전력에 적합한 아날로그 필터의 2차 셀(Biquadratic Cell) 구조에 있어서,In the structure of the secondary cell (Biquadratic Cell) of the analog filter suitable for low voltage / low power, 상기 아날로그 필터의 2차 셀 입력단의 제1 노드와 접지 사이에 병렬로 연결되는 저전압 유도저항과,A low voltage inductive resistor connected in parallel between a first node of the analog cell input terminal of the analog filter and ground; 상기 저전압 유도저항에 의해 결정된 상기 셀 입력단의 제1 노드에서의 전압을 입력전압으로 입력받아 동작하는 연산증폭기를 포함하는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조.And an operational amplifier configured to receive a voltage at a first node of the cell input terminal determined by the low voltage inductive resistor as an input voltage and operate the input amplifier. 제1항에 있어서,The method of claim 1, 상기 셀 입력단의 제1 노드는 상기 아날로그 필터의 2차 셀 구조에서 셀 입력단의 바로 다음 노드인 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조.And the first node of the cell input terminal is the next node of the cell input terminal in the secondary cell structure of the analog filter. 제2항에 있어서,The method of claim 2, 상기 아날로그 필터의 2차 셀 구조에서 상기 셀 입력단의 제1 노드에서의 전류의 흐름은 하기의 수학식에 의해 결정되는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조The secondary cell structure of the analog filter suitable for low voltage / low power is characterized in that the flow of current at the first node of the cell input terminal in the secondary cell structure of the analog filter is determined by the following equation.
Figure 112006070729117-PAT00003
Figure 112006070729117-PAT00003
 VDD : Supply 전압V DD : Supply Voltage VA : 제1 노드 전압, 연산증폭기 입력전압V A : first node voltage, operational amplifier input voltage R1, Rf, R2 : 저항.R 1 , R f , R 2 : resistance. 제3항에 있어서,The method of claim 3, 상기 저항 Rf는 상기 셀 입력단의 제1 노드와 상기 연산증폭기의 출력단 사이에 연결되는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조.And the resistor R f is connected between a first node of the cell input terminal and an output terminal of the operational amplifier. 제3항 또는 제4항에 있어서,The method according to claim 3 or 4, 상기 2차 셀의 입력과 출력으로부터의 전류는 상기 저항 R1과 Rf를 통해서 상기 R2를 통해 접지로 흐르는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조.The secondary cell structure of the analog filter suitable for low voltage / low power, characterized in that the current from the input and output of the secondary cell flows to the ground through the R 2 through the resistors R 1 and R f . 저전압/저전력에 적합한 아날로그 필터의 2차 셀(Biquadratic Cell) 구조에 있어서,In the structure of the secondary cell (Biquadratic Cell) of the analog filter suitable for low voltage / low power, 상기 아날로그 필터의 2차 셀 입력단의 제1 노드와 접지 사이에 병렬로 연결되는 저전압 유도저항과, 상기 저전압 유도저항에 의해 결정된 상기 셀 입력단의 제1 노드에서의 전압을 입력전압으로 입력받아 동작하는 연산증폭기를 포함하되,A low voltage inductive resistor connected in parallel between a first node of a secondary cell input terminal of the analog filter and ground and a voltage at a first node of the cell input terminal determined by the low voltage inductive resistor as an input voltage Include operational amplifiers, 상기 셀 입력단의 제1 노드는 상기 아날로그 필터의 2차 셀 구조에서 셀 입력단의 바로 다음 노드이고, 상기 아날로그 필터의 2차 셀 구조에서 상기 셀 입력단의 제1 노드에서의 전류의 흐름은 하기의 수학식에 의해 결정되는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조The first node of the cell input stage is the next node of the cell input stage in the secondary cell structure of the analog filter, and the flow of current at the first node of the cell input stage in the secondary cell structure of the analog filter is Secondary cell structure of analog filter suitable for low voltage / low power, characterized by the equation
Figure 112006070729117-PAT00004
Figure 112006070729117-PAT00004
 VDD : Supply 전압V DD : Supply Voltage VA : 제1 노드 전압, 연산증폭기 입력전압V A : first node voltage, operational amplifier input voltage R1, Rf, R2 : 저항.R 1 , R f , R 2 : resistance. 제6항에 있어서,The method of claim 6, 상기 저항 Rf는 상기 셀 입력단의 제1 노드와 상기 연산증폭기의 출력단 사이에 연결되는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조.And the resistor R f is connected between a first node of the cell input terminal and an output terminal of the operational amplifier. 제6항 또는 제7항에 있어서,The method according to claim 6 or 7, 상기 2차 셀의 입력과 출력으로부터의 전류는 상기 저항 R1과 Rf를 통해서 상기 R2를 통해 접지로 흐르는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조.The secondary cell structure of the analog filter suitable for low voltage / low power, characterized in that the current from the input and output of the secondary cell flows to the ground through the R 2 through the resistors R 1 and R f . 저전압/저전력에 적합한 아날로그 필터의 2차 셀(Biquadratic Cell) 구조에 있어서,In the structure of the secondary cell (Biquadratic Cell) of the analog filter suitable for low voltage / low power, 상기 아날로그 필터의 2차 셀 입력단의 제1 노드와 접지 사이에 병렬로 연결되는 저전압 유도저항과, 상기 저전압 유도저항에 의해 결정된 상기 셀 입력단의 제1 노드에서의 전압을 입력전압으로 입력받아 동작하는 연산증폭기를 포함하고,A low voltage inductive resistor connected in parallel between a first node of a secondary cell input terminal of the analog filter and ground and a voltage at a first node of the cell input terminal determined by the low voltage inductive resistor as an input voltage Includes an operational amplifier, 상기 셀 입력단의 제1 노드는 상기 아날로그 필터의 2차 셀 구조에서 셀 입력단의 바로 다음 노드이고, 상기 아날로그 필터의 2차 셀 구조에서 상기 셀 입력단의 제1 노드에서의 전류의 흐름은 하기의 수학식에 의해 결정되되,The first node of the cell input stage is the next node of the cell input stage in the secondary cell structure of the analog filter, and the flow of current at the first node of the cell input stage in the secondary cell structure of the analog filter is Determined by the formula,
Figure 112006070729117-PAT00005
Figure 112006070729117-PAT00005
 VDD : Supply 전압V DD : Supply Voltage VA : 제1 노드 전압, 연산증폭기 입력전압V A : first node voltage, operational amplifier input voltage R1, Rf, R2 : 저항R 1 , R f , R 2 : resistance 상기 저항 Rf는 상기 셀 입력단의 제1 노드와 상기 연산증폭기의 출력단 사이에 연결되고, 상기 2차 셀의 입력과 출력으로부터의 전류는 상기 저항 R1과 Rf를 통해서 상기 R2를 통해 접지로 흐르는 것을 특징으로 하는 저전압/저전력에 적합한 아날로그 필터의 2차 셀 구조.The resistor R f is connected between the first node of the cell input terminal and the output terminal of the operational amplifier, and the current from the input and output of the secondary cell is grounded through the R 2 through the resistors R 1 and R f . The secondary cell structure of the analog filter suitable for low voltage / low power, characterized in that flowing to.
KR1020060094563A 2006-09-28 2006-09-28 Analog filter appropriate to low voltage power KR100950214B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060094563A KR100950214B1 (en) 2006-09-28 2006-09-28 Analog filter appropriate to low voltage power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094563A KR100950214B1 (en) 2006-09-28 2006-09-28 Analog filter appropriate to low voltage power

Publications (2)

Publication Number Publication Date
KR20080029063A true KR20080029063A (en) 2008-04-03
KR100950214B1 KR100950214B1 (en) 2010-03-29

Family

ID=39531689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094563A KR100950214B1 (en) 2006-09-28 2006-09-28 Analog filter appropriate to low voltage power

Country Status (1)

Country Link
KR (1) KR100950214B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3314760B1 (en) 2016-05-12 2024-01-24 Huawei Technologies Co., Ltd. Tunable filter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254517A (en) * 1990-03-05 1991-11-13 Fujitsu Ltd Dc cut filter
JPH07131292A (en) * 1993-10-28 1995-05-19 Kansei Corp Filter circuit
EP0899873B1 (en) * 1997-08-29 2001-10-24 STMicroelectronics S.r.l. Area-efficient reconstruction filters, particularly for D/A current-driven converters

Also Published As

Publication number Publication date
KR100950214B1 (en) 2010-03-29

Similar Documents

Publication Publication Date Title
US10163521B2 (en) High voltage bootstrap sampling circuit
US7750717B2 (en) Single supply level shifter circuit for multi-voltage designs, capable of up/down shifting
JP2002314398A (en) Semiconductor integrated circuit
US20070176638A1 (en) Output driver that operates both in a differential mode and in a single mode
KR101223481B1 (en) Operational amplifier comprising overdriving circuit
KR20080015184A (en) Random signal generator and random number generator including the same
CN107147371B (en) Filtering device and filtering method
DE102008046566A1 (en) Integrated circuit, differential amplifier and CMOS amplifier
EP1895656A2 (en) High gain, high speed comparator operable at low current
KR20080029063A (en) Biquadratic cell architecture for analog filter appropriate to low voltage/low power
Koh et al. A complementary switched MOSFET architecture for the 1/f noise reduction in linear analog CMOS ICs
US7339415B2 (en) SC circuit arrangement
US6798263B1 (en) Reset feature for a low voltage differential latch
US6593769B1 (en) Differential, reduced swing buffer design
EP1852972A1 (en) Single-ended to differential buffer amplifier
JP2009033637A (en) Level conversion circuit
Huang et al. A 1 V instrumentation amplifier
US20230268899A1 (en) Programmable gain amplifier with impedance matching and reverse isolation
EP3863179A1 (en) Dual power supply detection circuit
JP2008283633A (en) Capacitance circuit
JP2008198773A (en) Semiconductor device
JP2008521115A (en) Device for filtering the reference voltage and mobile phone comprising such a device
KR970004361B1 (en) Fuse rom circuit
KR100192583B1 (en) Output buffer circuit
JP2005038962A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee