KR20080023472A - Manufacturing method of thin-film transistors - Google Patents
Manufacturing method of thin-film transistors Download PDFInfo
- Publication number
- KR20080023472A KR20080023472A KR1020060087412A KR20060087412A KR20080023472A KR 20080023472 A KR20080023472 A KR 20080023472A KR 1020060087412 A KR1020060087412 A KR 1020060087412A KR 20060087412 A KR20060087412 A KR 20060087412A KR 20080023472 A KR20080023472 A KR 20080023472A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain electrode
- gate electrode
- forming
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
Abstract
Description
도1a 내지 도1d는 본 발명에 따른 박막 트랜지스터 제조 방법을 나타낸다.1A to 1D show a method of manufacturing a thin film transistor according to the present invention.
도2a 내지 도2d는 본 발명에 따른 박막 트랜지스터 제조방법으로서, 도1a 내지 도1d에 이어지는 반도체층의 형성방법을 나타낸다.2A to 2D illustrate a method of manufacturing a thin film transistor according to the present invention, and a method of forming a semiconductor layer subsequent to FIGS. 1A to 1D.
※도면의 주요 부분에 대한 설명※※ Description of main part of drawing ※
101 : 투명 기판 102 : 게이트 전극101: transparent substrate 102: gate electrode
103 : 게이트 절연층 104 : 소스/드레인 전극103: gate insulating layer 104: source / drain electrode
105 : 포토 레지스트 106 : 반도체층105: photoresist 106: semiconductor layer
본 발명은 박막 트랜지스터 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor.
보다 구체적으로, 본 발명은 광 투과성의 게이트 절연막과 소스/드레인 전극을 사용하여 기판의 반대쪽에서 노광을 하고, 네거티브 포토 레지스트를 과도하게 노광시킴으로써 게이트 전극과 소스/드레인 전극과의 오버랩을 기판 전체에 걸쳐 균일하게 형성할 수 있는 박막 트랜지스터 제조 방법에 관한 것이다.More specifically, the present invention uses an optically transmissive gate insulating film and a source / drain electrode to expose the opposite side of the substrate, and exposes the overlap of the gate electrode and the source / drain electrode to the entire substrate by overexposing the negative photoresist. It relates to a thin film transistor manufacturing method which can be formed uniformly over.
고도의 정보화 시대가 진행되며, 대량의 정보처리를 위한 소자와 이를 표시하기 위한 디스플레이 소자들이 빠른 속도로 개발되고 있다. 디스플레이 소자들은 기존의 브라운관에서 OLED (organic light emitting diode), PDP (plasma display panel) 등 평면표시소자로 급속히 바뀌어가고 있다. As the information age progresses, elements for mass information processing and display elements for displaying the same are being rapidly developed. Display devices are rapidly changing from conventional CRTs to flat panel display devices such as OLED (organic light emitting diode) and plasma display panel (PDP).
이중에서도 OLED는 자발광, 저전력 등의 장점으로 차세대 디스플레이로 중요성을 더해가고 있다. 이러한 OLED는 고해상도와 저전력의 장점을 가지는 능동구형방식의 경우 각 픽셀당 트랜지스터를 필요로 하고 있다. 이 트랜지스터를 유기물을 이용한 소자로 제작할 경우 저비용과 유연성으로 OLED는 더 많은 장점을 지니게 된다. Among them, OLED is becoming more important as next generation display with advantages such as self-luminous and low power. Such OLEDs require transistors for each pixel in an active spherical method having high resolution and low power. When the transistors are fabricated using organic materials, OLEDs have more advantages due to their low cost and flexibility.
이 유기물 트랜지스터 중에서도 기존의 반도체 재료인 실리콘 트랜지스터에 근접하는 성능을 보이는 것에는 유기물인 펜타센(Pentacene) 등이 있다. 펜타센 등의 유기반도체를 이용한 소자구조는 크게 전극과 유기반도체와의 접촉방식에 따라 Top contact 구조 (펜타센 위에 전극을 형성)과 Bottom contact 구조(전극을 먼저 형성하고 그 위에 펜타센 형성) 두가지로 나눌 수 있다. Among these organic transistors, pentacene, which is an organic material, exhibits performance similar to that of a silicon transistor, which is an existing semiconductor material. Device structures using organic semiconductors such as pentacene are classified into two types: top contact structure (the electrode is formed on the pentacene) and bottom contact structure (the electrode is formed first and the pentacene is formed thereon) according to the contact method between the electrode and the organic semiconductor. Can be divided into:
각 구조의 장단점을 비교해보면 탑 콘택(Top contact) 구조의 경우 바텀콘택 (Bottom contact) 구조보다 소자특성이 우수하다는 장점과 먼저 형성된 유기물의 성능을 저하시키지 하지 않기 위해 전극을 쉐도우 마스크를 통해 진공챔버 내에서 제작해야 하므로 집적화에 문제가 있다는 단점이 있다. Comparing the advantages and disadvantages of each structure, the top contact structure has superior device characteristics than the bottom contact structure, and the vacuum chamber is formed through the shadow mask electrode in order not to degrade the performance of the organic material formed. There is a problem in that there is a problem in the integration because it must be produced in-house.
바텀 콘택 구조의 경우 소자특성은 탑 콘택 구조보다 떨어지나 공정상 집적화가 가능하다는 장점으로 실제 디스플레이 적용할 수 있다는 장점을 가지고 있다. In the case of the bottom contact structure, the device characteristics are lower than that of the top contact structure, but since the integration is possible in the process, the actual display can be applied.
위와 같은 유기 반도체를 사용하는 박막 트랜지스터의 경우 유기 반도체층의 채널 폭이 불규칙적으로 형성되어 기판 전체에서 성능이 일정치 않은 문제점이 존재한다.In the case of the thin film transistor using the organic semiconductor as described above, the channel width of the organic semiconductor layer is irregularly formed, so that there is a problem in that the performance of the entire substrate is not constant.
다양한 박막 트랜지스터, 특히 유기 반도체를 사용하는 유기 반도체 박막 트랜지스터의 문제점을 해결할 수 있는 방법이 요구된다.There is a need for a method capable of solving the problems of various thin film transistors, particularly organic semiconductor thin film transistors using organic semiconductors.
본 발명은 박막 트랜지스터 기판 전체에 걸쳐 게이트 전극과 소스/드레인 전극과의 오버랩과 채널폭을 일정하게 형성할 수 있는 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method in which overlap between a gate electrode and a source / drain electrode and a channel width can be uniformly formed over a thin film transistor substrate.
또한, 본 발명은 전체에 걸쳐 게이트 전극과 소스/드레인 전극과의 오버랩과 채널폭을 매우 정밀하게 제어할 수 있는 방법을 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a method capable of very precisely controlling the overlap between the gate electrode and the source / drain electrode and the channel width.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법은, 투명 기판에 게이트 전극을 형성하는 단계; 투명 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극 위에 네거티브 포토 레지스트를 도포하는 단계; 상기 기판을 적층 방향 의 반대쪽에서 노광시키고 현상하는 단계; 상기 소스/드레인 전극의 채널부를 에칭하는 단계; 상기 포토 레지스트를 제거하는 단계; 및 반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다.According to one or more exemplary embodiments, a method of manufacturing a thin film transistor includes: forming a gate electrode on a transparent substrate; Forming a transparent source / drain electrode; Applying a negative photoresist over said source / drain electrodes; Exposing and developing the substrate on opposite sides of the stacking direction; Etching the channel portion of the source / drain electrode; Removing the photoresist; And forming a semiconductor layer.
이하 도면을 참조하여 본 발명의 제조방법을 보다 상세히 설명한다.Hereinafter, the manufacturing method of the present invention will be described in detail with reference to the accompanying drawings.
도1a 내지 도1d는 본 발명에 따른 박막 트랜지스터 제조 방법을 나타낸다.1A to 1D show a method of manufacturing a thin film transistor according to the present invention.
도1a에 도시된 바와 같이, 유리 또는 플라스틱 등의 투명 기판(101)에 게이트 전극(102)을 형성한다. 게이트 전극(102)으로는 Al/Nd을 차례로 적층한 메탈층, Cr/Mo의 합금 등 실시예에 따라 다양한 재료가 사용될 수 있다. As shown in Fig. 1A, a
도1b에 도시된 바와 같이, 기판(101) 위에 게이트 전극(102)을 덮도록 게이트 절연층(103)을 적층하고, 그 위에 소스/드레인 전극(104)을 적층한다.As shown in FIG. 1B, a
게이트 절연층(103)은 포토 레지스트 노광용 자외선이 통과할 수 있어야 하므로 광투과성 재질이어야 하며, SiO2, SiNx 등의 무기 재료도 사용 가능하고, PVP (poly vinyl phenol)이나 피릴린 등의 유기 절연막도 사용할 수 있다.The
마찬가지로, 본 발명에 따른 제조 방법에서, 소스/드레인 전극(104)도 빛이 투과할 수 있는 광 투과성 금속이어야 한다. 소스/드레인 전극(104)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZTO(Zinc Tin Oxide), PDOT( poly 3,4-ethylenedioxythiophene)등의 투명 금속을 사용할 수 있다.Likewise, in the manufacturing method according to the present invention, the source /
그리고 나서, 도1c에서, 소스/드레인 전극(104)의 채널부(중심부)를 제외한 나머지 부분을 패터닝한다. 포토 리소그래피 방식을 사용하여 에칭에 의해 에칭할 수 있다. 본 발명의 방법에 있어서, 소스/드레인 전극(104)의 채널부의 패터닝은 별도의 패터닝 공정을 통해 보다 정확하게 수행된다.Then, in FIG. 1C, the remaining portions except for the channel portion (center portion) of the source /
도1d와 같이, 기판 전면에 네거티브 포토 레지스트(105)를 도포하고, 기판의 적층 방향의 반대쪽, 즉 기판의 아래쪽에서 자외선을 조사하여 포토 레지스트(105)를 노광한다. 이 때, 게이트 전극(102)이 마스크 역할을 하게 된다. As shown in Fig. 1D, a
포토 레지스트(105)는 네거티브 타입이므로, 노광된 부분이 남게되며, 게이트 전극(102)으로 가려진 부분은 현상으로 제거된다. Since the
노광시에는 노광시간을 길게 하거나, 또는 광의 세기를 강하게 하여, 게이트 전극(102)으로 가려진 부분도 노광이 되도록 한다. 즉, 마스크 역할을 하는 게이트 전극(102)의 주변부들도 소정 폭만큼 노광이 되도록 한다. 게이트 전극(102)의 안쪽까지 노광되는 부분은 게이트 전극(102)과 소스/드레인 전극(104)의 오버랩을 형성하게 된다.At the time of exposure, exposure time is lengthened or light intensity is strengthened so that the part covered by the
박막 트랜지스터 기판의 전기광학적 특성 확보를 위해 게이트 전극(102)과 소스/드레인 전극 사이에는 소정 폭만큼의 오버랩이 요구된다.In order to secure the electro-optic characteristics of the thin film transistor substrate, an overlap of a predetermined width is required between the
노광 정도는 노광 시간 및 광의 세기 모두에 비례하므로, 실시예에 따라서는, 노광 시간은 종래와 같도록 두고, 광의 세기를 강하게 하므로서, 게이트 전극(102)과 소스/드레인 전극(104)의 오버랩을 형성할 수도 있다.Since the exposure degree is proportional to both the exposure time and the light intensity, in some embodiments, the exposure time is the same as before, and the intensity of the light is strengthened, thereby overlapping the overlap between the
또한, 기판의 반대쪽에서 게이트 절연층(103)과 소스/드레인 전극(104)을 통과하면서 노광이 수행되어야 하므로, 종래의 통상적인 노광 공정보다 광의 세기를 훨씬 강하게 하는 것이 바람직하다.In addition, since the exposure must be performed while passing through the
도2a 내지 도2d는 본 발명에 따른 박막 트랜지스터 제조방법으로서, 도1a 내지 도1d에 이어지는 채널층, 즉 반도체층의 형성방법을 나타낸다.2A to 2D illustrate a method of manufacturing a thin film transistor according to the present invention, and show a method of forming a channel layer, that is, a semiconductor layer, continued from FIGS. 1A to 1D.
도2a와 같이, 네거티브 포토 레지스트(105) 중 노광되지 않은 부분을 현상하여 포토 레지스트(105) 패턴을 형성한다.As shown in FIG. 2A, an unexposed portion of the
그리고 나서, 도2b와 같이, 소스/드레인 전극(104)을 패터닝하여 소스/드레인 전극(104)의 중심부에 반도체층이 형성될 채널부를 형성한다.Then, as shown in FIG. 2B, the source /
게이트 전극(102)을 마스크로 사용하여 기판의 반대측에서 노광시에 노광 시간 또는 광의 세기를 조정하여 게이트 전극(102)으로 덮혀진 부분까지 일부분 노광이 되었으므로 소스/드레인 전극(104)과 게이트 전극(102) 사이에는 서로 겹치는 영역, 즉 오버랩이 형성된다.Using the
본 발명에 따른 박막 트랜지스터 제조방법에서 노광 시간 또는 노광시 광의 세기를 조절함으로써 게이트 전극(102)과 소스/드레인 전극(104) 사이의 오버랩을 기판 전체에 걸쳐 균일하고 정밀하게 제어할 수 있게 된다.In the manufacturing method of the thin film transistor according to the present invention, the overlap between the
그리고 나서, 도2c에 도시된 바와 같이, 포토 레지스트(105)를 제거한다. 포토 레지스터(105)에 맞는 적절한 스트리퍼 액을 사용하여 제거할 수 있다.Then, as shown in Fig. 2C, the
도2d에 도시된 바와 같이, 채널부, 즉 소스/드레인 전극(105) 중심부에 반도체층(106)을 형성한다. 펜타센 등의 유기 물질을 사용할 수도 있고, a-Si, poly Si 등의 무기물을 사용할 수도 있다.As shown in FIG. 2D, the
반도체층(106)으로 최근에 개발된 솔루어블(soluable) 펜타센 또는 액상 유기 물질을 사용하는 경우에는, 잉크젯 공정을 통해 소스/드레인 전극(104) 중심부 에 형성된 채널부에 반도체층(106)을 보다 안정적으로 형성할 수 있다.In the case of using a recently developed soluable pentacene or liquid organic material as the
위와 같이 본 발명에 따른 박막 트랜지스터 제조방법에서는, 포토 레지스트(105)의 노광 시간 및 광의 세기를 조절함으로써 게이트 전극(102)과 소스/드레인 전극(104) 사이의 오버랩을 제어하게 된다.As described above, in the thin film transistor manufacturing method according to the present invention, the overlap between the
본 발명의 박막 트랜지스터 제조방법에 따르면, 박막 트랜지스터 기판 전체에 걸쳐 게이트 전극과 소스/드레인 전극과의 오버랩과 채널폭을 일정하게 형성할 수 있다.According to the method of manufacturing the thin film transistor of the present invention, the overlap between the gate electrode and the source / drain electrode and the channel width can be uniformly formed over the thin film transistor substrate.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060087412A KR20080023472A (en) | 2006-09-11 | 2006-09-11 | Manufacturing method of thin-film transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060087412A KR20080023472A (en) | 2006-09-11 | 2006-09-11 | Manufacturing method of thin-film transistors |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080023472A true KR20080023472A (en) | 2008-03-14 |
Family
ID=39397005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060087412A KR20080023472A (en) | 2006-09-11 | 2006-09-11 | Manufacturing method of thin-film transistors |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080023472A (en) |
-
2006
- 2006-09-11 KR KR1020060087412A patent/KR20080023472A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9614102B2 (en) | Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption | |
US9368637B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
CN104538357B (en) | Make the method and array base palte of array base palte | |
US8435832B2 (en) | Double self-aligned metal oxide TFT | |
JP6405036B2 (en) | Method for manufacturing AMOLED backplate with high resolution | |
US8273600B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
WO2015043238A1 (en) | Oled display panel, manufacturing method therefor, and display apparatus | |
KR102067669B1 (en) | Thin film transistor array panel and method of manufacturing the same | |
WO2015123975A1 (en) | Array substrate and preparation method therefor, and display panel | |
KR101279296B1 (en) | Organic semiconductor sturcture and methodd of manufacturing the same organic thin film transistor using the organic semiconductor sturcture and method of manufacturing the organic thin film transistor and display apparatus using the same | |
US9401431B2 (en) | Double self-aligned metal oxide TFT | |
US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
TWI578546B (en) | Method of manufacturing thin film transistor | |
WO2016078248A1 (en) | Array substrate and manufacturing method therefor, and display device | |
WO2018205596A1 (en) | Thin film transistor and manufacturing method thereof, array substrate, display panel, and display device | |
US8592817B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
CN109216373B (en) | Array substrate and preparation method thereof | |
WO2015014070A1 (en) | Array substrate and manufacturing method therefor, and display device | |
CN106298951B (en) | Method for manufacturing thin film transistor | |
KR20080023472A (en) | Manufacturing method of thin-film transistors | |
KR20150070839A (en) | Method of manufacturing display apparatus | |
KR20080018339A (en) | Manufacturing method of thin-film transistor | |
KR101323555B1 (en) | Organic Light Emitting Display Device And Manufacturing Method Of The Same | |
KR100974885B1 (en) | Thin film transistor and manufacturing method thereof | |
US20230217786A1 (en) | Display device and method of manufacturing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |