KR20080020061A - Method of forming a contact - Google Patents

Method of forming a contact Download PDF

Info

Publication number
KR20080020061A
KR20080020061A KR1020060082871A KR20060082871A KR20080020061A KR 20080020061 A KR20080020061 A KR 20080020061A KR 1020060082871 A KR1020060082871 A KR 1020060082871A KR 20060082871 A KR20060082871 A KR 20060082871A KR 20080020061 A KR20080020061 A KR 20080020061A
Authority
KR
South Korea
Prior art keywords
contact hole
film
forming
barrier
barrier layer
Prior art date
Application number
KR1020060082871A
Other languages
Korean (ko)
Inventor
홍종원
정성희
이상우
이종명
양승길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060082871A priority Critical patent/KR20080020061A/en
Publication of KR20080020061A publication Critical patent/KR20080020061A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A method for forming a contact is provided to restrain the degradation of a lower pattern due to heat and the generation of a void and a seam inside a metal layer by forming a barrier layer in a contact hole with a sputtering method. A first metal layer(102) including tungsten(W) is formed on a substrate(100). An interlayer(104) is formed on the first metal layer. The interlayer dielectric has a contact hole for partially exposing the metal layer. A barrier layer(108) including tungsten nitride(WN) is formed on a sidewall of the contact hole by sputtering the exposed first metal layer under gas atmosphere containing nitrogen. A second metal layer(110) including tungsten is formed to gap-fill the contact hole on which the barrier layer is formed. The sputtering is performed with a plasma process using inert gas. The inert gas includes argon(Ar), nitrogen(N2), or helium(He). The barrier layer is formed under nitrogen or ammonia gas atmosphere.

Description

콘택 형성 방법{Method of forming a contact}Method of forming a contact

도 1 내지 도 5는 본 발명의 바람직한 일 실시예에 따른 콘택 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.1 to 5 are schematic cross-sectional views illustrating a method for forming a contact according to an exemplary embodiment of the present invention.

도 6 내지 도 8은 본 발명의 다른 실시예에 따른 콘택 형성 방법을 설명하기 위한 계략적인 공정 단면도들이다.6 to 8 are schematic cross-sectional views illustrating a method for forming a contact according to another exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 기판 102 : 제1 금속막100 semiconductor substrate 102 first metal film

104 : 층간 절연막 106 : 콘택홀104: interlayer insulating film 106: contact hole

108 : 베리어막 110 : 제2 금속막108: barrier film 110: second metal film

본 발명은 콘택 형성 방법에 관한 것이다. 보다 상세하게는, 종횡비가 큰 콘택을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a contact. More specifically, it relates to a method of forming a contact having a high aspect ratio.

근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에서 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.In recent years, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to such demands, manufacturing techniques have been developed for semiconductor devices to improve the degree of integration, reliability, and response speed.

반도체 장치의 집적도가 증가함에 따라서 소자와 소자 또는 층과 층을 전도성 물질로 연결시키는 콘택의 크기가 감소하게 되고, 반면에 층간 절연막의 두께는 증가하고 있다. 즉, 반도체 장치의 집적도의 증가에 따라 상기 콘택의 종횡비(aspect ratio)가 증가하게 된다.As the degree of integration of a semiconductor device increases, the size of the contact connecting the device and the device or the layer and the layer with a conductive material decreases, while the thickness of the interlayer insulating film increases. That is, the aspect ratio of the contact increases as the degree of integration of the semiconductor device increases.

상기와 같은 콘택을 형성하는 방법에 대하여 간략하게 설명하면, 우선, 하부 금속 패턴 상에 콘택홀을 갖는 층간 절연막을 형성한다. 이어서, 상기 콘택홀을 금속막으로 매립하고 상기 금속막을 연마하여 콘택을 형성할 수 있다. 이때, 상기 층간 절연막은 보통 산화물을 포함하고 있으며, 상기 산화물은 이후 매립되는 금속과 접촉성(adhesion)이 좋지 않다. 따라서, 층간 절연막에 의해 한정되는 콘택홀 내부에 금속을 보다 우수하게 매립하기 위하여 상기 콘택홀 내부를 따라 금속 질화물을 포함하는 베리어막을 형성한다.A brief description will be given of a method for forming a contact as described above. First, an interlayer insulating film having a contact hole is formed on a lower metal pattern. Subsequently, the contact hole may be filled with a metal film, and the metal film may be polished to form a contact. In this case, the interlayer insulating film usually contains an oxide, and the oxide has poor contact with a metal to be buried thereafter. Therefore, a barrier film including metal nitride is formed along the inside of the contact hole in order to better fill the metal inside the contact hole defined by the interlayer insulating film.

통상적으로 베리어막으로 티타늄/티타늄 질화막(Ti/TiN)을 사용하여 상기 티타늄/티타늄 질화막은 물리 기상 증착(Physical vapor deposition) 공정 또는 화학 기상 증착(Chemical vapor deposition) 공정을 이용하여 형성할 수 있다.Typically, a titanium / titanium nitride film (Ti / TiN) is used as a barrier film, and the titanium / titanium nitride film may be formed using a physical vapor deposition process or a chemical vapor deposition process.

여기에서, 상기 베리어막을 물리 기상 증착 공정으로 형성할 경우, 상기 콘택홀의 입구 부위의 베리어막이 콘택홀 내부 및 하부의 베리어막보다 두껍게 형성될 수 있다. 즉, 상기 콘택홀의 종횡비가 커짐으로 인하여 물리 기상 공정으로 형성된 베리어막의 스탭 커버리지(step coverage)가 좋지 않게 된다. 이는 결과적으 로 이후 콘택홀을 매립하는 금속막 내부에 보이드(void) 또는 심(seam)이 생성될 수 있어 목적하는 콘택 저항을 획득할 수 없다.Here, when the barrier layer is formed by a physical vapor deposition process, the barrier layer at the inlet portion of the contact hole may be formed thicker than the barrier layer inside and under the contact hole. That is, as the aspect ratio of the contact hole increases, step coverage of the barrier film formed by the physical vapor phase process is not good. As a result, a void or seam may be generated inside the metal film filling the contact hole, and thus, a desired contact resistance may not be obtained.

또한, 상기 베리어막을 화학 기상 증착 공정으로 형성하는 경우, 상기 공정이 약 600℃의 고온에서 수행됨으로써 소자가 열화될 수 있으며, 상기 화학 기상 증착 공정을 수행하기 위해서는 다수의 장비들을 이동하여야 하기 때문에 생산성이 저하된다.In addition, when the barrier film is formed by a chemical vapor deposition process, the device may be degraded by performing the process at a high temperature of about 600 ° C., and a plurality of equipments must be moved to perform the chemical vapor deposition process. Is lowered.

상기 물리 기상 증착 공정 및 화학 기상 증착 공정의 문제점들을 해결하기 위하여 최근 베리어막을 형성하기 위하여 인-시튜 펄스 응집층(in-situ pulsed nucleation layer) 적층 공정을 사용하고 있다. 그러나, 상기 인-시튜 펄스 응집층 적층 공정은 상기 화학 기상 증착 공정에 비해 많은 공정 시간이 소요되고 있는 상황이라 쓰루풋(through put)이 낮다는 문제점이 있다.In order to solve the problems of the physical vapor deposition process and the chemical vapor deposition process, an in-situ pulsed nucleation layer lamination process is recently used to form a barrier film. However, the in-situ pulse agglomeration layer deposition process requires a lot of processing time compared to the chemical vapor deposition process, and thus has a problem of low throughput.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 쓰루풋이 우수하고, 보이드 또는 심이 없으며, 열에 의한 손상이 없는 콘택을 형성하는 방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a method for forming a contact with excellent throughput, no voids or seams, and no damage by heat.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 콘택 형성 방법에 있어서, 텅스텐을 포함하는 제1 금속막이 형성된 기판을 마련하다. 상기 제1 금속막 상에 상기 금속막을 부분적으로 노출시키는 콘택홀을 갖는 층간 절연막을 형성한다. 상기 노출된 제1 금속막을 질소를 포함하는 가스 분위기 하에서 스퍼터링하 여 상기 콘택홀 측벽에 텅스텐 질화물을 포함하는 베리어막을 형성한다. 상기 베리어막이 형성된 콘택홀을 매립하도록 텅스텐을 포함하는 제2 금속막을 형성한다.According to an aspect of the present invention for achieving the above object, in a contact forming method, a substrate on which a first metal film containing tungsten is formed is provided. An interlayer insulating film having a contact hole for partially exposing the metal film is formed on the first metal film. The exposed first metal film is sputtered under a gas atmosphere containing nitrogen to form a barrier film including tungsten nitride on the sidewall of the contact hole. A second metal film including tungsten is formed to fill the contact hole in which the barrier film is formed.

본 발명의 일 실시예에 따르면, 상기 스퍼터링 공정은 불활성 가스를 주입함으로써 수행될 수 있다. 상기 불활성 가스는 Ar, N2 또는 He 가스를 포함할 수 있다. 상기 베리어막은 질소 또는 암모니아 가스 분위기에서 형성될 수 있다. 상기 콘택 형성 방법은 상기 베리어막을 형성한 후 상기 층간 절연막 표면과 상기 콘택홀에 의해 노출된 제1 금속막 상에 제2 베리어막을 얇게 형성하는 단계를 더 포함할 수 있다. 상기 제2 베리어막은 WSiN 또는 WSi로써, 화학 기상 증착에 의해 형성될 수 있다. 상기 화학 기상 증착은 WF6, NH3 및 SiH6 가스를 반응 가스로 사용할 수 있다. 상기 제2 베리어막은 상기 제1 베리어막을 형성한 후, 인-시튜 방식으로 형성될 수 있다. 상기 콘택홀 저면의 제2 베리어막을 선택적으로 제거할 수 있다. 상기 콘택홀 저면의 제2 베리어막은 Ar 가스를 이용한 플라즈마 식각에 의해 제거될 수 있다. 상기 베리어막을 형성하는 단계 및 제2 금속막을 형성하는 단계는 인-시튜 방식으로 수행될 수 있다.According to an embodiment of the present invention, the sputtering process may be performed by injecting an inert gas. The inert gas may include Ar, N 2 or He gas. The barrier film may be formed in a nitrogen or ammonia gas atmosphere. The contact forming method may further include forming a thin second barrier film on the surface of the interlayer insulating layer and the first metal film exposed by the contact hole after the barrier film is formed. The second barrier layer may be formed by chemical vapor deposition as WSiN or WSi. The chemical vapor deposition may use WF 6 , NH 3 and SiH 6 gas as the reaction gas. The second barrier layer may be formed in an in-situ manner after forming the first barrier layer. The second barrier layer on the bottom of the contact hole may be selectively removed. The second barrier layer on the bottom of the contact hole may be removed by plasma etching using Ar gas. The forming of the barrier film and the forming of the second metal film may be performed in an in-situ manner.

상기와 같은 본 발명에 따르면, 베리어막을 플라즈마 스퍼터링 방법으로 콘택홀 측벽에 얇게 형성함으로써, 이후 콘택홀을 메우는 금속막 내에 보이드 또는 심의 생성을 미연에 방지할 수 있으며, 고온에서 베리어막이 형성되지 않아 소자 열화를 억제할 수 있다.According to the present invention as described above, by forming the barrier film thinly on the sidewall of the contact hole by the plasma sputtering method, it is possible to prevent the generation of voids or seams in the metal film filling the contact hole in advance, and the barrier film is not formed at a high temperature Deterioration can be suppressed.

이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하 게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패드 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패드 또는 패턴들이 기판, 각 막, 영역 또는 패드들의 "상에", "상부에", "하부에" 또는 "상부면"에 형성되는 것으로 언급되는 경우에는 각 막, 영역, 패드 또는 패턴들이 직접 기판, 각 막, 영역, 패드 또는 패턴들 위 또는 아래에 형성되는 것을 의미하거나, 다른 막, 다른 영역, 다른 패드 또는 다른 패턴들이 기판 상에 또는 하부에 추가적으로 형성될 수 있다. 또한, 각 막, 영역, 패드 또는 패턴들이 "제1" 및 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 막, 영역, 패드 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1" 및 "제2"는 각 막, 영역, 패드 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate the technical features of the present invention. The present invention may be embodied in various other forms without departing from the spirit thereof. In the accompanying drawings, the dimensions of the substrate, film, region, pad or patterns are shown to be larger than the actual for clarity of the invention. In the present invention, where each film, region, pad or pattern is referred to as being formed on the "on", "upper", "lower" or "upper surface" of the substrate, each film, region or pad, Means that each film, region, pad or pattern is formed directly above or below the substrate, each film, region, pad or patterns, or that other films, other regions, other pads or other patterns are additionally on or below the substrate. Can be formed. Also, where each film, region, pad or pattern is referred to as "first" and "second", it is not intended to limit these members but merely to distinguish each film, region, pad or pattern. Thus, "first" and "second" may be used selectively or interchangeably for each film, region, pad or pattern, respectively.

이하, 본 발명에 따른 바람직한 실시예에 따른 콘택 형성 방법에 대해 상세하게 설명하면 다음과 같다.Hereinafter, a method for forming a contact according to a preferred embodiment of the present invention will be described in detail.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 콘택 형성 방법을 설명하기 위한 계략적인 공정 단면도들이다.1 to 5 are schematic cross-sectional views illustrating a method for forming a contact according to an embodiment of the present invention.

도 1을 참조하면, 반도체 기판(100) 상에 텅스텐을 포함하는 제1 금속막(102)을 형성한다.Referring to FIG. 1, a first metal film 102 including tungsten is formed on the semiconductor substrate 100.

이때, 도시되어 있지는 않지만 상기 제1 금속막(102) 하부에는 하부 패턴들(도시되지 않음)이 형성될 수 있다. DRAM을 예를 들어 설명하면, 반도체 기판(100) 상에 게이트 산화막, 게이트 전극 및 소스/드레인 영역을 포함하는 게이트 구조물을 형성하고, 상기 게이트 구조물을 완전하게 매립하는 층간 절연막을 형성한다. 상기 층간 절연막 상에 상기 소스/드레인과 전기적으로 연결되는 커패시터 또는 비트 라인을 형성한다. 이때, 상기 비트 라인이 제1 금속막(102)일 수 있다.In this case, although not shown, lower patterns (not shown) may be formed under the first metal layer 102. Referring to the DRAM as an example, a gate structure including a gate oxide layer, a gate electrode, and a source / drain region is formed on the semiconductor substrate 100, and an interlayer insulating layer that completely fills the gate structure is formed. A capacitor or bit line is formed on the interlayer insulating layer to be electrically connected to the source / drain. In this case, the bit line may be the first metal layer 102.

상기 제1 금속막(102)은 화학 기상 증착 방법 또는 물리 기상 증착 방법에 의해 형성될 수 있다.The first metal layer 102 may be formed by a chemical vapor deposition method or a physical vapor deposition method.

도 2를 참조하면, 상기 제1 금속막(102) 상에 층간 절연막(104)을 형성한다.Referring to FIG. 2, an interlayer insulating film 104 is formed on the first metal film 102.

상기 층간 절연막(104)은 산화물을 포함하며, 상기 산화물로는 실리콘 산화물을 사용할 수 있다. 상기 실리콘 산화물의 예로서는, BPSG(Boro-Phospho Silcate Glass), USG(Undoped Silicate Glass), PSG(Phosphorus doped Silicate Glass), BSG(Boron doped Silicate Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 또는 HDP(High Density Plasma) 산화물 등을 들 수 있다.The interlayer insulating layer 104 may include an oxide, and silicon oxide may be used as the oxide. Examples of the silicon oxide include Boro-Phospho Silcate Glass (BPSG), Undoped Silicate Glass (USG), Phosphorus doped Silicate Glass (PSG), Boron doped Silicate Glass (BSG), Plasma Enhanced Tetra Ethyl Ortho Silicate (PETOS) or HDP ( High Density Plasma) oxide, etc. are mentioned.

도 3을 참조하면, 상기 층간 절연막(104) 상에 상기 층간 절연막(104)을 부분적으로 노출시키는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간 절연막(104)을 이방성 식각하여 상기 제1 금속막(102)을 부분적으로 노출시키는 콘택홀(contact hole, 106)을 형성한다.Referring to FIG. 3, a photoresist pattern partially exposing the interlayer insulating layer 104 is formed on the interlayer insulating layer 104. Subsequently, the interlayer insulating layer 104 is anisotropically etched using the photoresist pattern as an etching mask to form a contact hole 106 partially exposing the first metal layer 102.

상기 콘택홀(106)을 형성한 후, 상기 포토레지스트 패턴을 에싱(ashing) 공정 또는 스트립(strip) 공정에 의해 제거한다.After the contact hole 106 is formed, the photoresist pattern is removed by an ashing process or a strip process.

도 4를 참조하면, 상기 콘택홀(106)에 의해 노출된 제1 금속막(102)을 질소를 포함하는 가스 분위기 하에서 스퍼터링(sputtering)하여 상기 콘택홀(106) 측벽에 텅스텐 질화물(WN)을 포함하는 베리어막(barrier layer, 108)을 형성한다.Referring to FIG. 4, tungsten nitride (WN) is formed on the sidewall of the contact hole 106 by sputtering the first metal layer 102 exposed by the contact hole 106 in a gas atmosphere containing nitrogen. A barrier layer 108 is formed.

상기 스퍼터링 공정은 큰 운동 에너지를 가진 이온 입자가 타겟 물질과 충돌함으로써 타겟 물질을 증기 상태로 방출시키는 공정이다. 이때, 본 실시예에서는 타겟 물질은 콘택홀(106)에 의해 노출된 제1 금속막(102) 즉, 텅스텐이며, 상기 증기 상태로 방출되는 텅스텐이 챔버 내 질소와 결합하여 텅스텐 질화물로써 콘택홀(106) 측면에 베리어막(108)으로 형성된다.The sputtering process is a process in which ion particles having a large kinetic energy collide with the target material to release the target material in a vapor state. At this time, in the present embodiment, the target material is the first metal layer 102 exposed by the contact hole 106, that is, tungsten, and the tungsten released in the vapor state is combined with nitrogen in the chamber to form a contact hole as tungsten nitride. 106 is formed as a barrier film 108 on the side.

보다 상세하게 설명하면, 상기 스퍼터링 공정이 수행될 챔버를 고진공으로 형성하고, 저압력의 스퍼터링 기체를 챔버 내부로 주입한 후, DC 또는 RF 전원을 인가한다. 이때, 스퍼터링 기체는 불활성 기체로써 아르곤(Ar), 헬륨(He) 또는 질소(N2) 등을 사용할 수 있다. 이하, 본 실시예에서는 스퍼터링 기체로 아르곤 기체를 사용하는 것으로 설명하기로 한다.In more detail, the chamber in which the sputtering process is to be performed is formed with high vacuum, a low pressure sputtering gas is injected into the chamber, and then DC or RF power is applied. At this time, the sputtering gas may use argon (Ar), helium (He) or nitrogen (N 2 ) as an inert gas. Hereinafter, the present embodiment will be described as using an argon gas as the sputtering gas.

또한, 상기 반도체 기판에 음의 전압을 인가한다. 그리고 상기 챔버를 질소를 포함하는 가스 분위기로 형성하기 위하여 이온화된 질소(N-) 또는 암모니아(NH3) 가스를 주입한다.In addition, a negative voltage is applied to the semiconductor substrate. And ionized nitrogen (N − ) or ammonia (NH 3 ) gas is injected to form the chamber into a gas atmosphere containing nitrogen.

상기 전원이 인가되면, 음극에서 가속화된 자유 전자가 방출되며, 상기 자유 전자는 상기 아르곤 기체와 충돌하여 이온화시킨다. 이를 이온화 충돌이라 하며, 아르곤 기체는 양전하를 가진 아르곤 이온으로 형성된다. 이때, 아르곤 이온이 형 성되는 동안 방출되는 전자와 음극에서 공급되는 자유 전자가 아르곤 기체와 계속적으로 가속 충돌하여 더욱 더 많은 아르곤 이온들을 형성시킨다. 한편, 전자-이온의 재결합 반응과, 전극 및 벽과의 충돌 등으로 인하여 자유 전자 소멸될 수 있다. 이처럼 자유 전자의 생성 및 소멸 비율이 동일할 때 안정된 평형 상태의 플라즈마가 형성된다.When the power is applied, accelerated free electrons are emitted from the cathode, and the free electrons collide with the argon gas to ionize it. This is called ionization collision, and argon gas is formed from argon ions with positive charge. At this time, the electrons emitted during the formation of the argon ions and the free electrons supplied from the cathode continuously accelerated collision with the argon gas to form more argon ions. On the other hand, free electrons may disappear due to the recombination reaction of the electron-ion, the collision with the electrode and the wall, and the like. As such, when the ratio of generation and dissipation of free electrons is the same, a stable equilibrium plasma is formed.

상기와 같이 평형 상태의 플라즈마 상태에서, 상기 반도체 기판은 음의 전압이 인가되기 때문에 양전하인 아르곤 이온이 상기 반도체 기판으로 가속되며 강하게 충돌하게 된다. 이때, 상기 반도체 기판(100)상에는 제1 금속막(102)을 부분적으로 노출시키는 콘택홀(106)을 가진 층간 절연막(104)이 형성되어 있다. 즉, 상기 아르곤 이온은 상기 층간 절연막(104) 표면 및 콘택홀(106)에 의해 노출된 제1 금속막(102)에 가속되어 충돌된다.In the plasma state of equilibrium as described above, since a negative voltage is applied to the semiconductor substrate, positively charged argon ions are accelerated to the semiconductor substrate and strongly collide with each other. In this case, an interlayer insulating film 104 having a contact hole 106 partially exposing the first metal film 102 is formed on the semiconductor substrate 100. That is, the argon ions accelerate and collide with the surface of the interlayer insulating film 104 and the first metal film 102 exposed by the contact hole 106.

이러한 아르곤 이온의 물리적 충돌에 의해 제1 금속막(102)을 이루는 텅스텐이 증기 형태로 방출되며, 상기 챔버 내 질소 이온들과 반응하여 상기 콘택홀(106) 내측벽에 텅스텐 질화물을 포함하는 베리어막(108)이 형성된다. 상기 베리어막(108)은 이후 콘택홀(106)을 메우는 제2 금속막(110)과 산화물로 이루어진 층간 절연막(104) 사이의 접착(adhesion)을 용이하게 하기 위하여 형성된다.Due to the physical collision of argon ions, tungsten forming the first metal film 102 is released in the form of vapor, and a barrier film including tungsten nitride in the inner wall of the contact hole 106 by reacting with nitrogen ions in the chamber. 108 is formed. The barrier film 108 is then formed to facilitate adhesion between the second metal film 110 filling the contact hole 106 and the interlayer insulating film 104 made of oxide.

이로써, 상기 베리어막(108)은 콘택홀(106) 내측벽에 형성되고, 상기 제1 금속막(102) 표면은 스퍼터링 공정에 의해 일부 소실된다.As a result, the barrier film 108 is formed on the inner wall of the contact hole 106, and the surface of the first metal film 102 is partially lost by the sputtering process.

도 5를 참조하면, 상기 베리어막(108)이 형성된 콘택홀(106)을 매립하도록 텅스텐을 포함하는 제2 금속막(110)을 형성한다.Referring to FIG. 5, a second metal layer 110 including tungsten is formed to fill the contact hole 106 in which the barrier layer 108 is formed.

이때, 상기 제2 금속막(110)을 형성하는 공정은 상기 베리어막(108)을 형성하는 공정과 인-시튜(in-situ) 방식으로 진행될 수 있다. 상기와 같이 베리어막(108) 및 제2 금속막(110)을 인-시튜 방식으로 진행됨으로써 공정 시간을 단축할 수 있다.In this case, the process of forming the second metal film 110 may be performed in an in-situ manner with the process of forming the barrier film 108. As described above, the barrier film 108 and the second metal film 110 may be processed in-situ to reduce the process time.

또한, 상기 제1 금속막(102) 및 제2 금속막(110)이 접촉하는 부위에 베리어막(108)이 형성되지 않아 접촉부위의 저항을 감소할 수 있다. 그리고, 상기 베리어막(108)이 콘택홀(106) 내측벽에 얇게 형성됨으로써 상기 제2 금속막(110) 내부의 보이드 또는 심의 형성을 억제할 수 있다. 게다가, 상온에서 베리어막(108)이 형성되어 상기 제1 금속막(102) 및 하부 패턴이 열로 인하여 열화되는 문제를 미연에 방지할 수 있다.In addition, since the barrier layer 108 is not formed at a portion where the first metal layer 102 and the second metal layer 110 contact, the resistance of the contact portion may be reduced. In addition, the barrier film 108 may be thinly formed on the inner wall of the contact hole 106 to suppress the formation of voids or seams inside the second metal film 110. In addition, the barrier film 108 is formed at room temperature, thereby preventing the problem that the first metal film 102 and the lower pattern are deteriorated due to heat.

이어서, 도시되어 있지는 않지만 상기 제2 금속막(110)을 평탄화하고, 상기 제2 금속막(110)을 패터닝하여 금속 배선으로 사용할 수 있다.Subsequently, although not shown, the second metal film 110 may be planarized, and the second metal film 110 may be patterned to be used as a metal wiring.

이하, 본 발명의 다른 실시예에 따른 콘택 형성 방법을 설명하기로 한다.Hereinafter, a method for forming a contact according to another embodiment of the present invention will be described.

도 6 내지 도 8은 본 발명의 다른 실시예에 따른 콘택 형성 방법을 설명하기 위한 계략적인 공정 단면도들이다.6 to 8 are schematic cross-sectional views illustrating a method for forming a contact according to another exemplary embodiment of the present invention.

도 6을 참조하면, 도 1 내지 도 4를 참조로 설명한 것과 동일한 공정을 수행함으로써, 반도체 기판(200) 상에 제1 금속막(202)과, 상기 제1 금속막(202) 부분적으로 노출시키는 콘택홀(206)을 갖는 층간 절연막(204)과, 상기 층간 절연막(204) 측벽에 형성된 제1 베리어막(208)을 형성한다.Referring to FIG. 6, the same process as described with reference to FIGS. 1 to 4 is performed to partially expose the first metal film 202 and the first metal film 202 on the semiconductor substrate 200. An interlayer insulating film 204 having a contact hole 206 and a first barrier film 208 formed on the sidewalls of the interlayer insulating film 204 are formed.

이어서, 상기 내측벽에 제1 베리어막(208)이 형성된 콘택홀(206)을 갖는 층간 절연막(204)의 프로파일을 따라 예비 제2 베리어막(210)을 얇게 형성한다. 여기에서, 상기 예비 제2 베리어막(210)은 상기 콘택홀(206)을 메워서는 안 된다.Subsequently, the preliminary second barrier layer 210 is thinly formed along the profile of the interlayer insulating layer 204 having the contact hole 206 having the first barrier layer 208 formed on the inner wall. In this case, the preliminary second barrier layer 210 should not fill the contact hole 206.

상기 예비 제2 베리어막(210)은 WSiN 또는 WSi을 포함할 수 있으며, WF6, NH3 및 SiH6 가스를 반응 가스로 이용하는 화학 기상 증착 공정에 의해 형성될 수 있다. 또한, 상기 예비 제2 베리어막(210)을 형성하는 공정은 상기 제1 베리어막(208)을 형성하는 공정과 인-시튜 방식으로 진행될 수 있다.The preliminary second barrier layer 210 may include WSiN or WSi, and may be formed by a chemical vapor deposition process using WF 6 , NH 3, and SiH 6 gas as a reaction gas. In addition, the process of forming the preliminary second barrier layer 210 may be performed in-situ with the process of forming the first barrier layer 208.

이로써, 상기 콘택홀(206)에 의해 노출된 제1 금속막(202) 표면 및 층간 절연막(204) 표면의 프로파일을 따라 예비 제2 베리어막(210)이 형성된다.As a result, the preliminary second barrier layer 210 is formed along the profile of the surface of the first metal layer 202 and the surface of the interlayer insulating layer 204 exposed by the contact hole 206.

도 7을 참조하면, 상기 예비 제2 베리어막(210)이 형성된 층간 절연막(204) 상에 상기 콘택홀(206)을 노출시키는 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 노출된 콘택홀(206) 저면의 예비 제2 베리어막(210)을 선택적으로 식각하여 제2 베리어막(212)을 형성한다. 제2 베리어막(212)을 형성한 후, 상기 포토레지스트 패턴은 에싱 공정 및 스트립 공정에 의해 제거된다.Referring to FIG. 7, a photoresist pattern exposing the contact hole 206 is formed on the interlayer insulating layer 204 on which the preliminary second barrier layer 210 is formed. Subsequently, the second barrier layer 212 is formed by selectively etching the preliminary second barrier layer 210 under the exposed contact hole 206 using the photoresist pattern as an etching mask. After the second barrier film 212 is formed, the photoresist pattern is removed by an ashing process and a strip process.

상기 식각 공정은 아르곤 가스를 이용한 플라즈마 식각 공정을 사용할 수 있다.The etching process may use a plasma etching process using argon gas.

상기 식각 공정을 수행한 후, 상기 제1 금속막(202) 표면을 제외한 상기 층간 절연막(204) 표면 프로파일을 따라 제2 베리어막(212)이 형성된다.After the etching process, the second barrier layer 212 is formed along the surface profile of the interlayer insulating layer 204 except for the surface of the first metal layer 202.

도 8을 참조하면, 상기 제2 베리어막(212)이 형성된 콘택홀(206)을 매립하도록 상기 층간 절연막(204) 상에 텅스텐을 포함하는 제2 금속막(214)을 형성한다.Referring to FIG. 8, a second metal layer 214 including tungsten is formed on the interlayer insulating layer 204 to fill the contact hole 206 in which the second barrier layer 212 is formed.

이때, 상기 제2 금속막(214)을 형성하는 공정은 상기 제2 베리어막(212)을 형성하는 공정과 인-시튜 방식으로 진행될 수 있다. 전술한 바와 같이 제1 베리어막(208), 제2 베리어막(212) 및 제2 금속막(214)을 인-시튜 방식으로 진행됨으로써 공정 시간을 단축할 수 있다.In this case, the process of forming the second metal film 214 may be performed in-situ with the process of forming the second barrier film 212. As described above, the first barrier film 208, the second barrier film 212, and the second metal film 214 may be processed in-situ to reduce the process time.

또한, 상기 제1 금속막(202) 및 제2 금속막(214)이 접촉하는 부위에 베리어막이 형성되지 않아 접촉 부위의 저항을 감소할 수 있으며, 제2 금속막(214)과 접촉되는 층간 절연막(204)표면 전체적으로 베리어막이 형성되어 상기 제2 금속막(214) 및 층간 절연막(204)의 접착성(adhesion)을 향상시킬 수 있다.In addition, a barrier layer is not formed at a portion where the first metal layer 202 and the second metal layer 214 are in contact, thereby reducing resistance of the contact portion, and an interlayer insulating layer in contact with the second metal layer 214. A barrier layer may be formed on the entire surface to improve adhesion between the second metal layer 214 and the interlayer insulating layer 204.

그리고, 상기 베리어막이 층간 절연막(204)의 프로파일을 따라 얇게 형성됨으로써 상기 제2 금속막(214) 내부의 보이드 또는 심의 형성을 억제할 수 있다. 게다가, 상온에서 베리어막이 형성되어 상기 제1 금속막(202) 및 하부 패턴이 열로 인하여 열화되는 문제를 미연에 방지할 수 있다.The barrier film is formed thin along the profile of the interlayer insulating film 204 to suppress the formation of voids or seams inside the second metal film 214. In addition, the barrier film is formed at room temperature, thereby preventing the problem that the first metal film 202 and the lower pattern are degraded due to heat.

이어서, 도시되어 있지는 않지만 상기 제2 금속막(214)을 평탄화하고, 상기 제2 금속막(214)을 패터닝하여 금속 배선으로 사용할 수 있다.Subsequently, although not shown, the second metal film 214 may be planarized, and the second metal film 214 may be patterned to be used as a metal wiring.

상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 콘택홀 내부에 베리어막을 스퍼터링 방식으로 형성함으로써 열에 의한 하부 패턴 열화를 억제할 수 있으며, 이후 콘택홀을 매립하도록 형성된 금속막 내부의 보이드 및 심의 생성을 억제할 수 있다.As described above, according to a preferred embodiment of the present invention, by forming the barrier film in the contact hole in a sputtering manner, deterioration of the lower pattern due to heat can be suppressed, and then voids and cores inside the metal film formed to fill the contact hole. Production can be suppressed.

또한, 상기 베리어막이 콘택홀 저면에 노출된 제1 금속막 표면에는 형성되지 않아 이후 형성되는 제2 금속막과 제1 금속막의 접촉 저항이 매우 낮아져 소자의 속도 및 신뢰성이 향상될 수 있다.In addition, since the barrier film is not formed on the surface of the first metal film exposed on the bottom of the contact hole, the contact resistance between the second metal film and the first metal film formed thereafter may be very low, thereby improving the speed and reliability of the device.

게다가, 베리어막 및 제2 금속막이 인-시튜 방식으로 형성됨으로써 공정 시간을 단축할 수 있어 쓰루풋을 증가시킬 수 있다.In addition, the barrier film and the second metal film are formed in-situ so that the process time can be shortened and throughput can be increased.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (11)

텅스텐(W)을 포함하는 제1 금속막이 형성된 기판을 마련하는 단계;Preparing a substrate on which a first metal film including tungsten (W) is formed; 상기 제1 금속막 상에, 상기 금속막을 부분적으로 노출시키는 콘택홀(contact hole)을 갖는 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on the first metal film, the interlayer insulating film having a contact hole partially exposing the metal film; 상기 노출된 제1 금속막을 질소를 포함하는 가스 분위기 하에서 스퍼터링하여(sputtering) 상기 콘택홀 측벽에 텅스텐 질화물(WN)을 포함하는 베리어막(barrier layer)을 형성하는 단계; 및Sputtering the exposed first metal film under a gas atmosphere containing nitrogen to form a barrier layer including tungsten nitride (WN) on the sidewall of the contact hole; And 상기 베리어막이 형성된 콘택홀을 매립하도록 텅스텐을 포함하는 제2 금속막을 형성하는 단계를 포함하는 콘택 형성 방법.Forming a second metal film including tungsten to fill the contact hole in which the barrier film is formed. 제1항에 있어서, 상기 스퍼터링은 불활성 가스를 이용하는 플라즈마 공정으로 수행되는 것을 특징으로 하는 콘택 형성 방법.The method of claim 1, wherein the sputtering is performed by a plasma process using an inert gas. 제2항에 있어서, 상기 불활성 가스는 아르곤(Ar), 질소(N2) 또는 헬륨(He) 가스를 포함하는 것을 특징으로 하는 콘택 형성 방법.The method of claim 2, wherein the inert gas comprises argon (Ar), nitrogen (N 2), or helium (He) gas. 제2항에 있어서, 상기 베리어막은 질소 또는 암모니아 가스 분위기에서 형성되는 것을 특징으로 하는 콘택 형성 방법.The method of claim 2, wherein the barrier film is formed in a nitrogen or ammonia gas atmosphere. 제1항에 있어서, 상기 제2 금속막을 형성하는 공정은 상기 베리어막을 형성하는 공정과 인-시튜(in-situ) 방식으로 수행되는 것을 특징으로 하는 콘택 형성 방법.The method of claim 1, wherein the forming of the second metal layer is performed in an in-situ manner with the forming of the barrier layer. 제1항에 있어서, 상기 베리어막을 형성한 후, 상기 층간 절연막 표면 및 상기 콘택홀에 의해 노출된 제1 금속막 상에 제2 베리어막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 콘택 형성 방법.The method of claim 1, further comprising forming a second barrier film on the surface of the interlayer insulating film and the first metal film exposed by the contact hole after the barrier film is formed. 제6항에 있어서, 상기 제2 베리어막은 WSiN 또는 WSi를 포함하며, 화학 기상 증착 공정(chemical vapor deposition)에 의해 형성되는 것을 특징으로 하는 콘택 형성 방법.The method of claim 6, wherein the second barrier layer comprises WSiN or WSi and is formed by chemical vapor deposition. 제7항에 있어서, 상기 화학 기상 증착 공정은 WF6, NH3 및 SiH6 가스를 반응 가스로 사용하는 것을 특징으로 하는 콘택 형성 방법.The method of claim 7, wherein the chemical vapor deposition process uses WF 6 , NH 3, and SiH 6 gases as reaction gases. 제6항에 있어서, 상기 제2 베리어막을 형성하는 공정은 상기 베리어막을 형성하는 공정과 인-시튜(in-situ)방식으로 수행되는 것을 특징으로 하는 콘택 형성 방법.The method of claim 6, wherein the forming of the second barrier layer is performed in-situ with the forming of the barrier layer. 제6항에 있어서, 상기 콘택홀 저면의 제2 베리어막을 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 콘택 형성 방법.The method of claim 6, further comprising selectively removing the second barrier film on the bottom of the contact hole. 제10항에 있어서, 상기 콘택홀 저면의 제2 베리어막은 아르곤 가스(Ar)를 이용한 플즈마 식각에 의해 제거되는 것을 특징으로 하는 콘택 형성 방법.The method of claim 10, wherein the second barrier layer on the bottom of the contact hole is removed by plasma etching using argon gas (Ar).
KR1020060082871A 2006-08-30 2006-08-30 Method of forming a contact KR20080020061A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082871A KR20080020061A (en) 2006-08-30 2006-08-30 Method of forming a contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082871A KR20080020061A (en) 2006-08-30 2006-08-30 Method of forming a contact

Publications (1)

Publication Number Publication Date
KR20080020061A true KR20080020061A (en) 2008-03-05

Family

ID=39395148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082871A KR20080020061A (en) 2006-08-30 2006-08-30 Method of forming a contact

Country Status (1)

Country Link
KR (1) KR20080020061A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530349B2 (en) 2010-04-19 2013-09-10 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices including a seed generation accelerating layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530349B2 (en) 2010-04-19 2013-09-10 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices including a seed generation accelerating layer

Similar Documents

Publication Publication Date Title
US6867141B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
US7799693B2 (en) Method for manufacturing a semiconductor device
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US20100301486A1 (en) High-aspect ratio contact element with superior shape in a semiconductor device for improving liner deposition
US20080121960A1 (en) Semiconductor device and method of forming the same
US20230055202A1 (en) Semiconductor structure and method for manufacturing same
KR20010062744A (en) Dry etching method capable of etching with high selection rate and method of manufacturing a semiconductor device
US6337274B1 (en) Methods of forming buried bit line memory circuitry
KR20040055596A (en) Semiconductor device and manufacturing method for the same
US6800522B2 (en) Method for fabricating semiconductor device with storage node contact structure
KR20080020061A (en) Method of forming a contact
JP2003133293A (en) Method for manufacturing semiconductor device
KR100341483B1 (en) Method of filling gap by using high density plasma oxide
US6245631B1 (en) Method of forming buried bit line memory circuitry and semiconductor processing method of forming a conductive line
JP2000353688A (en) Production of semiconductor device
KR100953022B1 (en) Method of forming a contact plug in semiconductor device
US11374011B1 (en) Method of manufacturing dynamic random access memory
KR100784094B1 (en) Method of forming a dielectric layer in semiconductor device
KR100564119B1 (en) Metal interconnection fabrication method for semiconductor device
JP2000058513A (en) Semiconductor device and its manufacture
KR100910868B1 (en) Method for fabrication of semiconductor device
CN115000067A (en) Method for manufacturing semiconductor structure and semiconductor structure
KR100669553B1 (en) Method for forming storage node of semiconductor device
KR100792433B1 (en) Method for manufacturing a semiconductor device
TW202324503A (en) Integrated chip structure and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination