KR20080019334A - Method of forming a thin layer and method of manufacturing a capacitor using the same - Google Patents

Method of forming a thin layer and method of manufacturing a capacitor using the same Download PDF

Info

Publication number
KR20080019334A
KR20080019334A KR1020060081475A KR20060081475A KR20080019334A KR 20080019334 A KR20080019334 A KR 20080019334A KR 1020060081475 A KR1020060081475 A KR 1020060081475A KR 20060081475 A KR20060081475 A KR 20060081475A KR 20080019334 A KR20080019334 A KR 20080019334A
Authority
KR
South Korea
Prior art keywords
hafnium
zirconium
precursor
film
precursor gas
Prior art date
Application number
KR1020060081475A
Other languages
Korean (ko)
Inventor
최재형
김영선
정정희
이준영
김중현
강성호
박홍범
서종범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060081475A priority Critical patent/KR20080019334A/en
Publication of KR20080019334A publication Critical patent/KR20080019334A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for forming a thin film and a method for manufacturing a capacitor using the same are provided to obtain an excellent dielectric layer by improving surface uniformity on a substrate. A lower electrode(102) is formed on a plurality of substrates(100) which are positioned within a chamber(10). A precursor layer is formed on the lower electrode by supplying precursor gas including hafnium and zirconium onto the substrates. A first purge process is performed to purge the inside of the chamber. A dielectric layer(120) including a zirconium oxide is formed on the lower electrode by oxidizing the precursor layer. A second purge process is performed to purge the inside of the chamber. An upper electrode(130) is formed on the dielectric layer.

Description

박막 형성 방법 및 이를 이용하는 커패시터 제조 방법{Method of forming a thin layer and method of manufacturing a capacitor using the same}Method of forming a thin layer and method of manufacturing a capacitor using the same

도 1 및 도 6은 본 발명의 일 실시예에 따른 커패시터 제조 방법을 설명하기 위한 단면도들이다.1 and 6 are cross-sectional views illustrating a capacitor manufacturing method according to an embodiment of the present invention.

도 7은 일반적인 종형로 형태의 챔버를 설명하기 위한 구성도이다. 7 is a configuration diagram illustrating a chamber in the form of a general vertical furnace.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 공정 챔버 100 : 반도체 기판10 process chamber 100 semiconductor substrate

102 : 상부 전극 110 : 전구체 가스102: upper electrode 110: precursor gas

112 : 전구체 막 114 : 산화제112 precursor film 114 oxidant

116 : 하프늄 지르코늄 산화막 120 : 유전막116 hafnium zirconium oxide film 120 dielectric film

130 : 상부 전극130: upper electrode

본 발명은 박막 형성 방법 및 이를 이용한 커패시터 제조 방법에 관한 것이다. 보다 상세하게는, 원자층 증착을 이용하여 유전막을 형성하는 방법과 이를 이용하여 커패시터를 제조하는 방법에 관한 것이다.The present invention relates to a thin film forming method and a capacitor manufacturing method using the same. More particularly, the present invention relates to a method of forming a dielectric film using atomic layer deposition and a method of manufacturing a capacitor using the same.

최근, 반도체 장치에 있어서, 커패시터의 유전막 등에 적용하기 위한 박막은 고유전율(high-k dielectric)을 갖는 물질을 사용하여 형성하고 있는 추세이다. 그 이유는 상기 고유전율을 갖는 물질로 이루어진 박막이 얇은 등가 산화막 두께(equivalent oxide thickness, EOT)를 가짐에도 불구하고 상기 커패시터의 하부 전극과 상부 전극 사이에서 빈번하게 발생하는 누설 전류 등을 충분하게 줄일 수 있기 때문이다.Recently, in semiconductor devices, thin films for applying to dielectric films of capacitors and the like have been formed using materials having high-k dielectrics. The reason is that although the thin film made of the material having the high dielectric constant has a thin equivalent oxide thickness (EOT), the leakage current frequently generated between the lower electrode and the upper electrode of the capacitor is sufficiently reduced. Because it can.

따라서, 최근에는 상기 커패시터의 유전막으로서 높은 유전 상수를 가지면서도 등가 산화막 두께를 충분하게 낮출 수 있는 HfO2, 또는 ZrO2로 이루어지는 박막이 사용되고 있으며, 또한, 이들을 포함하는 다층 박막 또는 합금 박막이 적용되고 있다.Therefore, recently, as the dielectric film of the capacitor, a thin film made of HfO 2 or ZrO 2 having a high dielectric constant and capable of sufficiently lowering the equivalent oxide film thickness has been used, and a multilayer thin film or an alloy thin film containing them is applied. have.

일 예로서, 미합중국 특허 6,753,618호에 개시된 바에 의하면, 상기 커패시터의 유전막은 알루미늄 산화막, 탄탈륨 산화막, 지르코늄 산화막, 하프늄 산화막, 하프늄-알루미늄-산화물을 함유하는 합금 박막 또는 란탄-알루미늄-산화물을 함유하는 합금 박막을 포함한다. 대한민국 공개특허 2004-0002818호에 개시된 바에 의하면, 상기 커패시터의 유전막은 실리케이트 계면층과 고유전율을 가지면서 상기 실리케이트 계면층 상에 형성하는 하프늄 산화막, 지르코늄 산화막, 탄탈륨 산화막, 알루미늄 산화막, 티타늄 산화막, 이트리움 산화막, BST막 또는 PZT막을 포함한다.As an example, as disclosed in US Pat. No. 6,753,618, the dielectric film of the capacitor may be an aluminum oxide film, a tantalum oxide film, a zirconium oxide film, a hafnium oxide film, an alloy thin film containing hafnium-aluminum oxide, or an alloy containing lanthanum aluminum oxide. It includes a thin film. As disclosed in Korean Patent Laid-Open Publication No. 2004-0002818, the dielectric film of the capacitor is a hafnium oxide film, a zirconium oxide film, a tantalum oxide film, an aluminum oxide film, a titanium oxide film formed on the silicate interface layer with a high dielectric constant with a silicate interface layer. A triumium oxide film, a BST film or a PZT film.

한편, 최근 반도체 장치의 집적도가 향상됨에 따라, 단위 셀이 차지하는 면 적이 감소되고 있으며, 이에 따라 목적하는 셀 커패시턴스를 확보하기가 용이하지 않은 상태이다. 일 예로서, 기존의 MIS(Metal/Insulator/(poly)Silicon) 구조의 커패시터의 경우, 하부 전극으로서 기능하는 폴리실리콘막의 산화에 따라 목적하는 등가 산화막 두께를 구현하기가 용이하지 않다.On the other hand, with the recent increase in the degree of integration of semiconductor devices, the area occupied by unit cells is decreasing, and thus, it is not easy to secure a desired cell capacitance. As an example, in the case of a conventional MIS (Metal / Insulator / (poly) Silicon) capacitor, it is not easy to implement a desired equivalent oxide film thickness according to oxidation of a polysilicon film functioning as a lower electrode.

이에 따라, MIM(Metal/Insulator/Metal) 구조를 갖는 커패시터의 개발이 활발하게 진행되고 있다. 상기 커패시터의 전극 물질의 예로는 TiN, WN, TaN 등과 같은 금속 질화물과 Ru, Pt, Ir 등과 같은 귀금속이 있다. 특히, Ru 전극을 채용한 RIR 구조의 커패시터는 집적도가 용이하지 않으므로, TiN을 채용한 TIT 구조의 커패시터가 주목받고 있다.Accordingly, development of a capacitor having a MIM (Metal / Insulator / Metal) structure has been actively progressed. Examples of the electrode material of the capacitor include metal nitrides such as TiN, WN, TaN, and the like, and precious metals such as Ru, Pt, Ir, and the like. In particular, the capacitor of the RIR structure employing the Ru electrode is not easy to integrate, and therefore, the capacitor of the TIT structure employing the TiN attracts attention.

한편, 상기 고유전율 물질로 이루어지는 유전막은 단차 피복성 및 유전막의 전기적인 특성 등을 고려하여 원자층 증착(atomic layer deposition)이 주로 사용되고 있다. 최근, 상기 유전막을 형성하기 위한 원자층 증착의 경우, 낱장 방식으로 이루어지는 매엽식 공정은 재료처리량(throughput)이 매우 열악하기 때문에 다수의 기판들에 대하여 동시에 진행되는 배치식 공정에 대한 관심이 점차 높아지고 있다.Meanwhile, in the dielectric film made of the high dielectric constant material, atomic layer deposition is mainly used in consideration of the step coverage and the electrical characteristics of the dielectric film. Recently, in the case of atomic layer deposition for forming the dielectric film, since the single sheet process is very poor in throughput, interest in batch processes that proceed simultaneously for a plurality of substrates is increasing. have.

상기 배치식 원자층 증착의 경우, 하프늄 산화막 또는 지르코늄 산화막 만을 포함하는 유전막은 유전 상수가 낮거나 막 형성시 표면의 균일성이 떨어지는 문제점이 있다. 예를 들면, 하프늄 산화막을 포함하는 유전막은 유전 상수가 약 20 정도로 낮아서 충전용량 상승에 한계가 있으나, 막 형성시 비정질로 증착되기 때문에 표면 균일도 특성이 우수하다. 반면에, 지르코늄 산화막을 포함하는 유전막은 유전 상수가 약 40 정도로 높으나, 막 형성시 결정화되어 표면 거칠기가 증가되어 표면 균일도 측면에서 불량한 문제가 있다. 즉, 하프늄 산화막이나 지르코늄 산화막 중 어느 하나를 사용하는 경우 목적하는 유전율을 갖으면서, 표면 균일도도 뛰어난 유전막을 얻기가 어렵다.In the case of the batch atomic layer deposition, a dielectric film containing only a hafnium oxide film or a zirconium oxide film has a problem of low dielectric constant or inferior surface uniformity during film formation. For example, a dielectric film including a hafnium oxide film has a low dielectric constant of about 20, thereby limiting the increase in charge capacity. However, since the dielectric film is amorphous, it is excellent in surface uniformity. On the other hand, the dielectric film including the zirconium oxide film has a high dielectric constant of about 40, but crystallization when the film is formed to increase the surface roughness has a problem in terms of surface uniformity. In other words, when using either a hafnium oxide film or a zirconium oxide film, it is difficult to obtain a dielectric film having a desired dielectric constant and excellent surface uniformity.

상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 원자층 단위의 박막을 형성할 경우 목적하는 유전율을 갖으면서 표면 균일도까지 향상시키는 박막 형성 방법을 제공하는데 있다. A first object of the present invention for solving the above problems is to provide a thin film formation method for improving the surface uniformity while having a desired dielectric constant when forming a thin film of an atomic layer unit.

본 발명의 제2 목적은 상술한 바와 같은 박막 형성 방법을 이용하여 커패시터를 제조하는 방법을 제공하는데 있다.A second object of the present invention is to provide a method of manufacturing a capacitor using the thin film forming method as described above.

상기 제1 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 형성 방법은, 챔버 내부에 위치된 다수의 기판들 상에 하프늄 및 지르코늄을 포함하는 전구체 가스를 제공하여 상기 기판들 상에 전구체 막을 형성한다. 상기 챔버 내부를 일차 퍼지시킨다. 상기 기판들 상으로 산화제를 제공하여 상기 전구체 막을 산화시킴으로써 상기 기판들 상에 하프늄 지르코늄 산화물막을 형성한다. 상기 챔버 내부를 이차 퍼지시킨다. 그 결과, 원자층 단위의 박막이 형성될 수 있다.According to an aspect of the present disclosure, a thin film forming method according to an aspect of the present invention provides a precursor gas including hafnium and zirconium on a plurality of substrates positioned inside a chamber to form a precursor film on the substrates. do. Primary purge the interior of the chamber. A hafnium zirconium oxide film is formed on the substrates by providing an oxidant on the substrates to oxidize the precursor film. The inside of the chamber is secondary purged. As a result, a thin film of atomic layer units can be formed.

상기와 같이 기판 상에 박막을 형성하는 경우, 상기 하프늄 전구체 물질로는 테트라키스 에틸메틸아미노 하프늄(Tetrakis Ethyl Methyl Amino Hafnium, Hf[N(CH3)(C2H5)]4) 또는 하프늄 부틸옥사이드(Hafnium Butyloxide, Hf(O-tBu)4) 등을 사용될 수 있으며, 상기 지르코늄 전구체 물질로는 테트라키스 에틸메틸아미노 지르코늄(Tetrakis Ethyl Methyl Amino Zirconium, Zr[N(CH3)(C2H5)]4) 또는 지르코늄 부틸옥사이드(Zirconium Butyloxide, Zr(O-tBu)4) 등이 사용될 수 있다.When forming a thin film on the substrate as described above, as the hafnium precursor material Tetrakis Ethyl Methyl Amino Hafnium, Hf [N (CH 3 ) (C 2 H 5 )] 4 ) or hafnium butyl Oxide (Hafnium Butyloxide, Hf (O-tBu) 4 ) may be used, and the zirconium precursor material is Tetrakis Ethyl Methyl Amino Zirconium, Zr [N (CH 3 ) (C 2 H 5 )] 4 ) or zirconium butyloxide (Zirconium Butyloxide, Zr (O-tBu) 4 ) and the like can be used.

본 발명의 일 실시예에 따르면, 상기 전구체 가스를 제공하기 위해서는 하프늄 전구체 가스를 상기 기판 상에 제공한 다음, 상기 하프늄 전구체 가스의 제공을 정지한 후 지르코늄 전구체 가스를 제공시킬 수 있다.According to one embodiment of the present invention, in order to provide the precursor gas, a hafnium precursor gas may be provided on the substrate, and then, after the supply of the hafnium precursor gas is stopped, the zirconium precursor gas may be provided.

상기와 같이 전구체 가스를 제공시킬 경우, 상기 전구체 가스로는 하프늄 전구체 가스와 지르코늄 전구체 가스의 혼합 가스가 사용될 수 있다.When providing the precursor gas as described above, a mixed gas of hafnium precursor gas and zirconium precursor gas may be used as the precursor gas.

한편, 상기 산화제로는 산소(O2), 오존(O3) 및 물(H2O) 등이 사용될 수 있으며, 상기와 같은 형성 공정은 200 내지 500℃의 온도 조건과, 0.1 내지 3.0 Torr의 압력 조건에서 수행될 수 있다.Meanwhile, oxygen (O 2 ), ozone (O 3 ), water (H 2 O), etc. may be used as the oxidizing agent, and the forming process may be performed at a temperature of 200 to 500 ° C. and 0.1 to 3.0 Torr. It can be carried out under pressure conditions.

상기 제2 목적을 달성하기 위한 본 발명의 다른 측면에 따른 커패시터 제조 방법에 의하면, i)챔버 내부에 위치된 다수의 기판들 상에 하부 전극을 형성한다. ii)상기 기판들 상에 하프늄 및 지르코늄을 포함하는 전구체 가스를 제공하여 상기 하부 전극 상에 전구체 막을 형성한다. iii)상기 챔버 내부를 일차 퍼지시킨다. iv)상기 기판들 상으로 산화제를 제공하여 상기 전구체 막을 산화시킴으로써 상기 하부 전극 상에 하프늄 지르코늄 산화물을 포함하는 유전막을 형성한다. v)상기 챔버 내부를 이차 퍼지시킨다. vi)상기 유전막 상에 상부 전극을 형성한다. According to a capacitor manufacturing method according to another aspect of the present invention for achieving the second object, i) to form a lower electrode on a plurality of substrates located inside the chamber. ii) providing a precursor gas including hafnium and zirconium on the substrates to form a precursor film on the lower electrode. iii) first purge the interior of the chamber; iv) providing an oxidant on the substrates to oxidize the precursor film to form a dielectric film comprising hafnium zirconium oxide on the lower electrode. v) secondary purge the chamber interior. vi) an upper electrode is formed on the dielectric layer;

본 발명의 일 실시예에 따르면, 상기 하부 전극과 상기 상부 전극은 티타늄 질화물(TiN), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN) 등과 같은 금속 질화물 또는 류비듐(Ru), 플래티늄(Pt), 이리듐(Ir)과 같은 귀금속으로 각각 이루어질 수 있다.According to an embodiment of the present invention, the lower electrode and the upper electrode are metal nitrides such as titanium nitride (TiN), tungsten nitride (WN), tantalum nitride (TaN), or rubidium (Ru), platinum (Pt), Each may be made of a noble metal such as iridium (Ir).

본 발명의 다른 실시예에 따르면, 상기 ⅱ) 내지 ⅴ) 단계들을 반복적으로 수행하는 단계를 더 수행할 수 있다.According to another embodiment of the present invention, the step of performing steps ii) to iii) repeatedly may be further performed.

상술한 바와 같은 본 발명의 실시예들에 의하면, 하프늄 전구체 가스와 지르코늄 전구체 가스의 혼합 가스를 사용하여 기판 상에 하프늄 지르코늄 산화물막을 형성함으로써, 지르코늄 산화물을 통해 유전율이 낮은 문제를 해결하고 하프늄 산화물을 통해 결정화로 인한 표면 균일도가 저하되는 문제를 차단시킬 수 있다. According to the embodiments of the present invention as described above, by forming a hafnium zirconium oxide film on the substrate using a mixed gas of hafnium precursor gas and zirconium precursor gas, the problem of low dielectric constant through the zirconium oxide to solve the problem Through this, the problem of deterioration of surface uniformity due to crystallization can be prevented.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments and may be implemented in other forms. The embodiments introduced herein are provided to make the disclosure more complete and to fully convey the spirit and features of the invention to those skilled in the art. In the drawings, the thickness of each device or film (layer) and regions has been exaggerated for clarity of the invention, and each device may have a variety of additional devices not described herein. When (layer) is mentioned as being located on another film (layer) or substrate, an additional film (layer) may be formed directly on or between the other film (layer) or substrate.

도 1 내지 도 6은 본 발명의 일 실시예에 따른 커패시터 제조 방법을 설명하기 위한 단면도들이다.1 to 6 are cross-sectional views illustrating a capacitor manufacturing method according to an embodiment of the present invention.

도 1을 참조하면, 기판(100) 상에 하부 전극(102)을 형성한다. 만약, 상기 하부 전극(102)을 폴리 실리콘을 사용하여 형성할 경우에는 후속되는 유전막(120)을 형성할 때 상기 폴리 실리콘에 함유되어 있는 Si 성분이 상기 유전막(120)으로 침투하여 상기 유전막(120)을 열화시키기 때문에 바람직하지 않으며, 폴리 실리콘의 표면 부위가 산화하여 후속하여 형성될 유전막의 등가 산화막 두께에 영향을 주므로 바람직하지 않다. 그러므로, 상기 하부 전극(102)은 TiN, WN, TaN 등과 같은 금속 질화물로 이루어지는 것이 바람직하다. 상기 하부 전극(102)은 화학 기상 증착, 원자층 증착 등을 이용하여 형성될 수 있다. 그러나, 이와는 다르게, 상기 하부 전극(102)은 Ru, Pt, Ir과 같은 귀금속으로 이루어질 수도 있다.Referring to FIG. 1, a lower electrode 102 is formed on a substrate 100. If the lower electrode 102 is formed using polysilicon, the Si component contained in the polysilicon penetrates into the dielectric layer 120 when the subsequent dielectric layer 120 is formed. ), Which is not preferable because it deteriorates the surface area of the polysilicon and thus affects the equivalent oxide film thickness of the dielectric film to be subsequently formed. Therefore, the lower electrode 102 is preferably made of a metal nitride such as TiN, WN, TaN. The lower electrode 102 may be formed using chemical vapor deposition, atomic layer deposition, or the like. Alternatively, the lower electrode 102 may be made of a noble metal such as Ru, Pt, and Ir.

이어서, 상기 하부 전극(102)을 갖는 기판(100)을 공정 챔버(10) 내에 위치시킨다. 상기 공정 챔버(10) 내의 온도가 약 200℃ 미만이면 상기 공정 챔버(10) 내에 제공되는 전구체 가스와 산화제의 반응성이 양호하지 않기 때문에 바람직하지 않고, 상기 챔버(10) 내의 온도가 약 500℃를 초과하면 상기 하부 전극(102) 상에 형성하는 유전막(120)의 결정화가 진행되기 때문에 바람직하지 않다. 특히, 본 실시예에서는 원자층 적층을 수행하기 때문에 상기 공정 챔버(10) 내의 온도가 약 500℃를 초과하면 화학 기상 증착의 특성을 나타내기 때문에 더욱 바람직하지 않다. 따라서, 상기 공정 챔버(10) 내의 온도를 약 200 내지 500℃로 조절하는 것이 바람직하다. 특히, 상기 공정 챔버(10) 내의 온도를 약 300℃로 조절하는 것이 가장 바람직한데, 그 이유는 약 300℃의 온도에서 상기 원자층 적층의 특성이 가장 양호하게 나타나기 때문이다. 또한, 상기 공정 챔버(10) 내의 압력이 약 0.1torr 미만이면 상기 공정 챔버(10) 내에 제공되는 상기 전구체 가스, 산화제 등의 반응성이 양호하지 않기 때문에 바람직하지 않고, 상기 공정 챔버(10) 내의 압력이 약 3.0torr을 초과하면 공정 조건의 제어가 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 공정 챔버(10) 내의 압력을 약 0.1 내지 약 3.0torr로 조절하는 것이 바람직하다.Subsequently, the substrate 100 having the lower electrode 102 is positioned in the process chamber 10. If the temperature in the process chamber 10 is less than about 200 ° C., the reactivity of the precursor gas and the oxidant provided in the process chamber 10 is not preferable, and the temperature in the chamber 10 is about 500 ° C. If it exceeds, the crystallization of the dielectric film 120 formed on the lower electrode 102 is not preferable. In particular, in this embodiment, since the atomic layer deposition is performed, it is not preferable because the temperature in the process chamber 10 exceeds about 500 ° C. because it shows the characteristics of chemical vapor deposition. Therefore, it is preferable to adjust the temperature in the process chamber 10 to about 200 to 500 ℃. In particular, it is most desirable to adjust the temperature in the process chamber 10 to about 300 ° C., because the properties of the atomic layer stacks appear best at temperatures of about 300 ° C. FIG. In addition, when the pressure in the process chamber 10 is less than about 0.1 torr, it is not preferable because the reactivity of the precursor gas, the oxidant, etc. provided in the process chamber 10 is not good, and the pressure in the process chamber 10 is not good. It is not preferable to exceed this 3.0torr because control of the process conditions is not easy. Therefore, it is desirable to adjust the pressure in the process chamber 10 to about 0.1 to about 3.0 torr.

상기 공정 챔버(10) 내부를 상기 온도와 압력으로 조절한 상태에서 상기 공정 챔버(10) 내에 위치한 기판(100)의 하부 전극(102) 상부로 상기 금속 전구체를 포함하는 전구체 가스(110)를 제공한다. 이때, 상기 전구체 가스(110)는 버블러와 같은 부재를 사용하여 가스 상태로 제공된다.The precursor gas 110 including the metal precursor is provided on the lower electrode 102 of the substrate 100 positioned in the process chamber 10 while the inside of the process chamber 10 is adjusted to the temperature and the pressure. do. At this time, the precursor gas 110 is provided in a gas state using a member such as a bubbler.

도시된 바에 의하면, 상기 공정 챔버(10)가 매우 개략적으로 도시되어 있고, 단지 하나의 기판(100)만이 도시되어 있으나, 상기 공정 챔버(10)에는 다수의 기판들(100)이 배치되는 것이 바람직하다. 이는 매엽식으로 진행할 경우, 반도체 장치의 생산성이 매우 저하되기 때문이다. 예를 들면, 상기 공정 챔버(10)로는 수직 방향으로 연장하는 종형로 형태의 챔버가 사용될 수 있으며, 상기 다수의 기판들(100)은 상기 공정 챔버(10) 내에서 수직 방향으로 연장하는 보트에 의해 지지될 수 있다. As shown, the process chamber 10 is very schematically illustrated, and only one substrate 100 is shown, but it is preferable that a plurality of substrates 100 are disposed in the process chamber 10. Do. This is because the productivity of the semiconductor device is greatly lowered when the sheet type is advanced. For example, a vertically shaped chamber extending in the vertical direction may be used as the process chamber 10, and the plurality of substrates 100 may be arranged in a boat extending in the vertical direction in the process chamber 10. Can be supported by.

도 7은 일반적인 종형로 형태의 챔버를 설명하기 위한 구성도이다. 7 is a configuration diagram illustrating a chamber in the form of a general vertical furnace.

도 7을 참조하면, 상기 종형로 형태의 챔버(200)는 기판(W)을 수용하는 공정 챔버(210)와 증착 공정의 진행 도중에 발생하는 반응 부산물 및 미반응 가스를 배출시키고 공정 챔버(210) 내부의 압력을 조절하기 위한 진공 제공부(250)를 포함한 다. 공정 챔버(210)는 반응 가스 제공부(260)가 연결되는 매니폴드(220, manifold), 매니폴드(220)의 상부에 구비되는 내측 튜브(214, inner tube) 및 외측 튜브(212, outer tube)를 포함한다. 내측 튜브(214) 내부에는 다수매의 기판(W)들을 지지하는 보트(230, boat)가 구비되며, 보트(230)는 엘리베이터(미도시)에 의해 매니폴드(220)를 통해 상하 이동된다. 진공 제공부(250)는 매니폴드(220)에 연결되는 진공 라인(252), 진공 라인(252) 중에 설치되는 메인 밸브(254) 및 진공 라인(252)을 통해 매니폴드(220)와 연결되는 진공 펌프(256)를 포함한다. 그리고, 가스 노즐(270)은 상기 가스 제공부(260)와 연결되며, 상기 내측 튜브(214)의 내부에 수직 방향으로 연장된다. 상기 가스 노즐(270)은 상기 내측 튜브(214)에 반응 가스를 분사한다.Referring to FIG. 7, the vertical furnace-shaped chamber 200 discharges the reaction chamber and the unreacted gas generated during the deposition process and the process chamber 210 containing the substrate W and the process chamber 210. It includes a vacuum providing unit 250 for adjusting the pressure inside. The process chamber 210 includes a manifold 220 to which the reaction gas providing unit 260 is connected, an inner tube 214 and an outer tube 212 provided at an upper portion of the manifold 220. ). The inner tube 214 is provided with a boat 230 for supporting a plurality of substrates W, the boat 230 is moved up and down through the manifold 220 by an elevator (not shown). The vacuum provider 250 is connected to the manifold 220 through a vacuum line 252 connected to the manifold 220, a main valve 254 installed in the vacuum line 252, and a vacuum line 252. A vacuum pump 256. In addition, the gas nozzle 270 is connected to the gas providing unit 260 and extends in the vertical direction inside the inner tube 214. The gas nozzle 270 injects a reaction gas into the inner tube 214.

한편, 상기 기판(W)으로는 300mm의 직경을 갖는 대구경 실리콘웨이퍼가 사용될 수 있다. 구체적으로, 상기 300mm의 직경을 갖는 상기 웨이퍼를 사용하는 경우, 시간당 10 매의 기판을 처리하는 매엽식에 비해 시간당 20매의 기판을 처리할 수 있는 상기 종형로 형태의 챔버를 사용함으로써, 생산성을 2배로 개선시킬 수 있다. 또한, 상기 종형로 형태의 챔버는 75매 용량의 경우, 기존의 매엽식 설비에 비해 설비 면적을 60% 이상 감소시킬 수 있으며, 설비 가격도 3개 챔버를 사용하는 매엽식 설비와 비교할 때 10 억 이상 감소시키는 효과도 얻을 수 있다.On the other hand, a large diameter silicon wafer having a diameter of 300mm may be used as the substrate (W). Specifically, in the case of using the wafer having the diameter of 300mm, productivity is achieved by using the vertical furnace-type chamber capable of processing 20 substrates per hour, compared to the sheet type, which processes 10 substrates per hour. It can be doubled. In addition, the longitudinal furnace-type chamber can reduce the equipment area by more than 60% compared to the existing sheet type equipment in the case of a 75-sheet capacity, and the equipment price is 1 billion compared to the sheet type equipment using three chambers. Abnormal reduction effect can also be obtained.

다시, 도 1을 참조하면, 상기 전구체 가스(110)로는 하프늄 전구체 가스와 지르코늄 전구체 가스의 혼합 가스가 사용될 수 있다. 예를 들면, 상기 하부 전극(102) 상에 상기 하프늄 및 지르코늄을 포함하는 전구체 막(112)을 형성하는 경 우, 상기 하프늄을 포함하는 전구체 가스로는 하프늄 부틸옥사이드(Hf(OtBu)4), 테트라키스 에틸메틸아미노 하프늄(Tetrakis Ethyl Methyl Amino Hafnium ; TEMAH, Hf[N(CH3)(C2H5)]4), 테트라키스 디메틸아미노 하프늄(Tetrakis Di-Methyl Amino Hafnium ; TDMAH, Hf[N(CH3)2)]4), 테트라키스 디에틸아미노 하프늄(Tetrakis Di-Ethyl Amino Hafnium ; TDEAH, Hf[N(C2H5)2]4) 등이 사용될 수 있으며, 상기 지르코늄을 포함하는 전구체 가스로는 지르코늄 부틸옥사이드(Zr(OtBu)4), 테트라키스 에틸메틸아미노 지르코늄 (Tetrakis Ethyl Methyl Amino Zirconium ; TEMAZ, Zr[N(CH3)(C2H5)]4), 테트라키스 디메틸아미노 지르코늄 (Tetrakis Di-Methyl Amino Zirconium ; TDMAZ, Zr[N(CH3)2)]4), 테트라키스 디에틸아미노 지르코늄 (Tetrakis Di-Ethyl Amino Zirconium ; TDEAZ, Zr[N(C2H5)2]4) 등이 사용될 수 있다. Referring back to FIG. 1, a mixed gas of hafnium precursor gas and zirconium precursor gas may be used as the precursor gas 110. For example, when the precursor film 112 including hafnium and zirconium is formed on the lower electrode 102, the precursor gas containing hafnium may be hafnium butyl oxide (Hf (OtBu) 4 ), tetra Tetrakis Ethyl Methyl Amino Hafnium (TEMAH, Hf [N (CH 3 ) (C 2 H 5 )] 4 ), Tetrakis Di-Methyl Amino Hafnium; TDMAH, Hf [N ( CH 3 ) 2 )] 4 ), Tetrakis Di-Ethyl Amino Hafnium; TDEAH, Hf [N (C 2 H 5 ) 2 ] 4 ), and the like, and precursors containing zirconium. Gases include zirconium butyl oxide (Zr (OtBu) 4 ), tetrakis ethyl methylamino zirconium; TEMAZ, Zr [N (CH 3 ) (C 2 H 5 )] 4 ), tetrakis dimethylamino zirconium (Tetrakis Di-Methyl Amino Zirconium; TDMAZ, Zr [N (CH 3 ) 2 )] 4 ), tetrakis diethylamino zir Konium (Tetrakis Di-Ethyl Amino Zirconium; TDEAZ, Zr [N (C 2 H 5 ) 2 ] 4 ) and the like can be used.

이중 상기 테트라키스 에틸메틸아미노 하프늄(TEMAH)을 포함하는 전구체 가스와 상기 테트라키스 에틸메틸아미노 지르코늄 (TEMAZ)을 포함하는 전구체 가스의 온도 변화에 따른 증기압은 거의 동일하다. 또한, 상기 TEMAH 가스와 상기 TEMAZ 가스의 열적 안정성을 비교해 볼 때, 두 가스 모두 약 140℃에서 분해가 일어나므로 열적 안정성 또한 거의 동일하다. 따라서, 상기 하프늄 전구체 가스와 지르코늄 전구체 가스를 포함하는 혼합 가스를 사용하여 전구체 막을 형성할 때 각각의 전구체 물질의 온도 변화에 따른 요인을 고려하지 않으면서, 우수한 유전율을 가지는 전구체 막을 형성할 수 있다. The vapor pressure of the precursor gas containing the tetrakisethyl methylamino hafnium (TEMAH) and the precursor gas containing the tetrakis ethylmethylamino zirconium (TEMAZ) is almost the same. In addition, when comparing the thermal stability of the TEMAH gas and the TEMAZ gas, the thermal stability is also almost the same because both gases decompose at about 140 ℃. Therefore, when forming a precursor film using the mixed gas including the hafnium precursor gas and the zirconium precursor gas, it is possible to form a precursor film having excellent dielectric constant without considering factors due to temperature change of each precursor material.

이와 같이, 상기 하부 전극(102) 상부로 하프늄 전구체 가스와 지르코늄 전구체 가스를 포함하는 혼합 가스를 전구체 가스(110)로서 제공함으로서 상기 하부 전극(102) 상에 상기 전구체 물질들의 일부를 화학적으로 흡착시켜 원자층 단위의 전구체 막(112)을 형성한다. As such, by providing the mixed gas including the hafnium precursor gas and the zirconium precursor gas as the precursor gas 110 on the lower electrode 102, some of the precursor materials are chemically adsorbed on the lower electrode 102. A precursor film 112 in atomic layer units is formed.

또한, 상기 하부 전극(102) 상부로 전구체 가스(110)를 제공할 경우, 하프늄 전구체 가스를 상기 기판(100) 상에 제공한 다음, 상기 하프늄 전구체 가스의 제공을 정지한 후, 지르코늄 전구체 가스를 단계적으로 제공함으로서 상기 하부 전극(102) 상에 상기 전구체 물질들의 일부를 화학적으로 흡착시켜 원자층 단위의 전구체 막(112)을 형성시킬 수 있다.In addition, when the precursor gas 110 is provided above the lower electrode 102, a hafnium precursor gas is provided on the substrate 100, and then the supply of the hafnium precursor gas is stopped, and then a zirconium precursor gas is supplied. In some embodiments, a portion of the precursor materials may be chemically adsorbed on the lower electrode 102 to form the precursor layer 112 in atomic layer units.

따라서, 상기 전구체 막(112)은 하프늄 산화물로 단일막 형성시 비정질로 증착됨으로써 향상된 표면 균일도를 갖는 특성과, 지르코늄 산화물로 단일막 형성시 유전 상수가 약 40 정도로 비교적 큰 값을 가지는 특성을 모두 포함한다. 또한, 상기 하프늄 전구체 가스와 상기 지르코늄 전구체 가스를 적절히 혼합함으로서 유전 상수를 약 20 내지 약 40 범위에서 목적하고자 하는 유전율을 가지도록 조절할 수 있다. Therefore, the precursor film 112 includes both the characteristics of having an improved surface uniformity by amorphous deposition when forming a single layer of hafnium oxide and having a relatively large dielectric constant of about 40 when forming a single layer of zirconium oxide. do. In addition, by mixing the hafnium precursor gas and the zirconium precursor gas properly, the dielectric constant may be adjusted to have a desired dielectric constant in the range of about 20 to about 40.

상기 전구체 물질의 나머지는 상기 화학적으로 흡착된 전구체 물질 상에 물리적으로 흡착되거나 공정 챔버(10) 내부에서 표류한다.The remainder of the precursor material is either physically adsorbed on the chemically adsorbed precursor material or drifted within the process chamber 10.

도 2를 참조하면, 상기 공정 챔버(10) 내부에 잔류하는 전구체 가스를 상기 공정 챔버(10)로부터 제거하기 위하여 상기 공정 챔버(10) 내부로 퍼지 가스를 공급함과 동시에 상기 공정 챔버(10)를 펌핑한다. 따라서, 상기 잔류하는 전구체 가 스(110)는 퍼지 가스와 함께 공정 챔버(10)로부터 제거되며, 상기 물리적으로 흡착된 하프늄 및 지르코늄 전구체의 일부도 함께 제거된다.Referring to FIG. 2, in order to remove the precursor gas remaining in the process chamber 10 from the process chamber 10, a purge gas is supplied into the process chamber 10 and the process chamber 10 is simultaneously supplied. Pump. Thus, the remaining precursor gas 110 is removed from the process chamber 10 together with the purge gas and some of the physically adsorbed hafnium and zirconium precursors are also removed.

이어서, 상기 퍼지 가스의 공급을 중단시키고, 상기 물리적으로 흡착된 금속 전구체를 제거하기 위하여 공정 챔버(10) 내부를 고진공으로 펌핑시킨다.Subsequently, the supply of the purge gas is stopped, and the inside of the process chamber 10 is pumped with high vacuum to remove the physically adsorbed metal precursor.

도 3을 참조하면, 상기 공정 챔버(10) 내부로 산화제(114)를 제공하여 상기 전구체 막(112)을 산화시킨다. 이에 따라, 상기 하부 전극(102) 상에는 원자층 단위의 유전막(116)이 형성된다. 상기 산화제의 예로는 산소(O2), 오존(O3), 및 물(H2O) 등이 사용될 수 있다.Referring to FIG. 3, an oxidant 114 is provided into the process chamber 10 to oxidize the precursor film 112. Accordingly, the dielectric film 116 in atomic layer units is formed on the lower electrode 102. Examples of the oxidant may be oxygen (O 2 ), ozone (O 3 ), water (H 2 O), or the like.

도 4를 참조하면, 상기 챔버(10) 내에 잔류하는 산화제(114)를 제거하기 위하여 퍼지 가스를 제공함과 동시에 펌핑시키는 이차 퍼지 단계와, 상기 퍼지 가스의 공급을 중단시키고 상기 공정 챔버(10)를 펌핑하는 이차 펌핑 단계를 순차적으로 수행한다. Referring to FIG. 4, a secondary purge step of simultaneously supplying and purging the purge gas to remove the oxidant 114 remaining in the chamber 10, stops the supply of the purge gas, and stops the process chamber 10. The secondary pumping step of pumping is performed sequentially.

도 5를 참조하면, 상기와 같은 원자층 단위의 유전막(116) 형성 단계들을 반복적으로 수행함으로써 목적하는 두께를 갖는 유전막(120)을 상기 하부 전극(102) 상에서 완성할 수 있다.Referring to FIG. 5, the dielectric film 120 having a desired thickness may be completed on the lower electrode 102 by repeatedly performing the above-described steps of forming the dielectric film 116 in units of atomic layers.

한편, 상기 전구체 가스(110)의 공급 및 상기 산화제(114)의 공급 이전에 상기 전구체 가스(110)의 프리 플러시 단계와 상기 산화제(114)의 프리 플러시 단계를 더 수행하는 것이 바람직하다. 이는 상기 소스 가스(110) 및 산화제(114)의 유동 특성을 층류로 형성하기 위하여 수행된다.Meanwhile, before the supply of the precursor gas 110 and the supply of the oxidant 114, the pre-flushing step of the precursor gas 110 and the pre-flushing step of the oxidant 114 may be further performed. This is done to form the flow characteristics of the source gas 110 and the oxidant 114 in laminar flow.

도 6을 참조하면, 상기 유전막(120)을 형성한 후, 상기 유전막(120)의 전기적 특성을 향상시키기 위하여 플라즈마 처리 또는 열처리를 수행한다. 구체적으로, 상기 플라즈마 처리 또는 열처리는 상기 유전막(120)을 치밀화시켜 누설 전류를 감소시키기 위하여 수행된다.Referring to FIG. 6, after the dielectric film 120 is formed, plasma treatment or heat treatment is performed to improve electrical characteristics of the dielectric film 120. Specifically, the plasma treatment or heat treatment is performed to reduce the leakage current by densifying the dielectric layer 120.

상기 플라즈마 처리는 상기 플라즈마 처리는 O2 플라즈마, N2 플라즈마 등의 플라즈마 분위기에서 수행될 수 있으며, 상기 열처리는 O2 또는 O3 분위기에서 수행될 수 있다.The plasma treatment may be performed in a plasma atmosphere, such as O 2 plasma, N 2 plasma, the heat treatment may be performed in an O 2 or O 3 atmosphere.

이어서, 상기 유전막(120) 상에 상부 전극(130)을 형성한다. 상기 상부 전극(130)은 실질적으로 상기 하부 전극(102)과 동일한 물질로 이루어지질 수 있으며, 상기 하부 전극(102)을 형성하는 방법과 실질적으로 동일한 방법으로 형성될 수 있다.Subsequently, an upper electrode 130 is formed on the dielectric layer 120. The upper electrode 130 may be made of substantially the same material as the lower electrode 102, and may be formed in substantially the same manner as the method of forming the lower electrode 102.

상기와 같은 본 발명의 일 실시예에 따르면, 하프늄 및 지르코늄을 포함하는 전구체 가스의 공급에 의하여 하부 전극(102) 상에 전구체 막을 형성시키고, 상기 전구체 막을 산화시켜 하프늄 지르코늄 산화막(116)을 형성함으로써, 지르코늄 산화물을 통해 유전율이 낮은 문제를 해결하고 하프늄 산화물을 통해 결정화로 인한 표면 균일도가 저하되는 문제를 차단시킬 수 있다. 따라서, 최종적으로 형성되는 유전막(120)의 표면 균일도와 유전 상수를 목적하는 수준으로 구현할 수 있다. According to one embodiment of the present invention, by forming a precursor film on the lower electrode 102 by supplying a precursor gas containing hafnium and zirconium, by oxidizing the precursor film to form a hafnium zirconium oxide film 116 Zirconium oxide can solve the problem of low dielectric constant, and hafnium oxide can prevent the problem of lowering surface uniformity due to crystallization. Therefore, the surface uniformity and dielectric constant of the finally formed dielectric film 120 can be implemented at a desired level.

상기와 같은 본 발명에 따르면, 하프늄 전구체 가스와 지르코늄 전구체 가스 의 혼합 가스를 사용하여 기판 상에 하프늄 지르코늄 산화물막을 형성함으로써, 지르코늄 산화물을 통해 유전율이 낮은 문제를 해결하고 하프늄 산화물을 통해 결정화로 인한 표면 균일도가 저하되는 문제를 차단시킬 수 있다. 따라서, 상기 기판 상에 표면 균일도가 향상되고 고유전 상수를 가지는 원자층 단위의 하프늄 지르코늄 산화물막이 형성되고, 최종적으로는 우수한 유전막을 획득할 수 있다.According to the present invention as described above, by forming a hafnium zirconium oxide film on the substrate using a mixed gas of hafnium precursor gas and zirconium precursor gas, the problem of low dielectric constant through zirconium oxide and the surface due to crystallization through hafnium oxide The problem that uniformity falls can be prevented. Accordingly, a hafnium zirconium oxide film in atomic layer units having a surface uniformity and a high dielectric constant is formed on the substrate, and finally an excellent dielectric film can be obtained.

결과적으로, 상기 기판 상에 막 표면 균일도와 유전율이 개선된 고유전율 물질막을 유전막으로서 갖는 커패시터를 형성할 수 있다.As a result, a capacitor having a high dielectric constant material film having improved film surface uniformity and dielectric constant as the dielectric film can be formed on the substrate.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (9)

챔버 내부에 위치된 다수의 기판들 상에 하프늄 및 지르코늄을 포함하는 전구체 가스를 제공하여 상기 기판들 상에 전구체 막을 형성하는 단계;Providing a precursor gas comprising hafnium and zirconium on a plurality of substrates located within the chamber to form a precursor film on the substrates; 상기 챔버 내부를 일차 퍼지시키는 단계;First purging the interior of the chamber; 상기 기판들 상으로 산화제를 제공하여 상기 전구체 막을 산화시킴으로써 상기 기판들 상에 하프늄 지르코늄 산화물막을 형성하는 단계; 및Forming a hafnium zirconium oxide film on the substrates by providing an oxidant on the substrates to oxidize the precursor film; And 상기 챔버 내부를 이차 퍼지시키는 단계를 포함하는 박막 형성 방법.And purging the inside of the chamber. 제1항에 있어서, 상기 하프늄 전구체 물질은 테트라키스 에틸메틸아미노 하프늄(Tetrakis Ethyl Methyl Amino Hafnium, Hf[N(CH3)(C2H5)]4) 또는 하프늄 부틸옥사이드(Hafnium Butyloxide, Hf(O-tBu)4)를 포함하며, 상기 지르코늄 전구체 물질은 테트라키스 에틸메틸아미노 지르코늄(Tetrakis Ethyl Methyl Amino Zirconium, Zr[N(CH3)(C2H5)]4) 또는 지르코늄 부틸옥사이드(Zirconium Butyloxide, Zr(O-tBu)4)를 포함하는 것을 특징으로 하는 박막 형성 방법.The method of claim 1, wherein the hafnium precursor material is Tetrakis Ethyl Methyl Amino Hafnium, Hf [N (CH 3 ) (C 2 H 5 )] 4 ) or Hafnium Butyloxide, Hf ( O-tBu) 4 ) wherein the zirconium precursor material is Tetrakis Ethyl Methyl Amino Zirconium, Zr [N (CH 3 ) (C 2 H 5 )] 4 ) or zirconium butyloxide (Zirconium Butyloxide, Zr (O-tBu) 4 ) comprising a thin film forming method. 제1항에 있어서, 상기 전구체 가스를 제공하는 단계는,The method of claim 1, wherein providing the precursor gas comprises: 하프늄 전구체 가스를 상기 기판 상에 제공하는 단계; 및Providing a hafnium precursor gas on the substrate; And 상기 하프늄 전구체 가스의 제공을 정지한 후, 지르코늄 전구체 가스를 제공 하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.And stopping providing the hafnium precursor gas, and then providing a zirconium precursor gas. 제1항에 있어서, 상기 전구체 가스를 제공하는 단계에서, 하프늄 전구체 가스와 지르코늄 전구체 가스의 혼합 가스가 제공되는 것을 특징으로 하는 박막 형성 방법.The method of claim 1, wherein in the providing of the precursor gas, a mixed gas of a hafnium precursor gas and a zirconium precursor gas is provided. 제1항에 있어서, 상기 산화제는 산소(O2), 오존(O3) 및 물(H2O)로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 박막 형성 방법.The method of claim 1, wherein the oxidant comprises at least one selected from the group consisting of oxygen (O 2 ), ozone (O 3 ), and water (H 2 O). 제1항에 있어서, 상기 단계들은 200 내지 500℃의 온도 조건과, 0.1 내지 3.0 Torr의 압력 조건에서 수행되는 것을 특징으로 하는 박막 형성 방법.The method of claim 1, wherein the steps are performed at a temperature of 200 to 500 ° C. and a pressure of 0.1 to 3.0 Torr. ⅰ) 챔버 내부에 위치된 다수의 기판들 상에 하부 전극을 형성하는 단계;Iii) forming a lower electrode on a plurality of substrates located within the chamber; ⅱ) 상기 기판들 상에 하프늄 및 지르코늄을 포함하는 전구체 가스를 제공하여 상기 하부 전극 상에 전구체 막을 형성하는 단계;Ii) providing a precursor gas comprising hafnium and zirconium on the substrates to form a precursor film on the lower electrode; ⅲ) 상기 챔버 내부를 일차 퍼지시키는 단계;Iii) first purging the interior of the chamber; ⅳ) 상기 기판들 상으로 산화제를 제공하여 상기 전구체 막을 산화시킴으로써 상기 하부 전극 상에 하프늄 지르코늄 산화물을 포함하는 유전막을 형성하는 단계; Iii) forming a dielectric film comprising hafnium zirconium oxide on the lower electrode by providing an oxidant on the substrates to oxidize the precursor film; ⅴ) 상기 챔버 내부를 이차 퍼지시키는 단계; 및 Iii) secondary purging the interior of the chamber; And ⅵ) 상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 커패시터 제조 방법.Iii) forming an upper electrode on said dielectric film. 제7항에 있어서, 상기 하부 전극과 상기 상부 전극은 티타늄 질화물(TiN), 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 류비듐(Ru), 플래티늄(Pt) 및 이리듐(Ir)으로 이루어진 군으로부터 선택된 적어도 하나로 각각 이루어지는 것을 특징으로 하는 커패시터 제조 방법.The group of claim 7, wherein the lower electrode and the upper electrode are formed of titanium nitride (TiN), tungsten nitride (WN), tantalum nitride (TaN), rubidium (Ru), platinum (Pt), and iridium (Ir). Capacitor manufacturing method characterized in that each made of at least one selected from. 제7항에 있어서, 상기 ⅱ) 내지 ⅴ) 단계들을 반복적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 커패시터 제조 방법.8. The method of claim 7, further comprising repeatedly performing steps ii) to iii).
KR1020060081475A 2006-08-28 2006-08-28 Method of forming a thin layer and method of manufacturing a capacitor using the same KR20080019334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081475A KR20080019334A (en) 2006-08-28 2006-08-28 Method of forming a thin layer and method of manufacturing a capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081475A KR20080019334A (en) 2006-08-28 2006-08-28 Method of forming a thin layer and method of manufacturing a capacitor using the same

Publications (1)

Publication Number Publication Date
KR20080019334A true KR20080019334A (en) 2008-03-04

Family

ID=39394636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081475A KR20080019334A (en) 2006-08-28 2006-08-28 Method of forming a thin layer and method of manufacturing a capacitor using the same

Country Status (1)

Country Link
KR (1) KR20080019334A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417728B1 (en) * 2008-03-12 2014-07-11 삼성전자주식회사 Semiconductor device using a zirconium carbon oxynitride insulation layer and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101417728B1 (en) * 2008-03-12 2014-07-11 삼성전자주식회사 Semiconductor device using a zirconium carbon oxynitride insulation layer and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7708969B2 (en) Method of forming metal oxide
KR100555543B1 (en) Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
KR100652420B1 (en) Method of manufacturing a dielectric film and method of manufacturing Metal Insulator Metal capacitor having the dielectric film and batch type atomic layer deposition apparatus for manufacturing the dielectric film
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
KR100542736B1 (en) Method of forming oxide layer using atomic layer deposition method and method of forming capacitor of semiconductor device using the same
US7888726B2 (en) Capacitor for semiconductor device
JP4228008B2 (en) Manufacturing method of semiconductor device
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
US20050051828A1 (en) Methods of forming metal thin films, lanthanum oxide films, and high dielectric films for semiconductor devices using atomic layer deposition
US20060264066A1 (en) Multilayer multicomponent high-k films and methods for depositing the same
JP2003100908A (en) Semiconductor element having high dielectric film and its manufacturing method
JP2011246818A (en) System for depositing film onto substrate by use of gas precursor of low vapor pressure
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
KR20010045958A (en) Method of manufacturing a capacitor in a semiconductor device
US20060240679A1 (en) Method of manufacturing semiconductor device having reaction barrier layer
US7041546B2 (en) Film forming method for depositing a plurality of high-k dielectric films
KR100373159B1 (en) Method of manufacturing a capacitor in a semiconductor device
US8735304B2 (en) Film forming method, film forming apparatus, and storage medium
KR20100006899A (en) Fabrication method of stack type capacitor in semiconductor device
US7432183B2 (en) Methods of manufacturing a thin film including zirconium titanium oxide and methods of manufacturing a gate structure, a capacitor and a flash memory device including the same
KR20110103534A (en) Methods of forming an dielectric layer structure, methods of manufacturing a capacitor using the same and capacitors
KR20080019334A (en) Method of forming a thin layer and method of manufacturing a capacitor using the same
KR101303178B1 (en) Method of manufacturing dielectric film in capacitor
KR20070004193A (en) Method of forming a layer and method of manufacturing a capacitor using the same
KR20050012638A (en) Method for forming capacitor of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid