KR20080018759A - Radio frequency accumulated module of one chip type - Google Patents
Radio frequency accumulated module of one chip type Download PDFInfo
- Publication number
- KR20080018759A KR20080018759A KR1020060081363A KR20060081363A KR20080018759A KR 20080018759 A KR20080018759 A KR 20080018759A KR 1020060081363 A KR1020060081363 A KR 1020060081363A KR 20060081363 A KR20060081363 A KR 20060081363A KR 20080018759 A KR20080018759 A KR 20080018759A
- Authority
- KR
- South Korea
- Prior art keywords
- module
- line
- metal layer
- chip
- choke coil
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
- H04B2203/5425—Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
Description
도 1은 일반적인 GSM 복합모듈이 기판 상에서 실장되는 형태를 예시적으로 도시한 상면도.1 is a top view exemplarily illustrating a form in which a general GSM composite module is mounted on a board;
도 2는 본 발명의 실시예에 따른 윈칩형 RF집적모듈의 구성 요소를 개략적으로 도시한 회로블록도.Figure 2 is a circuit block diagram schematically showing the components of the win chip-type RF integrated module according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 원칩형 RF집적모듈의 구성부가 기판 상에서 단일 패키지를 이루는 형태를 예시적으로 도시한 상면도.3 is a top view exemplarily illustrating a form in which a component of a one-chip RF integrated module according to an embodiment of the present invention forms a single package on a substrate.
도 4는 본 발명의 제1실시예에 따른 원칩형 RF집적모듈의 제1초크 코일의 형태를 도시한 상면도.Figure 4 is a top view showing the shape of the first choke coil of the one-chip RF integrated module according to the first embodiment of the present invention.
도 5는 본 발명의 제1실시예에 따른 원칩형 RF집적모듈의 제2초크 코일의 형태를 도시한 상면도.5 is a top view showing the shape of a second choke coil of the one-chip RF integrated module according to the first embodiment of the present invention.
도 6은 본 발명의 제2실시예에 따른 원칩형 RF집적모듈의 제1초크 코일의 형태를 도시한 상면도.Figure 6 is a top view showing the shape of the first choke coil of the one-chip RF integrated module according to a second embodiment of the present invention.
도 7은 본 발명의 제3실시예에 따른 원칩형 RF집적모듈(100)의 제1초크 코일의 형태를 도시한 상면도이다.FIG. 7 is a top view illustrating the shape of a first choke coil of the one-chip RF integrated
도 8은 본 발명의 제2실시예에 따른 원칩형 RF집적모듈의 제2초크 코일의 형 태를 도시한 상면도.Figure 8 is a top view showing the shape of the second choke coil of the one-chip RF integrated module according to a second embodiment of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
100: 원칩형 RF집적모듈 110: 프론트앤드모듈100: one-chip RF integrated module 110: front-end module
120: 매칭회로모듈 130: 전력증폭모듈120: matching circuit module 130: power amplification module
140: 트랜시버모듈 A: 제1초크 코일140: transceiver module A: first choke coil
B: 제2초크 코일B: second choke coil
d1: 제1실시예에 따른 제1초크 코일의 제1메탈층 라인d1: first metal layer line of the first choke coil according to the first embodiment
a: 제1실시예에 따른 제1초크 코일의 제2메탈층 라인a: second metal layer line of the first choke coil according to the first embodiment
f: 제1실시예에 따른 제2초크 코일의 제1메탈층 라인f: first metal layer line of the second choke coil according to the first embodiment
C: 제1실시예에 따른 제2초크 코일의 제2메탈층 라인C: second metal layer line of the second choke coil according to the first embodiment
d2: 제2실시예에 따른 제1초크 코일의 제1메탈층 라인d2: first metal layer line of the first choke coil according to the second embodiment
e: 제2실시예에 따른 제1초크 코일의 제2메탈층 라인e: second metal layer line of the first choke coil according to the second embodiment
j1: 제2실시예에 따른 제1초크 코일의 본딩 소자j1: bonding element of the first choke coil according to the second embodiment
d3: 제3실시예에 따른 제1초크 코일의 제1메탈층 라인d3: first metal layer line of the first choke coil according to the third embodiment
j2: 제3실시예에 따른 제1초크 코일의 본딩 소자j2: bonding element of the first choke coil according to the third embodiment
f2: 제2실시예에 따른 제2초크 코일의 제1메탈층 라인f2: first metal layer line of the second choke coil according to the second embodiment
g: 제2실시예에 따른 제2초크 코일의 제2메탈층 라인g: second metal layer line of the second choke coil according to the second embodiment
j3: 제2실시예에 따른 제2초크 코일의 본딩 소자j3: bonding element of the second choke coil according to the second embodiment
본 발명은 윈칩형 RF집적모듈에 관한 것이다.The present invention relates to a win chip type RF integrated module.
현재, 다수개의 주파수 대역을 처리하는 송수신단을 하나의 모듈로 집적화한 다중 대역 프론트앤드 복합모듈을 이용한 이동통신단말기가 널리 사용되고 있다.At present, a mobile communication terminal using a multi-band front-end composite module integrating a transmission / reception terminal processing a plurality of frequency bands into one module is widely used.
이러한 프론트앤드 복합모듈은 가령, GSM(Global Systems for Mobile communication) 주파수 대역, DCS(Digital Cellular System) 주파수 대역, PCS(Personal Communication service) 주파수 대역과 같이 멀티 밴드 신호를 처리할 수 있는데, 이들 주파수 대역에 대하여 간단히 살펴보면 다음과 같다.Such front-end composite modules can process multi-band signals such as, for example, the Global Systems for Mobile communication (GSM) frequency band, the Digital Cellular System (DCS) frequency band, and the Personal Communication Service (PCS) frequency band. Let's take a quick look at.
우선, 상기 GSM은 유럽을 포함한 기타 지역에서 광범위하게 사용되고 있으며, 시분할 다중접속(TDMA: Time Division Multiple Access) 방식을 이용한 디지털 이동통신 시스템을 의미한다.First, the GSM is widely used in other regions including Europe, and means a digital mobile communication system using a time division multiple access (TDMA) scheme.
또한, 상기 DCS는 CDMA(Code Division Multiple Access; 코드 분할 다중접속방식)방식 또는 TDMA(Time Division Multiple Access; 시 분할 다중접속방식)방식을 통하여 콜센터와 접속하고 통신 서비스를 제공하는 기술이고, 상기 PCS는 1750∼1910 MHz의 주파수 신호(한국형 PCS(K-PCS) 밴드는 1750MHz∼1780MHz의 송신대역과 1840MHz∼1870MHz의 수신대역을 포함하고, 미국형 PCS(US-PCS) 밴드는 1850MHz∼1910MHz의 송신대역과 1930MHz∼1990MHz의 수신대역을 포함함)를 처리하는 통신 기술이다.In addition, the DCS is a technology for connecting to a call center and providing a communication service through a code division multiple access (CDMA) method or a time division multiple access (TDMA) method. Is a frequency signal of 1750 to 1910 MHz (Korean PCS (K-PCS) band includes a transmission band of 1750 MHz to 1780 MHz and a reception band of 1840 MHz to 1870 MHz, and the US PCS (US-PCS) band is of 1850 MHz to 1910 MHz). Band and a reception band of 1930 MHz to 1990 MHz).
도 1은 일반적인 GSM 복합모듈이 기판 상에서 실장되는 형태를 예시적으로 도시한 상면도이다.1 is a top view exemplarily illustrating a form in which a general GSM composite module is mounted on a board.
도 1에 도시된 것처럼, 일반적인 GSM 이동통신단말기의 RF 부분은 전력증폭단(PAM; Power Amplifier Module)(30), FEM(Front End Module)(10), 매칭회로단(Mathching Bank)(20), 트랜시버(Transceiver; Transmitter & Receiver)단(40)의 4개 블록으로 이루어지며 4개의 블록들은 개별 소자 형태로서 이동통신단말기 내부 기판에 각각 실장되는 구조(Discrete type)를 가진다.As shown in FIG. 1, the RF portion of a typical GSM mobile communication terminal includes a power amplifier module (PAM) 30, a front end module (FEM) 10, a
상기 FEM(10)은 안테나와 연결되어 다중 대역의 주파수신호를 송수신하고 각 대역별로 송신 신호 및 수신 신호를 분리하여 전달하는 기능을 수행한다.The FEM 10 is connected to an antenna and transmits and receives a multi-band frequency signal and separates and transmits a transmission signal and a reception signal for each band.
상기 전력증폭단(30)은 트랜시버단(40)에서 처리된 송신 신호를 증폭시켜 FEM(10)으로 전달하고, 매칭회로단(20)은 트랜시버단(40)과 FEM(10), 그리고 전력증폭단(30)과 FEM(10) 사이의 임피던스를 정합시키는 기능을 수행한다.The
상기 트랜시버단(40)은 믹서, 위상동기회로, 발진회로, 변/복조회로 등을 구비하여 RF신호를 베이스밴드신호 또는 베이스밴드신호를 RF신호로 변환/처리하는데, 외부에 구비되는 베이스밴드칩과 연결되어 신호를 주고받는다.The
이와 같이 종래 RF부분을 이루는 4개의 블록(10, 20, 30, 40)은 각각 하나의 칩으로 제품화되어 있으며, 도 1에 도시된 바와 같이, 기판 상에 각각 실장되는 구조를 가지므로 배치 면적이 넓어지게 된다.As such, the four
가령, 상기 4개의 블록들(10, 20, 30, 40)은 기판 상에 실장되는 경우 십수 mm2 이상이 되는 영역을 차지하므로 이는 이동통신단말기 제품을 소형화하는데 큰 제약으로 인식되고 있다.For example, since the four
최근의 이동통신단말기 제품은 카메라 모듈, 블루투스와 같은 근거리 통신모 듈, DMB(Digital Multimedia Broadcasting) 통신모듈 등 다른 모듈들도 구비하여 다기능화되는 추세이므로, 전술한 4개의 블록 구조는 자체의 배치 설계뿐만 아니라 다른 모듈들의 실장 구조에도 영향을 준다.Recently, the mobile communication terminal products have been equipped with other modules such as a camera module, a short distance communication module such as Bluetooth, and a digital multimedia broadcasting (DMB) communication module. It also affects the implementation of other modules.
보통, 상기 전력증폭단(30)의 전원단에는 초크 코일(35)이 구비되는데, 가령 2개의 초크 코일로 이루어질 수 있으며, 하나의 초크 코일은 약 1GHz 대역의 주파수 신호를 처리하는 전력증폭회로를 위한 것이고, 다른 하나의 초크 코일은 약 2GHz 대역의 주파수 신호를 처리하는 전력증폭회로를 위하여 사용될 수 있다.Typically, the power stage of the
도 1에 도시된 것처럼, 상기 초크 코일(35)이 단일 부품만을 이용하여 소정의 인덕턴스 수치를 유지하는 경우, 대형, 대용량 및 고가의 부품을 필요로 하므로 기판의 실장 영역은 기판면 뿐만 아니라 높이 방향으로도 증가하게 된다.As shown in FIG. 1, when the choke coil 35 maintains a predetermined inductance value using only a single component, a large, large capacity, and expensive component is required. Will also increase.
또한, 상기 초크 코일이 마이크로스트립 라인만을 이용하여 소정의 인덕턴스 수치를 유지하는 경우(마이크로스트립 라인으로 구현된 경우는 도시되지 않음), 마이크로스트립 라인의 길이는 상당히 길게 형성되어야 하며, 여러 번 꼬아서 배치되는 등 내층 배치에 어려움을 가지게 된다.In addition, when the choke coil maintains a predetermined inductance value using only the microstrip line (not shown when implemented as a microstrip line), the length of the microstrip line should be formed to be considerably long and twisted several times. It is difficult to arrange the inner layer such as being disposed.
뿐만 아니라, 마이크로스트립 라인이 차지하는 영역으로 인하여 다른 구성부들과 비아홀, 패턴 등의 배치도 어렵게 되므로 기판의 크기를 소형화하는데 제약이 따른다.In addition, due to the area occupied by the microstrip line, it is difficult to dispose other components, via holes, patterns, and the like, thereby limiting the size of the substrate.
따라서, 다기능/소형화되는 이동통신단말기 제품을 개발하기 위해서는 RF 복합모듈의 구조적 개선이 필수적이라 할 수 있다.Therefore, it can be said that structural improvement of the RF composite module is essential to develop a multifunctional / miniaturized mobile communication terminal product.
본 발명은 GSM 밴드를 포함하는 다중 대역 신호를 처리하는 RF통신모듈을 집적화함에 있어서, 종래 개별소자 형태로 실장되는 FEM, 매칭회로단, 트랜시버단 및 전력증폭단을 하나의 패키지 소자로 구현함으로써 집적 소자의 실장 면적을 최소화하고, 각 구성부의 배치 구조를 고려하여 전기적 간섭 현상이 최대한 억제되도록 한 원칩형 RF집적모듈을 제공한다.The present invention is to integrate the RF communication module for processing a multi-band signal including a GSM band, the integrated device by implementing the FEM, matching circuit stage, transceiver stage and power amplifier stage that is conventionally mounted in the form of individual elements in one package element It provides a one-chip RF integrated module which minimizes the mounting area of the circuit board and minimizes the electrical interference phenomenon in consideration of the arrangement structure of each component.
또한, 본 발명은 전력증폭단에 구비되는 초크 코일의 구조를 개선함으로써 기판의 사이즈를 보다 축소시킬 수 있는 RF집적모듈을 제공한다.In addition, the present invention provides an RF integrated module that can further reduce the size of the substrate by improving the structure of the choke coil provided in the power amplifier stage.
본 발명에 의한 원칩형 RF집적모듈은 다중 밴드 대역의 송수신신호를 분리하여 필터링하는 프론트앤드모듈; 송신신호를 증폭하여 상기 프론트앤드모듈로 전달하는 전력증폭모듈; 베이스밴드신호 및 RF신호를 상호 변환하여 처리하는 트랜시버모듈; 및 상기 트랜시버모듈 및 상기 프론트앤드모듈 사이의 임피던스를 정합시키는 매칭회로모듈을 포함하여 단일 기판 상에서 이루어지고, 상기 전력증폭모듈의 초크 코일은 메탈라인으로 형성되는 제1인덕터부; 및 상기 제1인덕터부와 연결된 본딩 소자로 구비되는 제2인덕터부를 포함한다.One-chip RF integrated module according to the present invention comprises a front-end module for separating and filtering the transmission and reception signals of the multi-band band; A power amplification module for amplifying a transmission signal and transferring the signal to the front end module; A transceiver module for converting and processing a baseband signal and an RF signal; And a matching circuit module configured to match impedances between the transceiver module and the front-end module, the first inductor unit being formed on a single substrate, wherein the choke coil of the power amplification module is formed of a metal line. And a second inductor unit provided as a bonding element connected to the first inductor unit.
또한, 본 발명에 의한 원칩형 RF집적모듈의 상기 제1인덕터부는 제1메탈라인; 및 상기 제1메탈라인과 이격되어 형성되는 제2메탈라인을 포함하고, 상기 본딩 소자는 상기 제1메탈라인 및 상기 제2메탈라인을 전기적으로 연결한다.In addition, the first inductor portion of the one-chip RF integrated module according to the present invention; And a second metal line spaced apart from the first metal line, wherein the bonding element electrically connects the first metal line and the second metal line.
또한, 본 발명에 의한 원칩형 RF집적모듈의 상기 본딩 소자는 하나 이상으로 구비되고, 한 부분 이상 분리된 제1메탈라인 또는 제2메탈라인 상에 위치되어 상기 분리된 메탈 라인을 연결한다.In addition, the bonding element of the one-chip RF integrated module according to the present invention is provided with at least one, is located on one or more separated first metal line or second metal line to connect the separated metal line.
또한, 본 발명에 의한 원칩형 RF집적모듈의 상기 제1메탈라인은 제1메탈 레이어에 형성되고, 상기 제2메탈라인은 제2메탈 레이어에 형성된다.In addition, the first metal line of the one-chip RF integrated module according to the present invention is formed in the first metal layer, the second metal line is formed in the second metal layer.
또한, 본 발명에 의한 원칩형 RF집적모듈의 상기 초크 코일은 상기 메탈 라인의 길이 및 상기 본딩 소자의 길이가 조합되어 소정의 임피던스 수치를 유지한다.In addition, the choke coil of the one-chip RF integrated module according to the present invention combines the length of the metal line and the length of the bonding element to maintain a predetermined impedance value.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 원칩형 RF집적모듈에 대하여 상세히 설명한다.Hereinafter, a one-chip RF integrated module according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 윈칩형 RF집적모듈(100)의 구성 요소를 개략적으로 도시한 회로블록도이다.2 is a circuit block diagram schematically showing the components of the winchip RF integrated
도 2에 의하면, 본 발명의 실시예에 따른 원칩형 RF집적모듈(100)은 크게 프론트앤드모듈(110), 매칭회로모듈(120), 전력증폭모듈(130) 및 트랜시버모듈(140)을 포함하여 이루어지는데, 상기 프론트앤드모듈(110)은 듀플렉서(DPX; DuPleXer)(112), ASM(Antenna Switching Module)(114) 및 필터단(116)을 포함하고, 매칭회로모듈(120)은 제1매칭회로모듈(122) 및 제2매칭회로모듈(124)을 포함한다.Referring to FIG. 2, the one-chip RF integrated
또한, 상기 트랜시버모듈(140)은 IF(Intermediate Frequency)증폭단(141), 제1믹서(142), 복조부(143), 제1PLL(Phase Locked Loop)(144), 제2PLL(146), VCO(Voltage Controlled Oscillator)(145), 제2믹서(147), 변조부(148) 및 전력검출회로(149)를 포함하여 이루어진다.In addition, the
상기 프론트앤드모듈(110), 매칭회로모듈(120), 전력증폭모듈(130) 및 트랜 시버모듈(140)은 가령 MCPCB((Metal Core Printed Circuit Board)와 같은 다층구조의 기판 상에 구현되며, 탑층 레이어에 실장되고 비아홀을 통하여 내층 레이어와 전기적으로 연결될 수 있다.The
가령, 다층구조 기판의 내층 레이어에는, RF집적모듈 회로에 존재하는 기생성분으로 인하여 정전기 방전 현상이 발생되는 것을 억제하는 ESD(Electro-Static Discharge)소자, TCXO(Temperature Compensated X-tal Oscillator)회로, 마이크로스트립 라인과 같은 분포 소자 등이 위치될 수 있으며, 탑층 레이어의 상기 프론트앤드모듈(110), 매칭회로모듈(120), 전력증폭모듈(130) 및 트랜시버모듈(140)은 층간 전기적 신호를 전달시키는 비아홀을 통하여 내층의 다른 전자소자들(이동통신단말기에는 다수의 전자소자들이 구비될 수 있으며 본 발명의 기술적 사상과 연관이 없는 전자소자에 대해서는 도시하지 않음)과 전기적으로 연결될 수 있다.For example, in the inner layer of the multilayer structure substrate, an ESD (Electro-Static Discharge) device which suppresses the occurrence of electrostatic discharge due to parasitic components present in the RF integrated module circuit, a Temperature Compensated X-tal Oscillator (TCXO) circuit, A distribution element such as a microstrip line may be located, and the
또한, 본 발명의 실시예에 따른 RF집적모듈(100)은 전술한 바와 같이 다층구조의 기판 상에 실장되어 원칩형으로 패키지 실장되며, GSM(Global Systems for Mobile communication) 송수신 복합 모듈로서, PCS(Personal Communications Service; 1900 MHz 대역), GSM(Global Position system; 800 MHz 대역), DCS(Digital Cellular System; 1800 MHz 대역)의 트리플 밴드 주파수 대역 신호를 처리하는 것으로 한다.In addition, the RF
따라서, 상기 프론트앤드모듈(110), 전력증폭모듈(130), 매칭회로모듈(120) 및 트랜시버모듈(140)은 PCS, GSM, DCS 주파수 대역 신호를 각각 처리하는 회로들로 구성되어 있다.Accordingly, the
도 3은 본 발명의 실시예에 따른 원칩형 RF집적모듈(100)의 구성부(110, 120, 130, 140)가 기판 상에서 단일 패키지를 이루는 형태를 예시적으로 도시한 상면도이다.3 is a top view exemplarily illustrating a configuration in which the
이하, 도 2를 참조하여 본 발명의 실시예에 따른 원칩형 RF집적모듈(100)에 구비되는 구성부에 대하여 설명함에 있어서, 도 3을 참조하여 탑층 레이어에 실장되는 형태를 함께 설명하기로 한다.Hereinafter, referring to FIG. 2, the components provided in the one-chip RF integrated
우선, 상기 듀플렉서(112)는 안테나(200)와 연결되어 각 주파수 대역의 송수신 신호를 분리시키는 기능을 수행하는데, 고성능수동소자(IPD)로 구성된 고대역필터(HPF: High Pass Filter)와 저대역필터(LPF: Low Pass Filter)로 이루어질 수 있고, 주파수 분할 다중화 방식을 적용하여 (여러 주파수 신호가 동시에 혼재된)전체 신호를 주파수 스펙트럼이 중첩되지 않는 두 개의 주파수 대역으로 분리한다.First, the
상기 ASM(114)은 듀플렉서(112) 및 필터단(116)과 연결되고 스위칭 동작을 수행하여 PCS, GSM, DCS의 주파수 대역 신호를 분리하는데, 디코더 회로, 스위칭 회로 및 다수개의 제어전압단을 포함한다.The
가령, 제어전압단을 통하여 제어 전압이 인가되면, 상기 디코더 회로는 인가된 제어 전압의 조합(논리 연산)을 통하여 신호 경로를 해석하고, 해석 결과를 스위칭 회로로 전달한다.For example, when a control voltage is applied through the control voltage terminal, the decoder circuit analyzes the signal path through a combination (logical operation) of the applied control voltages and transfers the analysis result to the switching circuit.
상기 스위칭 회로는 디코더 회로의 제어에 따라 다수개의 신호 경로를 개폐시킴으로써 듀플렉서(112)와 필터단(116)을 주파수 대역에 따라 선택적으로 스위칭시킨다.The switching circuit selectively switches the
상기 필터단(116)은 쏘우 필터와 같은 다수개의 필터들로 이루어지며, 인접 대역 신호와 잡음 성분의 신호를 차단하고 해당 주파수 대역의 신호만을 필터링하여 매칭회로모듈(120)로 전달한다.The
쏘우 필터는 입력단의 압전 물체에 전기적 신호가 인가되면 이를 기계적 신호로 변환한 후 출력단에서 기계적 신호를 다시 전기적 신호로 변환 출력함으로써 설계시 설정된 특정 주파수 대역은 통과시키고 그외의 주파수 대역은 저지시키는 필터이다.Saw filter is a filter that converts an electrical signal to a piezoelectric object at the input and converts it into a mechanical signal, and then converts the mechanical signal back to an electrical signal at the output and passes the specific frequency band set in the design, and blocks other frequency bands. .
상기 전력증폭모듈(130)은 도 3에 도시된 것처럼, 탑층 레이어의 좌측 끝단에 실장되고, 듀플렉서(112), ASM(114), 필터단(116)을 포함하여 이루어지는 프론트앤드모듈(110)은 전력증폭모듈(130)의 우측 영역에 실장된다.The
그리고, 프론트앤드모듈(110)의 우측 영역에는 매칭회로모듈(120)이 위치되고, 매칭회로모듈(120)의 우측 영역, 즉 탑층 레이어의 우측 끝단에는 트랜시버모듈(140)이 실장된다.The
상기 전력증폭모듈(130)은 GSM 신호를 포함하여 다중 밴드 신호를 처리하는 저주파/고주파 증폭소자들로 이루어지는데, 제2매칭회로모듈(124)을 통하여 프론트앤드모듈(110)과 연결되고 트랜시버모듈(140)과 연결된다.The
상기 전력증폭모듈(130)은 트랜시버모듈(140)로부터 입력되는 송신신호를 증폭하고 증폭된 신호를 프론트앤드모듈(110)로 전달한다.The
예를 들어, 상기 증폭소자는 구동증폭소자, 전력증폭소자 등으로 구비될 수 있는데, 구동증폭소자는 트랜시버모듈(140)로부터 신호를 전달받아 이득(gain)을 조정시킴으로써 출력신호가 허용 수준을 넘지 않도록 하여 증폭시킨다.For example, the amplifying device may be provided as a driving amplifier, a power amplifier, etc. The driving amplifier receives the signal from the
따라서, 구동증폭소자를 통하여 증폭 신호가 왜곡되고 여러 주파수가 집중된 채널신호의 대역폭에서 인터모듈레이션이 발생되는 것을 방지할 수 있다.Accordingly, it is possible to prevent the amplification signal from being distorted through the driving amplifier and the generation of intermodulation in the bandwidth of the channel signal in which several frequencies are concentrated.
또한, 전력증폭소자는 상기 구동증폭소자에서 이득조정된 신호의 전력을 증폭시키며, 각 주파수 대역별로 설정된 송출 레벨에 맞추어 신호를 증폭시킨다. 따라서 전력증폭소자는 대용량의 트랜지스터 혹은 병렬로 구성되는 다수의 트랜지스터를 포함하며 RF신호의 출력을 ACPR(Adjacent Channel Power Ratio)과 같은 통신 규격에 부합되는 범위에서 최대한으로 증폭시킨다.In addition, the power amplifier amplifies the power of the gain-adjusted signal in the drive amplifier, and amplifies the signal in accordance with the transmission level set for each frequency band. Therefore, the power amplifier includes a large-capacity transistor or a plurality of transistors configured in parallel, and amplifies the output of the RF signal to the maximum in a range that meets communication standards such as ACPR (Adjacent Channel Power Ratio).
상기 제1매칭회로모듈(122)은 저주파/고주파 위상 변환소자를 구비하여 필터단(116)과 트랜시버모듈(140) 사이의 임피던스 매칭을 수행한다.The first
상기 제2매칭회로모듈(124)은 프론트앤드모듈(110) 및 전력증폭모듈(130) 사이에 연결되고 임피던스 손실을 보상하여 전력증폭모듈(130)의 출력신호가 왜곡되는 것을 억제하고, 안정적인 신호를 생성하여 프론트앤드모듈(110)로 전달한다.The second
상기 제1매칭회로모듈(122)과 제2매칭회로모듈(124)은 프론트앤드모듈(110)과 트랜시버모듈(140) 사이에 위치되어 하나의 매칭회로모듈(120)을 이루도록 설계된다.The first
마지막으로, 트랜시버모듈(140)을 이루는 구성부에 대하여 설명한다.Finally, the components constituting the
상기 전력증폭모듈(130)과 트랜시버모듈(140)이 각각 탑층 레이어 양끝단에 위치되는 것은 두 모듈간의 전파 간섭 현상을 최대한 억제하기 위한 것이다.The
상기 제1믹서(142)는 다중 밴드 대역의 RF수신신호를 중간주파신호로 믹싱하 고, 상기 제2믹서(147)는 다중 밴드 대역의 중간주파신호를 RF송신신호로 믹싱한다.The
상기 VCO(145)는 제1믹서(142)와 제2믹서(147)로 기준주파수신호를 제공하며, 상기 기준주파수신호는 중간주파신호와 RF송신신호의 합성에 이용된다.The
그러나, 가령 온도와 같은 외부 환경의 변화 요인에 의하여 기준주파수신호가 미세하게 유동되어 불안정한 상태가 될 수 있으며, 이러한 경우 합성된 신호에 왜곡이 발생될 수 있다.However, a reference frequency signal may be minutely flowed to become unstable due to a change factor of an external environment such as temperature, and in this case, distortion may occur in the synthesized signal.
이러한 이유로 VCO(145)의 기준주파수신호의 안정화를 위하여, TCXO(TCXO는 탑레이어에 실장되는 RF집적모듈에 포함되지 않음)와 PLL(144, 146)이 구비되는데, PLL(144, 146)은 VCO(145)로부터 제공되는 기준주파수신호를 검출하여 TCXO에서 제공되는 발진주파수신호와 비교하고 주파수 차이에 대응되는 제어신호를 생성하여 VCO(145)로 출력한다.For this reason, in order to stabilize the reference frequency signal of the
상기 제1PLL(144)은 제1믹서(142)를 위하여 위상동기 동작을 수행하고, 제2PLL(146)은 제2믹서(147)를 위하여 위상동기 동작을 수행한다.The
따라서, 상기 기준주파수신호가 유동되는 경우 제1PLL(144) 및 제2PLL(146)이 이를 검출하여 제어신호를 생성/전달하므로 VCO(145)는 제어신호에 따라 안정적인 기준주파수의 출력을 유지할 수 있다.Therefore, when the reference frequency signal flows, the
상기 복조부(Demodulator)(143)는 중간주파신호를 복조하여 베이스밴드부(베이스밴드부 역시 RF집적모듈 외부에 위치되어 트랜시버모듈(140)과 연결됨)에서 처리가능한 디지털신호로 변환하고, 상기 변조부(148)는 베이스밴드부에서 처리된 디 지털신호를 중간주파신호로 변조한다.The
상기 복조부(143) 및 변조부(148)는 아날로그/디지털 신호 변환기, FFT(Fast Fourier Transform)회로, 저대역통과필터(LPF: Low Pass Filter), 에러 교정 회로 등을 포함하여 이루어질 수 있다.The
상기 전력검출회로(149)는 HDET(Hyper DETector)와 같은 소자로 구비될 수 있으며, 송신 신호의 전력량(제2믹서 상의 전력량)을 주기적으로 검출하여 변조부(148)로 전달한다.The
따라서, 변조부(148)는 송신 전력량의 변화를 연산할 수 있으며, 기설정된 전력 레벨 정보를 기준으로 하여 송신 전력 레벨의 조정 여부를 판단한다.Accordingly, the
상기 변조부(148)는 판단결과에 따라 제어신호를 생성하고, 이를 전력검출회로(149)를 통하여 전력증폭모듈(130)로 전달한다. 상기 전력증폭모듈(130)은 제어신호에 따라 송신신호를 소정 수치로 증폭시킨다.The
이와 같이, 상기 프론트앤드모듈(110), 매칭회로모듈(120), 전력증폭모듈(130) 및 트랜시버모듈(140)은 종래와 같이 개별소자칩 상태에서 기판에 실장되는 구조와는 달리 일련의 회로를 이루어 하나의 모듈을 이루고 몰딩됨으로써 단일 패키지칩으로 구현될 수 있다.As described above, the
도 3을 참조하면, 전력증폭모듈(130)의 전원단에는 마이크로스트립 라인(d, f)을 포함하여 이루어지는 두 개의 초크 코일(A; 이하 "제1초크 코일"이라 함, B; 이하 "제2초크 코일"이라 함)이 구비되는데, 제1초크 코일(A)은 1GHz 대역의 주파수 신호를 위한 것이고, 제2초크 코일(B)은 2GHz 대역의 주파수 신호를 위한 것이 다.Referring to FIG. 3, two choke coils A (hereinafter referred to as “first choke coils”) including microstrip lines d and f are provided at a power stage of the
도 4는 본 발명의 제1실시예에 따른 원칩형 RF집적모듈(100)의 제1초크 코일(A)의 형태를 도시한 상면도이고, 도 5는 본 발명의 제1실시예에 따른 원칩형 RF집적모듈(100)의 제2초크 코일(B)의 형태를 도시한 상면도이다.4 is a top view showing the shape of the first choke coil A of the one-chip RF integrated
도 4 및 도 5에 도시된 제1실시예에 따른 제1초크 코일(A) 및 제2초크 코일(B)은 분포 소자만을 통하여 구현된 경우를 도시한 것인데, 두 개의 메탈층에 형성된 마이크로스트립 라인(d1, a)을 통하여 구현되며, 각 메탈층의 마이크로스트립 라인(d1, a)은 상호 인덕턴스를 형성하게 된다.4 and 5 illustrate a case where the first choke coil A and the second choke coil B are implemented only through a distribution element, and microstrips formed on two metal layers. Implemented through lines d1 and a, the microstrip lines d1 and a of each metal layer form mutual inductance.
우선, 도 4를 참조하여 제1실시예에 따른 제1초크 코일(A)에 대하여 설명한다.First, the first choke coil A according to the first embodiment will be described with reference to FIG. 4.
도4의 (a)도면은 제1메탈층에 형성된 마이크로스트립 라인(이하, "제1메탈층 라인"이라 함)(d1)을 도시한 것이고, 도 4의 (b)도면은 제2메탈층에 형성된 마이크로스트립 라인(이하, "제2메탈층 라인"이라 함)(a)을 도시한 것이다.Figure 4 (a) shows a microstrip line (hereinafter referred to as "first metal layer line") (d1) formed in the first metal layer, Figure 4 (b) shows a second metal layer The microstrip line (hereinafter referred to as "second metal layer line") (a) formed therein is shown.
상기 제1메탈층 라인(d1)은 접속 패턴(o)을 통하여 전력증폭모듈(130)의 패턴(m)과 전기적으로 연결되고 수차례 굴곡되어 내부로 꼬인 형태를 이룬다.The first metal layer line d1 is electrically connected to the pattern m of the
상기 제2메탈층 라인(a) 역시 수차례 굴곡되어 내부로 꼬인 형태를 가지며 비아홀(가운데 점으로 표시된 부분)을 통하여 제1메탈층 라인(d1)과 통전되는 구조를 가지는데, 이렇게 제1메탈층 라인(d1)과 제2메탈층 라인(a)이 형성하는 상호 인덕턴스는 마이크로스트립 라인의 선폭, 길이, 그리고 분포 면적이 중요한 팩터로 작용한다.The second metal layer line (a) is also bent several times and twisted therein, and has a structure in which the second metal layer line (a) is energized with the first metal layer line (d1) through a via hole (a portion indicated by a center point). The mutual inductance formed by the layer line d1 and the second metal layer line a serves as an important factor for the line width, length, and distribution area of the microstrip line.
도 4에 도시된 제1메탈층 라인(d1)과 제2메탈층 라인(a)의 팩터를 분석하면 다음과 같다.The factor of the first metal layer line d1 and the second metal layer line a shown in FIG. 4 is analyzed as follows.
도 4의 (a) 도면을 보면, 제1메탈층 라인(d1)의 중앙에 점선 영역이 표시되어 있는데, 이 영역은 상기 표1에 의하면, 0.875mm×1.2mm의 분포 면적을 갖는다.Referring to FIG. 4 (a), a dotted line region is displayed at the center of the first metal layer line d1, which has a distribution area of 0.875 mm × 1.2 mm according to Table 1 above.
또한, 도 4의 (b) 도면을 보면, 유사하게 제2메탈층 라인(a)의 중앙에 점선 영역이 표시되어 있는데, 이 영역은 상기 표1에 의하면, 0.875mm×1.225mm의 분포 면적을 갖는다.4 (b), a dotted line region is similarly shown in the center of the second metal layer line a, and this region shows a distribution area of 0.875 mm × 1.225 mm according to Table 1 above. Have
상기 두개의 점선 영역은 각각 제1메탈층과 제2메탈층 상에서 상하로 대응되며 상호 인덕턴스를 형성하는데 가장 중요한 팩터라고 볼 수 있다.The two dotted areas correspond to each other up and down on the first metal layer and the second metal layer, and can be regarded as the most important factor for forming mutual inductance.
이어서, 도5를 참조하여 제1실시예에 따른 제2초크 코일(B)에 대하여 설명하는데, 제2초크 코일(B) 역시 각기 다른 메탈층에 형성된 마이크로스트립 라인(f, C)으로 구현된다.Next, a second choke coil B according to the first embodiment will be described with reference to FIG. 5, and the second choke coil B is also implemented by microstrip lines f and C formed on different metal layers. .
도5의 (a)도면은 제1메탈층에 형성된 마이크로스트립 라인(이하, "제1메탈층 라인"이라 함)(f)을 도시한 것이고, 도 5의 (b)도면은 제2메탈층에 형성된 마이크로스트립 라인(이하, "제2메탈층 라인"이라 함)(C)을 도시한 것이다.FIG. 5A shows a microstrip line (hereinafter referred to as a "first metal layer line") f formed in the first metal layer, and FIG. 5B shows a second metal layer. The microstrip line (hereinafter referred to as "second metal layer line") C formed therein is shown.
상기 제1메탈층 라인(f)은 접속 패턴(p)을 통하여 전력증폭모듈(130)의 연결패턴(n)과 전기적으로 연결되고 수차례 굴곡되어 내부로 꼬인 형태를 이룬다.The first metal layer line f is electrically connected to the connection pattern n of the
상기 제2메탈층 라인(C) 역시 수차례 굴곡되어 내부로 꼬인 형태를 가지며 비아홀을 통하여 제1메탈층 라인(f)과 통전되는 구조를 가지는데, 전술한 대로 제1메탈층 라인(f)과 제2메탈층 라인(C)이 형성하는 상호 인덕턴스는 마이크로스트립 라인의 선폭, 길이, 그리고 분포 면적이 중요한 팩터로 작용한다.The second metal layer line (C) is also bent several times to have a twisted shape therein and has a structure that is energized with the first metal layer line (f) through the via hole, as described above, the first metal layer line (f) The mutual inductance formed by the second metal layer line (C) acts as an important factor of the line width, length, and distribution area of the microstrip line.
도 5에 도시된 제1메탈층 라인(f)과 제2메탈층 라인(C)의 팩터를 분석하면 다음과 같다.The factor of the first metal layer line f and the second metal layer line C shown in FIG. 5 is analyzed as follows.
도 5의 (a) 도면을 보면, 제1메탈층 라인(f)의 중앙에 점선 영역이 표시되어 있는데, 이 영역은 상기 표1에 의하면, 1.05mm×0.725mm의 분포 면적을 갖는다.Referring to FIG. 5 (a), a dotted line region is displayed at the center of the first metal layer line f. According to Table 1, the region has a distribution area of 1.05 mm × 0.725 mm.
또한, 도 5의 (b) 도면을 보면, 유사하게 제2메탈층 라인(C)의 중앙에 점선 영역이 표시되어 있는데, 이 영역은 상기 표1에 의하면, 1.05mm×0.7255mm의 분포 면적을 갖는다.5B, a dotted line region is similarly displayed at the center of the second metal layer line C. According to Table 1, the region has a distribution area of 1.05 mm × 0.7255 mm. Have
상기 두개의 점선 영역은 제1초크 코일(A)의 경우와 마찬가지로 각각 제1메탈층과 제2메탈층 상에서 상하로 대응되며 상호 인덕턴스를 형성하며 중요한 팩터이다.As in the case of the first choke coil A, the two dotted areas correspond to each other up and down on the first metal layer and the second metal layer, and form mutual inductance and are important factors.
그러나, 상기 분포 면적에 의하면, 본 발명의 제1실시예에 따른 제1초크 코일(A) 및 제2초크 코일(B)은 마이크로스트립 라인만을 이용하여 구현되므로 상당히 넓은 실장 면적을 차지한다고 볼 수 있으며 더 축소될 여지가 있다.However, according to the distribution area, since the first choke coil A and the second choke coil B according to the first embodiment of the present invention are implemented using only the microstrip line, they can occupy a considerably wide mounting area. And there is room for further shrinkage.
이에, 본 발명의 제2실시예 및 제3실시예에서는 2가지 종류의 분포소자를 조합하여 상기 제1초크 코일 및 제2초크 코일을 구현하는 방식을 제안한다.Accordingly, the second and third embodiments of the present invention propose a method of implementing the first choke coil and the second choke coil by combining two types of distribution elements.
본 발명의 실시예에서 상기 2가지 종류의 분포소자로는 마이크로스트립 라인과 본딩 와이어가 사용되는 것으로 한다.In the embodiment of the present invention, the two types of distribution elements are used as a microstrip line and a bonding wire.
도 6은 본 발명의 제2실시예에 따른 원칩형 RF집적모듈(100)의 제1초크 코일(A)의 형태를 도시한 상면도이고, 도 7은 본 발명의 제3실시예에 따른 원칩형 RF집적모듈(100)의 제1초크 코일의 형태를 도시한 상면도이다.6 is a top view showing the shape of the first choke coil A of the one-chip RF integrated
도 6을 참조하면, 제2실시예에 따른 제1초크 코일(A)은 제1실시예와 유사하게 각기 다른 다른 메탈층의 마이크로스트립 라인(d2, e)으로 구현되는데, 제1메탈층의 마이크로스트립 라인(이하, "제1메탈층 라인"이라 함)(d2)과 제2메탈층의 마이크로스트립 라인(이하, "제2메탈층 라인"이라 함)(e)은 제1실시예에 비하여 그 길이가 훨씬 짧게 형성되며 내측으로 꼬인 형태를 가지지 않는다.Referring to FIG. 6, the first choke coil A according to the second embodiment may be implemented with microstrip lines d2 and e of different metal layers, similarly to the first embodiment. The microstrip line (hereinafter referred to as "first metal layer line") d2 and the microstrip line (hereinafter referred to as "second metal layer line") e of the second metal layer are shown in the first embodiment. In comparison, the length is much shorter and does not have an inwardly twisted shape.
또한, 상기 제2실시예에 따른 제1초크 코일(A)은 총 7개의 접속 패드를 구비하는데, 제1패드(h1), 제2패드(h2), 제7패드(h7)는 전력증폭모듈(130) 회로와 연결되기 위한 패드이고, 제3패드(h3), 제4패드(h4), 제5패드(h5), 제6패드(h6)는 제1메탈층 라인(d2), 제2메탈층 라인(e)이 본딩 와이어(j1)를 통하여 연결되기 위한 패드이다.In addition, the first choke coil A according to the second embodiment includes a total of seven connection pads, wherein the first pad h1, the second pad h2, and the seventh pad h7 are power amplifier modules. The pad is connected to the
상기 패드 구조에 대하여 살펴보면 다음과 같다.Looking at the pad structure as follows.
상기 제1메탈층 라인(d2)은 두 부분으로 분리되며, 내곽 제1메탈층 라인(d2)의 양끝단에는 제3패드(h3)와 제4패드(h4)가 형성되고, 외곽 제1메탈층 라인(d2)의 내측 끝단에는 제5패드(h5)가 형성된다.The first metal layer line d2 is divided into two parts, and third pad h3 and fourth pad h4 are formed at both ends of the inner first metal layer line d2, and the outer first metal is formed. A fifth pad h5 is formed at the inner end of the layer line d2.
그리고, 내곽 제1메탈층 라인(d2)의 제4패드(h4)와 인접된 위치에 제6패드(h6)가 형성되는데, 제6패드(h6)는 제2메탈층 라인(e)의 한측 끝단과 연결된다.The sixth pad h6 is formed at a position adjacent to the fourth pad h4 of the inner first metal layer line d2, and the sixth pad h6 is one side of the second metal layer line e. Connected to the end.
상기 본딩 와이어(j1)는 제3패드(h3)와 제5패드(h5)를 연결하고, 제4패드(h4)와 제6패드(h6)를 연결하며, 각 패드들을 연결시킴에 있어서 세가닥의 본딩 와이어(j1)가 사용된다.The bonding wire j1 connects the third pad h3 and the fifth pad h5, connects the fourth pad h4 and the sixth pad h6, and has three strands in connecting the respective pads. Bonding wire j1 is used.
상기 본딩 와이어(j1)는 가닥수(본딩수)가 튜닝됨으로써 직류 저항값이 조정될 수 있고(가닥수와 직류 저항값은 반비례 관계임), 길이가 튜닝됨으로써 상호 인덕턴스 수치가 조정될 수 있다.The number of strands (bonding number) of the bonding wire j1 may be adjusted by adjusting the DC resistance value (the number of strands and the DC resistance are inversely related), and the length of the bonding wire j1 may be adjusted by adjusting the inductance value.
도 7에 의하면, 제3실시예에 따른 제1초크 코일(A)은, 총 7개의 패드를 가지는 점, 일부 패드가 본딩 와이어에 의하여 전기적으로 연결되는 점 등에 의하여, 제2실시예와 유사하나, 제2메탈층 라인이 구비되지 않고 제1메탈층 라인(d3)을 통하여 마이크로스트립 라인이 형성된 점이 상이하다.Referring to FIG. 7, the first choke coil A according to the third embodiment has a total of seven pads, and some pads are electrically connected by bonding wires, but are similar to the second embodiment. The point where the microstrip line is formed through the first metal layer line d3 is not provided without the second metal layer line.
상기 제3실시예에 따른 제1초크 코일(A)은 총 7개의 접속 패드를 구비하는데, 제1패드(i1), 제2패드(i2), 제7패드(i7)는 전력증폭모듈(130) 회로와 연결되기 위한 패드이고, 제3패드(i3), 제4패드(i4), 제5패드(i5), 제6패드(i6)는 두 부분으로 분리된 제1메탈층 라인(d3)을 연결하기 위한 패드이다.The first choke coil A according to the third embodiment includes a total of seven connection pads, and the first pad i1, the second pad i2, and the seventh pad i7 are the power amplifier module 130. ) The third pad i3, the fourth pad i4, the fifth pad i5, and the sixth pad i6 are pads to be connected to a circuit, and the first metal layer line d3 is divided into two parts. It is a pad for connecting.
상기 제1메탈층 라인(d3)은 두 부분으로 분리되며, 제2실시예와 달리 내곽 제1메탈층 라인(d3)의 양끝단은 제3패드(i3)와 제6패드(i6)를 대각선 형태로 연결한다.The first metal layer line d3 is divided into two parts, and unlike the second embodiment, both ends of the inner first metal layer line d3 are diagonal to the third pad i3 and the sixth pad i6. Connect in the form.
상기 외곽 제1메탈층 라인(d3)의 내측 끝단에는 제5패드(i5)가 형성되고, 본딩 와이어(j2)는 제5패드(i5)와 제3패드(i3)를 연결시키고, 제4패드(i4)와 제6패드(i6)를 연결시킨다.A fifth pad i5 is formed at an inner end of the outer first metal layer line d3, and the bonding wire j2 connects the fifth pad i5 and the third pad i3, and the fourth pad. (i4) and the sixth pad (i6) are connected.
본 발명의 제3실시예에 따른 제1초크 코일(A)이 본딩 와이어(j2)의 가닥수 및 길이에 의하여 직류 저항 성분, 상호 인덕턴스 수치가 조정됨은 물론이다.Of course, the first choke coil A according to the third embodiment of the present invention adjusts the DC resistance component and the mutual inductance value by the number of strands and the length of the bonding wire j2.
도 8은 본 발명의 제2실시예에 따른 원칩형 RF집적모듈(100)의 제2초크 코일(B)의 형태를 도시한 상면도이다.8 is a top view illustrating the shape of a second choke coil B of the one-chip RF integrated
한편, 도 8을 참조하면, 제2실시예에 따른 제2초크 코일(B)은 제2실시예에 따른 제1초크 코일(A)과 유사하게 각기 다른 메탈층의 마이크로스트립 라인(f2, g)으로 구현되는데, 제1메탈층의 마이크로스트립 라인(이하, "제1메탈층 라인"이라 함)(f2)과 제2메탈층의 마이크로스트립 라인(이하, "제2메탈층 라인"이라 함)(g)은 제1실시예에 비하여 그 길이가 훨씬 짧게 형성되며 내측으로 꼬인 형태를 가지지 않는다.Meanwhile, referring to FIG. 8, the second choke coil B according to the second embodiment may have microstrip lines f2 and g of different metal layers similarly to the first choke coil A according to the second embodiment. And a microstrip line of the first metal layer (hereinafter referred to as a "first metal layer line") f2 and a microstrip line of the second metal layer (hereinafter referred to as a "second metal layer line"). (g) is much shorter than the first embodiment and does not have an inwardly twisted shape.
그리고, 제1메탈층 라인(f2)은 세부분으로 이격되어 있으며, 좌측 제1메탈층 라인(f2)은 4개의 접속 패드를 구비한다. 4개의 접속 패드 중 제1패드(k1), 제2패드(k2), 제3패드(k3)는 전력증폭모듈(130)의 회로와 연결되기 위한 패드이고, 제4패드(k4)가 본딩 와이어(j3)와 연결되는 패드이다.The first metal layer line f2 is further separated from each other, and the left first metal layer line f2 includes four connection pads. Among the four connection pads, the first pad k1, the second pad k2, and the third pad k3 are pads for connecting to a circuit of the
가운데 제1메탈층 라인(f2)은 양단에는 제4패드(k4)와 제5패드(k5)가 형성된다.Fourth pad k4 and a fifth pad k5 are formed at both ends of the first metal layer line f2.
우측 제1메탈층 라인(f2)은 내측 끝단에 제7패드(k7)가 형성되고, 외측 끝단은 제2메탈층 라인(g)과 연결된다.The right first metal layer line f2 has a seventh pad k7 formed at the inner end thereof, and the outer end thereof is connected to the second metal layer line g.
그리고, 본딩 와이어(j3)는 제4패드(k4)와 제6패드(k6)를 연결하고, 제5패드(k5)와 제7패드(k7)를 연결한다.The bonding wire j3 connects the fourth pad k4 and the sixth pad k6 and the fifth pad k5 and the seventh pad k7.
제2실시예에 따른 제2초크 코일(B)이, 본딩 와이어(j3)의 가닥수 및 길이에 의하여 직류 저항 성분, 상호 인덕턴스 수치가 조정됨은 물론이다.Of course, the second choke coil B according to the second embodiment may adjust the DC resistance component and the mutual inductance value by the number of strands and the length of the bonding wire j3.
제2실시예 및 제3실시예에 따른 제1초크 코일(A)과 제2실시예에 따른 제2초크 코일(B)의 제1메탈층 라인(d2, d3, f2), 제2메탈층 라인(e, g)은 튜닝 가능한 본딩 와이어(j1, j2, j3)에 의하여 그 길이가 짧아질 수 있으며, 따라서 제1실시예에 비하여 실장 면적이 훨씬 감소될 수 있다.First metal layer lines d2, d3, and f2 of the first choke coil A according to the second and third embodiments and the second choke coil B according to the second embodiment, and the second metal layer The lines e and g can be shortened in length by the tunable bonding wires j1, j2 and j3, and thus the mounting area can be much reduced compared to the first embodiment.
소정의 전체 임피던스(어드미턴스) 수치를 유지하기 위한 상기 초크 코일(A, B) 및 본딩 와이어(j1, j2, j3)의 등가 회로는 다음과 같이 수치해석될 수 있다.The equivalent circuits of the choke coils A and B and the bonding wires j1, j2, j3 for maintaining a predetermined total impedance (admittance) value can be numerically interpreted as follows.
여기서, β= 2π/λ, l = 제2실시예(또는 제3실시예)에 의한 초크 코일(A, B)의 길이,Here, β = 2π / λ, l = length of the choke coils A and B according to the second embodiment (or the third embodiment),
ω= 2π×f(:처리되는 신호의 주파수 대역)ω = 2π × f (: frequency band of signal being processed)
L = 상기 본딩 와이어(j1, j2, j3)의 유도 용량, Ya = 제2실시예(또는 제3실시예)에 따른 초크 코일(A, B)의 어드미턴스를 의미한다.L = the inductance of the bonding wires j1, j2, j3, Y a = the admittance of the choke coils A, B according to the second embodiment (or the third embodiment).
여기서, Y0 = 제1실시예에 의한 초크 코일(d1 및 a, 혹은 f 및 C)이 가지는 어드미턴스 수치를 의미한다.Here, Y 0 = an admittance value of the choke coils d1 and a or f and C according to the first embodiment.
상기 수식 2를 상기 수식 1에 대입하면, 다음의 수식 3이 도출된다.Substituting Equation 2 into
최종적으로, 수식 3은 "l = (1/ β)×cos-1(ω×L×Y0)의 등가식으로 정리된다.Finally,
이상과 같이, 각 구성부를 단일 패키지로 구성하고, 특히 전력증폭모듈(130)에 구비되는 제1초크 코일(A) 및 제2초크 코일(B)의 실장 면적을 감소시킴으로써, 본 발명에 의한 RF집적모듈(100)은, 가로 길이가 최소 10mm, 최대 10.5mm이고, 세로 길이가 최소 5mm, 최대 5.5mm의 수치를 가지는 기판 상에서 구현가능하다.As described above, by configuring each component in a single package, in particular, by reducing the mounting area of the first choke coil (A) and the second choke coil (B) provided in the
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described above with reference to the embodiments, these are only examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains may have an abnormality within the scope not departing from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not illustrated. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.
본 발명에 의한 RF집적모듈에 의하면, RF단을 구성하는 각 회로 소자를 하나의 패키지 소자로 구현하고, 전력증폭모듈에 구비되는 초크코일을 효율적인 구조로 배치설계함으로써 기판 상의 실장 영역을 최소화하고, 다른 기능을 위하여 구비되는 모듈들의 배치 설계에 자유도가 확보되며, 소자의 실장 공정이 감소되어 불량 감소 및 생산력이 증대되는 효과가 있다.According to the RF integrated module according to the present invention, each circuit element constituting the RF stage is implemented as a single package element, and the mounting area on the substrate is minimized by designing the choke coil provided in the power amplifier module in an efficient structure. Freedom is secured in the layout design of modules provided for other functions, and the mounting process of the device is reduced, thereby reducing defects and increasing productivity.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060081363A KR20080018759A (en) | 2006-08-25 | 2006-08-25 | Radio frequency accumulated module of one chip type |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060081363A KR20080018759A (en) | 2006-08-25 | 2006-08-25 | Radio frequency accumulated module of one chip type |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080018759A true KR20080018759A (en) | 2008-02-28 |
Family
ID=39385738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060081363A KR20080018759A (en) | 2006-08-25 | 2006-08-25 | Radio frequency accumulated module of one chip type |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080018759A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009142457A2 (en) * | 2008-05-23 | 2009-11-26 | (주)심플렉스테크놀로지 | Impedance-matching chip, and rf transceiver and rf signal transmitter which use the same |
KR20190036865A (en) | 2017-09-28 | 2019-04-05 | (주)더킹콩 | Method for increasing reprogramming efficiency of cloned embryos using cytoplasmic transfer |
-
2006
- 2006-08-25 KR KR1020060081363A patent/KR20080018759A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009142457A2 (en) * | 2008-05-23 | 2009-11-26 | (주)심플렉스테크놀로지 | Impedance-matching chip, and rf transceiver and rf signal transmitter which use the same |
WO2009142457A3 (en) * | 2008-05-23 | 2010-03-11 | (주)심플렉스테크놀로지 | Impedance-matching chip, and rf transceiver and rf signal transmitter which use the same |
KR20190036865A (en) | 2017-09-28 | 2019-04-05 | (주)더킹콩 | Method for increasing reprogramming efficiency of cloned embryos using cytoplasmic transfer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577404B2 (en) | High-frequency device, high-frequency module and communications device comprising them | |
KR102060406B1 (en) | Offset device and its design method | |
US7680477B2 (en) | Integrated radio frequency filters for multiband transceivers | |
EP1956615A2 (en) | Electronic device and RF module | |
US7454178B2 (en) | Low-loss transmitter module | |
US10797741B2 (en) | Radio frequency module and communication device | |
KR20080053231A (en) | Electronic device and rf module | |
US20070268073A1 (en) | Electronic device | |
JP2005516444A6 (en) | Compensated RF amplifier device | |
JP2005516444A (en) | Compensated RF amplifier device | |
US20230163803A1 (en) | Radio-frequency circuit and communication apparatus | |
CN110710119B (en) | High frequency module | |
US7522015B2 (en) | Switch circuit, front end module and radio terminal including switch circuit | |
KR20060134293A (en) | Front end complex module of one chip type | |
KR20080018759A (en) | Radio frequency accumulated module of one chip type | |
KR20080018760A (en) | Radio frequency accumulated module of one chip type | |
KR100747966B1 (en) | Radio frequency accumulated module of one chip type | |
KR20080043067A (en) | Front end module of transmitter unit | |
KR20080019760A (en) | Radio frequency accumulated module of one chip type | |
KR100784056B1 (en) | Radio frequency accumulated module of one chip type | |
KR20080018758A (en) | Radio frequency accumulated module of one chip type | |
KR100784034B1 (en) | Radio frequency accumulated module of one chip type | |
US20240014841A1 (en) | Radio-frequency module and communication device | |
KR20080015330A (en) | Radio frequency accumulated module of one chip type | |
JP2005260806A (en) | High frequency switch circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |