KR20080010711A - Plasma display apparatus - Google Patents
Plasma display apparatus Download PDFInfo
- Publication number
- KR20080010711A KR20080010711A KR1020060071081A KR20060071081A KR20080010711A KR 20080010711 A KR20080010711 A KR 20080010711A KR 1020060071081 A KR1020060071081 A KR 1020060071081A KR 20060071081 A KR20060071081 A KR 20060071081A KR 20080010711 A KR20080010711 A KR 20080010711A
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- voltage
- scan
- energy storage
- plasma display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
도 1은 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치를 나타낸 것이다.1 illustrates a plasma display device according to an embodiment of the present invention.
도 2는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널을 나타낸 것이다.2 illustrates a plasma display panel according to an exemplary embodiment of the present invention.
도 3은 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법을 나타낸 것이다.3 illustrates a method of driving a plasma display device according to an exemplary embodiment of the present invention.
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 장치에 포함되는 제 1 구동부를 나타낸 것이다.4 illustrates a first driver included in the plasma display device according to the first embodiment of the present invention.
도 5는 종래 플라즈마 디스플레이 패널의 에너지 회수 회로를 나타낸 것이다.5 shows an energy recovery circuit of a conventional plasma display panel.
도 6a는 도 4에 도시된 제 1 구동부에 의해 플라즈마 디스플레이 패널이 구동되는 타이밍 도의 일례를 나타낸 것이다.FIG. 6A illustrates an example of a timing diagram in which the plasma display panel is driven by the first driver shown in FIG. 4.
도 6b는 도 6a에서 서스테인 기간의 A을 확대하여 나타낸 것이다.FIG. 6B is an enlarged view of A of the sustain period in FIG. 6A.
도 7a 내지 도 7e는 도 4에 도시된 제 1 구동부가 도 6a의 타이밍도 따라 동작하는 방법을 나타낸 것이다.7A to 7E illustrate a method in which the first driving unit illustrated in FIG. 4 operates according to the timing diagram of FIG. 6A.
도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 장치에 포함되 는 제 1 구동부를 나타낸 것이다.8 illustrates a first driver included in the plasma display device according to the second embodiment of the present invention.
(도면의 주요부분에 대한 부호의 설명) (Explanation of symbols for the main parts of the drawing)
100 : 플라즈마 디스플레이 패널 200 : 제 1 구동부100: plasma display panel 200: first driver
210 : 셋업 펄스 공급부 220 : 셋다운 펄스 공급부210: setup pulse supply unit 220: set down pulse supply unit
230 : 스캔 쓰기 전압원 240 : 스캔 펄스 공급부230: scan write voltage source 240: scan pulse supply unit
250 : 스캔 구동부 260 : 에너지 저장부250: scan driver 260: energy storage
270 : 서스테인 구동부 280 : 제어 스위치부270: sustain drive unit 280: control switch unit
290 : 경로 제어 공급부290: path control supply
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device.
일반적으로 플라즈마 디스플레이 장치는 화상을 표시하는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동시키기 위한 구동부가 플라즈마 디스플레이 패널의 배면에 부착되어 형성된다.In general, a plasma display apparatus is formed by attaching a plasma display panel for displaying an image and a driving unit for driving the plasma display panel to a rear surface of the plasma display panel.
플라즈마 디스플레이 패널은 화상이 표시되는 플라즈마 디스플레이 패널(Plasma Display Panel)의 전면기판과 후면기판 사이에 형성된 격벽에 의해 형성된 복수의 방전 셀을 가지는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활 성 가스가 충전되어 있다. 이러한 방전 셀들은 복수 개가 모여 하나의 픽셀(Pixel)을 이룬다. 예컨대 적색(Red, R) 방전 셀, 녹색(Green, G) 방전 셀, 청색(Blue, B) 방전 셀이 모여 하나의 픽셀을 이루는 것이다.The plasma display panel has a plurality of discharge cells formed by barrier ribs formed between the front substrate and the rear substrate of the plasma display panel on which an image is displayed. Each cell includes neon and helium. Or inert gas containing a small amount of xenon and a main discharge gas such as a mixture of neon and helium (Ne + He). A plurality of such discharge cells are gathered to form one pixel. For example, a red (R) discharge cell, a green (G) discharge cell, and a blue (B) discharge cell are assembled to form one pixel.
그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 표시장치로서 각광받고 있다.When the plasma display panel is discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has been spotlighted as a display device because of its thin and light configuration.
본 발명은 플라즈마 디스플레이 장치의 새로운 회로 개념을 적용하여 스캔 펄스를 공급하는 회로를 변경하고 이러한 회로 중 에너지 저장부를 Vs/2의 전압원으로 활용하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.An object of the present invention is to change the circuit for supplying the scan pulse by applying a new circuit concept of the plasma display device, and to provide a plasma display device using an energy storage unit as a voltage source of Vs / 2.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.
상기한 목적을 이루기 위한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널, 플라즈마 디스플레이 패널로부터 공급되는 전압을 충방전하여 에너지를 공급하는 에너지 저장부를 갖는 서스테인 구동부 및 에너지 저장부로부터 전압을 공급받아 스캔 바이어스 전압을 공급 하는 스캔 구동부를 포함하는 것을 특징으로 한다.A plasma display device according to an embodiment of the present invention for achieving the above object is a sustain display and energy storage having a plasma display panel including an electrode, an energy storage unit for supplying energy by charging and discharging a voltage supplied from the plasma display panel And a scan driver configured to receive a voltage from the unit and supply a scan bias voltage.
또한, 서스테인 구동부는 에너지 저장부에 저장된 전압을 공진에 의해 패널에 공급하도록 하는 상승 공진 스위치, 패널에 저장된 전압을 공진에 의해 에너지 저장부에 공급하도록 하는 하강 공진 스위치 및 패널과 공진을 발생시키는 인덕터를 더 포함하고, 상승 공진 스위치와 하강 공진 스위치 사이에 에너지 저장부가 전기적으로 연결되고, 에너지 저장부와 인턱터 사이에 상기 하강 공진 스위치가 전기적으로 연결되어 형성되며, 상승 공진 스위치와 하강 공진 스위치는 동시에 턴 온 되어 공진 동작을 수행하는 것을 특징으로 할 수 있다.In addition, the sustain driver includes a rising resonance switch for supplying the voltage stored in the energy storage unit to the panel by resonance, a falling resonance switch for supplying the voltage stored in the panel to the energy storage unit by resonance, and an inductor generating resonance with the panel. Further comprising, the energy storage unit is electrically connected between the rising resonance switch and the falling resonance switch, the falling resonance switch is electrically connected between the energy storage unit and the inductor is formed, the rising resonance switch and the falling resonance switch at the same time It may be turned on to perform a resonance operation.
또한, 전극에 어드레스 기간에 스캔 쓰기 전압을 공급하는 스캔 쓰기 전압원과 스캔 바이어스 전압의 공급을 제어하는 제어 스위치부를 더 포함하는 것을 특징으로 할 수 있다.The apparatus may further include a control switch configured to control the supply of the scan write voltage source and the scan bias voltage to supply the scan write voltage to the electrode in the address period.
또한, 전극으로 공급되는 스캔 바이어스 전압을 제어하는 제 1 스위치부는 에너지 저장부와 스캔 구동부 사이에 전기적으로 연결되고, 에너지 저장부로 공급되는 스캔 쓰기 전압을 제어하는 제 2 스위치부는 스캔 쓰기 전압원과 에너지 저장부 사이에 전기적으로 연결되는 것을 특징으로 할 수 있다.In addition, the first switch unit for controlling the scan bias voltage supplied to the electrode is electrically connected between the energy storage unit and the scan driver, and the second switch unit for controlling the scan write voltage supplied to the energy storage unit is a scan write voltage source and energy storage. It may be characterized in that it is electrically connected between the parts.
또한, 제 1 스위치부 또는 제 2 스위치부 중 적어도 하나는 다이오드를 포함하는 것을 특징으로 할 수 있다.In addition, at least one of the first switch unit or the second switch unit may be characterized in that it comprises a diode.
또한, 제 1 스위치부가 다이오드를 포함하며, 다이오드의 애노드단은 에너지 저장부에 전기적으로 연결되고, 다이오드의 캐소드단은 스캔 구동부에 전기적으로 연결되는 것을 특징으로 할 수 있다.In addition, the first switch unit may include a diode, wherein an anode end of the diode is electrically connected to the energy storage unit, and a cathode end of the diode is electrically connected to the scan driver.
또한, 제 2 스위치부가 다이오드를 포함하며, 다이오드의 애노드단은 스캔 쓰기 전압원에 전기적으로 연결되고, 다이오드의 캐소드단은 에너지 저장부에 전기적으로 연결되는 것을 특징으로 할 수 있다.In addition, the second switch unit may include a diode, wherein an anode end of the diode is electrically connected to the scan write voltage source, and a cathode end of the diode is electrically connected to the energy storage unit.
또한, 스캔 쓰기 전압원은 부극성 정전압인 것을 특징으로 할 수 있다.In addition, the scan write voltage source may be characterized by being a negative polarity voltage.
또한, 에너지 저장부는 커패시터를 포함하는 것을 특징으로 할 수 있다.In addition, the energy storage unit may include a capacitor.
또한, 스캔 바이어스 전압은 - 200V 미만인 것을 특징으로 할 수 있다.In addition, the scan bias voltage may be characterized in that less than -200V.
또한, 에너지 저장부에 충전되는 전압은 서스테인 전압의 절반 크기인 것을 특징으로 할 수 있다.In addition, the voltage charged in the energy storage unit may be characterized in that half the magnitude of the sustain voltage.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시 예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Specific details of other embodiments are included in the detailed description and drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. Like reference numerals refer to like elements throughout.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치를 나타낸 것이다. 도 1을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널(100)과 제 1 구동부(200), 제 2 구동부(300) 및 제 3 구동부(400)를 포함한다. 1 illustrates a plasma display device according to an embodiment of the present invention. 1, a plasma display device according to an embodiment of the present invention includes a
플라즈마 디스플레이 패널(100)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 스캔 전극(Y1 내지 Yn), 서스테인 전극(Z) 및 어드 레스 전극(X1 내지 Xn)을 포함한다.The
제 1 구동부(200), 제 2 구동부(300) 및 제 3 구동부(400)는 하나의 프레임에 포함된 하나 이상의 서브필드에서 플라즈마 디스플레이 패널(100)에 형성된 복수의 전극들에 소정의 구동 펄스를 공급한다.The
제 1 구동부(200)는 방전 셀 내에 벽 전하(Wall Charge)가 균일하게 형성되도록 리셋 펄스를 스캔 전극(Y1 내지 Yn)에 공급할 수 있다. 또한, 스캔 펄스와 방전을 유지하여 영상이 표시되도록 서스테인 펄스를 스캔 전극(Y1 내지 Yn)에 공급한다. 또한, 제1 구동부(200)는 상기 플라즈마 디스플레이 패널(100)로부터 공급되는 전압을 충방전하여 에너지를 공급하는 에너지 저장부를 포함하는 서스테인 구동부 및 에너지 저장부로부터 전압을 공급받아 스캔 바이어스 전압을 공급하는 스캔 구동부를 포함한다. 이러한 제 1 구동부(200)에 대한 자세한 설명은 도 4에서 후술하기로 한다.The
제 2 구동부(300)는 타이밍 컨트롤부(미도시)의 제어 하에 하강 램프펄스(Ramp-down)가 발생되는 기간과 어드레스 기간 동안 서스테인 바이어스 펄스를 서스테인 전극(Z)들에 공급하고 서스테인 기간 동안 영상이 표시 되도록 서스테인 펄스를 서스테인 전극(Z)에 공급한다.The
제 3 구동부(400)에서는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산된 후, 서브필드 맵핑 회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 제 3 구동부(400)는 타이밍 컨트롤러(미도시)로부터의 데이터 타이밍 제어펄스에 응답하여 데이터를 샘플링하고 래치(Latch)한 다 음, 래치된 데이터를 어드레스 전극(X1 내지 Xn)에 공급한다.In the
이러한 플라즈마 디스플레이 패널(100)의 구조를 첨부된 도 2를 참조하여 더욱 상세히 살펴보면 다음과 같다.The structure of the
도 2는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널을 나타낸 것이다. 도 2를 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(102)과 서스테인 전극(103)이 형성되는 전면 기판(101)을 포함하는 전면 패널(100)과, 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 어드레스 전극(113)이 형성되는 후면 기판(111)을 포함하는 후면 패널(110)이 일정 간격을 두고 합착하여 형성된다.2 illustrates a plasma display panel according to an exemplary embodiment of the present invention. 2, a plasma display panel according to an embodiment of the present invention includes a
전면 기판(101) 상에 형성되는 스캔 전극(102)과 서스테인 전극(103)은 서로 나란하게 형성되어 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.The
전면 기판(101) 상에 형성된 스캔 전극(102)과 서스테인 전극(103)은 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동효율을 확보하기 위해 광 투과율 및 전기 전도도를 고려할 필요가 있다. 따라서, 스캔 전극(102)과 서스테인 전극(103) 각각은 불투명한 은(Ag) 재질의 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide: ITO) 재질의 투명 전극(102a, 103a)을 포함할 수 있다.The
스캔 전극(102)과 서스테인 전극(103)에는 본 발명에 일실시 예에 따른 구동펄스가 공급된다. 스캔 전극(102)과 서스테인 전극(103)에 구동 펄스가 공급되는 것에 대한 상세한 설명은 후술하기로 한다. The driving electrode according to the embodiment of the present invention is supplied to the
스캔 전극(102)과 서스테인 전극(103)이 형성된 전면 기판(101)의 상부에는 스캔 전극(102)과 서스테인 전극(103)을 덮도록 상부 유전체 층(104)이 형성될 수 있다.An
상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류를 제한하며 스캔 전극(102)과 서스테인 전극(103) 간을 절연시킨다.Upper
상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 보호 층(105)은 이차전자 방출 계수가 높은 재료, 예를 들어 산화마그네슘(MgO)으로 이루어질 수 있고, 상부 유전체 층(104) 상부에 증착법 등을 통해 형성된다.A protective layer 105 may be formed on the
한편, 후면 기판(111) 상에 형성되는 어드레스 전극(113)은 방전 셀에 데이터(Data) 펄스를 인가하는 전극이다. On the other hand, the
어드레스 전극(113)이 형성된 후면 기판(111)의 상부에는 어드레스 전극(113)을 덮도록 하부 유전체 층(115)이 형성된다. 도 2의 플라즈마 디스플레이 패널의 구조에서는 상부 유전체 층(104) 및 하부 유전체 층(115)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만 상부 유전체 층(104) 및 하부 유전체 층(115) 중 적어도 하나 이상은 복수의 층으로 이루어질 수 있다.The lower
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(112)이 형성된다. 격벽(112) 에 의해 형성된 방전 셀의 구조는 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 다양한 형상으로 이루어질 수 있 다.In the upper portion of the lower
격벽(112) 에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다. 또한, 플라즈마 디스플레이 제조 공정시 배기 특성의 향상을 위하여 격벽(112)의 측면에 터널이 형성될 수도 있다.In the discharge cells partitioned by the
이상에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(102), 서스테인 전극(103), 어드레스 전극(113)에 구동 펄스가 인가되면, 격벽(112) 에 의해 구획된 방전 셀 내에서 방전이 발생하여 영상을 구현한다.In the plasma display panel according to the exemplary embodiment described above, when a driving pulse is applied to the
이상의 도 2에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널만을 도시하고 설명한 것으로서, 본 발명의 일실시 예가 도 2와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 격벽(112)으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.In FIG. 2, only the plasma display panel according to the exemplary embodiment of the present invention is illustrated and described, and it is apparent that the exemplary embodiment of the present invention is not limited to the plasma display panel having the structure of FIG. 2. For example, a black layer (not shown) may be further formed on the top of the
또한, 청색(Blue : B) 방전 셀의 격벽(112)의 간격이 더 넓게 형성될 수도 있다.In addition, the spacing of the
또한, 격벽(112)의 측면이 요철형상이 되도록 하고 도포되는 형광체 층도(114) 요철 모양에 따라 형성되도록 함으로써 플라즈마 디스플레이 패널에 구현되는 영상의 휘도를 더 높게 할 수도 있다.In addition, the side surface of the
또한, 플라즈마 디스플레이 제조 공정시 배기 특성의 향상을 위하여 격 벽(112)의 측면에 터널이 형성될 수도 있다.In addition, a tunnel may be formed on a side surface of the
여기의 도 2에서는 패널의 전극이 스캔 전극(102), 서스테인 전극(103), 어드레스 전극(113)을 포함하는 경우를 예로 들었다. 이에 따라 이후의 설명에서는 이와 같이 전극이 3 전극 구조인 경우를 전제로 설명한다.In FIG. 2, the case where the electrode of the panel includes the
다음은 도 1에서 전술한 각각의 제 1 구동부(200), 제 2 구동부(300) 및 제 3구동부(400)가 플라즈마 디스플레이 패널(100)의 복수의 전극들을 구동시키기 위한 구동 방법의 일례를 첨부된 도 3을 참조하여 상세히 살펴보면 다음과 같다.Next, an example of a driving method for driving the plurality of electrodes of the
도 3은 본 발명의 실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법을 나타낸 것이다. 도 3을 살펴보면, 도 1에서 전술한 각각의 제 1 구동부(200), 제 2 구동부(300) 및 제 3 구동부(400)는 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 하나 이상의 기간에서 스캔 전극(Y), 서스테인 전극(Z) 및 어드레스 전극(X) 에 구동 펄스를 공급한다. 3 illustrates a method of driving a plasma display device according to an exemplary embodiment of the present invention. Referring to FIG. 3, each of the
제 1 구동부(200)는 리셋 기간의 셋업 기간에서 스캔 전극(Y)에 상승 램프 펄스(Ramp-up)를 공급할 수 있다.The
이러한, 상승 램프 펄스에 의해 전 화면의 방전 셀 내에는 약한 암방전(Dark Discharge)이 일어난다. 셋업 방전에 의해 어드레스 전극(X)과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이며, 스캔 전극(Y) 상에는 부극성의 벽 전하가 쌓인다.Due to the rising ramp pulse, a weak dark discharge occurs in the discharge cells of the entire screen. Due to the setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.
또한, 제 1 구동부(200)는, 셋다운 기간에서 스캔 전극(Y)에 상승 램프 펄스를 공급한 후, 상승 램프 펄스의 최고 전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드레벨 전압(GND) 이하의 특정 전압 레벨까지 떨어지는 하강 램프 펄 스(Ramp-down)를 공급할 수 있다.In addition, after the
이에 따라, 방전 셀 내에 미약한 소거방전을 일으킴으로써 방전 셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 방전 셀 내에 균일하게 잔류한다.As a result, a weak erase discharge is generated in the discharge cell, thereby sufficiently erasing wall charges excessively formed in the discharge cell. By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the discharge cell.
제 2 구동부(300)는 셋다운 기간과 어드레스 기간 동안에 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 공급한다. 서스테인 바이어스 전압(Vzb)은 스캔 전극(Y)과 서스테인 전극(Z) 간의 전압차를 줄여 오방전을 방지할 수 있다.The
또한, 제 1 구동부(200)는, 어드레스 기간에서 스캔 바이어스 전압(Vs/2-Vy)으로부터 하강하는 부극성 스캔 펄스(Scan)를 스캔 전극(Y)에 공급할 수 있다. 아울러 제 3 구동부(400)는 전술한 스캔 펄스(Scan)에 대응되어 어드레스 전극(X)에 정극성의 데이터 펄스를 공급한다.In addition, the
이러한 스캔 펄스(Scan)와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전 셀 내에는 어드레스 방전이 발생한다. 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data pulse is applied. In the discharge cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied.
어드레스 기간 이후의 서스테인 기간에서 제 1 구동부(200)와 제 2 구동부(300)는 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스(SUS)를 공급한다. 이에 따라, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스(SUS)가 더해지면서 매 서스테인 펄스(SUS)가 인가될 때마다 스캔 전극(Y) 과 서스테인 전극(Z) 사이에 서스테인 방전이 일어난다.In the sustain period after the address period, the
이와 같은 구동 방법은 일례에 따라 설명한 것으로 서스테인 기간 이후에 소거기간이 더 추가될 수도 있고 리셋 기간 이전에 프리 리셋 기간이 더 추가될 수 있다.Such a driving method has been described according to an example. The erase period may be further added after the sustain period, and the pre-reset period may be added before the reset period.
또한, 도 3에서는 제 1 구동부와 제 2 구동부가 독립적으로 동작하는 것으로 설명하였으나 제 1 구동부와 제 2 구동부가 통합하여 동작할 수도 있다.In addition, in FIG. 3, the first driver and the second driver are operated independently, but the first driver and the second driver may operate in an integrated manner.
여기서, 전술한 제 1 구동부를 첨부된 도 4를 참조하여 더욱 자세히 살펴보면 다음과 같다.Here, the first driving unit described above will be described in more detail with reference to FIG. 4.
도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 장치에 포함되는 제 1 구동부를 나타낸 것이다.4 illustrates a first driver included in the plasma display device according to the first embodiment of the present invention.
제 1 구동부(200)는 셋업 펄스 공급부(210), 셋다운 펄스 공급부(220), 스캔 쓰기 전압원(230), 스캔 펄스 공급부(240), 스캔 구동부(250), 에너지 저장부(260), 서스테인 구동부(270), 제어 스위치부(280), 경로 제어 공급부(290)를 포함한다.The
셋업 펄스 공급부(210)는 리셋 기간 중 셋업 기간에서 스캔 전극(Y)에 서스테인 전압원(Vs) 및 셋업 전압원(Vset-up)으로부터 전압을 공급받아 점진적으로 상승하는 셋업 펄스를 공급한다.The set-up
셋다운 펄스 공급부(220)는 셋다운 기간에서 스캔 전극(Y)에 스캔 쓰기 전압원(230)으로부터 전압을 공급받아 점진적으로 하강하는 셋다운 펄스를 공급한다.The setdown
스캔 쓰기 전압원(230)은 셋다운 기간 또는 어드레스 기간에 셋다운 펄스 공 급부(220) 또는 스캔 펄스 공급부(240)를 통해 스캔 전극(Y)에 스캔 쓰기 전압(-Vy)을 공급한다. 이러한 스캔 쓰기 전압(-Vy)은 부극성 전압일 수 있다.The scan
스캔 펄스 공급부(240)는 어드레스 기간에서 스캔 전극(Y)에 스캔 쓰기 전압원(230)으로부터 전압을 공급받아 스캔 펄스를 공급한다.The scan
스캔 구동부(250)는 스캔 드라이브 집적회로를 포함하며, 스캔 바이어스 전압을 스캔 전극(Y)으로 공급하거나 스캔 쓰기 전압(-Vy)을 스캔 전극(Y)으로 공급한다.The
에너지 저장부(260)는 서스테인 펄스를 형성하기 위한 전압을 충전하며, 스캔 쓰기 전압(-Vy)을 공급받아 어드레스 기간에 전극으로 공급되는 스캔 바이어스 전압을 형성한다. 전압을 충전하기 위해 에너지 저장부(260)는 커패시터(Cer)를 포함할 수 있다. 에너지 저장부(260)에 충전되는 전압은 인턱터(L)와 플라즈마 디스플레이 패널(Cp)의 공진에 의해 형성된다. 이러한 전압은 서스테인 전압의 절반 크기일 수 있다. 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치에서는 에너지 저장부(260)가 Vs/2 전압원의 역할을 한다.The
또한, 서스테인 구동부(270)는 에너지 저장부(260)에 충전된 전압을 공진에 의해 플라즈마 디스플레이 패널(Cp)에 공급하도록 하는 상승 공진 스위치(Yer_up), 플라즈마 디스플레이 패널(Cp)에 저장된 전압을 공진에 의해 에너지 저장부(260)에 공급하도록 하는 하강 공진 스위치(Yer_dn) 및 플라즈마 디스플레이 패널(Cp)과 공진을 발생시키는 인덕터(L)를 포함한다.In addition, the sustain
또한, 상승 공진 스위치(Yer_up)와 하강 공진 스위치(Yer_dn) 사이에 에너지 저장부(260)가 전기적으로 연결되고, 에너지 저장부(260)와 인턱터(L) 사이에 하강 공진 스위치(Yer_dn)가 전기적으로 연결되어 형성된다. 전압이 상승 공진 할 때는 상승 공진 스위치(Yer_up)와 하강 공진 스위치(Yer_dn)의 바디 다이오드(body diode)가 턴 온(Turn on)하고, 전압이 하강 공진 할 때는 하강 공진 스위치(Yer_dn)와 상승 공진 스위치(Yer_up)의 바디 다이오드가 턴 온(Turn on)한다. In addition, the
지금까지 설명한 본 발명의 일실시 예에 따라 개선된 서스테인 구동부(270)인 에너지 회수 회로를 종래의 에너지 회수 회로와 비교하면 본 발명의 일실시 예에 따라 개선된 서스테인 구동부(270)인 에너지 회수 회로에 대해 쉽게 알 수 있을 것이다.Compared with the conventional energy recovery circuit, the energy recovery circuit which is the improved sustain
도 5는 종래 플라즈마 디스플레이 패널의 에너지 회수 회로를 나타낸 것이다. 도 5를 살펴보면, 'Weber(USP-5081400)'에 의해 제안된 플라즈마 디스플레이 패널의 에너지 회수장치(30, 32)는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 형성된다. 여기서, 패널 커패시터(Cp)는 스캔 전극(Y)과 서스테인 전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 이러한, 에너지 회수장치에서 제 1 에너지 회수장치(30)는 스캔 전극(Y)에 서스테인 전압을 공급하고, 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번되게 동작하면서 서스테인 전극(Z)에 서스테인 전압을 공급한다.5 shows an energy recovery circuit of a conventional plasma display panel. Referring to FIG. 5, the
소스 커패시터(Cs)는 서스테인방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 이와 같은 소스 커패시터(Cs)에는 서스테인전압원(Vs)의 절반값에 해당하는 Vs/2의 전압 이 충전된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 이를 위해, 제 1 내지 제 4 스위치(S1 내지 S4)는 전류의 흐름을 제어한다. 한편, 제 1 및 제 2 스위치(S1, S2)와 인덕터(L)의 사이에 각각 설치된 제 5 및 제 6 다이오드(D5, D6)는 전류가 역방향으로 흐르는 것을 방지한다.The source capacitor Cs recovers and charges the voltage charged in the panel capacitor Cp during the sustain discharge, and supplies the charged voltage to the panel capacitor Cp again. The source capacitor Cs is charged with a voltage of Vs / 2 corresponding to half of the sustain voltage source Vs. The inductor L forms a resonance circuit together with the panel capacitor Cp. To this end, the first to fourth switches S1 to S4 control the flow of current. Meanwhile, the fifth and sixth diodes D5 and D6 provided between the first and second switches S1 and S2 and the inductor L respectively prevent current from flowing in the reverse direction.
이와 같이, 종래에는 전류가 역방향으로 흐르는 것을 방지하기 위해 스위치와 인덕터 사이에 다이오드를 전기적으로 연결하였으나 본 발명의 일실시 예에 따라 개선된 서스테인 구동부(270)인 에너지 회수 회로는 종래 사용하던 다이오드를 제거하여도 에너지 회수 회로를 동작할 수 있다. 따라서, 서스테인 구동부인 에너지 회수 회로에서 다이오드를 제거하여 제품의 부품 수를 줄일 수 있다.As described above, although a diode is electrically connected between the switch and the inductor in order to prevent the current from flowing in the reverse direction, the energy recovery circuit, which is an improved sustain
지금까지 본 발명의 일실시 예에 따른 서스테인 구동부인 에너지 회수 회로와 종래의 에너지 회수 회로를 비교하여 설명하는 것을 끝내고 다시 도 4를 이어서 설명하면 다음과 같다.Until now, the comparison of the energy recovery circuit, which is the sustain driving unit according to the embodiment of the present invention, and the conventional energy recovery circuit, are described.
제어 스위치부(280)는 에너지 저장부(260)와 스캔 구동부(250) 사이에 전기적으로 연결되는 제 1 스위치부(280a)와, 스캔 쓰기 전압원(230)과 에너지 저장부(260) 사이에 전기적으로 연결되는 제 2 스위치부(280b)를 포함한다.The
또한, 제 1 스위치부(280a)는 스캔 전극으로 공급되는 스캔 바이어스 전압을 제어할 수 있고, 제 2 스위치부(280b)는 에너지 저장부(260)로 공급되는 스캔 쓰기 전압을 제어할 수 있다.In addition, the
경로 제어 공급부(290)는 서스테인 구동부(270)가 펄스를 플라즈마 디스플레이 패널(Cp)에 공급하기 위한 경로가 될 뿐만 아니라 반대로 플라즈마 디스플레이 패널(Cp)이 회수되는 펄스를 서스테인 구동부(270)에 공급하기 위한 경로가 되며 경우에 따라 펄스를 차단한다.The path control
이와 같은 기능을 하는 제 1 구동부(300)의 구체적인 연결관계를 살펴보면 다음과 같다.Looking at the specific connection relationship of the
하이 스위치(High)의 일단은 스캔 전극(Y)과 전기적으로 연결되고, 타단은 제 1 스위치부(SW1)의 일단과 전기적으로 연결된다.One end of the high switch High is electrically connected to the scan electrode Y, and the other end is electrically connected to one end of the first switch unit SW1.
로우 스위치(Low)의 일단은 스캔 전극(Y) 및 하이 스위치(High) 일단과 전기적으로 공통 연결되고, 타단은 스캔 펄스 스위치(Ysw SW)의 일단과 전기적으로 연결된다.One end of the low switch Low is electrically connected to the scan electrode Y and one end of the high switch High, and the other end is electrically connected to one end of the scan pulse switch Ysw SW.
에너지 저장부(Cer)의 일단은 제 1 스위치부(SW1)의 타단과 전기적으로 연결되고, 타단은 제 2 스위치부(SW2)의 일단과 전기적으로 연결된다.One end of the energy storage unit Cer is electrically connected to the other end of the first switch unit SW1, and the other end is electrically connected to one end of the second switch unit SW2.
스캔 쓰기 전압원(Vy)의 일단은 제 2 스위치부(SW2)의 타단과 전기적으로 연결되고 타단은 기저전압원(GND)과 전기적으로 연결된다.One end of the scan write voltage source Vy is electrically connected to the other end of the second switch unit SW2 and the other end is electrically connected to the base voltage source GND.
상승 공진 스위치(Yer-up)의 일단은 에너지 저장부(Cer)의 타단과 연결되고, 타단은 기저전압원(GND)과 전기적으로 연결된다.One end of the rising resonance switch (Yer-up) is connected to the other end of the energy storage unit (Cer), the other end is electrically connected to the ground voltage source (GND).
셋다운 스위치(Yset-dn)의 일단은 로우 스위치(Low)의 타단 및 스캔 펄스 스위치(Ysw)의 일단과 전기적으로 공통 연결되고, 타단은 스캔 쓰기 전압원(Vy)의 일단 및 스캔 펄스 스위치(Ysw)의 타단과 전기적으로 공통 연결된다.One end of the set-down switch Yset-dn is electrically connected to the other end of the low switch Low and one end of the scan pulse switch Ysw, and the other end is one end of the scan write voltage source Vy and the scan pulse switch Ysw. It is electrically common with the other end of.
패스 탑 스위치(Ypass-top)의 일단은 셋다운 스위치(Yset-dn) 일단과 전기적으로 연결되고, 타단은 패스 바텀 스위치(Ypass-bt)의 일단 및 셋업 스위치(Yset- up)의 일단과 전기적으로 공통 연결된다.One end of the pass top switch (Ypass-top) is electrically connected to one end of the set-down switch (Yset-dn), and the other end is electrically connected to one end of the pass bottom switch (Ypass-bt) and one end of the setup switch (Yset-up). Common connection.
셋업 스위치(Yset-up)의 일단은 패스 바텀 스위치(Ypass-bt)의 일단 및 패스 탑 스위치(Ypass-top)의 타단에 전기적으로 공통 연결되고, 타단은 셋업 정전압원(Vset-up)의 일단과 전기적으로 연결된다.One end of the setup switch (Yset-up) is electrically connected to one end of the pass bottom switch (Ypass-bt) and the other end of the pass top switch (Ypass-top), and the other end is one end of the setup constant voltage source (Vset-up). Is electrically connected to the
셋업 정전압원(Vset-up)의 타단은 기저전압원(GND)과 전기적으로 연결된다.The other end of the setup constant voltage source Vset-up is electrically connected to the ground voltage source GND.
인덕터(L)의 일단은 패스 바텀 스위치(Ypass-bt)의 타단, 서스테인 스위치(Ysus-up)의 일단 및 기저전압 스위치(Ysus-up)의 일단과 전기적으로 공통 연결되고, 타단은 하강 공진 스위치(Yer-dn)의 일단과 전기적으로 연결된다.One end of the inductor L is electrically connected to the other end of the pass bottom switch Ypass-bt, one end of the sustain switch Ysus-up and one end of the base voltage switch Ysus-up, and the other end thereof is a falling resonance switch. It is electrically connected to one end of (Yer-dn).
서스테인 스위치(Ysus-up)의 일단은 기저전압 스위치(Ysus-up)의 일단, 인덕터(L)의 일단 및 패스 바텀 스위치(Ypass-bt)의 타단과 전기적으로 공통 연결되고, 타단은 서스테인 전압원(Vs)의 일단과 전기적으로 연결된다.One end of the sustain switch Ysus-up is electrically connected in common with one end of the base voltage switch Ysus-up, one end of the inductor L and the other end of the pass bottom switch Ypass-bt, and the other end is connected to the sustain voltage source ( It is electrically connected to one end of Vs).
기저전압 스위치(Ysus-up)의 타단은 기저전압원(GND)과 전기적으로 연결된다.The other end of the ground voltage switch Ysus-up is electrically connected to the ground voltage source GND.
하강 공진 스위치(Yer-dn)의 일단은 인덕터(L)의 타단과 전기적으로 연결되고, 타단은 제 1 스위치(SW1)의 타단 및 에너지 저장부(Cer)의 일단과 전기적으로 공통 연결된다.One end of the falling resonance switch Yer-dn is electrically connected to the other end of the inductor L, and the other end is electrically connected to the other end of the first switch SW1 and one end of the energy storage unit Cer.
다음은 이와 같이 이루어진 제 1 구동부의 동작에 대해 도 6a 내지 도 7e을 통해 알아보면 다음과 같다.Next, the operation of the first driving unit configured as described above will be described with reference to FIGS. 6A to 7E.
도 6a는 도 4에 도시된 제 1 구동부에 의해 플라즈마 디스플레이 패널이 구동되는 타이밍 도의 일례를 나타낸 것이고, 도 6b는 도 6a에서 서스테인 기간의 A 을 확대하여 나타낸 것이다.FIG. 6A illustrates an example of a timing diagram in which the plasma display panel is driven by the first driver shown in FIG. 4, and FIG. 6B illustrates an enlarged view of A of the sustain period in FIG. 6A.
도 7a 내지 도 7e는 도 4에 도시된 제 1 구동부가 도 6a의 타이밍도 따라 동작하는 방법을 나타낸 것이다.7A to 7E illustrate a method in which the first driving unit illustrated in FIG. 4 operates according to the timing diagram of FIG. 6A.
먼저, 도 6a를 살펴보면, 본 발명의 일실시 예에 따른 제 1 구동부(300)는 리셋 기간, 어드레스 기간 및 서스테인 기간에 스캔 전극(Y)에 구동 전압을 공급한다. First, referring to FIG. 6A, the
도 6a의 ①의 단계는 상승 공진 스위치(Yer-up SW)가 턴 온(Turn On) 되고 패스 탑 스위치(Ypass-top)가 턴 온(Turn On) 된다.In
이러한 경우, 도 6a에 도시된 바와 같이, 상승 공진 스위치(Yer-up), 커패시터부(Cer), 하강 공진 스위치(Yer-dn), 인덕터(L), 패스 바텀 스위치(Ypass-bt), 패스 탑 스위치(Ypass-top), 로우 스위치(Low), 패널(Cp)로 이어지는 ①의 전류 패스가 형성된다. 이에 따라 스캔 전극(Y)에 공급된 전압이 Vs 전압까지 상승한다.In this case, as shown in FIG. 6A, the rising resonance switch Yer-up, the capacitor unit Ce, the falling resonance switch Yer-dn, the inductor L, the pass bottom switch Ypass-bt, and the pass A current path of ① is formed that leads to the top switch (Ypass-top), the low switch (Low), and the panel Cp. As a result, the voltage supplied to the scan electrode Y rises to the voltage Vs.
또한, 도 6a의 ②의 단계는 서스테인 스위치(Ysus-up)가 턴 온(Turn On) 된 상태를 유지하고 패스 탑 스위치(Ypass-top)가 턴 온(Turn On) 되고, 로우 스위치(Low)가 턴 온(Turn On) 된다.In addition, in
이러한 경우, 도 6a에 도시된 바와 같이, 서스테인 전압원(Vs), 서스테인 스위치(Ysus-up SW), 패스 바텀 스위치(Ypass-bt SW), 패스 탑 스위치(Ypass-top SW), 로우 스위치(Low SW), 패널(Cp)로 이어지는 ②의 전류 패스가 형성된다. 이에 따라 스캔 전극(Y)에 공급된 전압이 Vs 전압을 유지한다.In this case, as shown in FIG. 6A, a sustain voltage source Vs, a sustain switch Ysus-up SW, a pass bottom switch Ypass-bt SW, a pass-top SW, and a low switch Low SW) and a current path of? Leading to the panel Cp is formed. As a result, the voltage supplied to the scan electrode Y maintains the voltage Vs.
①의 전류 패스 및 ②의 전류 패스를 형성한 후 도 6a의 ③의 단계는 셋업 스위치(Yset-up)가 턴 온(Turn On) 된 상태를 유지하고 패스 탑 스위치(Ypass-top)가 턴 온(Turn On) 된다.After the current path of ① and the current path of ② have been formed, step (3) of FIG. 6A maintains the setup switch (Yset-up) turned on and the pass top switch (Ypass-top) turns on. (Turn On).
이러한 경우, 도 6a에 도시된 바와 같이, 셋업 전압원(Vset-up), 셋업 스위치(Yset-up), 패스 탑 스위치(Ypass-top), 로우 스위치(Low), 패널(Cp)로 이어지는 ③의 전류 패스가 형성된다.In this case, as shown in FIG. 6A, the setup voltage source Vset-up, the setup switch Yset-up, the pass top switch Ypass-top, the low switch Low, and the panel Cp are connected to each other. A current pass is formed.
이에 따라 스캔 전극(Y)에 공급된 전압이 Vs 전압에 셋업(Vset-up) 전압을 합친 Vs + Vset-up 전압까지 상승하여 전 화면의 방전 셀 내에는 약한 암방전(Dark Discharge)이 일어난다. 이러한 ③의 전류 패스에 의해 어드레스 전극(미도시)과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y) 상에는 부극성의 벽 전하가 쌓이게 된다.As a result, the voltage supplied to the scan electrode Y increases to the voltage Vs + Vset-up, which is the sum of the voltage Vs and the set-up voltage (Vset-up), so that a weak dark discharge occurs in the discharge cell of the entire screen. Due to the current path of (3), positive wall charges are accumulated on the address electrode (not shown) and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode (Y).
도 6a의 ④의 단계는 로우 스위치(Low)가 턴 온(Turn On) 된 상태를 유지하고 셋다운 스위치(Yset-dn)가 턴 온(Turn On) 된다.In
이러한 경우, 도 7b에 도시된 바와 같이, 패널(Cp), 로우 스위치(Low), 셋다운 스위치(Yset-dn), 스캔 쓰기 정전압원(Vy)으로 이어지는 전류 패스가 형성된다.In this case, as shown in FIG. 7B, a current path leading to the panel Cp, the low switch Low, the set down switch Yset-dn, and the scan write constant voltage source Vy is formed.
이에 따라 상승 램프 펄스의 최고 전압보다 낮은 정전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압 레벨까지 떨어지는 하강 램프 펄스(Ramp-down)을 공급할 수 있다.Accordingly, it is possible to supply a falling ramp pulse (Ramp-down) that starts to fall at a constant voltage lower than the highest voltage of the rising ramp pulse and falls to a specific voltage level below the ground (GND) level voltage.
이때, 도 7a에 도시된 ②의 전류 패스는 상승 램프 펄스의 최고 전압에서 떨어지는 지점까지 Vs 전압을 유지한다. 따라서 상승 램프 펄스의 최고 전압보다 낮은 정극성 전압이 Vs 전압 될 때까지 떨어지고 잠시 Vs 전압을 유지한 후 다시 떨 어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압 레벨까지 떨어지는 하강 램프 펄스(Ramp-down)는 두 단계에 걸쳐 하강할 수 있다.At this time, the current path of ② shown in FIG. 7A maintains the voltage Vs until the point falling from the highest voltage of the rising ramp pulse. Therefore, the positive voltage lower than the maximum voltage of the rising ramp pulse drops until the Vs voltage, and after holding the voltage voltage for a while, it starts to fall again and falls to a specific voltage level below the ground (GND) level voltage. -down) can descend in two stages.
여기서 특정 전압 레벨은 대략 부극성 스캔 쓰기 전압일 수 있다. The specific voltage level may be approximately the negative scan write voltage.
이에 따라, 방전 셀 내에 미약한 소거방전을 일으킴으로써 방전 셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 방전 셀 내에 균일하게 잔류 된다.As a result, a weak erase discharge is generated in the discharge cell, thereby sufficiently erasing wall charges excessively formed in the discharge cell. By this set-down discharge, the wall charges such that the address discharge can be stably generated remain uniformly in the discharge cells.
도 6a의 ⑤의 단계는 제 1 스위치부(SW1)가 턴 온(Turn On) 되고 하이 스위치(High)가 턴 온(Turn On) 되고 제 2 스위치부(SW2)가 턴 온(Turn On) 된다.In step ⑤ of FIG. 6A, the first switch unit SW1 is turned on, the high switch High is turned on, and the second switch unit SW2 is turned on. .
이러한 경우, 도 7c에 도시된 바와 같이, 스캔 쓰기 전압원(-Vy), 제 2 스위치부(SW2), 에너지 저장부(Cer), 제 1 스위치부(SW1), 하이 스위치(High), 패널(Cp)의 스캔 전극(Y)으로 이어지는 ⑤의 전류 패스가 형성된다.In this case, as shown in FIG. 7C, the scan write voltage source (-Vy), the second switch unit SW2, the energy storage unit Cer, the first switch unit SW1, the high switch High, and the panel ( A current path of? Leading to the scan electrode Y of Cp) is formed.
이러한 ⑤의 전류 패스에 대해 알아보면, 스캔 쓰기 전압원(-Vy)은 제 2 스위치부가 턴 온(Turn On) 되면 스캔 쓰기 전압(-Vy)을 에너지 저장부(Cer)로 공급한다. 또한, 에너지 저장부(Cer) 양단에는 Vs/2의 전압이 충전되어 있다. 이때, 출력 파형에서 스캔 바이어스 전압(-Vy + Vs/2)은 스캔 쓰기 전압(-Vy) 대비 VS/2 전압 크기만큼 상승하게 된다. 여기서 상승 공진 스위치(Yer-up)가 턴 오프(Turn Off) 된 상태이고, 나머지 스위치들이 모두 턴 오프(Turn Off) 상태를 유지한다.Referring to the current path of ⑤, the scan write voltage source (-Vy) supplies the scan write voltage (-Vy) to the energy storage unit (Cer) when the second switch unit is turned on. In addition, a voltage of Vs / 2 is charged at both ends of the energy storage unit Cer. At this time, the scan bias voltage (-Vy + Vs / 2) in the output waveform is increased by the VS / 2 voltage relative to the scan write voltage (-Vy). Here, the rising resonance switch (Yer-up) is turned off (Turn Off) state, the remaining switches are all maintained (Turn Off) state.
따라서, 에너지 저장부(Cer)를 통과한 전압은 스캔 쓰기 전압(-Vy)에 VS/2 전압을 더한 전압이 된다. 스캔 바이어스 전압(-Vy + Vs/2)은 제 1 스위치부(SW1) 와 하이 스위치(High)를 통해 패널(Cp)에 공급된다. 따라서, 도 6a의 ⑤기간에 도시된 바와 같이 스캔 전극의 전압이 셋 다운 펄스의 최저 전압에서 (-Vy + Vs/2)까지 상승 된다.Therefore, the voltage passing through the energy storage unit Cer becomes the voltage obtained by adding the VS / 2 voltage to the scan write voltage (-Vy). The scan bias voltage (-Vy + Vs / 2) is supplied to the panel Cp through the first switch unit SW1 and the high switch High. Therefore, the voltage of the scan electrode rises to (-Vy + Vs / 2) at the lowest voltage of the set-down pulse as shown in the period? Of FIG. 6A.
이와 같은 스캔 바이어스 전압(-Vy + Vs/2)을 형성할 때 스캔 바이어스 전압(-Vy + Vs/2)과 데이터 전압의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전 셀 내에는 어드레스 방전이 안정적으로 발생 된다. 따라서, 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.When the scan bias voltage (-Vy + Vs / 2) is formed, a data pulse is applied while the voltage difference between the scan bias voltage (-Vy + Vs / 2) and the data voltage is added together with the generated wall voltage in the reset period. The address discharge is stably generated in the discharge cell. Thus, wall charges are formed in the discharge cells selected by the address discharge so that the discharge can occur when the sustain voltage Vs is applied.
도 6a의 ⑥의 단계는 로우 스위치(Low)가 턴 온(Turn On) 된 상태를 유지하고 스캔 펄스 스위치(Ysw)가 턴 온(Turn On) 된다.6A of FIG. 6A, the low switch Low is turned on and the scan pulse switch Ysw is turned on.
이러한 경우, 도 7d에 도시된 바와 같이, 패널(Cp), 로우 스위치(Low), 스캔 펄스 스위치(Ysw), 스캔 쓰기 전압원(Vy)으로 이어지는 전류 패스가 형성된다.In this case, as shown in FIG. 7D, a current path leading to the panel Cp, the low switch Low, the scan pulse switch Ysw, and the scan write voltage source Vy is formed.
이에 따라 패널에 스캔 바이어스 전압(-Vy + Vs/2)에서 스캔 쓰기 전압(-Vy)까지 떨어지는 전압을 공급할 수 있다.Accordingly, a voltage falling from the scan bias voltage (-Vy + Vs / 2) to the scan write voltage (-Vy) can be supplied to the panel.
도 6a의⑦의 단계는 제 1 스위치부(SW1)가 턴 온(Turn On) 되고 하이 스위치(High)가 턴 온(Turn On) 되고 제 2 스위치부(SW2)가 턴 온(Turn On) 된다.In
이러한 경우, 도 7e에 도시된 바와 같이, 스캔 쓰기 전압원(Vy), 제 2 스위치부(SW2), 에너지 저장부(Cer), 제 1 스위치부(SW1), 하이 스위치(High), 패널(Cp)로 이어지는 ⑦의 전류 패스가 형성된다.In this case, as shown in FIG. 7E, the scan write voltage source Vy, the second switch unit SW2, the energy storage unit Cer, the first switch unit SW1, the high switch High, and the panel Cp are shown. A current path of ⑦ leading to) is formed.
⑦의 전류 패스에 대한 설명은 ⑤의 전류 패스와 동일하므로 생략하기로 한 다.The description of the current path of ⑦ is the same as that of the current path of ⑤, so it will be omitted.
도 6b의 ⑧의 단계는 상승 공진 스위치(Yer-up)가 턴 온(Turn On) 되고 하강 공진 스위치(Yer-dn)의 바디 다이오드가 턴 온(Turn On) 되고 패스 탑 스위치(Ypass-top SW)가 턴 온(Turn On) 된다.In step (8) of FIG. 6B, the rising resonance switch (Yer-up) is turned on, and the body diode of the falling resonance switch (Yer-dn) is turned on, and the pass-top switch is Ypass-top SW. ) Is turned on.
이러한 경우, 도 7f에 도시된 바와 같이, 상승 공진 스위치(Yer-up), 에너지 저장부(Cer), 하강 공진 스위치(Yer-dn)의 바디 다이오드, 인덕터(L), 패스 바텀 스위치(Ypass-bt), 패스 탑 스위치(Ypass-top), 로우 스위치(Low), 패널(Cp)로 이어지는 ⑧의 전류 패스가 형성된다.In this case, as shown in FIG. 7F, a body diode of the rising resonance switch (Yer-up), the energy storage unit (Cer), the falling resonance switch (Yer-dn), the inductor (L), and the pass bottom switch (Ypass-) are shown. bt, a current path of (8) leading to a pass top switch (Ypass-top), a low switch (Low), and a panel Cp is formed.
이에 따라 스캔 전극(Y)에 공급된 전압이 인턱터(L)와 패널(Cp) 사이의 상승 공진을 통해 전류 패스를 따라 패널(Cp)에 충전된다. 이때 충전되는 전압은 서스테인 전압까지 서서히 상승한다.Accordingly, the voltage supplied to the scan electrode Y is charged to the panel Cp along the current path through the rising resonance between the inductor L and the panel Cp. At this time, the charged voltage gradually rises to the sustain voltage.
도 6b의⑨의 단계는 서스테인 스위치(Ysus-up)가 턴 온(Turn On) 된 상태를 유지하고 패스 탑 스위치(Ypass-top)가 턴 온(Turn On) 된다.In
이러한 경우, 도 7f에 도시된 바와 같이, 서스테인 전압원(Vs), 서스테인 스위치(Ysus-up), 패스 바텀 스위치(Ypass-bt), 패스 탑 스위치(Ypass-top), 로우 스위치(Low), 패널(Cp)로 이어지는 ⑨의 전류 패스가 형성된다.In this case, as shown in FIG. 7F, a sustain voltage source Vs, a sustain switch Ysus-up, a pass bottom switch Ypass-bt, a pass top switch Ypass-top, a low switch Low panel A current path of ⑨ leading to Cp is formed.
이에 따라 전류 패스에 의해서 패널(Cp)의 스캔 전극(Y)에 서스테인 전압(Vs)이 공급된다. 이러한 서스테인 전압은 방전 셀 내에서 서스테인 방전을 발생시킬 수 있다.As a result, the sustain voltage Vs is supplied to the scan electrode Y of the panel Cp by the current path. Such a sustain voltage can generate sustain discharge in the discharge cell.
도 6b의 ⑩의 단계는 로우 스위치(Low)가 턴 온(Turn On) 된 상태를 유지하 고 패스 바텀 스위치(Ypass-bt)가 턴 온(Turn On) 되고 하강 공진 스위치(Yer-dn)가 턴 온(Turn On) 되고 상승 공진 스위치(Yer-up)가 턴 온(Turn On) 된다. In
이러한 경우, 도 7g에 도시된 바와 같이, 패널(Cp), 로우 스위치(Low), 패스 탑 스위치(Ypass-top), 패스 바텀 스위치(Ypass-bt), 인덕터(L), 하강 공진 스위치(Yer-dn), 에너지 저장부(Cer)로 이어지는 ⑩의 전류 패스가 형성된다. 이에 따라 스캔 전극(Y)에 공급된 전압이 인턱터(L)와 패널(Cp) 사이의 하강 공진을 통해 전류 패스를 따라 에너지 저장부(Cer)에 충전된다. 이때 충전되는 전압은 서스테인 전압의 대략 절반의 전압인 Vs/2 전압이 충전된다. 이러한 전압은 본 발명의 일실시 예에 따라 제거된 Vsc 전압원의 역할을 대신하게 된다.In this case, as shown in FIG. 7G, the panel Cp, the low switch Low, the pass top switch Ypass-top, the pass bottom switch Ypass-bt, the inductor L, and the falling resonance switch Yer. dn), a current path of kV to the energy store Cer is formed. Accordingly, the voltage supplied to the scan electrode Y is charged in the energy storage unit Cer along the current path through the falling resonance between the inductor L and the panel Cp. At this time, the voltage that is charged is charged with the voltage Vs / 2, which is about half the voltage of the sustain voltage. This voltage takes the place of the Vsc voltage source removed in accordance with one embodiment of the present invention.
도 6b의 ⑪의 단계는 로우 스위치(Low)가 턴 온(Turn On) 된 상태를 유지하고 패스 바텀 스위치(Ypass-bt)가 턴 온(Turn On) 되고, 기저 전압 스위치(Ysus-dn)가 턴 온(Turn On) 된다.In step (b) of FIG. 6B, the low switch is turned on, the pass bottom switch Ypass-bt is turned on, and the base voltage switch Ysus-dn is turned on. Turn On.
이러한 경우, 도 7g에 도시된 바와 같이, 패널(Cp), 로우 스위치(Low), 패스 탑 스위치(Ypass-top), 패스 바텀 스위치(Ypass-bt), 기저 전압 스위치(Ysus-dn)로 이어지는 ⑪의 전류 패스가 형성된다.In this case, as shown in FIG. 7G, the panel Cp, the low switch Low, the pass top switch Ypass-top, the pass bottom switch Ypass-bt, and the base voltage switch Ysus-dn are connected. A current path of is formed.
이에 따라 전류 패스에 의해서 패널(Cp)의 스캔 전극(Y)으로 기저 전압(GND)이 공급된다.Accordingly, the ground voltage GND is supplied to the scan electrode Y of the panel Cp by the current path.
서스테인 기간에서는 이와 같은 방식의 에너지 공급 또는 회수 동작을 하며 에너지 저장부(Cer)에는 기저 전압(GND) 대비 대략 서스테인 전압의 대략 절반의 전압인 Vs/2 전압이 형성된다.In the sustain period, the energy supply or recovery operation is performed in this manner, and the Vs / 2 voltage is formed in the energy storage unit Cer, which is approximately half the voltage of the sustain voltage compared to the ground voltage GND.
도 8은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 장치에 포함되는 제 1 구동부를 나타낸 것이다.8 illustrates a first driver included in the plasma display device according to the second embodiment of the present invention.
도 4의 제어 스위치에 포함된 제 1 스위치부(D1, 280c) 또는 제 2 스위치부(D2, 280d) 중 적어도 하나는 다이오드를 포함할 수 있다. 도 8은 제 1 스위치부(D1, 280c) 및 제 2 스위치부(D2, 280d)가 다이오드로 형성된 것을 나타낸다.At least one of the first switch units D1 and 280c or the second switch units D2 and 280d included in the control switch of FIG. 4 may include a diode. FIG. 8 shows that the first switch units D1 and 280c and the second switch units D2 and 280d are formed of diodes.
도 8에서는 도 4와 비교하여 동일한 부분은 생략하고 달라진 부분들을 설명하기로 한다.In FIG. 8, the same parts will be omitted and different parts will be described in comparison with FIG. 4.
먼저, 회로의 연결관계를 살펴보면, 제 1 스위치부(280c)에 포함된 다이오드의 애노드단은 에너지 저장부(260)에 전기적으로 연결되고, 다이오드의 캐소드단은 스캔 구동부(250)에 전기적으로 연결될 수 있다.First, referring to a connection relationship of a circuit, an anode end of a diode included in the
또한, 제 2 스위치부(280d)에 포함된 다이오드의 애노드단은 스캔 쓰기 전압(Vy)원에 전기적으로 연결되고, 다이오드의 캐소드단은 에너지 저장부(260)에 전기적으로 연결될 수 있다.In addition, the anode terminal of the diode included in the
제 1 스위치부(280c)와 제 2 스위치부(280d)는 다이오드를 포함함으로써 제 1 스위치부(280c)와 제 2 스위치부(280d)에 별도의 제어 펄스를 공급하지 않아도 제어가 용이하다. 이는 다이오드 양단에 걸리는 전압 차에 의해 전류가 차단되기도 하고 흐르기도 하기 때문이다. 이와 같은 다이오드의 특성에 의해 본 발명의 제 2 실시 예에서는 제 1 스위치부(280c)에 걸리는 스캔 바이어스 전압(-Vy + Vs/2)은 - 200V 미만일 수 있다.Since the
A 노드(Node)에 스캔 쓰기 전압(-Vy)이 형성되고 에너지 저장부의 양단에는 Vs/2 전압만큼 차이가 발생한다. 제 1 스위치부(280c)와 제 2 스위치부(280d)가 턴 온되어 스캔 전극에는 스캔 바이어스 전압(-Vy + Vs/2)이 - 200V 미만이 된다. The scan write voltage (-Vy) is formed at the A node, and a difference is generated by the voltage Vs / 2 at both ends of the energy storage unit. The
또한, 다이오드는 스위치보다 제어가 용이할 뿐만 아니라 저렴하여 제조 단가도 저렴하다.In addition, the diode is not only easier to control than the switch, but also cheaper, thereby lowering the manufacturing cost.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains can understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. will be.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
이상에서와 같이 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 스캔 펄스를 공급하는 구동회로를 변경하여 제조 비용을 절감하는 효과가 있다.As described above, the plasma display apparatus according to the exemplary embodiment of the present invention has the effect of reducing the manufacturing cost by changing the driving circuit for supplying the scan pulse.
또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 스캔 펄스를 공급하는 구동회로를 변경하여 스캔 바이어스 전압이 -Vy 전압 대비 특정한 소정의 전압으로 유지되기 때문에 패널의 특성에 따라 리셋 파형의 높낮이를 보다 자유롭게 조절할 수 있는 효과가 있다.In addition, in the plasma display apparatus according to an embodiment of the present invention, since the scan bias voltage is maintained at a predetermined voltage relative to the -Vy voltage by changing the driving circuit for supplying the scan pulse, the height of the reset waveform is changed according to the characteristics of the panel. There is a more freely adjustable effect.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060071081A KR20080010711A (en) | 2006-07-27 | 2006-07-27 | Plasma display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060071081A KR20080010711A (en) | 2006-07-27 | 2006-07-27 | Plasma display apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080010711A true KR20080010711A (en) | 2008-01-31 |
Family
ID=39222662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060071081A KR20080010711A (en) | 2006-07-27 | 2006-07-27 | Plasma display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080010711A (en) |
-
2006
- 2006-07-27 KR KR1020060071081A patent/KR20080010711A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006079086A (en) | Plasm display apparatus and driving method thereof | |
US7719490B2 (en) | Plasma display apparatus | |
US7839359B2 (en) | Plasma display apparatus and method of driving thereof | |
KR100774906B1 (en) | Plasma Display Apparatus | |
JP2005331956A (en) | Plasma display apparatus and drive method therefor | |
US20060033683A1 (en) | Plasma display apparatus and driving method thereof | |
EP1688905A1 (en) | Plasma display apparatus and driving method thereof | |
US20060203431A1 (en) | Plasma display panel (PDP) driving apparatus | |
US8049682B2 (en) | Plasma display device | |
KR100738231B1 (en) | Driving Apparatus of Plasma Display Panel | |
US7474278B2 (en) | Plasma display apparatus and method of driving the same | |
KR100730153B1 (en) | Energy recovery circuit of display panel and driving apparatus therewith | |
KR20080010711A (en) | Plasma display apparatus | |
EP1887545A2 (en) | Sustain driver for a plasma display | |
US8044889B2 (en) | Plasma display device | |
US8081143B2 (en) | Plasma display apparatus | |
KR100800521B1 (en) | Plasma display apparatus and driving method thereof | |
KR100877820B1 (en) | Plasma Display Apparatus | |
KR100658328B1 (en) | Plasma display apparatus | |
KR20070023526A (en) | Plasma Display Apparatus and Driving Method thereof | |
KR100658327B1 (en) | Plasma display apparatus | |
KR100681034B1 (en) | Plasma display apparatus and driving method there of | |
KR20080052880A (en) | Plasma display apparatus | |
KR20090061513A (en) | Plasma display apparatus | |
KR20070106885A (en) | Apparatus for driving plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |