KR20080008774A - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명에 의한 플라즈마 디스플레이 패널은 스캔 전극, 서스테인 전극 및 어드레스 전극 형성 과정 중 적어도 어느 한 과정에서 UV 경화제를 사용하여 자외선 경화 및 자연 경화가 가능하도록 하여, 경화의 치밀도를 상승시켜 플라즈마 디스플레이 패널의 불량률 및 공정 시간이 감소하는 효과가 있다.

UV 경화제, 축합 반응성기

Description

플라즈마 디스플레이 패널{Plasma Display Pannel}

도 1 은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 제 1 실시예를 나타내는 사시도이다.

도 2 는 본 발명에 따른플라즈마 디스플레이 패널의 전극 배치 구조에 대한 제 1 실시예를 도시한 도면이다.

도 3 은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 제 1 실시예를 나타내는 타이밍도이다.

도 4 는 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 1 실시예를 나타내는 타이밍도이다.

도 5 는 본 발명에 따른 플라즈마 디스플레이 패널의 제조 공정을 간략하게 나타낸 공정도이다.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 상부기판과 하부기판에 형성되는 복수의 전극 패너팅 중 자연 경화가 가능한 UV 경화제를 사용하는 플 라즈마 디스플레이 패널에 관한 것이다.

일반적으로, 플라즈마 디스플레이 패널은 불활성 혼합가스의 방전시 발생하는 자외선에 의해 형광체를 발광시킴으로써, 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 플라즈마 디스플레이 패널은 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.

특히 3전극 교류 면방전형 플라즈마 디스플레이 패널은 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동을 한다.

여기서, 종래의 플라즈마 디스플레이 패널은 상부기판과 하부기판으로 형성되고, 상기 하부기판에 형성되는 어드레스 전극 상에 유전체층을 형성하고, 상기 유전체층을 경화시키기 위해 아크릴기의 UV 경화제를 사용하여 경화시켜 상기 어드레스 전극을 형성한다.

그러나, 종래의 플라즈마 디스플레이 패널은 아크릴기의 UV 경화제를 사용하여 자외선으로 경화를 시키는데, 자외선이 닿지 않는 부분이나 자외선 방사 장치의 고장으로 인하여 경화되지 않는 부분이 생기는 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 아크릴기와 축성 반응성기(Isopropenoxy기)가 혼합된 UV 경화제를 사용하여 자외선 경화와 자연 경화가 가능한 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.

상기한 과제를 개선하기 위한 본 발명의 플라즈마 디스플레이 패널은 상부 기판과 하부 기판이 형성되고, 상기 상부 기판과 상기 하부 기판 중 적어도 어느 하나에는 유전체층이 형성되어 있으며, 상기 유전체층은 아크릴기(Acryle기)와 축합 반응성기(Isopropenoxy기)를 포함하는 UV 경화제에 의해 상기 기판 상에 형성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 설명하면 다음과 같다.

도 1 은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 제 1 실시예를 사시도로 도시한 것이다.

도 1 에 도시된 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 제 1 실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조이며, 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 은 등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 제 1 실시예에 따른 블랙 패트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b) 사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있으며, 제 1 블랙 매트릭스(15)는 형성하지 않고, 제 2 블랙 매트릭스(11c, 12c) 만 형성되는 일체형일 수 있다.

또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

여기서, 버스전극(11b, 12b)은 적층된 제 2 블랙 매트릭스(11c, 12c) 및 투명 전극(11a, 12a)과 적층 된다. 다시 말해 버스전극(11b, 12b)은 제 2 블랙 매트릭스(11c, 12c)의 일측 가장자리에서 소정 거리 이격 되어 적층 되며, 상기 소정 거리 만큼 투명 전극(11a, 12a)과 적층 된다.

따라서, 버스전극(11b, 12b)은 제 2 블랙 매트릭스(11c, 12c)의 일측 가장자리에서 상기 소정 거리 만큼 이격되어 적층되므로 일체형으로 형성되지만, 다른 형태로 일체형이 아닌 분리형으로도 형성 가능할 것이다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다. 또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. 여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트(wt %) 기준으로 50PPM 내지 200PPM 이 가능할 것이다.

한편, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(24)과 격벽(21)이 형성된다.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

본 발명의 제 1 실시예에는 도 1 에 도시된 격벽(21)의 구조뿐만 아니라, 다 양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

한편, 본 발명의 제 1 실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

도 2 는 플라즈마 디스플레이 패널의 전극 배치 구조에 대한 제 1 실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2 에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2 에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치 구조에 대한 제 1 실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.

도 3 은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 제 1 실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 제 1 실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 8에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도 를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4 는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 1 실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압(Vs)을 유지하는 신호가 인가된다.

상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

도 4 에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제 1 실시예로서, 상기 도 4 에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

도 5 는 본 발명에 따른 플라즈마 디스플레이 패널의 제조 공정을 간략히 나타낸 공정도이다.

(a) 단계 이전에는 하부 기판(20) 상에 전극형성 물질인 적극페이스트를 이용하여 어드레스 전극막을 형성하고, 상기 어드레스 전극막 상부에 포토레지스트를 도포한후, 패턴이 형성된 패턴 마스크를 상기 포토레지스트 상부에 올려놓고, 자외선을 조사하여 상기 포토레지스트를 경화시킨다.

이후, (a) 단계에서는 상기 포토레지스트를 제거하고 건조를 하면, 일정한 폭과 높이를 갖는 어드레스 전극(22)이 형성된다.

그리고, (b) 단계에서는 어드레스 전극(22)에 UV 경화제를 추가한 유전체층(24)이 형성된다.

여기서, 상기 UV 경화제는 아크릴기와 축합 반응성기(Isopropenoxy기)가 혼합된다. 즉, 상기 UV 경화제는 자외선에 의해 경화되지 않는 부분이 다음 단계로 이동되는 과정에서 자연 경화되도록 한다.

이때, 상기 축합 반응성기는 상기 아크릴기의 용량 대비 0.1% 내지 30% 인 것이 바람직하다.

또한, 상기 UV 경화제의 자연 경화 시간은 20s 내지 50s 인 것이 바람직하다.

여기서, 상기 UV 경화제의 자연 경화 시간은 상기 축합 반응성기의 용량에 따라 가변되고, 이전 단계와 다음 단계의 이동 시간과도 관계가 있다.

그리고, 유전체층(24)은 상기 UV 경화제에 의해 자외선(UV) 조사 및 자연 경화에 의해 감광페이스트가 치밀해진다.

이후, (c) 단계에서는 격벽(21)이 형성된다.

마지막으로, (d) 단계에서는 격벽(21) 사이에 형광체층(23)이 도포되어 소성을 한다.

이와 같이, 본 발명의 플라즈마 디스플레이 패널은 어드레스 전극(22)이 형성된 후, 유전체층(24)에 UV 경화제를 첨가하여 자외선 및 자연 경화시킴으로써, 자외선 경화가 되지 않는 부분에 대해서 자연 경화한다.

여기서, 상기 UV 경화제는 어드레스 전극(22) 상에 형성되는 유전체층(24)으로 설명하였으나, 스캔 전극(11) 및 서스테인 전극(12) 형성 과정에도 사용 가능하다.

또한, 상기 UV 경화제는 자외선 경화를 이루어 형성되는 전극 형성 공정에 사용 가능하다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

상기한 바와 같이 구성되는 본 발명에 의한 플라즈마 디스플레이 패널은 스캔 전극, 서스테인 전극 및 어드레스 전극 형성 과정 중 적어도 어느 한 과정에서 UV 경화제를 사용하여 자외선 경화 및 자연 경화가 가능하도록 하고, 경화의 치밀도를 상승시켜 플라즈마 디스플레이 패널의 불량률 및 공정 시간이 감소하는 효과가 있다.

Claims (4)

1. 상부 기판과 하부 기판이 형성되는 플라즈마 디스플레이 패널에 있어서,

   상기 상부 기판과 상기 하부 기판 중 적어도 어느 하나에는 유전체층이 형성되어 있으며,

   상기 유전체층은 아크릴기(Acryle기)와 축합 반응성기(Isopropenoxy기)를 포함하는 UV 경화제에 의해 상기 기판 상에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 UV 경화제는 자외선 경화 후에 자연 경화되는 것을 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 축합 반응성기는 아크릴기 용량 대비 0.1% 내지 30% 인 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 UV 경화제는 20s 내지 50s 동안 자연 경화되는 플라즈마 디스플레이 패널.

Images