KR20080005739A - Semiconductor package and semiconductor module protecting passive component - Google Patents

Semiconductor package and semiconductor module protecting passive component Download PDF

Info

Publication number
KR20080005739A
KR20080005739A KR1020060064470A KR20060064470A KR20080005739A KR 20080005739 A KR20080005739 A KR 20080005739A KR 1020060064470 A KR1020060064470 A KR 1020060064470A KR 20060064470 A KR20060064470 A KR 20060064470A KR 20080005739 A KR20080005739 A KR 20080005739A
Authority
KR
South Korea
Prior art keywords
semiconductor
package
semiconductor package
unit
packages
Prior art date
Application number
KR1020060064470A
Other languages
Korean (ko)
Inventor
방효재
한성찬
황선규
오남용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060064470A priority Critical patent/KR20080005739A/en
Publication of KR20080005739A publication Critical patent/KR20080005739A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Abstract

A semiconductor package and a semiconductor module protecting a passive component are provided to protect a top part of the passive component by a package lid of the semiconductor package. A semiconductor package includes a plurality of semiconductor packages(11), a connection member, and a package lid(13). The semiconductor packages including an uppermost semiconductor package are vertically stacked. The connection member electrically connects the semiconductor packages. The package lid is installed on the uppermost semiconductor package. The package lid extends larger than that of the semiconductor packages in both directions opposed to each other. The semiconductor package is a ball grid array package. The semiconductor packages are electrically connected to each other.

Description

수동소자를 보호하는 반도체 패키지 및 반도체 모듈{Semiconductor package and semiconductor module protecting passive component}Semiconductor package and semiconductor module protecting passive component

도 1은 종래의 반도체 모듈의 평면사진이다. 1 is a plan view of a conventional semiconductor module.

도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 개략적인 단면도이다.2 is a schematic cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지가 장착된 반도체 모듈의 개락적인 단면도이다.3 is a schematic cross-sectional view of a semiconductor module equipped with a semiconductor package according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10: 반도체 패키지 11: 단위 반도체 패키지10: semiconductor package 11: unit semiconductor package

12: 솔더볼 13: 패키지 리드12: solder ball 13: package lead

20: 모듈 기판 30: 탭20: module substrate 30: tab

40: 저항 50: 커패시터40: resistor 50: capacitor

본 발명은 반도체 패키지 및 상기 반도체 패키지가 장착된 반도체 모듈에 관한 것으로, 특히 수동소자의 손상으로 인한 불량을 감소시킬 수 있는 반도체 패키지 및 반도체 모듈에 관한 것이다. The present invention relates to a semiconductor package and a semiconductor module on which the semiconductor package is mounted, and more particularly, to a semiconductor package and a semiconductor module capable of reducing defects due to damage of a passive element.

반도체 패키지는 집적회로가 내장된 반도체 칩을 외부와 전기적으로 연결하고 습기나 먼지 등의 주위 환경으로부터 보호할 뿐만 아니라, 기계적인 충격에도 잘 견딜 수 있도록 한다. 한편, 반도체 패키지는 반도체 칩 내의 소자들의 전기적 특성을 향상시키고 파워의 입력과 잡음의 감소와 관련하여 커패시터, 저항 등의 수동소자를 포함하고 있다. The semiconductor package electrically connects the semiconductor chip with the integrated circuit to the outside and protects it from moisture and dust, and also withstands mechanical shock. Meanwhile, the semiconductor package includes passive elements such as capacitors and resistors in connection with improving electrical characteristics of devices in the semiconductor chip and reducing power input and noise.

도 1은 복수의 반도체 패키지를 포함하고 있는 반도체 모듈의 사진이다. 반도체 패키지들(1)이 장착되어 있는 모듈 기판(5)에서 전기적 연결 부분인 탭(2)의 위쪽으로 저항들(3)이 배치되어 있고, 탭(2)의 반대쪽으로 커패시터들(4)이 배치되어 있다. 커패시터(4)는 스위칭 시 발생할 수 있는 파워 노이즈를 감소시키는 디커플링 커패시터의 역할을 할 수 있고, 저항(3)은 시그널 노이즈를 감소히키는 역할을 할 수 있다. 1 is a photograph of a semiconductor module including a plurality of semiconductor packages. In the module substrate 5 on which the semiconductor packages 1 are mounted, resistors 3 are disposed above the tab 2, which is an electrical connection portion, and capacitors 4 are disposed on the opposite side of the tab 2. It is arranged. Capacitor 4 may serve as a decoupling capacitor to reduce power noise that may occur during switching, and resistor 3 may serve to reduce signal noise.

그런데 도 1에 보이는 바와 같이 커패시터(3)와 저항(5)과 같은 수동소자들이 반도체 모듈 기판(5)에서 외부로 노출됨에 따라 반도체 모듈의 핸들링 도중 손상을 입어 반도체 모듈에 불량이 발생할 수 있다. 예를 들면, 저항의 전극이 벗겨지거나 커패시터가 떨어져 나갈 수 있다. However, as shown in FIG. 1, as passive devices such as the capacitor 3 and the resistor 5 are exposed to the outside from the semiconductor module substrate 5, damage may occur during handling of the semiconductor module, thereby causing a defect in the semiconductor module. For example, the electrodes of the resistor may peel off or the capacitor may fall off.

본 발명의 목적은 반도체 모듈 기판 위의 커패시터와 저항과 같은 수동소자들이 핸들링에의한 손상을 입지 않도록 하는 반도체 패키지를 제공하는 것이다. It is an object of the present invention to provide a semiconductor package that prevents passive components such as capacitors and resistors on the semiconductor module substrate from being damaged by handling.

본 발명의 다른 목적은 반도체 모듈 기판 위의 커패시터와 저항과 같은 수동소자들이 핸들링에의한 손상을 입지 않는 반도체 모듈을 제공하는 것이다. It is another object of the present invention to provide a semiconductor module in which passive elements such as capacitors and resistors on the semiconductor module substrate are not damaged by handling.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는 최상층의 단위 반도체 패키지를 포함하는 상하로 적층된 복수개의 단위 반도체 패키지; 상기 단위 반도체 패키지들을 전기적으로 연결하는 연결 수단; 및 상기 최상층의 단위 반도체 패키지의 위의 패키지 리드(lid);를 포함하되, 상기 패키지 리드는 서로 대향하는 양 방향으로 상기 단위 반도체 패키지들의 면적보다 넓게 신장되어 있다. A semiconductor package according to the present invention for achieving the above object is a plurality of unit semiconductor packages stacked up and down including a top layer unit semiconductor package; Connecting means for electrically connecting the unit semiconductor packages; And a package lid on the uppermost unit semiconductor package, wherein the package lead extends wider than the area of the unit semiconductor packages in both directions facing each other.

여기서 상기 단위 반도체 패키지는 볼 그리드 어레이(BGA) 패키지일 수 있고, 상기 단위 반도체 패키지들은 솔더볼을 통하여 전기적으로 연결될 수 있다. The unit semiconductor package may be a ball grid array (BGA) package, and the unit semiconductor packages may be electrically connected through solder balls.

상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 모듈은 일단에 외부회로로 연결되는 탭을 포함한 모듈 기판; 상기 모듈 기판에 장착된 복수의 반도체 패키지; 및 상기 반도체 패키지의 양 옆으로 상기 모듈 기판에 장착된 수동소자들;을 포함하되, 상기 반도체 패키지의 패키지 리드(lid)가 상기 수동소자들 위로 신장되어 있다. According to another aspect of the present invention, there is provided a semiconductor module including: a module substrate including a tab connected to an external circuit at one end; A plurality of semiconductor packages mounted on the module substrate; And passive elements mounted on the module substrate on both sides of the semiconductor package, wherein a package lid of the semiconductor package extends over the passive elements.

여기서 상기 반도체 패키지는 상하로 적층된 복수개의 단위 반도체 패키지를 포함할 수 있다.The semiconductor package may include a plurality of unit semiconductor packages stacked up and down.

한편, 상기 수동소자는 상기 탭 주변에 배치된 저항 및 상기 탭 반대편의 일단에 배치된 커패시터를 포함한다.On the other hand, the passive element includes a resistor disposed around the tab and a capacitor disposed at one end opposite the tab.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철 저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the present invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout.

도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 개략적인 단면도이다. 도 2에 도시된 반도체 패키지(10)는 단위 반도체 패키지들(11)이 적층되어 이루어진 적층 패키지이다. 단위 반도체 패키지들(11)은 볼 그리드 어레이(BGA) 패키지이며, 이들은 솔더볼(12)을 통하여 서로 상하로 전기적으로 연결되어 있다. 한편, 단위 반도체 패키지들(11)은 볼 그리드 어레이 이외의 다른 방식의 패키지를 포함할 수 있으며, 와이어 본딩을 포함한 다양한 방식에 의하여 상하로 적층된 단위 반도체 패키지들(11)이 전기적으로 연결될 수 있다. 2 is a schematic cross-sectional view of a semiconductor package according to an embodiment of the present invention. The semiconductor package 10 illustrated in FIG. 2 is a stacked package in which unit semiconductor packages 11 are stacked. The unit semiconductor packages 11 are ball grid array (BGA) packages, which are electrically connected up and down with each other through the solder balls 12. Meanwhile, the unit semiconductor packages 11 may include a package in a manner other than a ball grid array, and the unit semiconductor packages 11 stacked up and down may be electrically connected by various methods including wire bonding. .

이때 가장 상층의 단위 반도체 패키지(11) 위에 외부환경으로부터 반도체 패키지(10)를 보호하기 위한 패키지 리드(lid)(30)가 배치되어 있다. 본 발명의 일 실시예에 따른 패키지 리드(13)는 사각형의 단위 반도체 패키지(11)의 서로 대향하는 두 측면으로부터 확장된 모양을 갖는다. 따라서 확장된 패키지 리드(13)는 하부에 단위 반도체 패키지(11)가 존재하지 않는 처마 부분(13A)을 갖는다. 이 처마 부분(13A)은 반도체 패키지(10)가 반도체 모듈에 장착되었을 때 수동소자들을 위에서 보호하는 역할을 할 수 있다. In this case, a package lid 30 is disposed on the uppermost unit semiconductor package 11 to protect the semiconductor package 10 from an external environment. The package lead 13 according to the exemplary embodiment of the present invention has an extended shape from two opposite sides of the rectangular unit semiconductor package 11. Therefore, the extended package lead 13 has an eave portion 13A in which the unit semiconductor package 11 does not exist. The eaves 13A may serve to protect passive elements from above when the semiconductor package 10 is mounted to the semiconductor module.

도 3은 본 발명의 일 실시예에 따른 반도체 패키지가 장착된 반도체 모듈의 개락적인 단면도이다. 도 3을 참조하면, 일단에 외부회로와의 연결되는 탭(30)이 구비된 모듈 기판(20) 위에 도 1과 관련하여 설명된 반도체 패키지(10)가 솔더볼(12)을 통하여 장착되어 있다. 반도체 패키지(10)의 양쪽으로 수동소자인 저항(40)과 커패시터(50)가 배열되어 있고, 이때 저항(40)은 탭(30)에서 가까운 쪽으로 배치되어 있다. 모듈 기판(20) 위에 노출된 저항(40)과 커패시터(50)의 위쪽으로 반도체 패키지(10)의 패키지 리드(13A)가 확장되어 있다. 반도체 모듈의 소형화에 따라 모듈 기판(40) 위의 모든 부분이 반도체 패키지(10) 및 저항(40), 커패시터(50)와 같은 수동소자들에 의해 촘촘하게 채워져 있다. 이때 모듈 기판(40)의 측면에 배치된 저항(40), 커패시터(50)은 반도체 모듈(100)의 핸들링 시 외부 충격에 의해 손상될 수 있는데, 반도체 패키지(10)의 확장된 패키지 리드(13A)에 의하여 저항(40)과 커패시터(50)의 윗부분이 보호될 수 있다. 저항(40)과 커패시터(50)의 윗부분이 보호됨으로써 외부충격에 의하여 저항(40)과 커패시터(50)에 금이 가거나 기판 모듈(20)로부터 떨어져 나가는 확률이 감소될 수 있다. 수동소자들의 손상을 줄임으로써 반도체 모듈(100)의 불량을 감소시킬 수 있다. 3 is a schematic cross-sectional view of a semiconductor module equipped with a semiconductor package according to an embodiment of the present invention. Referring to FIG. 3, the semiconductor package 10 described with reference to FIG. 1 is mounted through a solder ball 12 on a module substrate 20 having tabs 30 connected to external circuits at one end thereof. On both sides of the semiconductor package 10, a resistor 40 and a capacitor 50, which are passive elements, are arranged, and the resistor 40 is disposed closer to the tab 30. The package lead 13A of the semiconductor package 10 extends above the resistor 40 and the capacitor 50 exposed on the module substrate 20. As the semiconductor module is miniaturized, all parts on the module substrate 40 are densely filled by passive elements such as the semiconductor package 10 and the resistor 40 and the capacitor 50. In this case, the resistor 40 and the capacitor 50 disposed on the side of the module substrate 40 may be damaged by an external shock when the semiconductor module 100 is handled. The extended package lead 13A of the semiconductor package 10 may be damaged. The upper part of the resistor 40 and the capacitor 50 may be protected by Since the upper portions of the resistor 40 and the capacitor 50 are protected, the probability that the resistor 40 and the capacitor 50 are cracked or separated from the substrate module 20 by external shock may be reduced. By reducing the damage of the passive elements it is possible to reduce the defect of the semiconductor module 100.

이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. Although the embodiments of the present invention have been described in detail above, the present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes without departing from the technical spirit of the present invention are made. It will be apparent to one of ordinary skill in the art that this is possible.

본 발명에 의한 반도체 패키지 및 반도체 모듈은 반도체 모듈 기판 위의 커 패시터와 저항과 같은 수동소자들을 반도체 패키지의 확장된 패키지 리드에 의하여 수동소자들의 윗부분을 보호함으로써 반도체 모듈의 수동소자가 핸들링에 의하여 손상을 입지 않도록 할 수 있다. In the semiconductor package and the semiconductor module according to the present invention, passive components such as capacitors and resistors on the semiconductor module substrate are protected by the extended package leads of the semiconductor package, thereby protecting passive components of the semiconductor module by handling the passive components of the semiconductor module. You can avoid damage.

Claims (6)

최상층의 단위 반도체 패키지를 포함하는 상하로 적층된 복수개의 단위 반도체 패키지; A plurality of unit semiconductor packages stacked up and down including an uppermost unit semiconductor package; 상기 단위 반도체 패키지들을 전기적으로 연결하는 연결 수단; 및 Connecting means for electrically connecting the unit semiconductor packages; And 상기 최상층의 단위 반도체 패키지의 위의 패키지 리드(lid);를 포함하되, 상기 패키지 리드는 서로 대향하는 양 방향으로 상기 단위 반도체 패키지들의 면적보다 넓게 신장되어 있는 반도체 패키지.And a package lead on the uppermost unit semiconductor package, wherein the package lead extends wider than the area of the unit semiconductor packages in both directions facing each other. 제1 항에 있어서, 상기 단위 반도체 패키지는 볼 그리드 어레이(BGA) 패키지인 반도체 패키지.The semiconductor package of claim 1, wherein the unit semiconductor package is a ball grid array (BGA) package. 제2 항에 있어서, 상기 단위 반도체 패키지들은 솔더볼을 통하여 전기적으로연결되는 반도체 패키지.The semiconductor package of claim 2, wherein the unit semiconductor packages are electrically connected through solder balls. 일단에 외부회로로 연결되는 탭을 포함한 모듈 기판;A module substrate including a tab connected to an external circuit at one end; 상기 모듈 기판에 장착된 복수의 반도체 패키지; 및A plurality of semiconductor packages mounted on the module substrate; And 상기 반도체 패키지의 양 옆으로 상기 모듈 기판에 장착된 수동소자들;을 포함하되, 상기 반도체 패키지의 패키지 리드(lid)가 상기 수동소자들 위로 신장되어 있는 반도체 모듈.And passive elements mounted on the module substrate on both sides of the semiconductor package, wherein a package lid of the semiconductor package extends over the passive elements. 제4 항에 있어서, 상기 반도체 패키지는 상하로 적층된 복수개의 단위 반도체 패키지를 포함하는 반도체 모듈.The semiconductor module of claim 4, wherein the semiconductor package comprises a plurality of unit semiconductor packages stacked vertically. 제4 항에 있어서, 상기 수동소자는 상기 탭 주변에 배치된 저항 및 상기 탭 반대편의 일단에 배치된 커패시터를 포함하는 반도체 모듈.The semiconductor module of claim 4, wherein the passive element comprises a resistor disposed around the tab and a capacitor disposed at one end opposite the tab.
KR1020060064470A 2006-07-10 2006-07-10 Semiconductor package and semiconductor module protecting passive component KR20080005739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060064470A KR20080005739A (en) 2006-07-10 2006-07-10 Semiconductor package and semiconductor module protecting passive component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060064470A KR20080005739A (en) 2006-07-10 2006-07-10 Semiconductor package and semiconductor module protecting passive component

Publications (1)

Publication Number Publication Date
KR20080005739A true KR20080005739A (en) 2008-01-15

Family

ID=39215794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064470A KR20080005739A (en) 2006-07-10 2006-07-10 Semiconductor package and semiconductor module protecting passive component

Country Status (1)

Country Link
KR (1) KR20080005739A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10952327B2 (en) 2018-04-27 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10952327B2 (en) 2018-04-27 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor module

Similar Documents

Publication Publication Date Title
TWI481007B (en) Semiconductor device
KR100817073B1 (en) Semiconductor chip stack package with reinforce member for preventing package warpage connected to pcb
US9847299B2 (en) Semiconductor package and mounting structure thereof
US8796847B2 (en) Package substrate having main dummy pattern located in path of stress
US20140084416A1 (en) Stacked Package and Method of Manufacturing the Same
KR20110091194A (en) Stacked semiconductor package
JP5075611B2 (en) Semiconductor device
US7902664B2 (en) Semiconductor package having passive component and semiconductor memory module including the same
KR100712549B1 (en) Multi stack package with package lid
KR20080005739A (en) Semiconductor package and semiconductor module protecting passive component
KR100725517B1 (en) multi-layered circuit substrate having bonding pads and ball lands arranged on two or more layers, and semiconductor package structure using the same
JP2005057271A (en) Semiconductor chip package and stacked module having functional part and packaging part arranged horizontally on common plane
JP2009283873A (en) Semiconductor device
KR20080074654A (en) Stack semiconductor package
KR20080005741A (en) Stack semiconductor package and semiconductor module with the same
KR20090079401A (en) Semiconductor Package apparatus having redistribution layer
KR101019705B1 (en) Substrate for fabricating semiconductor package and semiconductor package using the same
KR20150039284A (en) Multi-chip package
KR20080076090A (en) Semiconductor chip and semiconductor package using the same
JP2005268241A (en) Semiconductor package and system module
KR100910223B1 (en) Stacked semiconductor package
KR100772107B1 (en) Ball grid array package
JP3103891U (en) Gold finger structure
KR20080010993A (en) Stacked semiconductor package
KR20070069431A (en) Semiconductor module protected for corners of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid