KR20080003485A - Slurry composition and method of mechanical chemical polishing using the same - Google Patents

Slurry composition and method of mechanical chemical polishing using the same Download PDF

Info

Publication number
KR20080003485A
KR20080003485A KR1020060061785A KR20060061785A KR20080003485A KR 20080003485 A KR20080003485 A KR 20080003485A KR 1020060061785 A KR1020060061785 A KR 1020060061785A KR 20060061785 A KR20060061785 A KR 20060061785A KR 20080003485 A KR20080003485 A KR 20080003485A
Authority
KR
South Korea
Prior art keywords
polishing
slurry composition
film
silicon oxide
oxide film
Prior art date
Application number
KR1020060061785A
Other languages
Korean (ko)
Inventor
임종흔
홍창기
윤보언
이종원
윤성규
한상엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060061785A priority Critical patent/KR20080003485A/en
Publication of KR20080003485A publication Critical patent/KR20080003485A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/04Aqueous dispersions
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1409Abrasive particles per se
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • C09K3/1454Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463Aqueous liquid suspensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

A slurry composition for chemical mechanical polishing is provided to increase the polishing selectivity to a polysilicon layer and silicon oxide layer, thereby improving the polishing efficiency in a process for polishing a silicon oxide layer in the presence of a polysilicon layer as a polishing resist layer. A slurry composition comprises: 0.001-5 wt% of a seria polishing agent; 0.001-0.1 wt% of a polymeric additive; 0.001-0.1 wt% of a pH(potential of hydrogen) modifier; and the balance amount of water, wherein the pH modifier includes an acid in such a manner that the pH of the total composition is maintained at 2-7. The pH modifier includes hydrochloric acid, nitric acid or an organic acid. The polymeric additive includes polyethylene glycol.

Description

슬러리 조성물 및 이를 이용한 화학적 기계적 연마 방법{Slurry Composition and Method of mechanical chemical polishing using the same}Slurry Composition and Method of mechanical chemical polishing using the same

도 1 및 2는 본 발명의 바람직한 일 실시예에 따른 화학 기계적 연마 방법을 설명하기 위한 개략적인 공정 단면도들이다.1 and 2 are schematic process cross-sectional views for explaining a chemical mechanical polishing method according to an embodiment of the present invention.

도 3 내지 도 9는 도 1 및 도 2에 도시된 화학 기계적 연마 방법을 이용한 불 휘발성 메모리 장치 형성 방법을 설명하기 위한 개략적인 공정 단면도들이다.3 to 9 are schematic cross-sectional views illustrating a method of forming a nonvolatile memory device using the chemical mechanical polishing method illustrated in FIGS. 1 and 2.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 기판 102 : 폴리실리콘막100 semiconductor substrate 102 polysilicon film

104 : 실리콘 산화막 106 : 실리콘 산화막 패턴104: silicon oxide film 106: silicon oxide film pattern

본 발명은 슬러리 조성물 및 이를 이용한 연마 방법에 관한 것이다. 보다 상세하게는, 폴리실리콘막과 실리콘산화막층에 대하여 식각 선택비를 갖는 슬러리 조성물 및 이를 이용한 연마 방법에 관한 것이다.The present invention relates to a slurry composition and a polishing method using the same. More specifically, the present invention relates to a slurry composition having an etch selectivity with respect to a polysilicon film and a silicon oxide film layer, and a polishing method using the same.

상기 반도체 소자는 일반적으로 증착 공정, 패터닝 공정, 식각 공정, 연마 공정과 같은 단위 공정들을 반복적으로 수행함으로서 형성된다.The semiconductor device is generally formed by repeatedly performing unit processes such as a deposition process, a patterning process, an etching process, and a polishing process.

상기 공정들 중에서, 연마 공정은 기판 반도체 기판 상에 증착된 박막들의 표면을 평탄화하기 위해 수행된다. 통상적으로 상기 연마 공정으로는 화학 기계적 연마 공정이 사용된다.Among the above processes, a polishing process is performed to planarize the surface of the thin films deposited on the substrate semiconductor substrate. Usually, the chemical mechanical polishing process is used as the polishing process.

화학 기계적 연마 공정이란, 연마 공정을 수행할 반도체 기판을 장착시키고 상기 반도체 기판과 연마 패드 사이에 연마제를 포함하는 슬러리 조성물을 제고한 후, 상기 반도체 기판을 상기 연마 패드와 접촉시킨 상태에서 회전하여 가압 및 회전에 의해 상기 반도체 기판의 표면을 평탄화시키는 공정을 말한다.In the chemical mechanical polishing process, a semiconductor substrate to be subjected to a polishing process is mounted, a slurry composition including an abrasive is improved between the semiconductor substrate and the polishing pad, and the semiconductor substrate is rotated and pressed while being in contact with the polishing pad. And a step of flattening the surface of the semiconductor substrate by rotation.

즉, 연마용 슬러리에 포함된 연마제 및 연마 패드의 표면 돌기를 상기 반도체 기판의 표면과 기계적으로 마찰시켜 상기 반도체 기판의 표면을 기계적으로 연마하는 동시에 슬러리 조성물에 포함된 화학적 성분과 상기 반도체 기판의 표면을 화학적으로 반응시켜 상기 반도체 기판은 표면을 화학적으로 제거하는 공정이다.That is, the surface projections of the polishing pad and the polishing pad included in the polishing slurry are mechanically rubbed with the surface of the semiconductor substrate to mechanically polish the surface of the semiconductor substrate, and at the same time, the chemical composition included in the slurry composition and the surface of the semiconductor substrate. Chemical reaction of the semiconductor substrate is a step of chemically removing the surface.

상기 화학 기계적 연마 공정의 연마 효율은 화학 기계적 연마 장비, 슬러리 조성물의 조성, 연마 패드의 종류 등에 의해 결정된다. 특히, 상기 슬러리 조성물의 조성은 연마 효율에 중요한 영향을 미친다.The polishing efficiency of the chemical mechanical polishing process is determined by the chemical mechanical polishing equipment, the composition of the slurry composition, the type of polishing pad, and the like. In particular, the composition of the slurry composition has a significant effect on polishing efficiency.

동일한 조성의 슬러리 조성물에 대하여 막의 성질에 따라 막의 연마 속도가 달라질 수 있으며, 이러한 연마 속도의 차이를 이용하여 막의 연마 정도를 조절할 수 있다. 특히, 반도체 장치에 널리 이용되는 산화막, 질화막, 폴리실리콘막 또는 금속막들 간의 연마 속도의 차이에 의하여 연마 정도를 조절할 수 있다.For the slurry composition of the same composition, the polishing rate of the film may vary according to the properties of the film, and the degree of polishing of the film may be adjusted using the difference in the polishing rate. In particular, the degree of polishing may be adjusted by the difference in polishing rate between oxide films, nitride films, polysilicon films, or metal films widely used in semiconductor devices.

이러한 슬러리 조성물 중에서, 특히 폴리실리콘막에 대하여는 높은 연마 속도를 갖고 산화막에 대해서는 낮은 연마 속도를 갖는 슬러리 조성물은 널리 사용되 어 왔으며, 상기 막들에 대하여 높은 연마 선택비를 갖는 슬러리 조성물은 많이 알려져 있다.Among such slurry compositions, in particular, slurry compositions having a high polishing rate for polysilicon films and low polishing rates for oxide films have been widely used, and slurry compositions having a high polishing selectivity for the films are well known.

그런데, 최근 반도체 장치가 고집적화됨에 따라 그 반대의 연마 선택비를 갖는 슬러리 조성물이 필요한 경우가 발생하고 있다.In recent years, however, as semiconductor devices have been highly integrated, there has been a need for a slurry composition having the opposite polishing selectivity.

예를 들어 설명하면, U자 형상의 플로팅 게이트를 갖는 불 휘발성 메로리 장치의 제조에서, 상기 플로팅 게이트를 형성하기 위하여 수 회의 연마 공정이 수행된다. 특히, 상기 플로팅 게이트로 사용되기 위한 폴리실리콘막 상에 증착되어 있는 산화막을 연마하는 공정에서, 산화막에 대하여는 높은 연마 속도를 갖고 폴리실리콘막에 대하여는 낮은 연마 속도를 가질 것이 요구된다.For example, in the manufacture of a nonvolatile memory device having a U-shaped floating gate, several polishing processes are performed to form the floating gate. In particular, in the process of polishing the oxide film deposited on the polysilicon film for use as the floating gate, it is required to have a high polishing rate for the oxide film and a low polishing rate for the polysilicon film.

그러나, 현재까지 폴리실리콘막이 연마 저지막으로 사용될 수 있을 정도로 폴리실리콘막에 대하여 산화막이 높은 연마 선택비를 갖는 슬러리 조성물에 대한 개발은 미미한 실정이다.However, until now, the development of a slurry composition having a high polishing selectivity with respect to the polysilicon film to the extent that the polysilicon film can be used as the polishing stop film has been insignificant.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 폴리실리콘막에 대하여 산화막이 높은 연마 선택비를 갖는 슬러리 조성물을 제공하는데 있다.One object of the present invention for solving the above problems is to provide a slurry composition having a high polishing selectivity with respect to the polysilicon film.

본 발명의 다른 목적은 상기 슬러리 조성물을 이용한 화학 기계적 연마 방법을 제공하는데 있다.Another object of the present invention to provide a chemical mechanical polishing method using the slurry composition.

상기 일 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 슬러리 조성물은, 세리아 연마제 0.001 내지 5 중량%과, 폴리머 첨가제 0.001 내지 0.1 중량%과, 수소이온지수 조절제(pH) 0.001 내지 0.1 중량%과, 여분의 물을 포함하고, 상기 수소이온지수 조절제는 전체 조성물의 수소이온지수를 2 내지 7로 유지하도록 산(acid)을 포함한다.According to an aspect of the present invention for achieving the above object, the slurry composition, 0.001 to 5% by weight of ceria abrasive, 0.001 to 0.1% by weight of polymer additives, 0.001 to 0.1% by weight of hydrogen ion index regulator (pH) and It includes excess water, and the hydrogen ion index regulator comprises an acid (acid) to maintain the hydrogen ion index of the total composition of 2 to 7.

상기 수소이온지수 조절제는 염산, 질산 또는 유기산을 포함할 수 있다. 상기 폴리머 첨가제는 PEG(Poly Ethylene Glycol)을 포함할 수 있다. 상기 PEG는 10,000 내지 1,000,000의 분자량을 가질 수 있다.The hydrogen ion index regulator may include hydrochloric acid, nitric acid or organic acid. The polymer additive may include poly ethylene glycol (PEG). The PEG may have a molecular weight of 10,000 to 1,000,000.

상기 다른 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 화학 기계적 연마 방법에 있어서, 기판 상에 폴리실리콘으로 이루어진 연마 저지막을 형성한다. 상기 연마 저지막 상에 실리콘 산화물로 이루어진 연마 대상막을 형성한다. 상기 연마 대상막을 연마하기 위한 세리아 연마제 0.001 내지 5 중량%과, 폴리머 첨가제 0.001 내지 0.1 중량%과, 수소이온지수 조절제(pH) 0.001 내지 0.1 중량%과, 여분의 물을 포함하고, 상기 수소이온지수 조절제는 전체 조성물의 수소이온지수를 2 내지 7로 유지하도록 산(acid)을 포함하는 것을 특징으로 하는 슬러리 조성물을 연마 패드 상에 제공하면서 상기 연마 패드 표면과 상기 연마 대상막의 표면을 접촉시켜 상기 연마 저지막이 노출될 때까지 상기 연마 대상막을 연마한다.According to an aspect of the present invention for achieving the above another object, in the chemical mechanical polishing method, to form a polishing stopper film made of polysilicon on the substrate. A polishing target film made of silicon oxide is formed on the polishing stopper film. 0.001 to 5% by weight of a ceria abrasive for polishing the polishing target film, 0.001 to 0.1% by weight of a polymer additive, 0.001 to 0.1% by weight of a hydrogen ion index modifier (pH), and excess water. The modifier comprises an acid to maintain the hydrogen ion index of the entire composition at 2 to 7 while providing a slurry composition on the polishing pad while contacting the surface of the polishing pad surface with the surface of the polishing target film to perform polishing. The polishing target film is polished until the blocking film is exposed.

상기 연마 저지막과 상기 연마 대상막의 식각 선택비가 1:120 이상일 수 있다.An etching selectivity of the polishing stopper layer and the polishing target layer may be 1: 120 or more.

상기와 같은 본 발명에 따르면, 실리콘 산화막을 연마하는데 있어서 폴리머 첨가제과, 산을 포함하는 수소이온지수 조절제를 첨가함으로써 조성물의 수소이온지수가 2 내지 7을 유지함으로써 상기 실리콘 산화막 및 폴리실리콘막이 높은 식각 선택비를 가질 수 있다.According to the present invention as described above, in the polishing of the silicon oxide film by adding a polymer additive and a hydrogen ion index regulator containing an acid to maintain the hydrogen ion index of the composition 2 to 7 by selecting the high etching of the silicon oxide film and polysilicon film May have rain.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 슬러리 조성물 및 이를 이용한 화학 기계적 연마 방법에 대하여 상세히 설명한다.Hereinafter, a slurry composition and a chemical mechanical polishing method using the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings.

슬러리Slurry 조성물 Composition

본 발명에 따른 슬러리 조성물은 실리콘 산화막을 화학 기계적 연마 공정을 통해 연마하는 동안 사용되는 슬러리 조성물이다.The slurry composition according to the present invention is a slurry composition used during polishing of a silicon oxide film through a chemical mechanical polishing process.

상기 슬러리 조성물은 실리콘 산화막에 대하여는 높은 연마 속도를 보이고, 동시에 폴리실리콘막에 대하여는 현저히 낮은 연마 속도를 보인다. 따라서, 폴리실리콘막이 하부에 형성되고, 그 상부에 실리콘 산화막이 형성되어 있는 구조물에 대하여 상기 슬러리 조성물을 이용하여 연마 공정을 수행할 때, 상기 폴리실리콘막을 연마 저지막으로 하여 상기 실리콘 산화막을 효과적으로 연마할 수 있다.The slurry composition shows a high polishing rate for the silicon oxide film and at the same time a significantly low polishing rate for the polysilicon film. Therefore, when the polishing process is performed using the slurry composition on a structure having a polysilicon film formed on the bottom and a silicon oxide film formed thereon, the silicon oxide film is effectively polished using the polysilicon film as the polishing stopper film. can do.

본 발명의 슬러리 조성물은 세리아 연마제, 폴리머 첨가제, 물 및 수소이온지수 조절제를 포함한다.The slurry composition of the present invention comprises a ceria abrasive, a polymer additive, water and a hydrogen ion index regulator.

본 발명의 슬러리 조성물에 사용되는 연마제로 세리아(CeO2) 연마제 사용한다. 상기 세리아 연마제를 사용하는 경우, 실리콘 산화막에 대해 높은 연마 속도를 유지하면서도 폴리실리콘막에 대한 연마 속도가 느린 특성을 갖는다.Ceria (CeO 2 ) abrasive is used as the abrasive used in the slurry composition of the present invention. When the ceria abrasive is used, the polishing rate for the polysilicon film is slow while maintaining a high polishing rate for the silicon oxide film.

여기에서, 상기 세리아 연마제의 양은 연마 공정 시 연마 효율에 영향을 미친다. 보다 상세하기 설명하면, 상기 슬러리 조성물에 포함된 세리아 연마제의 함 량이 0.001 중량% 미만일 경우, 실리콘 산화막의 화학적 기계적 연마 효율의 저하로 인한 연마 산포 불량이 발생될 수 있다. 반면, 상기 세리아 연마제의 함량이 5 중량%을 초과하는 경우, 식각 저지막으로 사용되는 폴리실리콘막의 제거율이 증가된다.In this case, the amount of the ceria abrasive affects the polishing efficiency during the polishing process. In more detail, when the content of the ceria abrasive included in the slurry composition is less than 0.001% by weight, poor polishing dispersion may occur due to a decrease in the chemical mechanical polishing efficiency of the silicon oxide film. On the other hand, when the content of the ceria abrasive exceeds 5% by weight, the removal rate of the polysilicon film used as the etch stop film is increased.

따라서, 상기 세리아 연마제는 전체 슬러리 조성물에 대하여 약 0.001 내지 5 중량%로 포함되며, 보다 바람직하게는 약 0.1 내지 3.5 중량%로 포함된다.Accordingly, the ceria abrasive is included in about 0.001 to 5% by weight, more preferably in about 0.1 to 3.5% by weight based on the total slurry composition.

본 발명의 슬러리 조성물은 폴리머 첨가제를 포함하며, 상기 폴리머 첨가제는 소수성기와 친수성기를 포함한다. 상기 폴리머 첨가제는 PEG(Poly Ethylene Glycol)을 포함한다.The slurry composition of the present invention comprises a polymer additive, the polymer additive comprising a hydrophobic group and a hydrophilic group. The polymer additive includes Poly Ethylene Glycol (PEG).

상기 폴리머 첨가제는 본 발명의 슬러리 조성물을 이용하는 연마 공정 시 소수성막인 폴리실리콘막을 보호하는 역할을 한다.The polymer additive serves to protect the polysilicon film which is a hydrophobic film during the polishing process using the slurry composition of the present invention.

여기에서, 상기 세리아 연마제만으로 이루어진 슬러리 조성물을 사용하여 연마 공정을 수행하는 경우, 실리콘 산화막은 효율적으로 연마되지만 폴리실리콘막에 대한 연마 속도도 빠르다. 따라서, 폴리실리콘막을 연마 저지막으로 사용하여 실리콘 산화막을 연마하는 공정에 적용하게 적절하지 못하다.Here, when the polishing process is performed using the slurry composition composed of only the ceria abrasive, the silicon oxide film is polished efficiently, but the polishing rate with respect to the polysilicon film is also fast. Therefore, it is not suitable for application to the process of polishing a silicon oxide film using a polysilicon film as a polishing stopper film.

상기 PEG의 소수성기는 상기 폴리실리콘막을 향하고 친수성기는 슬러리 조성물을 향한다. 따라서, 상기 PEG의 소수성기는 폴리실리콘막 표면에 흡착하여 상기 세리아 연마제로부터 상기 폴리실리콘막을 보호하는 역할을 한다. 즉, 상기 PEG는 상기 폴리실리콘막 표면에 보호막(passivation layer)을 형성함으로써 상기 세리아 연마제 입자들이 상기 폴리실리콘막에 직접 접촉하는 것을 방지하여 상기 폴리실리 콘막에 대한 연마 속도를 현저히 느리게 한다. 동시에 상기 PEG는 친수성기가 함께 포함되므로 실리콘 산화막에 대한 연마 속도는 저하시키지 않는다. 따라서, 본 발명의 슬러리 조성물은 상기 실리콘 산화막에 대해서는 높은 연마 속도를 가지면서 상기 폴리실리콘막은 상기 PEG에 의한 보호 효과로 현저히 낮은 연마 속도를 가진다.The hydrophobic group of the PEG faces the polysilicon film and the hydrophilic group faces the slurry composition. Accordingly, the hydrophobic group of the PEG serves to protect the polysilicon film from the ceria abrasive by adsorbing on the surface of the polysilicon film. That is, the PEG prevents the ceria abrasive particles from directly contacting the polysilicon film by forming a passivation layer on the surface of the polysilicon film, thereby significantly slowing the polishing rate of the polysilicon film. At the same time, since the PEG contains a hydrophilic group, the polishing rate for the silicon oxide film is not lowered. Therefore, the slurry composition of the present invention has a high polishing rate for the silicon oxide film while the polysilicon film has a significantly low polishing rate due to the protective effect by the PEG.

여기에서, 상기 폴리머 첨가제의 양과 분자량에 따라 상기 폴리실리콘막의 연마 속도가 변화될 수 있다. 보다 상세하게 설명하면, 상기 폴리머 첨가제의 함량이 상기 슬러리 조성물의 0.001 중량% 미만일 경우, 실리콘 산화막의 연마 공정 동안 식각 저지막으로 사용되는 폴리실리콘막의 제거율이 증가된다. 반면, 상기 폴리머 첨가제의 함량이 0.1 중량% 초과일 경우, 상기 실리콘 산화막의 연마 공정 시간이 증가하게 되는 문제가 발생된다. 따라서, 상기 슬러리 조성물은 0.001 내지 0.1 중량%의 폴리머 첨가제를 포함하는 것이 바람직하다.Here, the polishing rate of the polysilicon film may vary depending on the amount and molecular weight of the polymer additive. In more detail, when the content of the polymer additive is less than 0.001% by weight of the slurry composition, the removal rate of the polysilicon film used as the etch stopper during the polishing process of the silicon oxide film is increased. On the other hand, when the content of the polymer additive is more than 0.1% by weight, the problem that the polishing process time of the silicon oxide film is increased. Therefore, the slurry composition preferably contains 0.001 to 0.1% by weight of the polymer additive.

또한, 상기 PEG의 분자량에 따라서 폴리실리콘막에 대한 연마 선택비가 달라지게 된다. 보다 상세하게, 상기 PEG의 분자량이 10,000 미만인 경우, 분자량이 너무 작아 PEG의 첨가량이 상대적으로 많아져서 슬러리 조성물의 물성이 변화될 수 있다. 반면, 상기 PEG의 분자량이 1,000,000 초과인 경우, 실리콘 산화막이 과식각될 수 있다. 따라서, 상기 PEG은 10,000내지 1,000,000을 갖는 것이 바람직하고, 보다 바람직하게는, 100,000 내지 500,000을 갖는다.In addition, the polishing selectivity for the polysilicon film is changed according to the molecular weight of the PEG. More specifically, when the molecular weight of the PEG is less than 10,000, the molecular weight is too small to add a relatively large amount of PEG may change the physical properties of the slurry composition. On the other hand, when the molecular weight of the PEG is more than 1,000,000, the silicon oxide film may be over-etched. Thus, the PEG preferably has 10,000 to 1,000,000, more preferably 100,000 to 500,000.

본 발명의 슬러리 조성물은 소수이온지수 조절제(pH 조절제)를 포함하며, 상기 소수이온지수 조절제는 전체 슬러리 조성물의 소수이온지수를 적절한 범위 내로 조절하는 역할을 한다. 특히, 상기 연마제로써 세리아 연마제를 사용하는 경우, 상기 슬러리 조성물이 산성을 가질 때, 상기 폴리실리콘막 및 실리콘 산화막 사이의 연마 선택비가 우수하다.The slurry composition of the present invention includes a hydrophobicity index regulator (pH regulator), and the hydrophobicity index regulator serves to adjust the hydrophobicity index of the entire slurry composition to an appropriate range. In particular, when a ceria abrasive is used as the abrasive, when the slurry composition has acidity, the polishing selectivity between the polysilicon film and the silicon oxide film is excellent.

상기 소수이온지수 조절제로는 유기산 계열 또는 염산 및 질산과 같은 기본 소수이온지수 조절제를 사용한다. 이때, 본 발명의 슬러리 조성물의 수소이온지수는 약 2 내지 7의 범위로 조절된다.As the hydrophobic index adjuster, an organic acid series or a basic hydrophobic index modifier such as hydrochloric acid and nitric acid is used. At this time, the hydrogen ion index of the slurry composition of the present invention is adjusted in the range of about 2 to 7.

본 발명의 슬러리 조성물은 용매를 여분으로 포함한다. 상기 용매는 슬러리 조성물의 유동성을 위하여 첨가되며, 순수(di-ionized water)를 사용한다.The slurry composition of the present invention contains extra solvent. The solvent is added for the flowability of the slurry composition, using di-ionized water.

본 발명의 일 실시예에 따르면, 본 발명의 슬러리 조성물은 세리아 연마제용 분산제를 더 포함할 수 있다. 상기 세리아 연마제용 분산제는 세리아 연마제의 연마 효율을 향상시키는 역할을 한다. 상기 세리아 연마제용 분산제는 폴리아크릴산(poly acrylic acid)과 같은 고분자 물질을 포함한다. 상기 세리아 연마제용 분산제에 포함되는 고분자 물질은 세리아 연마 입자에 흡착하여 상기 세리아 연마 입자를 정전기적 척력과 입체 장애(steric hindrance)에 의하여 분산시키는 역할을 한다. 이에 따라 세리아 연마 입자의 분산성이 높아져 슬러리 조성물이 응집되는 현상을 방지할 수 있다. 또한 상기 세리아 연마제용 분산제는 슬러리 조성물의 점도를 증가시켜 연마 공정 시 소음을 줄이는 역할을 하기도 한다.According to an embodiment of the present invention, the slurry composition of the present invention may further include a dispersant for ceria abrasives. The dispersant for the ceria abrasive serves to improve the polishing efficiency of the ceria abrasive. The dispersant for the ceria abrasive includes a polymer material such as poly acrylic acid. The polymer material included in the dispersant for the ceria abrasive serves to adsorb the ceria abrasive particles to disperse the ceria abrasive particles by electrostatic repulsive force and steric hindrance. Thereby, the dispersibility of ceria abrasive grains becomes high and it can prevent the phenomenon which aggregates a slurry composition. In addition, the dispersant for ceria abrasives also serves to reduce the noise during the polishing process by increasing the viscosity of the slurry composition.

상기 분산제의 함량은 세리아 연마제의 비율에 따라 조절될 수 있으나, 대체로 약 0.5 내지 3.5 중량%로 포함되는 것이 바람직하다.The content of the dispersant may be adjusted according to the proportion of the ceria abrasive, but it is generally included in about 0.5 to 3.5% by weight.

상기와 같은 조성을 갖는 슬러리 조성물을 이용하여 폴리실리콘막 및 실리콘 산화막을 연마하는 경우, 상기 폴리실리콘막 및 실리콘 산화막의 연마 선택비는 약 1:120으로 매우 높다.When the polysilicon film and the silicon oxide film are polished using the slurry composition having the composition as described above, the polishing selectivity of the polysilicon film and the silicon oxide film is about 1: 120, which is very high.

이하, 본 발명의 슬러리 조성물을 실시예 및 비교예를 통하여 더욱 상세하게 설명한다.Hereinafter, the slurry composition of the present invention will be described in more detail through Examples and Comparative Examples.

슬러리Slurry 조성물의 제조 Preparation of the composition

실시예Example 1 One

세리아 연마제 0.7 중량%, PEG 0.01 중량%, 말레산 0.01 중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다. 이때, 상기 세리아 연마제는 Hitachi사의 HS8005A 세리아 입자와 HS8102GP 첨가제를 혼합하여 사용하였다. 또한, 500,000의 분자량을 갖는 PEG를 사용하였다.A slurry composition was prepared comprising 0.7 wt% ceria abrasive, 0.01 wt% PEG, 0.01 wt% maleic acid, and excess water. At this time, the ceria abrasive was used by mixing HSachi5's HS8005A ceria particles and HS8102GP additive. In addition, PEG with a molecular weight of 500,000 was used.

실시예Example 2 2

세리아 연마제 0.5 중량%, PEG 0.02 중량%, 질산 0.001 중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다. 이때, 상기 세리아 연마제는 Hitachi사의 HS8005A 세리아 입자와 HS8102GP 첨가제를 혼합하여 사용하였다. 또한, 500,000의 분자량을 갖는 PEG를 사용하였다.A slurry composition was prepared comprising 0.5 wt% ceria abrasive, 0.02 wt% PEG, 0.001 wt% nitric acid and excess water. At this time, the ceria abrasive was used by mixing HSachi5's HS8005A ceria particles and HS8102GP additive. In addition, PEG with a molecular weight of 500,000 was used.

비교예Comparative example 1 One

세리아 연마제 0.7 중량%, 수산화 칼륨 0.05 중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다. 이때, 상기 세리아 연마제는 Hitachi사의 HS8005A 세리아 입자와 HS8102GP 첨가제를 혼합하여 사용하였다.A slurry composition was prepared comprising 0.7 wt% ceria abrasive, 0.05 wt% potassium hydroxide and excess water. At this time, the ceria abrasive was used by mixing HSachi5's HS8005A ceria particles and HS8102GP additive.

비교예 2Comparative Example 2

세리아 연마제 0.7 중량%, 수산화나트륨 0.05 중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다. 이때, 상기 세리아 연마제는 Hitachi사의 HS8005A 세리아 입자와 HS8102GP 첨가제를 혼합하여 사용하였다.A slurry composition was prepared comprising 0.7 wt% ceria abrasive, 0.05 wt% sodium hydroxide and excess water. At this time, the ceria abrasive was used by mixing HSachi5's HS8005A ceria particles and HS8102GP additive.

비교예 3Comparative Example 3

세리아 연마제 0.7 중량%, PEG 0.01 중량%, 수산화칼륨 0.05 중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다. 이때, 상기 세리아 연마제는 Hitachi사의 HS8005A 세리아 입자와 HS8102GP 첨가제를 혼합하여 사용하였다. 또한, 500,000의 분자량을 갖는 PEG를 사용하였다.A slurry composition was prepared comprising 0.7 wt% ceria abrasive, 0.01 wt% PEG, 0.05 wt% potassium hydroxide and excess water. At this time, the ceria abrasive was used by mixing HSachi5's HS8005A ceria particles and HS8102GP additive. In addition, PEG with a molecular weight of 500,000 was used.

비교예 4Comparative Example 4

세리아 연마제 0.7 중량%, PEG 0.01 중량%, 수산화나트륨 0.05 중량% 및 여분의 물을 포함하는 슬러리 조성물을 준비하였다. 이때, 상기 세리아 연마제는 Hitachi사의 HS8005A 세리아 입자와 HS8102GP 첨가제를 혼합하여 사용하였다. 또한, 500,000의 분자량을 갖는 PEG를 사용하였다.A slurry composition was prepared comprising 0.7 wt% ceria abrasive, 0.01 wt% PEG, 0.05 wt% sodium hydroxide and excess water. At this time, the ceria abrasive was used by mixing HSachi5's HS8005A ceria particles and HS8102GP additive. In addition, PEG with a molecular weight of 500,000 was used.

실시예 1 및 2와 비교예 1 내지 4에 따른 슬러리 조성물에 포함된 물질의 종류 및 함량은 하기 표 1에 나타내었다.The types and contents of the substances included in the slurry compositions according to Examples 1 and 2 and Comparative Examples 1 to 4 are shown in Table 1 below.

[표 1]TABLE 1

세리아(중량%)Ceria (% by weight) PEG(중량%)PEG (% by weight) 수소이온지수 조절제(중량%)Hydrogen ion index regulator (% by weight) 실시예 1Example 1 0.70.7 0.010.01 말레산 0.01Maleic Acid 0.01 실시예 2Example 2 0.50.5 0.020.02 질산 0.01Nitrate 0.01 비교예 1Comparative Example 1 0.70.7 수산화칼륨 0.05Potassium Hydroxide 0.05 비교예 2Comparative Example 2 0.70.7 수산화나트륨 0.05Sodium Hydroxide 0.05 비교예 3Comparative Example 3 0.70.7 0.010.01 수산화칼륨 0.05Potassium Hydroxide 0.05 비교예 4Comparative Example 4 0.70.7 0.010.01 수산화나트륨 0.05Sodium Hydroxide 0.05

실시예들 및 비교예들의 연마 선택비 평가Evaluation of Polishing Selection Ratios of Examples and Comparative Examples

슬러리 조성물에 포함되는 폴리머 첨가제의 유무에 따른 연마 선택비를 평가하기 위하여 연마 대상막들이 증착된 반도체 기판을 준비하였다. 상기 반도체 기판 상에는 연마 저지막으로서 폴리실리콘막이 증착되고, 상기 폴리실리콘막 상에는 연마 대상막인 실리콘 산화막이 증착되어 있다. 각각의 막에 대하여 상기 실시예 1 및 2, 비교예 1 및 3에 따라 준비된 슬러리 조성물을 이용하여 화학 기계적 연마 공정을 실시하였다. 이때, 상기 화학 기계적 연마 공정은 AMAT사의 MIRRA polisher를 이용하여 실시되었다.In order to evaluate the polishing selectivity depending on the presence or absence of the polymer additive included in the slurry composition, a semiconductor substrate on which polishing target films were deposited was prepared. A polysilicon film is deposited on the semiconductor substrate as a polishing stop film, and a silicon oxide film, which is a polishing target film, is deposited on the polysilicon film. Each film was subjected to a chemical mechanical polishing process using the slurry compositions prepared according to Examples 1 and 2 and Comparative Examples 1 and 3. At this time, the chemical mechanical polishing process was performed using AMAT MIRRA polisher.

실시예 1 및 2와 비교예 1 및 3에 따른 슬러리 조성물을 이용하여 실리콘 산화막 및 폴리실리콘막에 대항 상기 화학 기계적 공정을 실시한 경우, 각각의 연마 선택비를 하기 표 2에 나타내었다.When the above chemical mechanical processes were performed on the silicon oxide film and the polysilicon film using the slurry compositions according to Examples 1 and 2 and Comparative Examples 1 and 3, respective polishing selectivities are shown in Table 2 below.

[표 2]TABLE 2

실리콘산화막 연마속도(Å/min)Silicon Oxide Polishing Rate (Å / min) 폴리실리콘막 연마속도(Å/min)Polysilicon Film Polishing Speed (Å / min) 연마 선택비Polishing selectivity 실시예 1Example 1 31083108 2121 150:1150: 1 실시예 2Example 2 28692869 1919 150:1150: 1 비교예 1Comparative Example 1 26702670 667667 4:14: 1 비교예 2Comparative Example 2 27102710 534534 5:15: 1 비교예 3Comparative Example 3 29012901 145145 20:120: 1 비교예 4Comparative Example 4 29192919 139139 21:121: 1

표 2를 참조하면, 실시예 1 및 실시예 2에 따른 슬러리 조성물을 이용한 화학 기계적 연마 공정에서 실리콘 산화막에 대해서는 약 2850 내지 3200Å/min 정도의 높은 연마 속도를 보였으며, 폴리실리콘막에 대하여는 약 19 내지 21Å/min 정도의 낮은 연마 속도를 나타내었다. 실시예 1 및 2에 따른 슬러리 조성물은 150:1이상의 연마 선택비를 보인다.Referring to Table 2, in the chemical mechanical polishing process using the slurry compositions according to Examples 1 and 2, the polishing rate was about 2850 to 3200 Å / min for the silicon oxide film, and about 19 for the polysilicon film. To a polishing rate as low as 21 kPa / min. The slurry compositions according to Examples 1 and 2 exhibit a polishing selectivity of at least 150: 1.

반면, 비교예 1 및 2에 따른 슬러리 조성물을 이용한 화학 기계적 연마 공정에서 실리콘 산화막에 대해서는 2670 내지 2710Å/min의 높은 연마 속도를 보였으나, 폴리실리콘막에 대하여 667 내지 534Å/min 정도의 연마 속도를 나타내었다. 상기 비교예 1 및 2에 따른 슬러리 조성물은 PEG를 포함하지 않아, 상기 실리콘 산화막이 연마되는 동안 상기 폴리실리콘막도 일부 연마되어 5:1의 낮은 연마 선택비를 보인다.On the other hand, in the chemical mechanical polishing process using the slurry compositions according to Comparative Examples 1 and 2, a high polishing rate of 2670-2710 Pa / min was shown for the silicon oxide film, but a polishing rate of 667-534 Pa / min was obtained for the polysilicon film. Indicated. The slurry compositions according to Comparative Examples 1 and 2 do not contain PEG, so that the polysilicon film is partially polished while the silicon oxide film is polished, thereby exhibiting a low polishing selectivity of 5: 1.

또한, 비교예 3 및 4에 따른 슬러리 조성물을 이용한 화학 기계적 연마 공정에서 실리콘 산화막에 대해서는 2901 내지 2910Å/min의 높은 연마 속도를 보였으나, 폴리실리콘막에 대하여 139 내지 145Å/min 정도의 연마 속도를 나타내었다. 상기 비교예 3 및 4에 따른 슬러리 조성물을 PEG를 포함하고 있어 상기 실리콘 산화막이 연마되는 동안 상기 폴리실리콘막을 보호하여 상기 비교예 1 및 2에 따른 슬러리 조성물보다 높은 식각 선택비를 갖는다. 그러나, 상기 비교예 3 내지 4에 따른 슬러리 조성물은 염기성을 띠는 슬러리 조성물이어서 실시예 1 및 2에 따른 슬러리 조성물보다 낮은 20:1의 식각 선택비를 보인다.In addition, in the chemical mechanical polishing process using the slurry compositions according to Comparative Examples 3 and 4, the polishing rate was 2901-2910 Pa / min for the silicon oxide film, but the polishing rate was about 139-145 Pa / min for the polysilicon film. Indicated. The slurry compositions according to Comparative Examples 3 and 4 contain PEG, so that the polysilicon film is protected while the silicon oxide film is polished to have a higher etching selectivity than the slurry compositions according to Comparative Examples 1 and 2. However, the slurry compositions according to Comparative Examples 3 to 4 are basic slurry compositions and exhibit an etching selectivity of 20: 1 lower than that of the slurry compositions according to Examples 1 and 2.

따라서, 슬러리 조성물이 PEG 폴리머 첨가제를 포함하며, 2 내지 7 범위 내의 수소이온지수이어야 실리콘 산화막과 폴리실리콘막의 120:1의 높은 식각 선택비를 획득할 수 있다.Therefore, the slurry composition includes a PEG polymer additive, and a hydrogen ion index within the range of 2 to 7 may be used to obtain a high etching selectivity of 120: 1 between the silicon oxide film and the polysilicon film.

연마 방법Polishing method

도 1 내지 도 2는 본 발명의 일 실시예에서 따른 슬러리 조성물을 사용하여 실리콘 산화막을 선택적으로 연마하는 화학 기계적 연마 방법을 설명하기 위한 공정 단면도들이다.1 to 2 are cross-sectional views illustrating a chemical mechanical polishing method for selectively polishing a silicon oxide film using a slurry composition according to an embodiment of the present invention.

도 1을 참조하면, 반도체 기판(100) 상에 소수성을 띠는 폴리실리콘막(102)을 형성한다. 상기 실리콘 산화막(104)은 반도체 기판(100) 상에 직접 형성될 수도 있고, 전극, 도전막, 도전막 패턴, 절연막 또는 절연막 패턴과 같은 다른 구조물을 개재하여 형성될 수 있다. 또한, 상기 폴리실리콘막(102)은 도시된 바와 같이 요철 구조를 가질 수 있다.Referring to FIG. 1, a hydrophobic polysilicon film 102 is formed on a semiconductor substrate 100. The silicon oxide film 104 may be formed directly on the semiconductor substrate 100 or may be formed through another structure such as an electrode, a conductive film, a conductive film pattern, an insulating film, or an insulating film pattern. In addition, the polysilicon film 102 may have a concave-convex structure as shown.

상기 폴리실리콘막(102) 상에 친수성을 띠는 실리콘 산화막(104)을 형성한다. 상기 실리콘 산화막(104)은 하부의 폴리실리콘막(102)을 충분히 매립하는 두께를 갖도록 형성된다.A hydrophilic silicon oxide film 104 is formed on the polysilicon film 102. The silicon oxide film 104 is formed to have a thickness sufficiently filling the lower polysilicon film 102.

도 2를 참조하면, 상기 폴리실리콘막(102)이 노출될 때까지 실리콘 산화막(104)을 화학 기계적 연마 공정과 같은 연마 공정에 의해 적어도 일부분을 제거 한다.2, at least a portion of the silicon oxide film 104 is removed by a polishing process such as a chemical mechanical polishing process until the polysilicon film 102 is exposed.

구체적으로 설명하면, 세리아 연마제, 폴리머 첨가제, 물 및 수소이온지수 조절제가 포함된 슬러리 조성물을 연마 패드 상에 제공한다. 상기 연마 패드 표면과 상기 실리콘 산화막(104)을 접촉시켜 실리콘 산화막(104)을 연마함으로써 실리콘 산화막(104)을 제거한다. 이 경우, 연마 공정은 상기 연마 패드와 실리콘 산화막(104) 및 폴리 실리콘이 형성된 반도체 기판(100)이 회전하면서 진행된다. 이때, 상기 회전은 서로 동일한 방향일 수 있고 서로 반대 방향일 수도 있다. 또한, 반도체 기판(100)은 가압된 상태로 상기 연마 패드에 접촉된다. 이에 따라 상기 실리콘 산화물은 슬러리 조성물에 의해 화학적으로 연마되고, 상기 회전 및 가압에 의해 기계적으로 연마된다.Specifically, a slurry composition including a ceria abrasive, a polymer additive, water, and a hydrogen ion index regulator is provided on the polishing pad. The silicon oxide film 104 is removed by polishing the silicon oxide film 104 by bringing the polishing pad surface into contact with the silicon oxide film 104. In this case, the polishing process is performed while the polishing pad, the silicon oxide film 104 and the semiconductor substrate 100 on which the polysilicon is formed are rotated. In this case, the rotations may be in the same direction or may be opposite to each other. In addition, the semiconductor substrate 100 is in contact with the polishing pad in a pressed state. Accordingly, the silicon oxide is chemically polished by the slurry composition and mechanically polished by the rotation and pressurization.

상기 슬러리 조성물에 대한 설명은 상기에서 상술한 바와 같으므로 구체적인 설명은 생략하기로 한다.Since the description of the slurry composition is as described above, a detailed description thereof will be omitted.

상기 슬러리 조성물은 실리콘 산화막(104)에 대하여 높은 연마 속도를 보이고 동시에 폴리실리콘막(102)에 대하여는 현저히 낮은 연마 속도를 보인다. 이는 상기 실리콘 산화막(104)이 친수성을 띠고 상기 폴리실리콘막(102)이 소수성을 띠기 때문에, 상기 슬러리 조성물에 포함된 폴리머 첨가제에 의해 상기 실리콘 산화막(104)에 대하여 높은 연마 속도를 보이고, 동시에 상기 폴리실리콘막(102)에 대하여 낮은 연마 속도를 보인다.The slurry composition shows a high polishing rate for the silicon oxide film 104 and a significantly low polishing rate for the polysilicon film 102. This is because the silicon oxide film 104 is hydrophilic and the polysilicon film 102 is hydrophobic, and thus shows a high polishing rate with respect to the silicon oxide film 104 by the polymer additive included in the slurry composition. A low polishing rate is shown for the polysilicon film 102.

따라서, 폴리실리콘막(102)이 하부에 형성되고 그 상부에 실리콘 산화막(104)이 형성되어 있는 구조물을 상기 슬러리 조성물을 이용하여 연마할 때, 상 기 폴리실리콘막(102)을 연마 저지막으로 하여 상기 실리콘 산화막(104)을 선택적으로 연마할 수 있다.Therefore, when the structure having the polysilicon film 102 formed on the bottom and the silicon oxide film 104 formed thereon is polished using the slurry composition, the polysilicon film 102 is used as the polishing stopper film. Thus, the silicon oxide film 104 may be selectively polished.

상기 연마 공정은 폴리실리콘막(102)의 상면이 노출될 때까지 수행될 수 있다. 이때, 상기 슬러리 조성물이 폴리실리콘 및 실리콘 산화물에 대하여 약 1:120 이상의 연마 선택비를 가짐으로써 상기 폴리실리콘막(102)이 노출된 이후에 일정 시간 동안 계속하여 연마가 진행되도라도 상기 폴리실리콘막(102)이 거의 제거되지 않는다.The polishing process may be performed until the top surface of the polysilicon film 102 is exposed. In this case, since the slurry composition has a polishing selectivity of about 1: 120 or more with respect to polysilicon and silicon oxide, the polysilicon film may be polished for a predetermined time after the polysilicon film 102 is exposed. 102 is hardly removed.

상기 연마 공정동안, 실리콘 산화막(104)의 연마 결과 실리콘 산화막 패턴(106)이 형성된다. 상기 실리콘 산화막 패턴(106)은 후속 공정에서 건식 식각 공정 또는 습식 식각 공정에 의해 제거될 수 있다.During the polishing process, the silicon oxide film pattern 106 is formed as a result of the polishing of the silicon oxide film 104. The silicon oxide layer pattern 106 may be removed by a dry etching process or a wet etching process in a subsequent process.

상기 연마 방법은 소자 분리막, 게이트 구조물, 배선 구조물, 패드 구조물, 콘택, 커패시터 등 다양한 반도체 장치의 제조 공정에 적용될 수 있다.The polishing method may be applied to a manufacturing process of various semiconductor devices such as device isolation layers, gate structures, wiring structures, pad structures, contacts, and capacitors.

불 휘발성 메모리 장치의 제조 방법Method of manufacturing nonvolatile memory device

도 3 내지 도 9는 도1 및 도 2에 도시된 화학 기계적 연마 방법을 이용한 불 휘발성 메모리 장치의 제조 방법을 설명하기 위한 공정 단면도들이다.3 through 9 are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device using the chemical mechanical polishing method illustrated in FIGS. 1 and 2.

도 3을 참조하면, 반도체 기판(200) 상에 패드 산화막(202)을 형성한다. 상기 패드 산화막(202)은 이후에 형성되는 마스크막(204)과 반도체 기판(200)이 직접적으로 접촉하는 것을 방지하기 위하여 제공되는 막으로써, 열산화 등으로 형성될 수 있다.Referring to FIG. 3, a pad oxide film 202 is formed on a semiconductor substrate 200. The pad oxide film 202 is provided to prevent direct contact between the mask film 204 and the semiconductor substrate 200 to be formed later, and may be formed by thermal oxidation.

상기 패드 산화막(202) 상에 마스크막(204)을 형성한다. 상기 마스크막(204)은 실리콘 질화물을 이용하여 형성할 수 있다.A mask film 204 is formed on the pad oxide film 202. The mask layer 204 may be formed using silicon nitride.

도 4를 참조하면, 상기 마스크막(204) 상에 포토레지스트 패턴(도시되지 않음)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 마스크막(204) 및 패드 산화막(202)을 패터닝하여 마스크 패턴(208) 및 패드 산화막 패턴(206)을 형성한다. 상기 마스크 패턴(208) 및 패드 산화막 패턴(206)을 형성한 후, 상기 포토레지스트 패턴은 에싱 또는 스트립 공정에 의해 제거된다.Referring to FIG. 4, a photoresist pattern (not shown) is formed on the mask layer 204, and the mask layer 204 and the pad oxide layer 202 are patterned using the photoresist pattern as an etching mask. The mask pattern 208 and the pad oxide film pattern 206 are formed. After the mask pattern 208 and the pad oxide layer pattern 206 are formed, the photoresist pattern is removed by an ashing or strip process.

상기 마스크 패턴(208) 및 패드 산화막 패턴(206)을 식각 마스크로 이용하여 상기 마스크 패턴(208)에 의해 노출된 상기 패드 산화막(202) 및 반도체 기판(200)을 순차적으로 식각하여 트렌치(210)를 형성한다.By using the mask pattern 208 and the pad oxide layer pattern 206 as an etching mask, the pad oxide layer 202 and the semiconductor substrate 200 exposed by the mask pattern 208 are sequentially etched to form the trench 210. To form.

상기 트렌치(210) 내부를 완전히 채우도록 마스크 패턴(208) 상에 소자 분리막(도시되지 않음)을 형성한다. 소자 분리막은 갭필 특성이 우수한 실리콘 산화물을 이용하여 형성할 수 있다. 상기 소자 분리막은 예를 들면, BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS, HDP-CVD 산화물 등과 같은 실리콘 산화물을 사용하여 형성할 수 있다.An isolation layer (not shown) is formed on the mask pattern 208 to completely fill the trench 210. The device isolation layer may be formed using silicon oxide having excellent gap fill characteristics. The device isolation layer may be formed using, for example, silicon oxide such as BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS, HDP-CVD oxide, or the like.

이어서, 상기 소자 분리막의 상부를 상기 마스크 패턴(208)의 상부면이 노출될 때까지 연마하여 예비 소자 분리막 패턴(212)을 형성한다.Subsequently, the upper part of the device isolation layer is polished until the upper surface of the mask pattern 208 is exposed to form the preliminary device isolation layer pattern 212.

도 5를 참조하면, 상기 노출된 마스크 패턴(208)을 제거한다. 본 발명의 일 실시예에 따르면, 마스크 패턴(208)은 예비 소자 분리막 패턴(212)에 대하여 연마 선택비를 갖는 물질을 이용하여 제거할 수 있다. 예를 들면, 마스크 패턴(208)은 실리콘 질화막을 포함하고, 예비 소자 분리막 패턴(212)은 실리콘 산화물을 포함할 때, 인산 희석액을 이용하는 습식 식각 공정에 의해 마스크 패턴(208)을 제거할 수 있다.Referring to FIG. 5, the exposed mask pattern 208 is removed. According to an exemplary embodiment, the mask pattern 208 may be removed using a material having a polishing selectivity with respect to the preliminary isolation layer pattern 212. For example, when the mask pattern 208 includes a silicon nitride film and the preliminary isolation layer pattern 212 includes silicon oxide, the mask pattern 208 may be removed by a wet etching process using a phosphate diluent. .

다음에, 패드 산화막 패턴(206)을 제거한다. 패드 산화막 패턴(206)은 습식 식각 공정에 의해 제거될 수 있다. 이로써, 예비 소자 분리막 패턴(212) 사이에 플로팅 게이트를 형성하기 위한 개구부(215)가 생성된다.Next, the pad oxide film pattern 206 is removed. The pad oxide layer pattern 206 may be removed by a wet etching process. As a result, an opening 215 for forming a floating gate is formed between the preliminary isolation layer patterns 212.

여기에서, 상기 패드 산화막 패턴(206)을 제거할 때, 습식 식각 공정에 의해 제거하는데, 이때, 상기 예비 소자 분리막 패턴(212)의 측벽 일부가 식각될 수 있다.When the pad oxide layer pattern 206 is removed by a wet etching process, a portion of the sidewall of the preliminary device isolation layer pattern 212 may be etched.

도 6을 참조하면, 상기 예비 소자 분리막 패턴(212) 사이로 노출된 반도체 기판(200) 상에 터널 산화막(216)을 형성한다. 상기 터널 산화막(216)은 실리콘 산화물로 형성될 수 있다. 또한, 터널 산화막(216)은 열 산화 공정 또는 화학 기상 증착 공정과 같은 공정에 의해 형성될 수 있다.Referring to FIG. 6, a tunnel oxide layer 216 is formed on the semiconductor substrate 200 exposed between the preliminary isolation layer patterns 212. The tunnel oxide layer 216 may be formed of silicon oxide. In addition, the tunnel oxide film 216 may be formed by a process such as a thermal oxidation process or a chemical vapor deposition process.

이어서, 터널 산화막(216) 및 예비 소자 분리막 패턴(212) 표면을 따라 폴리실리콘막(218)을 형성한다. 상기 폴리실리콘막은 후속 공정을 통해 플로팅 게이트 전극으로 전환된다.Subsequently, a polysilicon film 218 is formed along the surfaces of the tunnel oxide film 216 and the preliminary isolation layer pattern 212. The polysilicon film is converted into a floating gate electrode through a subsequent process.

상기 폴리실리콘막(218)을 개구부의 내부를 완전하게 채우지 않을 정도의 두께로 형성한다. 상기 폴리실리콘막(218)은 불순물이 도핑된 폴리실리콘막일 수 있다.The polysilicon film 218 is formed to a thickness such that the inside of the opening is not completely filled. The polysilicon film 218 may be a polysilicon film doped with impurities.

상기 폴리실리콘막(218) 상에 개구부를 완전하게 채우는 실리콘 산화막(220) 을 형성한다. 상기 실리콘 산화막(220)은 BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS, HDP-CVD 산화막을 포함한다.A silicon oxide film 220 is formed on the polysilicon film 218 to completely fill the openings. The silicon oxide film 220 includes a BPSG, PSG, BSG, USG, SOG, TEOS, PE-TEOS, and HDP-CVD oxide.

도 7을 참조하면, 폴리실리콘막(218)의 상부면이 노출되도록 화학 기계적 연마 공정과 같은 연마 공정을 이용하여 실리콘 산화막(220)을 부분적으로 제거한다. 즉, 상기 폴리실리콘막(218)을 연마 저지막으로 사용하여 상기 폴리실리콘막(218) 상에 형성된 실리콘 산화막(220)을 제거한다.Referring to FIG. 7, the silicon oxide film 220 is partially removed using a polishing process such as a chemical mechanical polishing process so that the top surface of the polysilicon film 218 is exposed. That is, the silicon oxide film 220 formed on the polysilicon film 218 is removed using the polysilicon film 218 as the polishing stopper film.

상기 폴리실리콘막(218)과 상기 실리콘 산화막을(220) 연마할 때, 상기 연마 공정에서 사용되는 슬러리 조성물은 실리콘 산화막(220)에 대하여는 높은 연마 속도를 갖는 반면, 폴리실리콘막(218)에 대하여는 낮은 연마 속도를 가질 것이 요구된다. 폴리실리콘막(218)에 포함되는 폴리실리콘은 소수성이고, 실리콘 산화막(220)에 포함되는 실리콘 산화물은 친수성이므로 소수성막에 대하여 친수성막이 높은 연마 선택비를 갖는 슬러리 조성물을 이용하는 연마 공정을 수행한다.When polishing the polysilicon film 218 and the silicon oxide film 220, the slurry composition used in the polishing process has a high polishing rate with respect to the silicon oxide film 220, while with respect to the polysilicon film 218. It is required to have a low polishing rate. Since the polysilicon included in the polysilicon film 218 is hydrophobic, and the silicon oxide included in the silicon oxide film 220 is hydrophilic, a polishing process using a slurry composition having a high polishing selectivity relative to the hydrophobic film is performed.

구체적으로 상기 슬러리 조성물은 세리아 연마제, 폴리머 첨가제, 물 및 수소이온지수 조절제를 포함한다. 상기 슬러리 조성물에 대한 설명은 상술한 바와 같으므로 구체적인 설명은 생략하기로 한다.Specifically, the slurry composition includes a ceria abrasive, a polymer additive, water, and a hydrogen ion index regulator. Since the description of the slurry composition is as described above, a detailed description thereof will be omitted.

도 8을 참조하면, 예비 소자 분리막 패턴(212)의 상부면이 노출될 때까지 상기 노출된 폴리실리콘막(218)의 일부를 제거하여 노드 분리된 예비 플로팅 게이트 전극(226)을 형성한다.Referring to FIG. 8, a portion of the exposed polysilicon layer 218 is removed until the upper surface of the preliminary isolation layer pattern 212 is exposed to form a node-separated preliminary floating gate electrode 226.

이어서, 도시되어 있지는 않지만, 상기 예비 플로팅 게이트 전극(226) 및 실리콘 산화막(220) 상에 제2 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 제2 포토레지스트 패턴은 플로팅 게이트 전극(226)이 형성될 영역을 마스킹하도록 형성된다.Next, although not shown, a second photoresist pattern (not shown) is formed on the preliminary floating gate electrode 226 and the silicon oxide layer 220. The second photoresist pattern is formed to mask a region where the floating gate electrode 226 is to be formed.

도 9를 참조하면, 상기 제2 포토레지스트 패턴을 식각 마스크로 사용하여 예비 플로팅 게이트 전극(226)을 식각함으로써 고립된 U자 형상의 플로팅 게이트 전극(228)을 형성한다.Referring to FIG. 9, an isolated U-shaped floating gate electrode 228 is formed by etching the preliminary floating gate electrode 226 using the second photoresist pattern as an etching mask.

상기 플로팅 게이트 전극(228)을 형성한 후, 상기 제2 포토레지스트 패턴을 에싱(ashing) 및 스트립(strip) 공정을 수행함으로서 제거한다.After forming the floating gate electrode 228, the second photoresist pattern is removed by performing an ashing and strip process.

플로팅 게이트 전극(228) 내부에 남아 있는 실리콘 산화막 패턴을 제거한다. 또한, 플로팅 게이트 전극(228)과 측벽과 접하는 예비 소자 분리막 패턴(212)의 일부분을 제거한다. 상기 공정에 의해 상기 예비 소자 분리막에 비해 낮은 높이를 갖는 소자 분리막 패턴(230)이 완성된다.The silicon oxide film pattern remaining inside the floating gate electrode 228 is removed. In addition, a portion of the preliminary isolation layer pattern 212 that contacts the floating gate electrode 228 and the sidewall is removed. By the above process, the device isolation layer pattern 230 having a height lower than that of the preliminary device isolation layer is completed.

상기 실리콘 산화막 패턴 및 예비 소자 분리막의 일부분이 제거됨으로써, 플로팅 게이트 전극(228)의 상부, 내부 및 외부 측면 및 후면이 노출된다.By removing portions of the silicon oxide layer pattern and the preliminary isolation layer, the upper, inner and outer side surfaces and the rear surface of the floating gate electrode 228 are exposed.

상기 노출된 플로팅 게이트 전극(228) 및 소자 분리막 패턴(230)의 상면에 연속적으로 유전막(232)을 형성한다. 상기 유전막(232)은 산화막, 질화막 및 산화막이 적층된 형상을 갖도록 형성할 수 있다.The dielectric layer 232 is continuously formed on the exposed top surfaces of the floating gate electrode 228 and the device isolation layer pattern 230. The dielectric film 232 may be formed to have a stacked shape of an oxide film, a nitride film, and an oxide film.

상기 플로팅 게이트 전극(228)이 U자 형상으로 고립된 패턴 형상을 갖게 되어, 유전막(232)이 형성되는 플로팅 게이트 전극(228)의 전면 및 후면과 내면 및 외부 측면까지 노출되어 있으므로 유전막(232)의 증착 면적이 증가된다. 이로 인해 불 휘발성 메모리 장치의 셀에서 커플링비를 충분히 증가시킬 수 있다.The floating gate electrode 228 has a pattern shape in which the floating gate electrode 228 is isolated in a U-shape, and is exposed to the front and rear and inner and outer sides of the floating gate electrode 228 on which the dielectric film 232 is formed. The deposition area of is increased. This can sufficiently increase the coupling ratio in the cells of the nonvolatile memory device.

이어서, 상기 유전막(232) 상에 제2 도전막(도시되지 않음)을 형성한다. 상기 제2 도전막은 불순물이 도핑된 폴리실리콘막을 증착한 후, 금속 또는 금속 실리사이드막을 증착함으로서 다층막 구조로 형성할 수 있다.Subsequently, a second conductive layer (not shown) is formed on the dielectric layer 232. The second conductive layer may be formed in a multilayer structure by depositing a polysilicon layer doped with impurities and then depositing a metal or metal silicide layer.

계속해서, 상기 제2 도전막, 유전막(232) 및 플로팅 게이트 전극(228)에 대하여 사진 식각 공정을 수행하여 컨트롤 게이트 전극, 유전막 패턴, 플로팅 게이트 전극(228) 및 터널 산화막 패턴을 포함하는 불 휘발성 메모리 장치의 게이트 구조물이 완성된다.Subsequently, a photolithography process is performed on the second conductive layer, the dielectric layer 232, and the floating gate electrode 228 to include a nonvolatile structure including a control gate electrode, a dielectric layer pattern, a floating gate electrode 228, and a tunnel oxide layer pattern. The gate structure of the memory device is completed.

상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 산성을 띠고 PEG와 같은 폴리머 첨가제가 포함된 슬러리 조성물을 이용하여 화학 기계적 연마 공정을 수행함으로써, 폴리실리콘막 및 실리콘 산화막의 연마 선택비를 증가시킬 수 있다. 따라서, 상기 폴리실리콘막을 연마 저지막으로 하고, 실리콘 산화막을 연마 대상막으로 하는 연마 공정에 효율적으로 적용할 수 있다.As described above, according to a preferred embodiment of the present invention, by performing a chemical mechanical polishing process using a slurry composition which is acidic and contains a polymer additive such as PEG, the polishing selectivity of the polysilicon film and the silicon oxide film is increased. You can. Therefore, the polysilicon film can be effectively applied to a polishing process using the polishing stop film and the silicon oxide film as the polishing target film.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (6)

세리아 연마제 0.001 내지 5 중량%;Ceria abrasive from 0.001 to 5% by weight; 폴리머 첨가제 0.001 내지 0.1 중량%;0.001 to 0.1 weight percent polymer additive; 수소이온지수 조절제(pH) 0.001 내지 0.1 중량%; 및Hydrogen ion index regulator (pH) 0.001 to 0.1 wt%; And 여분의 물을 포함하고,Contains excess water, 상기 수소이온지수 조절제는 전체 조성물의 수소이온지수를 2 내지 7로 유지하도록 산(acid)을 포함하는 것을 특징으로 하는 슬러리 조성물.The hydrogen ion index regulator is a slurry composition, characterized in that it comprises an acid (acid) to maintain the hydrogen ion index of the entire composition at 2 to 7. 제1항에 있어서, 상기 수소이온지수 조절제는 염산, 질산 또는 유기산을 포함하는 것을 특징으로 하는 슬러리 조성물.The slurry composition of claim 1, wherein the hydrogen ion index regulator comprises hydrochloric acid, nitric acid or organic acid. 제 1항에 있어서, 상기 폴리머 첨가제는 PEG(Poly Ethylene Glycol)을 포함하는 것을 특징으로 하는 슬러리 조성물.The slurry composition of claim 1, wherein the polymer additive comprises poly ethylene glycol (PEG). 제3항에 있어서, 상기 PEG는 10,000 내지 1,000,000의 분자량을 갖는 것을 특징으로 하는 슬러리 조성물.The slurry composition of claim 3, wherein the PEG has a molecular weight of 10,000 to 1,000,000. 기판 상에 폴리실리콘으로 이루어진 연마 저지막을 형성하는 단계;Forming a polishing stopper film made of polysilicon on the substrate; 상기 연마 저지막 상에 실리콘 산화물로 이루어진 연마 대상막을 형성하는 단계; 및Forming a polishing target film made of silicon oxide on the polishing stopper film; And 상기 연마 대상막을 연마하기 위한 세리아 연마제 0.001 내지 5 중량%과, 폴리머 첨가제 0.001 내지 0.1 중량%과, 수소이온지수 조절제(pH) 0.001 내지 0.1 중량%과, 여분의 물을 포함하고, 상기 수소이온지수 조절제는 전체 조성물의 수소이온지수를 2 내지 7로 유지하도록 산(acid)을 포함하는 것을 특징으로 하는 슬러리 조성물을 연마 패드 상에 제공하면서 상기 연마 패드 표면과 상기 연마 대상막의 표면을 접촉시켜 상기 연마 저지막이 노출될 때까지 상기 연마 대상막을 연마하는 단계를 포함하는 화학 기계적 연마 방법.0.001 to 5% by weight of a ceria abrasive for polishing the polishing target film, 0.001 to 0.1% by weight of a polymer additive, 0.001 to 0.1% by weight of a hydrogen ion index modifier (pH), and excess water. The modifier comprises an acid to maintain the hydrogen ion index of the entire composition at 2 to 7 while providing a slurry composition on the polishing pad while contacting the surface of the polishing pad surface with the surface of the polishing target film to perform polishing. Polishing the polishing target film until the stopper film is exposed. 제5항에 있어서, 상기 연마 저지막과 상기 연마 대상막의 식각 선택비가 1:120이상인 것을 특징으로 하는 화학 기계적 연마 방법.The chemical mechanical polishing method of claim 5, wherein an etching selectivity ratio of the polishing stopper film and the polishing target film is 1: 120 or more.
KR1020060061785A 2006-07-03 2006-07-03 Slurry composition and method of mechanical chemical polishing using the same KR20080003485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061785A KR20080003485A (en) 2006-07-03 2006-07-03 Slurry composition and method of mechanical chemical polishing using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061785A KR20080003485A (en) 2006-07-03 2006-07-03 Slurry composition and method of mechanical chemical polishing using the same

Publications (1)

Publication Number Publication Date
KR20080003485A true KR20080003485A (en) 2008-01-08

Family

ID=39214634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061785A KR20080003485A (en) 2006-07-03 2006-07-03 Slurry composition and method of mechanical chemical polishing using the same

Country Status (1)

Country Link
KR (1) KR20080003485A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485031B1 (en) * 2014-10-14 2015-01-21 주식회사 유진전기감리 Safety device for insulation connector of underground line

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485031B1 (en) * 2014-10-14 2015-01-21 주식회사 유진전기감리 Safety device for insulation connector of underground line

Similar Documents

Publication Publication Date Title
KR100829594B1 (en) Slurry composition for chemical mechanical polishing and method of manufacturing a semiconductor memory device using the same
US7196010B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
KR100852242B1 (en) Slurry composition for chemical mechanical polishing, method of polishing using the same and method of manufacturing a semiconductor memory device
US7718535B2 (en) Slurry compositions and CMP methods using the same
KR100814416B1 (en) High planarity slurry composition and method of chemical mechanical polishing using the same
KR101075491B1 (en) Method for manufacturing semiconductor device
US20050130428A1 (en) Slurry compositions and CMP methods using the same
KR101037526B1 (en) Chemical Mechanical Polishing Composition and Method for Manufacturing Semiconductor Device Using the Same
US20020197855A1 (en) Chemical mechanical polishing slurry and process for ruthenium films
US7018924B2 (en) CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same
KR100793240B1 (en) Slurry composition, method of polishing using the slurry composition and method of manufacturing a non-volatile memory device
US6746314B2 (en) Nitride CMP slurry having selectivity to nitride
KR100750191B1 (en) Slurry composition, Chemical mechanical polishing method using the slurry composition and Method of manufacturing a Non-Volatile Memory device using the same
US20040203252A1 (en) CMP slurry for nitride and CMP method using the same
KR100648264B1 (en) Slurry for ruthenium cmp, cmp method for ruthenium using the slurry and method for forming ruthenium electrode using the ruthenium cmp
KR101285948B1 (en) Multi-selective polishing slurry composition and method for fabricating semiconductor device using the same
KR20170068309A (en) Method for fabricating semiconductor device
US20060143993A1 (en) Slurry compositions for use in chemical mechanical polishing and method of manufacturing semiconductor device using the same
KR20080003485A (en) Slurry composition and method of mechanical chemical polishing using the same
KR100829598B1 (en) Method of high planarity chemical mechanical polishing and method of manufacturing semiconductor device
KR101161482B1 (en) Polishing slurry composition having improved etch selectivity of silicon oxide to poly silicon and method for fabricating semiconductor device using the same
US20040147123A1 (en) Chemical mechanical polishing slurry for ruthenium titanium nitride and polishing process using the same
KR100487917B1 (en) Chemical mechanical polishing method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination