KR20080000988A - Method of organic thin film transistor - Google Patents

Method of organic thin film transistor Download PDF

Info

Publication number
KR20080000988A
KR20080000988A KR1020060058954A KR20060058954A KR20080000988A KR 20080000988 A KR20080000988 A KR 20080000988A KR 1020060058954 A KR1020060058954 A KR 1020060058954A KR 20060058954 A KR20060058954 A KR 20060058954A KR 20080000988 A KR20080000988 A KR 20080000988A
Authority
KR
South Korea
Prior art keywords
substrate
noble metal
forming
electrode
conductive film
Prior art date
Application number
KR1020060058954A
Other languages
Korean (ko)
Other versions
KR101331899B1 (en
Inventor
김경록
서현식
백승한
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060058954A priority Critical patent/KR101331899B1/en
Publication of KR20080000988A publication Critical patent/KR20080000988A/en
Application granted granted Critical
Publication of KR101331899B1 publication Critical patent/KR101331899B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133516Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35Non-linear optics
    • G02F1/355Non-linear optics characterised by the materials used
    • G02F1/361Organic materials
    • G02F1/3619Organometallic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

A method for manufacturing an organic thin film transistor is provided to form a conductive wire using noble metal particles, thereby improving the coating characteristic with an organic layer and simplifying the manufacturing process. A gate electrode is formed on a substrate. A gate insulating layer is formed on the resultant including the gate electrode. An active pattern is formed on the gate insulating layer by using an organic material. Source and drain electrodes are formed on the active pattern by using noble metal particles(190). A passivation layer having a contact hole is formed on the resultant substrate. A pixel electrode is formed on the passivation layer, wherein the pixel electrode is connected to the drain electrode through the contact hole.

Description

유기 박막 트랜지스터의 제조방법{METHOD OF ORGANIC THIN FILM TRANSISTOR}Manufacturing method of organic thin film transistor {METHOD OF ORGANIC THIN FILM TRANSISTOR}

도 1a 내지 도 1c는 본 발명의 실시예에 따른 귀금속 나노입자를 이용하여 귀금속 도전막을 형성하는 과정을 순차적으로 나타내는 예시도.1A to 1C are exemplary views sequentially illustrating a process of forming a noble metal conductive film using noble metal nanoparticles according to an embodiment of the present invention.

도 2는 도 1c에 도시된 귀금속 도전막의 주사전자현미경 사진을 나타내는 도면.2 is a scanning electron micrograph of the precious metal conductive film shown in FIG. 1C.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법을 순차적으로 나타내는 단면도.3A to 3E are cross-sectional views sequentially illustrating a method of manufacturing an organic thin film transistor according to an exemplary embodiment of the present invention.

** 도면의 주요 부분에 대한 부호의 설명 **** Description of symbols for the main parts of the drawing **

110 : 기판 180 : 자기조립단분자막110 substrate 180 self-assembled monolayer

190~190" : 귀금속 나노입자190 ~ 190 ": Precious Metal Nanoparticles

본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 귀금속 나노입자를 이용하여 유기 박막트랜지스터의 소오스전극 및 드레인전극을 형성한 유기 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing an organic thin film transistor, and more particularly, to a method for manufacturing an organic thin film transistor in which a source electrode and a drain electrode of an organic thin film transistor are formed using noble metal nanoparticles.

유기 박막 트랜지스터(Organic Thin Film Transistor; OTFT)는 종래 실리콘 박막 트랜지스터로써 실현할 수 없는 플렉시블(flexible) 디스플레이, 스마트 카드 등의 응용분야에 핵심소자로 활용될 수 있기 때문에 그 관심이 커져가고 있다.Organic thin film transistors (OTFTs) are of increasing interest because they can be used as core devices in applications such as flexible displays and smart cards that cannot be realized as conventional silicon thin film transistors.

종래 AMLCD(Active Matrix Liquid Crystal Display)에 사용되는 능동형 소자인 비정질 실리콘 박막 트랜지스터는 그 제조온도가 약 360℃ 정도로 고온이므로, 고온의 제조온도에서 사용할 수 있는 고가의 플라스틱 기판을 적용해야 하며 유연성 관점에서도 무기물 소자의 특성상 깨질 수 있는 단점이 있었다.Amorphous silicon thin film transistors, which are active devices used in conventional AMLCDs (Active Matrix Liquid Crystal Display), have a high temperature of about 360 ° C. Due to the nature of the inorganic device has a disadvantage that can be broken.

그에 반하여 유기물을 이용하여 소자를 제작할 경우에는 상온에서의 공정이 가능하고 그에 따라 유연성이 있고 가벼운 플라스틱 기판의 사용이 가능해지고 간단한 공정으로 소자를 제작할 수 있어 생산성 면에서 유리하다. 그러므로, 최근 상온 근처의 온도에서 증착 가능하면서도 유연성을 보장할 수 있는 유기 박막 트랜지스터의 필요성은 점점 커져가고 있다.On the contrary, when the device is manufactured using organic materials, the process can be performed at room temperature, and thus, the flexible and light plastic substrate can be used, and the device can be manufactured by a simple process, which is advantageous in terms of productivity. Therefore, the need for an organic thin film transistor capable of depositing at a temperature near room temperature and ensuring flexibility is increasing.

하지만, 현재까지 유기 박막 트랜지스터에서는 특성상 이동도가 1cm2/Vsec 이하의 열악한 특성을 보이는 소자들이 대부분이며, 공기 중에서의 안정성이 저하되는 경우가 큰 문제로 지적되었다.However, it has been pointed out that the organic thin film transistors have a large number of devices showing poor characteristics of less than 1 cm 2 / Vsec in terms of characteristics, and that the stability in air is deteriorated.

이러한 문제를 해결하기 위해서, 유기 반도체 물질인 펜타센(pentacene)을 유기 박막 트랜지스터의 반도체층으로 적용시키는 연구가 활발히 진행되고 있다. 그 이유는 펜타센이 적용된 유기 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터의 성능과 대등할 정도의 우수한 이동도 특성을 보여 줄 뿐만 아니라 공기 중에서 상당히 안정적인 특성을 보여주기 때문이다.In order to solve this problem, studies are being actively conducted to apply pentacene, an organic semiconductor material, to a semiconductor layer of an organic thin film transistor. The reason is that the pentacene-based organic thin film transistor not only shows excellent mobility characteristics comparable to that of an amorphous silicon thin film transistor, but also shows a fairly stable characteristic in air.

여기서, 상기 유기 박막 트랜지스터의 반도체층으로 펜타센을 적용하는 경우에는 소오스전극 및 드레인전극으로 금(gold, Au), 은(silver, Ag)과 같은 귀금속물질이 주로 사용되고 있다. 그 이유는 금의 일함수(work function)가 5.1eV로 펜타센의 HOMO(Highest Occupied Molecular Orbital)인 6.02eV와 가장 유사하기 때문이다. 참고로, 상기 HOMO는 반도체의 가전자대 최고 에너지를 나타낸다.In the case of applying pentacene as a semiconductor layer of the organic thin film transistor, precious metal materials such as gold (Au) and silver (Ag) are mainly used as the source electrode and the drain electrode. This is because the work function of gold is 5.1 eV, which is the most similar to 6.02 eV of Pentacene's Highest Occupied Molecular Orbital (HOMO). For reference, the HOMO represents the valence band peak energy of the semiconductor.

즉, 펜타센은 p형 반도체이므로 전극에서 펜타센의 HOMO 레벨로 정공(hole)이 이동하여 전류가 흐르게 된다. 이때, 펜타센과 전극과의 에너지 장벽이 낮을수록 정공이 더 쉽게 이동하게 된다. 따라서, 펜타센과 유사하게 높은 일함수를 갖는 물질을 상기 소오스전극 및 드레인전극으로 사용하는 것이 바람직하고, 그에 따라 일함수가 5.1eV로 가장 유사한 금이 바람직한 재료로서 사용되고 있는 것이다.That is, since pentacene is a p-type semiconductor, holes move from the electrode to the HOMO level of pentacene and current flows. In this case, the lower the energy barrier between the pentacene and the electrode, the easier the holes move. Therefore, it is preferable to use a material having a high work function similar to pentacene as the source electrode and the drain electrode, whereby gold having the most similar work function to 5.1 eV is used as the preferred material.

그러나, 금을 상기 소오스전극 및 드레인전극의 재료로 사용할 경우에는 금의 가격이 고가이므로 생산성이 떨어지고 그와 더불어 금의 특성상 공정제어가 어려운 단점이 있다.However, when gold is used as a material of the source electrode and the drain electrode, the price of gold is high, so productivity is low, and in addition, process control is difficult due to the characteristics of gold.

또한, 일반적으로 금을 이용하여 도전막을 형성하기 위해서는 증발기(evaporator)와 같은 진공증착장비를 이용하게 되는데, 상기 진공증착장비는 10-7Torr 정도의 고진공 상태를 요구하기 때문에 증착시간과 장비가격이 매우 높은 단점이 있다.In addition, in order to form a conductive film using gold, a vacuum deposition apparatus such as an evaporator is generally used. Since the vacuum deposition apparatus requires a high vacuum state of about 10 -7 Torr, the deposition time and the equipment price are high. There is a very high disadvantage.

그리고, 상기 증착물질인 금은 매우 비싼 재료로서 증착장비 내에 원하지 않는 부분까지 증착이 되므로 매우 비효율적이며 재료의 소비가 높으며, 금 도전막은 형성 이후 대기에 취약하여 도전막 표면이 오염을 받게 되는데, 이는 후속 공정인 노광, 식각 및 스트립(strip)공정에 나쁜 영향을 미친다.In addition, since the deposition material gold is a very expensive material and is deposited to an unwanted portion in the deposition equipment, it is very inefficient and consumes a high amount of material. It adversely affects the subsequent processes of exposure, etching and stripping.

또한, 상기 진공증착장비로 증착된 금 도전막은 가용성(soluble) 유기 반도체 및 유기 절연막과의 코팅(coating)성이 좋지 못하여, 계면에 솔벤트가 침투하여 필링(peeling)이 일어나는 문제가 있다.In addition, the gold conductive film deposited by the vacuum deposition equipment is poor in coating (soluble) with a soluble organic semiconductor and the organic insulating film, there is a problem that the penetration of the solvent (peeling) due to the penetration of the solvent.

본 발명은 상기한 문제를 해결하기 위한 것으로, 귀금속 나노입자를 이용하여 도전막 형성공정을 단순화하며 유기막과의 코팅특성을 향상시킨 유기 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method of manufacturing an organic thin film transistor which simplifies a conductive film forming process using noble metal nanoparticles and improves coating characteristics with an organic film.

기타 본 발명의 다른 특징 및 목적은 이하 발명의 구성 및 특허청구범위에서 상세히 설명될 것이다.Other features and objects of the present invention will be described in detail in the configuration and claims of the invention below.

상기한 목적을 달성하기 위하여, 본 발명의 유기 박막 트랜지스터의 제조방법 기판 위에 게이트전극을 형성하는 단계; 상기 기판 위에 게이트절연막을 형성하는 단계; 상기 기판 위에 유기물질로 액티브패턴을 형성하는 단계; 상기 액티브패턴 위에 귀금속 나노입자로 소오스전극과 드레인전극을 형성하는 단계; 상기 기판 위에 콘택홀이 형성된 보호막을 형성하는 단계; 및 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing an organic thin film transistor of the present invention comprising the steps of forming a gate electrode on a substrate; Forming a gate insulating film on the substrate; Forming an active pattern of an organic material on the substrate; Forming a source electrode and a drain electrode with noble metal nanoparticles on the active pattern; Forming a protective film having contact holes formed on the substrate; And forming a pixel electrode electrically connected to the drain electrode through the contact hole.

이하, 첨부한 도면을 참조하여 본 발명의 유기 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of a method for manufacturing an organic thin film transistor of the present invention in detail.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 귀금속 도전막을 형성하는 과정을 순차적으로 나타내는 예시도로써, 귀금속 나노입자를 이용하여 귀금속 도전막을 형성하는 과정을 나타내고 있다.1A to 1C are exemplary views sequentially illustrating a process of forming a noble metal conductive film according to an embodiment of the present invention, and illustrating a process of forming a noble metal conductive film using noble metal nanoparticles.

도 1a에 도시된 바와 같이, 유기 박막 트랜지스터의 어레이 기판과 같은 기판(110) 위에 소정 두께의 자기조립단분자막(180)을 형성한다.As shown in FIG. 1A, a self-assembled monolayer 180 having a predetermined thickness is formed on a substrate 110 such as an array substrate of an organic thin film transistor.

이때, 상기 기판(110)에 산-염기 표면처리와 세정 및 건조공정을 진행한 후, 대기(ambient)상태에서 상기 기판(110) 표면에 화학적 결합을 할 수 있는 APMDES, APTMS, CPTES, CPDMMS와 같은 분자들을 이용하여 자기조립단분자막(180)을 형성하게 된다.At this time, after the acid-base surface treatment and cleaning and drying process on the substrate 110, and APMDES, APTMS, CPTES, CPDMMS that can chemically bond to the surface of the substrate 110 in the atmosphere (ambient) Self-assembled monolayer 180 is formed using the same molecules.

이후, 도 1b에 도시된 바와 같이, 상기 자기조립단분자막(180)이 형성된 기판(180)을 원하는 크기의 귀금속 나노입자, 예를 들어 금 나노입자(190)가 용해된 콜로이드(collid)용액(195)에 약 0.1~10시간, 예를 들어 1시간 정도 담구어 놓는다.Subsequently, as shown in FIG. 1B, the colloidal solution 195 in which noble metal nanoparticles, for example, gold nanoparticles 190, is dissolved is formed on a substrate 180 on which the self-assembled monolayer 180 is formed. ) Soak for about 0.1 to 10 hours, for example, 1 hour.

이때, 상기 콜로이드 용액(195)에 용해된 금 나노입자(190)는 기판(110) 표면의 자기조립단분자막(180)에 부착되게 되며, 상기 금 나노입자(190)가 부착된 기판(110)을 상기 콜로이드 용액(195)에서 꺼내어 삼차 증류수로 씻은 후, 질소 가스로 건조시키게 된다.In this case, the gold nanoparticles 190 dissolved in the colloidal solution 195 are attached to the self-assembled monolayer 180 on the surface of the substrate 110, and the substrate 110 to which the gold nanoparticles 190 are attached. The colloidal solution 195 is removed, washed with tertiary distilled water, and then dried with nitrogen gas.

그리고, 도 1c에 도시된 바와 같이, 금 나노입자(190)의 표면 곡률(curvature)에 의한 거칠기를 보완하기 위해상기 금 나노입자(190)가 부착된 기 판(110)을 Au3++NH2OH용액에 약 0.1~100초, 예를 들어 5초 정도 담근 후 꺼내어 삼차 증류수로 씻은 후, 질소 가스로 건조시킨다. 이때, 상기 Au3++NH2OH용액에 담겨진 상태에서 상기 금 나노입자(190)는 그 자체가 시드(seed)로 작용하여 성장함으로써 기판(110) 위에 상기 기판(110) 표면이 덮이도록 반경이 커진 금 나노입자(190', 190")로 이루어진 금 도전막(170)이 형성되게 된다.In addition, as shown in FIG. 1C, in order to compensate for the roughness due to the surface curvature of the gold nanoparticles 190, the substrate 110 to which the gold nanoparticles 190 are attached is Au 3+ + NH. Soak in 2 OH solution for about 0.1-100 seconds, for example 5 seconds, take out, wash with tertiary distilled water, and then dry with nitrogen gas. At this time, the gold nanoparticles 190 are grown in a state in which the Au 3 + + NH 2 OH solution itself acts as a seed (seed) radius so that the surface of the substrate 110 is covered on the substrate 110 The gold conductive film 170 formed of the enlarged gold nanoparticles 190 ′ and 190 ″ is formed.

도 2는 도 1c에 도시된 귀금속 도전막의 주사전자현미경(scanning electron microscope; SEM) 사진을 나타내는 도면으로, 도시된 바와 같이 금 나노입자(190")가 성장하여 기판 표면을 덮도록 반경이 커져 금 도전막(170)을 형성하였음을 알 수 있다.FIG. 2 is a scanning electron microscope (SEM) photograph of the noble metal conductive film shown in FIG. 1C. As shown in FIG. 2, the radius of the gold nanoparticles 190 ′ grows to cover the substrate surface. It can be seen that the conductive film 170 is formed.

이와 같이 성장한 금 나노입자(190', 190")로 이루어진 도전막(170)을 포토리소그래피(photolithography)기술이나 비-포토리소그래피(non-photolithography)기술을 통해 소정형태로 패터닝함으로써 유기 박막 트랜지스터의 소오스전극 및 드레인전극을 제조할 수 있게 된다.The organic thin film transistor is formed by patterning the conductive film 170 including the gold nanoparticles 190 ′ and 190 ″ grown in this manner into a predetermined shape through photolithography or non-photolithography. An electrode and a drain electrode can be manufactured.

상기 비-포토리소그래피기술은 상기 포토리소그래피기술을 대체하는 기술로, 예를 들면 마이크로콘택 프린팅(microcontact printing; μCP), 레플리카 몰딩(replica molding; REM), 마이크로트랜스퍼 몰딩(microtransfer molding; μTM), MIMIC(micromolding in capillaries), SAMIM(solvent-assisted micromolding) 또는 잉크젯 프린팅(ink-jet printing) 등이 있다.The non-photolithography technique replaces the photolithography technique, for example, microcontact printing (μCP), replica molding (REM), microtransfer molding (μTM), MIMIC (micromolding in capillaries), solvent-assisted micromolding (SAMIM) or ink-jet printing.

이들 비-포토리소그래피기술은 프린팅용 탄성 고무 스탬프(stamp) 또는 몰드(mold) 등을 사용하여 원하는 패턴을 기판으로 전사시키는 방식으로 30nm∼1㎛의 고해상도를 가진다. 상기 스탬프 또는 몰드는 천연고무나 합성고무 등의 탄성 중합체인 엘라스토머(elastomer)로 구성된다. 특히, 이들 기술은 종래의 포토리소그래피기술에 비해 저비용으로 대면적의 패턴을 손쉽게 형성할 수 있는 장점을 가지고 있다.These non-photolithography techniques have a high resolution of 30 nm to 1 탆 in such a manner as to transfer a desired pattern onto a substrate by using an elastic rubber stamp or mold for printing. The stamp or mold is composed of an elastomer which is an elastomer such as natural rubber or synthetic rubber. In particular, these techniques have the advantage of easily forming a large area pattern at low cost compared to the conventional photolithography technique.

이와 같이 금 나노입자를 이용하여 형성된 금 도전막 배선은 다음과 같은 장점을 가진다.Thus, the gold conductive film wiring formed using the gold nanoparticles has the following advantages.

첫째로, 금 나노입자는 콜로이드용액으로 적은 양의 금 고체염을 이용하여 많은 양을 제조할 수 있으며, 증발기와 같은 진공증착장비보다 값비싼 금의 소비량이 적고 한번 만든 금 나노입자 용액은 그 개수가 1nM의 농도로서 금 도전막 표면 형성을 위해 여러 번 사용가능한 이점이 있다.First, gold nanoparticles are colloidal solutions that can be manufactured in large quantities using a small amount of gold solid salts.The gold nanoparticles are less expensive than vacuum evaporators such as evaporators. There is an advantage that can be used several times for forming the gold conductive film surface at a concentration of 1 nM.

둘째로, 상기 금 나노입자는 전처리 없이 간단하게 캡핑 에이전트(capping agent)와 금 파우더(powder), 그리고 핫-플레이트(hot plate)만 있으면 제조 가능하며, 약 50~1000Å 반경 범위로 제조 가능하여 금 도전막의 높이를 조절할 수 있는 장점이 있다.Secondly, the gold nanoparticles can be manufactured simply by a capping agent, a gold powder, and a hot plate without pretreatment, and can be manufactured in a radius range of about 50 to 1000 μs. There is an advantage that the height of the conductive film can be adjusted.

셋째로, 증발기로 제조된 금 도전막과 비교하여 나노 크기의 표면 거칠기를 가지며, 나노입자 표면의 캡핑 에이전트를 통해 유기 반도체 및 유기 절연체에 대한 코팅특성이 좋은 장점이 있다.Third, compared with the gold conductive film manufactured by the evaporator, it has a nano-sized surface roughness, and the coating property of the organic semiconductor and the organic insulator is good through the capping agent on the surface of the nanoparticles.

넷째로, 진공장비를 쓰지 않고 일반 대기상태와 상온에서 공정 진행이 가능 하며, 이와 같이 형성된 금 나노입자 도전막은 전기적, 광학적특성이 좋은 특징이 있다.Fourth, the process can be carried out in a normal atmosphere and room temperature without using a vacuum equipment, the gold nano-particle conductive film formed as described above is characterized by good electrical and optical properties.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법을 순차적으로 나타내는 단면도이다.3A through 3E are cross-sectional views sequentially illustrating a method of manufacturing an organic thin film transistor according to an exemplary embodiment of the present invention.

도 3a에 도시된 바와 같이, 투명한 기판(110) 위에 제 1 금속물질을 증착하여 제 1 금속막을 형성한 후, 이를 패터닝하여 게이트전극(121)을 형성한다. 이때, 상기 게이트전극(121)의 패터닝공정은 포토리소그래피(photolithography)공정을 통해서 이루어진다.As shown in FIG. 3A, the first metal material is formed by depositing a first metal material on the transparent substrate 110, and then patterned to form the gate electrode 121. In this case, the patterning process of the gate electrode 121 is performed through a photolithography process.

이때, 상기 기판(110)은 유리 또는 플라스틱이 사용될 수 있으나 본 발명이 이에 한정되는 것은 아니다. 상기 플라스틱은 폴리에틸렌나프탈레이트(Polyethylenenaphthalate: PEN), 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate: PET), 폴리카보네이트(Polycarbonate), 폴리비닐알콜(Polyvinylalcohol), 폴리아크릴레이트(Polyacrylate), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbornene), 폴리에테르설폰(Polyethersulfone: PES) 등이 사용될 수 있다.In this case, the substrate 110 may be glass or plastic, but the present invention is not limited thereto. The plastic is polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polycarbonate, polyvinyl alcohol, polyacrylate, polyimide, polyimide, polynorbornene (Polynorbornene), polyethersulfone (PES) and the like can be used.

또한, 상기 제 1 금속물질은 금, 은, 구리 및 알루미늄과 같은 불투명 도전물질이나 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 등과 같은 투명 도전물질을 포함한다.In addition, the first metal material may include an opaque conductive material such as gold, silver, copper and aluminum, or a transparent conductive material such as indium tin oxide (ITO).

이어서, 도 3b에 도시된 바와 같이, 상기 게이트전극(121)을 포함하는 기판(110) 전면에 실리콘질화막(SiNx) 또는 실리콘산화막(SiOx) 등을 증착하여 게이 트절연막(115a)을 형성한다.Subsequently, as illustrated in FIG. 3B, a gate insulating film 115a is formed by depositing a silicon nitride film SiNx or a silicon oxide film SiOx on the entire surface of the substrate 110 including the gate electrode 121.

상기 게이트절연막(115a)은 Al2O3, Ta2O5, La2O5, TiO2 및 Y2O3와 같은 강유전성 절연체, SiO, SiN, AlON 등의 무기절연체, 폴리이미드(polyimide), BCB(benzocyclobutene), 폴리비닐알콜(polyvinylalcohol), 폴리아크릴레이트(polyacrylate) 등의 유기절연체를 통상적인 방법에 의해 형성하지만, 이에 한정되는 것은 아니다.The gate insulating film 115a may include ferroelectric insulators such as Al 2 O 3 , Ta 2 O 5 , La 2 O 5 , TiO 2 and Y 2 O 3 , inorganic insulators such as SiO, SiN, AlON, polyimide, Organic insulators such as benzocyclobutene (BCB), polyvinylalcohol, and polyacrylate are formed by conventional methods, but are not limited thereto.

그리고, 상기 게이트절연막(115a) 상부에 펜타센(pentacene)과 같은 저분자 유기물을 증착한 후, 선택적으로 패터닝하여 상기 게이트전극(121)과 대응하는 게이트절연막(115a) 상에 액티브패턴(124)을 형성한다.After depositing a low molecular organic material such as pentacene on the gate insulating layer 115a, the active pattern 124 is selectively formed on the gate insulating layer 115a corresponding to the gate electrode 121 by selectively patterning the organic molecules. Form.

이때, 상기 펜타센은 감광막에 의해 그 전기적 특성이 변화되기 때문에, 일반적인 포토리소그래피공정을 사용할 수가 없다. 따라서, 상기 액티브패턴(124)은 쉐도우마스크(shadow mask)를 사용하여 형성할 수 있으며, 상기 쉐도우마스크는 패턴을 형성하고자 하는 영역이 오픈되어 있는 것으로, 일반적으로 노광공정에서 사용하는 마스크와는 다른 개념을 가진다. 즉, 노광공정에서 사용하는 마스크는 광을 차단시키거나 투과시키는 영역으로 구분되는 반면에, 상기 쉐도우마스크는 오픈된영역과 막힌영역으로 구분되어, 패턴을 형성하고자 하는 물질이 상기 오픈된영역을 통해서만 증착되어 상기 오픈된영역과 동일한 형태를 가지는 패턴을 형성할 수가 있다.At this time, since the electrical property of the pentacene is changed by the photosensitive film, a general photolithography process cannot be used. Accordingly, the active pattern 124 may be formed by using a shadow mask, and the shadow mask has an open area for forming a pattern, and is generally different from a mask used in an exposure process. Has a concept. That is, the mask used in the exposure process is divided into an area that blocks or transmits light, whereas the shadow mask is divided into an open area and a blocked area, so that the material to form the pattern is only through the open area. Deposition can form a pattern having the same shape as the open area.

다음으로, 도 3c에 도시된 바와 같이, 상기 액티브패턴(124) 상에 귀금속 나 노입자를 이용하여 귀금속 도전막을 형성한 후, 상기 귀금속 도전막을 선택적으로 패터닝함으로써 상기 액티브패턴(124) 상에 소오스전극(122) 및 드레인전극(123)을 형성한다. 상기 귀금속 나노입자는 금, 은을 포함하며, 상기 귀금속 도전막은 자기조립단분자막이 표면에 형성된 기판(110)을 귀금속 나노입자용액 속에 담근 뒤 상기 귀금속 나노입자가 부착된 기판(110)을 Au3++NH2OH용액에 소정시간 담가 상기 기판(110) 표면이 덮이도록 귀금속 나노입자를 성장시킴으로써 형성되게 된다.Next, as illustrated in FIG. 3C, a precious metal conductive film is formed on the active pattern 124 using precious metal nanoparticles, and then the pattern is selectively patterned on the active pattern 124. The electrode 122 and the drain electrode 123 are formed. The noble metal nanoparticles include gold and silver, and the noble metal conductive film is immersed in a noble metal nanoparticle solution in a substrate 110 having a self-assembled monolayer on a surface thereof, and the substrate 110 having the noble metal nanoparticles attached thereon is Au 3+. It is formed by growing precious metal nanoparticles soaked in + NH 2 OH solution for a predetermined time so that the surface of the substrate 110 is covered.

또한, 상기 귀금속 도전막의 패터닝은 전술한 바와 같이 포토리소그래피공정이나 비포토리소그래피공정을 통해 형성할 수 있다.In addition, the patterning of the noble metal conductive film may be formed through a photolithography process or a non-photolithography process as described above.

이어서, 도 3d에 도시된 바와 같이, 상기 소오스전극(122) 및 드레인전극(123)을 포함하는 기판(110) 전면에 유기절연막 또는 무기절연막을 증착하여 보호막(115b) 형성한 후, 상기 보호막(115b)의 일부영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.Subsequently, as illustrated in FIG. 3D, an organic insulating film or an inorganic insulating film is deposited on the entire surface of the substrate 110 including the source electrode 122 and the drain electrode 123 to form a protective film 115b, and then the protective film ( A partial region of 115b is removed to form a contact hole 140 exposing a portion of the drain electrode 123.

다음으로, 도 3e에 도시된 바와 같이, 상기 콘택홀(140)을 포함하는 기판(110) 전면에 ITO와 같은 투명한 도전물질을 증착한 후, 이를 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.Next, as illustrated in FIG. 3E, a transparent conductive material such as ITO is deposited on the entire surface of the substrate 110 including the contact hole 140, and then selectively patterned through the contact hole 140. The pixel electrode 118 electrically connected to the drain electrode 123 is formed.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

상술한 바와 같이, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 자기조립단분자막 처리한 기판 표면에 귀금속 나노입자를 이용하여 귀금속 도전막 배선을 형성함으로써 유기막과의 코팅특성이 향상되고 공정이 단순화되는 효과를 제공한다.As described above, in the method of manufacturing the organic thin film transistor according to the present invention, the noble metal conductive layer wiring is formed by using the noble metal nanoparticles on the surface of the self-assembled monolayer film, thereby improving coating characteristics with the organic film and simplifying the process. Provide effect.

또한, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 높은 가격의 금 재료 소비가 적으며, 진공증착장비를 쓰지 않고 일반 상온에서도 간단히 제조할 수 있다.In addition, the manufacturing method of the organic thin film transistor according to the present invention is less expensive gold material consumption, it can be produced simply at normal room temperature without the use of vacuum deposition equipment.

또한, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 일반 포토리소그래피공정뿐만 아니라 미세 패턴 형성을 위한 신기술인 각종 프린팅 기술도 쉽게 적용할 수 있는 장점이 있다.In addition, the manufacturing method of the organic thin film transistor according to the present invention has the advantage that it is easy to apply not only a general photolithography process but also various printing techniques, which are new technologies for forming fine patterns.

Claims (12)

기판 위에 게이트전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 기판 위에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the substrate; 상기 기판 위에 유기물질로 액티브패턴을 형성하는 단계;Forming an active pattern of an organic material on the substrate; 상기 액티브패턴 위에 귀금속 나노입자로 소오스전극과 드레인전극을 형성하는 단계;Forming a source electrode and a drain electrode with noble metal nanoparticles on the active pattern; 상기 기판 위에 콘택홀이 형성된 보호막을 형성하는 단계; 및Forming a protective film having contact holes formed on the substrate; And 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법.And forming a pixel electrode electrically connected to the drain electrode through the contact hole. 제 1 항에 있어서, 상기 게이트절연막은 Al2O3, Ta2O5, La2O5, TiO2, dY2O3와 같은 강유전성 절연체, SiO, SiN, AlON 등의 무기절연체 또는 폴리이미드(polyimide), BCB(benzocyclobutene), 폴리비닐알콜(polyvinylalcohol), 폴리아크릴레이트(polyacrylate) 등의 유기절연체를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.The method of claim 1, wherein the gate insulating film is a ferroelectric insulator such as Al 2 O 3 , Ta 2 O 5 , La 2 O 5 , TiO 2 , dY 2 O 3 , inorganic insulators such as SiO, SiN, AlON or polyimide ( A method for manufacturing an organic thin film transistor, comprising an organic insulator such as polyimide, BCB (benzocyclobutene), polyvinylalcohol, polyacrylate, and the like. 제 1 항에 있어서, 상기 유기물질은 펜타센(pentacene)과 같은 저분자 유기물질을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.The method of claim 1, wherein the organic material comprises a low molecular weight organic material such as pentacene. 제 1 항에 있어서, 상기 귀금속은 금 또는 은을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.The method of claim 1, wherein the noble metal comprises gold or silver. 제 1 항에 있어서, 상기 소오스전극과 드레인전극을 형성하는 단계는The method of claim 1, wherein the forming of the source electrode and the drain electrode is performed. 상기 기판 표면에 자기조립단분자막을 형성하는 단계;Forming a self-assembled monolayer on the surface of the substrate; 상기 자기조립단분자막이 형성된 기판을 귀금속 나노입자용액에 담그는 단계;Dipping the substrate on which the self-assembled monolayer is formed in a noble metal nanoparticle solution; 상기 기판을 Au3++NH2OH용액에 소정시간 담가 상기 기판 표면에 귀금속 나노입자를 성장시켜 귀금속 도전막을 형성하는 단계; 및 Immersing the substrate in an Au 3+ + NH 2 OH solution for a predetermined time to grow a noble metal nanoparticle on the surface of the substrate to form a noble metal conductive film; And 상기 귀금속 도전막을 선택적으로 패터닝하여 소오스전극과 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.And selectively patterning the noble metal conductive film to form a source electrode and a drain electrode. 제 5 항에 있어서, 상기 자기조립단분자막이 형성된 기판에 산-염기 표면처리와 세정 및 건조공정을 진행하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.The method of claim 5, further comprising performing an acid-base surface treatment, a cleaning, and a drying process on the substrate on which the self-assembled monolayer is formed. 제 5 항에 있어서, 상기 귀금속 나노입자용액은 콜로이드 상태의 귀금속 나노입자용액인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.The method of claim 5, wherein the noble metal nanoparticle solution is a colloidal noble metal nanoparticle solution. 제 5 항에 있어서, 상기 자기조립단분자막이 형성된 기판을 귀금속 나노입자용액에 0.1~10시간 정도 담그는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.6. The method of claim 5, wherein the substrate on which the self-assembled monolayer is formed is immersed in a noble metal nanoparticle solution for about 0.1 to 10 hours. 제 5 항에 있어서, 상기 기판을 Au3++NH2OH용액에 0.1~100초 정도 담그는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.The method of claim 5, wherein the substrate is immersed in an Au 3+ + NH 2 OH solution for about 0.1 to 100 seconds. 제 5 항에 있어서, 상기 귀금속 도전막의 패터닝은 포토리소그래피공정을 통해 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.6. The method of claim 5, wherein the patterning of the noble metal conductive film is performed through a photolithography process. 제 5 항에 있어서, 상기 귀금속 도전막의 패터닝은 비포토리소그래피공정을 통해 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.6. The method of claim 5, wherein the patterning of the noble metal conductive film is performed through a non-photolithography process. 제 5 항에 있어서, 상기 Au3 ++NH2OH용액에 담겨진 기판을 꺼내 삼차 증류수로 씻은 후 질소 가스로 건조하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.The method of claim 5, further comprising removing the substrate contained in the Au 3 + + NH 2 OH solution, washing with tertiary distilled water, and drying with nitrogen gas.
KR1020060058954A 2006-06-28 2006-06-28 Method of organic thin film transistor KR101331899B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058954A KR101331899B1 (en) 2006-06-28 2006-06-28 Method of organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058954A KR101331899B1 (en) 2006-06-28 2006-06-28 Method of organic thin film transistor

Publications (2)

Publication Number Publication Date
KR20080000988A true KR20080000988A (en) 2008-01-03
KR101331899B1 KR101331899B1 (en) 2013-11-22

Family

ID=39213079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058954A KR101331899B1 (en) 2006-06-28 2006-06-28 Method of organic thin film transistor

Country Status (1)

Country Link
KR (1) KR101331899B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277909B1 (en) * 2011-05-31 2013-06-21 단국대학교 산학협력단 Manufacturng method for organic light emitting device and electrode of organic light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035928B1 (en) * 2004-06-25 2011-05-23 엘지디스플레이 주식회사 The liquid crystal display device and the method for fabricating the same
KR20060064987A (en) * 2004-12-09 2006-06-14 한국전자통신연구원 Conducting ink and organic semiconductor transistor and fabrication method using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277909B1 (en) * 2011-05-31 2013-06-21 단국대학교 산학협력단 Manufacturng method for organic light emitting device and electrode of organic light emitting device

Also Published As

Publication number Publication date
KR101331899B1 (en) 2013-11-22

Similar Documents

Publication Publication Date Title
US7180108B2 (en) Transistor, circuit board, display and electronic equipment
Bao et al. Silsesquioxane Resins as High‐Performance Solution Processible Dielectric Materials for Organic Transistor Applications
TWI290734B (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
KR101272769B1 (en) Patterning method, method for manufacturing organic field effect transistor, and method of manufacturing flexible printed circuit board
US20070105396A1 (en) High resolution structures defined by brush painting fluid onto surface energy patterned substrates
US20050211975A1 (en) Thin film transistor and semiconductor device using the same
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
JP5132053B2 (en) Method for producing organic thin film transistor
US20120211740A1 (en) Method for Fabricating Organic Devices
US20060258070A1 (en) Organic thin film transistor, display device using the same and method of fabricating the same
KR20080040119A (en) Method for fabricating organic thin film transistor using self assembled monolayer forming compound containing dichlorophosphoryl group
KR20110056505A (en) Surface treated substrates for top gate organic thin film transistors
JP2008085315A (en) Thin film transistor and manufacturing method thereof
US20100025667A1 (en) Organic field effect transistor and method of manufacturing the same
JP2007027525A (en) Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film
KR100538542B1 (en) Organic thin film transistors and method for manufacturing the same
KR101331899B1 (en) Method of organic thin film transistor
US20100320463A1 (en) Method of Fabricating a Semiconductor Device
Kim et al. Expeditious and eco-friendly solution-free self-patterning of sol–gel oxide semiconductor thin films
KR101397445B1 (en) Method for fabricating Organic Thin Film Transistor
CN109088000B (en) Organic thin film transistor and preparation method thereof
JP2020031100A (en) Organic thin film transistor, manufacturing method therefor, and electronic device
CN109088001A (en) A kind of Organic Thin Film Transistors and preparation method thereof
JP2019096727A (en) Thin film transistor, manufacturing method of thin film transistor and image display unit
CN109216549A (en) A kind of Organic Thin Film Transistors and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6