KR20070121629A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR20070121629A KR20070121629A KR1020070129219A KR20070129219A KR20070121629A KR 20070121629 A KR20070121629 A KR 20070121629A KR 1020070129219 A KR1020070129219 A KR 1020070129219A KR 20070129219 A KR20070129219 A KR 20070129219A KR 20070121629 A KR20070121629 A KR 20070121629A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel electrode
- liquid crystal
- thin film
- electrode
- domain
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 79
- 230000005684 electric field Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims description 82
- 239000010409 thin film Substances 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 10
- 101150022676 CSTB gene Proteins 0.000 claims description 3
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 101150084890 cstA gene Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
Abstract
Description
본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome these disadvantages, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower substrates, and a method of forming a constant opening pattern or forming protrusions on the pixel electrode and the common electrode opposite thereto is performed. This is becoming potent.
개구 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 개구 패턴을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. As a method of forming the opening pattern, an opening pattern is formed in each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the opening patterns. .
돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.The method of forming the protrusions is a method of controlling the lying direction of the liquid crystal molecules by using the electric field distorted by the protrusions by forming protrusions on the pixel electrode and the common electrode formed on the upper and lower substrates, respectively.
또 다른 방법으로는, 하부 기판 위에 형성되어 있는 화소 전극에는 개구 패턴을 형성하고 상부 기판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 개구 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.In another method, an opening pattern is formed on the pixel electrode formed on the lower substrate, and a protrusion is formed on the common electrode formed on the upper substrate, so that the liquid crystal lies down using the fringe field formed by the opening pattern and the protrusion. There is a way to form a domain by controlling.
이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80°이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 TN(twisted nematic) 모드 액정 표시 장치에 비하여도 좌우측면에서 열등한 시인성을 나타낸다. 예를 들어, 도메인 분할 수단으로 개구부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 시인성은 모니터가 최근 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 점점 더 중요시되고 있다. In such a multi-domain liquid crystal display, the gray scale inversion reference viewing angle defined as a contrast ratio reference viewing angle based on a contrast ratio of 1:10 or a limit angle of luminance inversion between gray scales is excellent, more than 80 ° in all directions. However, the gamma curve of the front side and the gamma curve of the side do not coincide with each other, resulting in inferior visibility in the left and right sides compared to the TN (twisted nematic) mode liquid crystal display. For example, in the patterned vertically aligned (PVA) mode in which openings are formed by domain dividing means, the screen looks brighter toward the side and the color tends to shift toward white. Occasionally, the picture appears clumped and disappears. However, visibility is becoming more and more important as monitors are being used for multimedia in recent years.
본 발명이 이루고자 하는 기술적 과제는 측면 시인성이 우수한 다중 도메인 액정 표시 장치를 구현하는 것이다.The technical problem to be achieved by the present invention is to implement a multi-domain liquid crystal display device having excellent side visibility.
이러한 과제를 해결하기 위하여 본 발명에서는 좌우 도메인 내의 전계를 상하 도메인 내의 전계에 비하여 약하게 유지한다.In order to solve this problem, the present invention maintains the electric field in the left and right domains weaker than the electric field in the upper and lower domains.
구체적으로는, 하나의 화소 영역이 다수의 소 도메인으로 분할되어 있고, 각 소 도메인은 그 내부에 포함되어 있는 액정 분자들이 구동 전계 인가시 기울어지는 평균 방향에 따라 제1 방향 도메인과 제2 방향 도메인으로 분류되는 액정 표시 장치에 있어서, 상기 제1 방향 도메인 내부의 구동 전계는 상기 제2 방향 도메인 내부의 구동 전계에 비하여 소정의 값만큼 약한 액정 표시 장치를 마련한다.Specifically, one pixel region is divided into a plurality of small domains, and each of the small domains has a first direction domain and a second direction domain according to an average direction in which the liquid crystal molecules contained therein are inclined when a driving electric field is applied. In the liquid crystal display classified into, the driving electric field inside the first directional domain is provided with a liquid crystal display weaker by a predetermined value than the driving electric field inside the second directional domain.
이 때, 상기 제1 방향은 액정 표시 장치를 정면에서 바라볼 때 좌우 방향이고, 상기 제2 방향은 상하 방향이며, 상기 제1 방향 도메인 내부의 구동 전계가 상기 제2 방향 도메인 내부의 구동 전계에 비하여 약한 소정의 값은 액정 표시 장치의 셀갭을 d라 할 때, 0.02/d(V/um)에서 0.5/d(V/um) 사이인 것이 바람직하다.In this case, the first direction is a left-right direction when the liquid crystal display is viewed from the front, the second direction is an up-down direction, and the driving electric field inside the first direction domain is applied to the driving electric field inside the second direction domain. In comparison, a weak predetermined value is preferably 0.02 / d (V / um) to 0.5 / d (V / um) when the cell gap of the liquid crystal display device is d.
보다 구체적으로는, 제1 절연 기판, 상기 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선, 상기 제1 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터가 연결되어 있는 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극, 상기 제1 절연 기판과 대향하는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 공통 전극, 상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정 물질층, 상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 상기 제1 화소 전극과 상기 제2 화소 전극을 다수의 소 도메인으로 분할하는 도메인 분할 수단, 을 포함하고, 상기 도메인 분할 수단은 상기 제1 화소 전극과 상기 제2 화소 전극을 각각 제1 방향 도메인과 제2 방향 도메인으로 분할하고, 상기 제1 화소 전극과 상기 제2 화소 전극은 서로 용량성 결합을 이루는 액정 표시 장치를 마련한다.More specifically, the first insulating substrate, the first signal line formed in the first direction on the first insulating substrate, the second signal formed in the second direction on the first insulating substrate and insulated from and intersecting the first signal line. A first thin film transistor connected to a second signal line, the first signal line and the second signal line, a second thin film transistor connected to the first signal line and the second signal line connected to the first thin film transistor, and A first pixel electrode connected to a first thin film transistor, a second pixel electrode connected to the second thin film transistor, a second insulating substrate facing the first insulating substrate, and a common layer formed on the second insulating substrate At least one of an electrode, a liquid crystal material layer injected between the first substrate and the second substrate, the first insulating substrate and the second insulating substrate Domain dividing means formed on the plate and dividing the first pixel electrode and the second pixel electrode into a plurality of small domains, wherein the domain dividing means respectively divides the first pixel electrode and the second pixel electrode; A liquid crystal display device may be divided into a first direction domain and a second direction domain, and the first pixel electrode and the second pixel electrode form a capacitive coupling with each other.
이 때, n과 m은 정수라 할 때, m열의 n행 화소의 제1 및 제2 박막 트랜지스터는 m번째 데이터선에 연결되어 있고, m열의 n+1행 화소의 제1 및 제2 박막 트랜지스터는 m+1번째 데이터선에 연결될 수 있다. 또, 상기 제2 화소 전극이 전체 화소 영역에서 30% 내지 70%를 차지한다. 상기 액정 물질층에 포함되어 있는 액정 분자는 구동 전계가 인가되지 않은 상태에서 상기 제1 및 제2 절연 기판에 대하여 수직으로 배향되어 있다. In this case, when n and m are integers, the first and second thin film transistors of the n-row pixels in the m columns are connected to the m-th data line, and the first and second thin film transistors of the n + 1 row pixels in the m columns are It may be connected to the m + 1 th data line. In addition, the second pixel electrode occupies 30% to 70% of the entire pixel area. The liquid crystal molecules included in the liquid crystal material layer are vertically aligned with respect to the first and second insulating substrates without a driving electric field applied thereto.
한편, 상기 박막 트랜지스터 기판에 형성되어 있으며 상기 제1 화소 전극 및 상기 제2 화소 전극과의 사이에서 각각 유지 용량을 형성하는 유지 용량선을 더 포함하고, 상기 제2 화소 전극과 상기 공통 전극 사이에 형성되는 액정 용량을 Clcb, 상기 제2 화소 전극과 상기 유지 용량선 사이에서 형성되는 유지 용량을 Cstb, 제1 화소 전극과 제2 화소 전극 사이에서 형성되는 결합 용량을 Cpp라 할 때, The semiconductor device may further include a storage capacitor line formed on the thin film transistor substrate and forming a storage capacitor between the first pixel electrode and the second pixel electrode, respectively, between the second pixel electrode and the common electrode. When the liquid crystal capacitance formed is Clcb, the storage capacitance formed between the second pixel electrode and the storage capacitor line is Cstb, and the coupling capacitance formed between the first pixel electrode and the second pixel electrode is Cpp,
로 정의되는 T가 0.65에서 0.95 사이의 값을 가지는 것이 바람직하다.T is defined as having a value between 0.65 and 0.95.
다른 구성으로는 제1 절연 기판, 상기 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선, 상기 제1 절연 기판 위에 제2 방향으로 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있으며 다수의 슬릿을 가지는 화소 전극, 상기 제1 절연 기판과 대향하는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 공통 전극, 상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정 물질층, 상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 상기 화소 전극을 다수의 소 도메인으로 분할하는 도메인 분할 수단을 포함하고, 상기 도메인 분할 수단은 상기 화소 전극을 각각 제1 방향 도메인과 제2 방향 도메인으로 분할하고 있고, 상기 제1 방향 도메인은 상기 슬릿이 위치하는 부분에 배치되어 있는 액정 표시 장치가 있다.In another configuration, a first insulating substrate, a first signal line formed in a first direction on the first insulating substrate, and a second signal formed in a second direction on the first insulating substrate and insulated from and intersecting the first signal line. A thin film transistor connected to a second signal line, the first signal line and the second signal line, a pixel electrode connected to the thin film transistor and having a plurality of slits, a second insulating substrate facing the first insulating substrate, and the second A common electrode formed on an insulating substrate, a liquid crystal material layer injected between the first substrate and the second substrate, and formed on at least one of the first insulating substrate and the second insulating substrate, and the pixel electrode Domain dividing means for dividing a into a plurality of small domains, wherein the domain dividing means divides the pixel electrode in a first direction, respectively. And it is divided in the main direction and the second domain, the first domain is the direction that the liquid crystal display device that is disposed in the portion where the slit position.
이 때, 상기 화소 전극이 가지는 상기 슬릿의 폭은 2~5㎛ 사이이고, 이웃하는 두 개의 상기 슬릿 사이의 거리는 2~10㎛ 사이인 것이 바람직하다.In this case, it is preferable that the width of the slit of the pixel electrode is between 2 and 5 μm, and the distance between two adjacent slits is between 2 and 10 μm.
또 다른 구성으로는 제1 절연 기판, 상기 제1 절연 기판 위에 제1 방향으로 형성되어 있는 제1 신호선, 상기 제1 절연 기판 위에 제2 방향으로 형성되어 있으 며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선에 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되어 있는 화소 전극, 상기 제1 절연 기판과 대향하는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 공통 전극, 상기 화소 전극과 상기 공통 전극 중의 적어도 어느 하나의 위에 형성되어 있는 유전체층, 상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정 물질층, 상기 제1 절연 기판과 상기 제2 절연 기판 중의 적어도 어느 한 기판 위에 형성되어 있으며 상기 화소 전극을 다수의 소 도메인으로 분할하는 도메인 분할 수단을 포함하고, 상기 도메인 분할 수단은 상기 화소 전극을 각각 제1 방향 도메인과 제2 방향 도메인으로 분할하고 있고, 상기 유전체층은 상기 제1 방향 도메인이 위치하는 부분에 형성되어 있는 액정 표시 장치가 있다.In another configuration, the first insulating substrate, the first signal line formed in the first direction on the first insulating substrate, the first signal line formed in the second direction, and insulated from and cross the first signal line, A second signal line, a thin film transistor connected to the first signal line and the second signal line, a pixel electrode connected to the thin film transistor, a second insulating substrate facing the first insulating substrate, and on the second insulating substrate. A common electrode formed thereon, a dielectric layer formed on at least one of the pixel electrode and the common electrode, a liquid crystal material layer injected between the first substrate and the second substrate, the first insulating substrate and the first 2 domain dividing means formed on at least one of the two insulating substrates and dividing the pixel electrode into a plurality of small domains; And also the domain partition means is to divide the pixel electrodes each in a first direction and a second domain, the domain direction, the dielectric layer is a liquid crystal display device that is formed in a portion in which the first direction, a domain location.
이 때, 상기 유전체층의 두께는 500Å에서 1.5㎛ 사이가 바람직하고, 상기 도메인 분할 수단은 상기 화소 전극과 상기 공통 전극이 각각 가지는 개구부일 수 있다.In this case, the thickness of the dielectric layer is preferably between 500 μm and 1.5 μm, and the domain division means may be openings of the pixel electrode and the common electrode, respectively.
본 발명에서는 상하 도메인에 비하여 좌우 도메인 내의 전계를 항상 약하게 유지함으로써 좌우 측면에서의 시인성을 향상시킬 수 있다.In the present invention, the visibility in the left and right sides can be improved by keeping the electric field in the left and right domains weaker than the upper and lower domains at all times.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 II-II'선에 대한 단면도이다.1 is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1.
유리 등의 투명한 절연 기판(10) 위에 가로 방향으로 뻗어 있는 게이트선 (20)이 형성되어 있고, 게이트선과 나란하게 유지 용량선(30)이 형성되어 있다. 게이트선(20)에는 게이트 전극이(21) 돌기의 형태로 형성되어 있고, 유지 용량선(30)에는 제1 내지 제4 유지 전극(31, 32, 33, 34)과 유지 전극 연결부(35, 36)가 가지의 형태로 연결되어 있다. 제1 유지 전극(31)은 유지 용량선(30)에 직접 연결되어 세로 방향으로 형성되어 있고, 제2 유지 전극(32)과 제3 유지 전극(33)은 각각 제1 유지 전극(31)에 연결되어 가로 방향으로 뻗어 있다. 제4 유지 전극(34)은 제2 및 제3 유지 전극(32, 33)에 연결되어 세로 방향으로 뻗어 있다. 유지 전극 연결부(35, 36)는 제4 유지 전극(34)과 이웃하는 화소의 제1 유지 전극(31)을 연결하고 있다. 게이트 배선(20, 21)과 유지 용량 배선(30, 31, 32, 33, 34, 35, 36) 위에는 게이트 절연막(40)이 형성되어 있고, 게이트 전극(21) 상부의 게이트 절연막(40) 위에는 비정질 규소로 이루어진 반도체층(50)이 형성되어 있다. 반도체층(50)의 위에는 인(P) 등의 N형 불순물이 고농도로 도핑되어 있는 비정질 규소로 이루어진 접촉층(61, 62)이 형성되어 있다. 양쪽 접촉층(61, 62)의 위에는 각각 소스 전극(71)과 드레인 전극(72)이 형성되어 있고, 소스 전극(71)은 게이트 절연막(40) 위에 세로 방향으로 뻗어 있는 데이터선(70)에 연결되어 있다. 데이터 배선(70, 71, 72)의 위에는 드레인 전극(72)을 노출시키는 접촉구(81)를 가지는 보호막(80)이 형성되어 있고, 보호막(80)의 위에는 접촉구(81)를 통하여 드레인 전 극(72)과 연결되어 있는 화소 전극(90)이 형성되어 있다. 화소 전극(90)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진다.A
이 때, 화소 전극(90)은 제1 내지 제3 소부분(91, 92, 93)으로 분리되어 있으며 이들 소부분은 연결부(94, 95, 96)를 통하여 서로 연결되어 되어 있다. 제1 소부분(91)은 두 게이트선(20)과 두 데이터선(70)의 교차에 의하여 정의되는 화소 영역의 하반면에 네 모서리가 잘려나간(이하 "모따기"라 한다.) 직사각형 모양으로 형성되어 있고, 접촉구(81)를 통하여 드레인 전극(72)과 직접 연결되어 있다. 제2 및 제3 소부분(92, 93)은 화소 영역의 상반면에 역시 네 모서리가 잘려나간 직사각형 모양으로 형성되어 있다. 제2 소부분(92)은 제1 소부분(91)과 제1 및 제2 연결부(94, 96)를 통하여 연결되어 있고, 제3 소부분(93)은 제2 소부분(92)과 제3 연결부(95)를 통하여 연결되어 있다. In this case, the
이 때, 제1 소부분(91)에는 다수의 슬릿(99)가 형성되어 있다. 이들 슬릿(99)로 인하여 제1 소부분(91)과 공통 전극(400)과의 사이에 형성되는 전계는 제2 소부분(92)이나 제3 소부분(93)과 공통 전극(400) 사이에 형성되는 전계에 비하여 약하다. At this time, a plurality of
한편, 제1 소부분(91)과 제2 소부분(92)의 사이에는 제2 유지 전극(32)이 위치하고 제2 소부분(92)과 제3 소부분(93)의 사이에는 제3 유지 전극(33)이 위치하며, 제1 유지 전극(31)과 제4 유지 전극(34)은 화소 전극(90)과 데이터선(70)의 사이에 위치한다. 제1 소부분(91)은 데이터선과 나란한 변이 게이트선과 나란한 변 에 비하여 길고, 제2 소부분과 제3 소부분은 데이터선과 나란한 변이 게이트선과 나란한 변에 비하여 짧다. 이 때, 제2 및 제3 소부분(92, 93)은 제1 및 제4 유지 전극(31, 34)과 중첩되나 제1 소부분(91)은 제1 및 제4 유지 전극(31, 34)과 중첩되지 않는다. 또, 유지 용량선(30)은 게이트선(20)과 제3 소부분(93) 사이에 위치한다. 이 때, 유지 용량선(30), 유지 전극(31, 32, 33, 34) 및 유지 전극 연결부(35, 36)에는 후술하는 색 필터 기판의 공통 전극에 인가되는 전위가 인가되는 것이 보통이다.On the other hand, the
이상과 같이, 데이터선과 화소 전극 사이 및 게이트선과 화소 전극 사이에 공통 전위가 인가되는 유지 용량선이나 유지 전극을 배치하면 데이터선 전위와 게이트선 전위가 화소 영역의 전계에 미치는 영향을 유지 용량선과 유지 전극이 차단하여 안정된 도메인을 형성할 수 있다. As described above, when the storage capacitor line or the storage electrode to which the common potential is applied between the data line and the pixel electrode and between the gate line and the pixel electrode is disposed, the influence of the data line potential and the gate line potential on the electric field of the pixel region is maintained. The electrodes may be blocked to form stable domains.
다음, 본 발명의 제1 실시예에 따른 액정 표시 장치의 색 필터 기판에 대하여 설명한다.Next, a color filter substrate of the liquid crystal display according to the first embodiment of the present invention will be described.
유리 등으로 이루어진 투명한 기판(100) 위에 크롬/산화크롬 이중층으로 이루어진 블랙 매트릭스(200)가 형성되어 있어서 화소 영역을 정의하고 있다. 각 화소 영역에는 색 필터(300)가 형성되어 있고, 색 필터(300)의 위에는 투명한 도전체로 이루어진 공통 전극(400)이 기판(100) 전면에 형성되어 있다. 공통 전극(400)에는 개구 패턴(510, 520, 530)이 형성되어 있다. 이 때, 개구 패턴(510, 520, 530)은 제1 내지 제3 개구부(510, 520, 530)로 이루어져 있다. 제1 개구부(510)는 화소 영역의 하반부를 좌우로 양분하고 있고, 제2 개구부(520)와 제3 개구부(530) 는 화소 영역의 상반부를 상하로 3분하고 있다. 각 개구부(510, 520, 530)의 양끝 부분은 점점 확장되어 이등변 삼각형 모양을 이루고 있으며, 이들 각 개구부(510, 520, 530)는 서로 분리되어 있다. A
위에서 블랙 매트릭스는 유기 물질로 형성할 수도 있으며, 색 필터는 박막 트랜지스터 기판에 형성할 수도 있다.The black matrix may be formed of an organic material, and the color filter may be formed of a thin film transistor substrate.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치에 대하여 설명한다. Next, the liquid crystal display according to the first embodiment of the present invention will be described.
박막 트랜지스터 기판과 색 필터 기판을 정렬하여 결합하고, 두 기판 사이에 액정 물질(900)을 주입하여 그에 포함되어 있는 액정 분자의 방향자를 수직으로 배향하며, 두 개의 편광판(11, 101)을 두 기판(10, 100)의 외부에 그 편광축이 서로 직교하도록 배치하면 제1 실시예에 따른 액정 표시 장치가 마련된다. Aligning and combining the thin film transistor substrate and the color filter substrate, injecting the
두 기판(10, 100)이 정렬된 상태에서는 박막 트랜지스터 기판의 화소 전극(90)의 각 소부분(91, 92, 93)과 색 필터 기판의 공통 전극(400)에 형성되어 있는 제1 내지 제3 개구부(510, 520, 530)가 중첩하여 화소 영역을 다수의 소도메인으로 분할한다. 여기서, 제1 소부분(91)과 제1 개구부(510)에 의하여 분할되는 소도메인을 상하 도메인(가로 방향으로 길게 형성됨), 제2 및 제3 소부분(92, 93)과 제2 및 제3 개구부(520, 530)에 의하여 분할되는 소도메인을 좌우 도메인(세로 방향으로 길게 형성됨)이라 구분한다. 이는 전계 인가시 액정이 기울어지는 방향에 따라 구분한 것이다. 이 때, 화소전극(90)의 각 소부분(91, 92, 93)은 두 개의 장변과 두 개의 단면으로 이루어지며, 각 소부분의 장변은 데이터선(70) 또는 게이트선(20)과 나란하고, 편광판의 편광축과는 45°를 이룬다(도 3 참조). 여기서, 데 이터선(70)이나 게이트선(20)과 인접하여 화소 전극(90)의 각 소부분(91, 92, 93)의 장변이 위치하고 있는 경우에는 데이터선(70)과 장변 사이 및 게이트선(20)과 장변 사이에 유지 용량선(30)이나 유지 전극(31, 32, 33, 34)이 배치된다. 한편, 화소 전극의 각 소부분(91, 92, 93)의 단변 주변에는 유지 용량 배선(30, 31, 32, 33, 34)이 배치되지 않거나, 배치되어 있는 경우에는 화소 전극(90)에 의하여 완전히 덮이거나 또는 화소 전극(90)으로부터 3㎛ 이상 멀리 떨어져 있는 것이 바람직하다. 이와 같이 유지 용량 배선(30, 31, 32, 33, 34)을 배치하는 이유는 데이터선(70) 또는 게이트선(20)이 화소 전극 소부분(91, 92, 93)의 장변과 인접하는 부분에서는 데이터선(70) 또는 게이트선(20)의 전위가 도메인 형성을 방해하는 방향으로 작용하고, 반대로 단변과 인접하는 부분에서는 데이터선(70) 또는 게이트선(20)의 전위가 도메인 형성을 돕는 방향으로 작용하기 때문이다. In the state in which the two
한편, 화소 전극의 제1 소부분(91)에 형성되어 있는 슬릿(99)로 인하여 좌우 도메인 내에 형성되는 전계는 상하 도메인 내에 형성되는 전계에 비하여 소정의 정도 약하다. 이로 인하여 액정 표시 장치의 좌우 측면 시인성이 향상된다. 이 때, 액정 표시 장치의 셀갭(cell gap)을 d(m)라 하면, 좌우 도메인 내에 형성되는 전계가 상하 도메인 내에 형성되는 전계에 비하여 약한 소정의 정도는 0.02/d(V/um)에서 0.5/d(V/um) 사이의 값이 되는 것이 적당하다. 즉, 공통 전극과 화소 전극 사이의 전압차는 좌우 도메인을 이루는 부분이 상하 도메인을 이루는 부분에 비하여 0.1V에서 1V 정도 약한 것이 적당하다. 이를 위하여 슬릿(99)의 폭은 2~5㎛ 사이가 되는 것이 바람직하고, 이웃하는 두 슬릿(99) 사이의 거리는 2~10㎛ 사이가 되 는 것이 바람직하다.On the other hand, the electric field formed in the left and right domains due to the
그러면, 좌우 도메인 내에 형성되는 전계가 상하 도메인 내에 형성되는 전계에 비하여 소정의 값만큼 약할 때 시야각이 개선되는 이유를 살펴본다.Then, the reason why the viewing angle is improved when the electric field formed in the left and right domains is weaker by a predetermined value than the electric field formed in the upper and lower domains will be described.
도 3은 테스트용 셀의 정면과 측면 60°에서의 감마(gamma: gamma) 곡선을 나타내는 그래프이다.3 is a graph showing a gamma curve at 60 ° of the front and side surfaces of the test cell.
도 3을 보면, 정면에서 액정 표시 장치를 바라볼 때의 감마 곡선에 비하여 측면(60°)에서 바라볼 때의 감마 곡선이 더 높이 떠있음을 알 수 있다. 특히 낮은 계조에서는 정면 감마 곡선과 측면 감마 곡선 사이의 폭이 매우 커서 동일한 계조를 정면에서 바라보느냐 아니면 측면에서 바라보느냐에 따라 2배 내지 10배 이상의 휘도 차이가 발생한다. 그런데 적, 녹, 청 화소의 계조가 서로 독립적으로 변동되므로 측면에서의 감마 곡선의 왜곡 정도도 적, 녹, 청 화소가 서로 다르다. 따라서 측면에서 볼 때는 정면에서 볼 때와는 전혀 다른 색으로 느끼게 된다. 예를 들어, 도 5에 나타낸 바와 같이, 적, 녹, 청 화소가 각각 56계조, 48계조, 24계조를 나타내고 있다고 할 때, 이를 정면에서 바라보면, 적, 녹, 청의 비율은Referring to FIG. 3, it can be seen that the gamma curve when viewed from the side (60 °) is higher than the gamma curve when viewing the liquid crystal display from the front. In particular, at low gray scales, the width between the front gamma curve and the side gamma curve is very large, so that a luminance difference of 2 to 10 times or more occurs depending on whether the same gray scale is viewed from the front or the side. However, since the gray levels of the red, green, and blue pixels are changed independently of each other, the degree of distortion of the gamma curve on the side is also different from the red, green, and blue pixels. Therefore, when viewed from the side, it feels a completely different color than when viewed from the front. For example, as shown in FIG. 5, when the red, green, and blue pixels represent 56, 48, and 24 gray levels, respectively, when viewed from the front, the ratio of red, green, and blue is
R:G:B = 73:50:10 = 55%:37%:8%R: G: B = 73:50:10 = 55%: 37%: 8%
임에 반하여, 측면 60°에서 바라보면, 적, 녹, 청의 비율이On the other hand, looking from the
R:G:B = 75:66:41 = 41%:36%:23%R: G: B = 75:66:41 = 41%: 36%: 23%
로 되어 정면에 비하여 청색의 비율이 3배 이상 높아져서 정면에서와는 전혀 다른 색으로 보이게 된다.The ratio of blue is more than three times higher than that of the front face, which makes the color look completely different from the front face.
도 5와 같은 형태로 감마 곡선이 왜곡되면 정면에서 비율이 낮은 색은 측면 에서 비율이 높아지고, 반대로 정면에서 비율이 높은 색은 측면에서는 비율이 낮아지게 되므로 적, 녹, 청색의 비율이 비슷해지는 경향을 띄게 된다. 결과적으로 정면에서 보면 서로 다른 색이 측면에서는 색감 차이가 줄어 비슷한 색으로 보이게 되며, 전반적으로 색이 엷어지면서 흰색에 가까워지는 경향(white-shift)을 나타낸다. 이러한 현상으로 인해 색재현성이 떨어지게 되고 그림이 뿌옇게 나타나게 된다. 화이트 쉬프트(white-shift)의 가장 큰 원인은 낮은 계조에서 감마 곡선의 왜곡이 크다는 것이다. 높은 계조에서는 감마 왜곡이 발생하더라도 비율로 보면 큰 변화가 아니지만 낮은 계조(32계조 이하)에서는 감마 왜곡에 의하여 휘도가 2배에서 10배 이상 차이가 나게 된다. 이러한 큰 변화는 화이트 쉬프트 현상이 현저하게 나타나도록 한다.When the gamma curve is distorted in the form as shown in FIG. 5, the color of the lower ratio in the front is higher in the side, and in contrast, the ratio of the color in the front is lower in the side, so that the ratio of red, green, and blue is similar. Will be displayed. As a result, when viewed from the front, the different colors appear to be similar colors because the color difference is reduced on the side, and the overall color becomes thin and becomes white-shifted. This phenomenon results in poor color reproducibility and blurry picture. The biggest cause of white-shift is the large distortion of the gamma curve at low grayscale. Although gamma distortion occurs at high gradation, it is not a big change in proportion, but at low gradation (below 32 gradations), the luminance varies by 2 to 10 times due to gamma distortion. This large change causes the white shift phenomenon to appear remarkably.
도 4는 단일 도메인의 수직 배향 액정 셀을 8방향의 측면에서 바라볼 때의 VT 곡선들을 나타내는 그래프이다.4 is a graph showing VT curves when the single domain vertically oriented liquid crystal cell is viewed from the side in eight directions.
도 4를 보면, 낮은 계조에서 VT 곡선이 좌측으로 이동하는 현상이 상측이나 하측에서 현저하게 나타나고, 좌측과 우측에서는 낮은 계조에서 정면과 거의 같은 곡선을 그리며 상승하고 있고, 좌하측과 우하측에서는 초기에 계조 반전이 발생하고 다시 VT가 오른쪽으로 이동하여 상승곡선을 그리는 것을 알 수 있다. 결국 낮은 계조에서 감마 곡선이 위쪽으로 왜곡되는 현상은 액정 셀을 관측하는 방향과 전계 인가에 따라 액정 분자가 눕는 방향이 같은 경우(액정 분자의 머리쪽 또는 꼬리쪽에서 바라보는 경우)에 심하게 나타나고 액정 셀을 관측하는 방향과 전계 인가에 따라 액정 분자가 눕는 방향이 수직을 이루는 경우에는 적게 나타난다. 따라서 좌 우 측면에서의 시인성 기준의 시야각에 악영향을 미치는 요소로는 좌우 도메인의 감마 곡선 왜곡이 중요하고, 상하 측면에서의 시인성 기준의 시야각에 악영향을 미치는 요소로는 상하 도메인의 감마 곡선 왜곡이 중요하다. 그런데 액정 표시 장치를 사용하는 관점에서 볼 때, 좌우 측면에서의 시야각이 상하 측면에서의 시야각에 비하여 중요하다. 따라서, 본 발명에서는 좌우 측면 시인성에 악영향을 미치는 좌우 도메인의 감마 곡선 왜곡을 보상해 줄 수 있는 방안으로 좌우 도메인 내의 전계 세기를 상하 도메인 내에 비하여 약하게 만든다. 이에 대하여 좀더 상세히 살펴본다. 4, the phenomenon that the VT curve shifts to the left at a low gray level is remarkable on the upper side or the lower side, and at the left and the right side, it rises with the same curve as the front side at the low gray level, and initially at the lower left and lower right sides. It can be seen that the gray scale reversal occurs and the VT moves to the right again and draws a rising curve. As a result, the gamma curve is distorted upward at low gray levels, which is severe when the direction in which the liquid crystal molecules lie in the same direction as the direction in which the liquid crystal cells are observed and when the electric field is applied (viewed from the head or tail side of the liquid crystal molecules). When the direction of observing and the direction in which the liquid crystal molecules lie perpendicular to the application of the electric field are perpendicular to each other, the number appears less. Therefore, the gamma curve distortion of the left and right domains is important as a factor that adversely affects the viewing angle of the visibility criteria on the left and right sides, and the gamma curve distortion of the upper and lower domains is important as a factor that adversely affects the viewing angles of the visibility criteria on the upper and lower sides. Do. However, from the viewpoint of using a liquid crystal display device, the viewing angles on the left and right sides are more important than the viewing angles on the upper and lower sides. Therefore, in the present invention, the electric field strength in the left and right domains is weaker than in the upper and lower domains in a way to compensate for the gamma curve distortion of the left and right domains which adversely affects the left and right side visibility. Let's take a closer look at this.
도 5는 러빙을 상하 방향으로 안티 패러렐(anti parallel)하게 만든 단일 도메인(상하 도메인과 동일하게 상하 방향으로 액정 분자가 기울어진다.) VA 셀에서 정면에서의 VT 곡선, 좌우 방향 60도에서의 VT 곡선을 평균한 곡선, 상하 방향 60도에서 VT 곡선을 평균한 곡선 및 상하 방향의 곡선을 0.3V 이동시킨 곡선을 같은 그래프에 그린 그림이다.Fig. 5 shows a single domain for making rubbing anti-parallel in the vertical direction (the liquid crystal molecules are tilted in the vertical direction in the same way as the vertical domain). VT curve at the front in the VA cell, VT at 60 degrees in the left and right directions The average curve of the curve, the average curve of the VT curve at 60 degrees up and down, and the curve of 0.3V shifted in the vertical direction on the same graph.
도 5에 나타낸 바와 같이, 좌우 방향 VT 곡선은 저계조에서 정면 VT 곡선과 거의 일치하나 상하 방향 VT 곡선은 정면 VT 곡선에 비하여 낮은 전압에서 상승하기 시작한다. 즉 Vth(임계 전압)가 정면에 비하여 상하 방향에서 낮게 나타난다. 그러나 상하 방향 VT 곡선을 약 0.3V 이동시키면 정면 VT 곡선과 저계조에서 거의 일치하게 된다. 상하 방향 VT 곡선이 정면 VT 곡선과 일치하게 된다는 것은 상하 측면에서의 시인성이 정면에서의 시인성과 동일해 진다는 것을 의미한다. 결국, 좌우 측면에서의 시인성을 정면에서의 시인성과 동일한 수준으로 향상시키기 위하 여는 좌우 도메인의 좌우 측면 VT 곡선을 소정 전압만큼 이동시키면 되는 것이다. 좌우 측면 VT 곡선을 이동시키는 것과 동일한 효과를 얻을 수 있는 방법이 좌우 도메인 내의 전계를 상하 도메인 내의 전계에 비하여 낮게 만드는 것이다. As shown in Fig. 5, the left and right VT curves almost coincide with the front VT curve at low gradation, but the up and down VT curves start to rise at a lower voltage than the front VT curve. That is, Vth (threshold voltage) appears lower in the up and down direction than in the front. However, if the vertical VT curve is shifted by about 0.3V, it is almost coincident with the front VT curve at low gradation. When the up-and-down VT curve coincides with the front VT curve, it means that the visibility on the upper and lower sides becomes the same as the visibility on the front. As a result, the left and right side VT curves of the left and right domains may be moved by a predetermined voltage in order to improve the visibility on the left and right sides to the same level as the front visibility. The same effect as shifting the left and right side VT curves is to make the electric field in the left and right domains lower than the electric field in the upper and lower domains.
도 6은 본 발명의 제2 및 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 7은 도 6의 VII-VII'선에 대한 단면도로써 본 발명의 제2 실시예에 따른 단면도이다.FIG. 6 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second and third embodiment of the present invention, and FIG. 7 is a cross-sectional view taken along line VII-VII 'of FIG. 6, according to a second embodiment of the present invention. It is a cross section.
제2 실시예에 따른 액정 표시 장치는 화소 전극의 제1 소부분(91)에 슬릿을 형성하는 대신 제1 소부분(91)의 위에 유전체층(600)이 형성되어 있다는 점이 다를 뿐 나머지는 제1 실시예에 따른 액정 표시 장치와 동일하다.The liquid crystal display according to the second exemplary embodiment differs from the fact that the
제2 실시예에서 유전체층(600)을 형성하는 효과는 제1 실시예에서 제1 소부분(91)에 슬릿을 형성하는 것과 동일하다. 즉, 좌우 도메인 내의 전계를 상하 도메인 내의 전계보다 약하게 만드는 것이다. 여기서, 유전체층(600)의 두께는 500Å~1.5㎛ 사이로 형성하는 것이 바람직하다.The effect of forming the
도 8은 도 7의 VIII-VIII'선에 대한 단면도로써 본 발명의 제3 실시예에 따른 단면도이다.FIG. 8 is a cross-sectional view taken along line VIII-VIII ′ of FIG. 7 and according to a third exemplary embodiment of the present invention.
제3 실시예에 따른 액정 표시 장치는 화소 전극의 제1 소부분(91)에 슬릿이 형성되어 있는 대신 공통 전극(400) 위의 제1 소부분(91)에 대응하는 부분에 유전체층(600)이 형성되어 있다는 점이 다를 뿐 나머지는 제1 실시예에 따른 액정 표시 장치와 동일하다.In the liquid crystal display according to the third exemplary embodiment, the
제3 실시예에서 유전체층(600)을 형성하는 효과는 제2 실시예에서와 마찬가 지로 제1 실시예에서 제1 소부분(91)에 슬릿을 형성하는 것과 동일하다. 즉, 좌우 도메인 내의 전계를 상하 도메인 내의 전계보다 약하게 만드는 것이다.The effect of forming the
도 9은 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 10과 도 11는 각각 도 9의 XI-XI'선과 XII-XII'선에 대한 단면도이고, 도 12는 도 9의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이다.9 is a layout view of a thin film transistor substrate for a liquid crystal display according to a fourth exemplary embodiment of the present invention. FIGS. 10 and 11 are cross-sectional views taken along lines XI-XI ′ and XII-XII ′ of FIG. 9, respectively. 9 is an equivalent circuit diagram of a liquid crystal display device to which the thin film transistor substrate of FIG. 9 is applied.
먼저, 박막 트랜지스터 기판에 대하여 설명한다.First, a thin film transistor substrate is described.
유리 등의 투명한 절연 기판(10) 위에 게이트 배선(20, 21)과 유지 용량선(30)이 형성되어 있다.
게이트 배선(20, 21)은 가로 방향으로 뻗어 있는 게이트선(20)을 포함하며 게이트선(20)의 일부는 상하로 돌출하여 게이트 전극(21)을 이룬다. The gate lines 20 and 21 include
유지 용량선(30)은 게이트선(20)과 나란하게 형성되어 있고, 도시하지는 않았으나 가지선을 가질 수도 있다. The
게이트 배선(20, 21)과 유지 용량선(30)은 게이트 절연막(40)으로 덮여 있고, 게이트 절연막(40) 위에는 비정질 규소로 이루어진 반도체층(50)이 형성되어 있다. 반도체층(50)은 게이트 전극(21)과 중첩하여 박막 트랜지스터의 채널부를 형성한다. 반도체층(50)의 위에는 인 등의 N형 불순물이 고농도로 도핑된 비정질 규소로 이루어진 저항성 접촉층(61, 62, 63)이 형성되어 있다. The gate wirings 20 and 21 and the
접촉층(61, 62, 63) 및 게이트 절연막(40) 위에는 데이터 배선(70, 71, 72, 73) 및 결합 전극(74)이 형성되어 있다. 데이터 배선(70, 71, 72, 73)은 반도체 층(50)을 따라 뻗은 데이터선(70)과 이에 연결된 소스 전극(71) 및 이들과 분리된 제1 및 제2 드레인 전극(72, 73)을 포함한다. 소스 전극(71)은 게이트 전극(21) 상부에서 데이터선(70)으로부터 돌출해 있으며, 제1 및 제2 드레인 전극(72, 73)은 소스 전극(71)의 양쪽에 각각 배치되어 있고 각각의 한쪽 끝은 게이트선(20)을 중심으로 하여 양쪽에 위치하는 제1 및 제2 화소 영역의 안쪽으로 뻗어 있다. 결합 전극(74)은 유지 용량선(30)과 일부가 중첩되어 있고, 후술하는 바와 같이, 유지 용량선(30)을 중심으로 하여 양쪽을 분리되어 있는 제1 화소 전극(91)과 제2 화소 전극(92)을 전자기적으로 결합하고 있다. 여기에서, 저항성 접촉층(61, 62, 63)은 반도체층(50)과 데이터 배선(70, 71, 72, 73)이 중첩하는 부분에만 형성되어 있다. The data wirings 70, 71, 72, and 73 and the
데이터 배선(70, 71, 72, 73)의 위에는 보호막(80)이 형성되어 있다. 이 때, 보호막(80)은 제1 및 제2 드레인 전극(72, 73)의 한쪽 끝을 각각 노출하는 제1 및 제2 접촉구(81, 82)와 결합 전극(74)의 한쪽 끝을 노출하는 제3 접촉구(83)를 가지고 있다. The
보호막(80)의 위에는 제1 접촉구(81)와 제2 접촉구(82)를 통하여 제1 드레인 전극(72) 및 제2 드레인 전극(72, 73)과 각각 연결되어 있는 제1 및 제2 화소 전극(91, 92)이 형성되어 있다. 여기서 제2 화소 전극(92)은 결합 전극(74)과 제3 접촉구(83)를 통하여 연결되어 있고, 제1 화소 전극(91)은 결합 전극(74)과 중첩되어 있어서 전자기적으로 결합(용량성 결합)되어 있다. 결국, 제1 화소 전극(91)과 제2 화소 전극(92)은 결합 전극(74)을 매개로 하여 용량성 결합을 이루고 있다. 화소 전극(91, 92)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투 명한 도전 물질로 이루어진다. 한편, 제1 화소 전극(91)은 가로 방향으로 길게 뻗어 있는 가로 개구부(95)를 가지고 있다. 가로 개구부(95)의 수는 도 9에서와는 달리 다수 개 형성될 수 있고, 제2 화소 전극(92)에는 세로 개구부가 형성될 수 있다. 제1 화소 전극(91)이 하나의 화소 영역에서 차지하는 비율은 30%~70%가 되는 것이 바람직하다.First and second upper surfaces of the
유지 용량 배선(30)에는 화소 전극(90)과 대향하는 공통 전극의 전위가 인가되는 것이 보통이다.It is common to apply the potential of the common electrode opposite to the
다음, 색 필터 기판에 대하여 설명한다.Next, the color filter substrate will be described.
색 필터 기판에는 제1 실시예에 따른 액정 표시 장치에서와 마찬가지로 블랙 매트릭스, 색필터, 공통 전극이 형성되어 있으며, 공통 전극에는 제1 내지 제3 개구부(510, 520, 530)가 형성되어 있다. 이 때, 세로 방향으로 길게 뻗어 있는 제1 개구부(510)는 제2 화소 전극(92)을 좌우로 양분하여 두 개의 좌우 도메인으로 분할하고 있고, 가로 방향으로 길게 뻗어 있는 제2 및 제3 개구부(520, 530)는 제1 화소 전극(91)을 상하로 3분하는 위치에 형성되어 있다. 제2 및 제3 개구부(520, 530)와 가로 개구부(95)에 의하여 제1 화소 전극(91)은 상하로 4분되어 네 개의 상하 도메인으로 분할하고 있다.A black matrix, a color filter, and a common electrode are formed in the color filter substrate as in the liquid crystal display according to the first embodiment, and the first to
이상의 제4 실시예에서는 결합 전극(74)을 데이터 배선(70, 71, 72, 73)과 동일한 층에 형성하고 있으나, 이와 달리 결합 전극(74)을 게이트 배선(20, 21)과 동일한 층에 형성할 수도 있다. 이 경우에는 유지 용량 배선(30)을 결합 전극(74)과 중첩하지 않도록 형성하여야 한다.In the fourth embodiment, the
이러한 박막 트랜지스터 기판을 사용하는 액정 표시 장치는 다음과 같은 구조를 가진다.The liquid crystal display using the thin film transistor substrate has the following structure.
이러한 박막 트랜지스터 기판에 대향하여 공통 전극 기판이 소정의 간격을 두고 배치되어 있고, 박막 트랜지스터 기판과 공통 전극 기판 사이에는 액정 물질이 주입되어 있다. 이 때, 액정 물질은 기판에 대하여 수직 배향되어 있다. 이외에도 색 필터 기판 위에는 이축성(biaxial) 필름 등의 보상 필름이 부착되어 있고, 두 편광판이 박막 트랜지스터 기판과 공통 전극 기판 바깥쪽으로 배치되어 있다.The common electrode substrate is disposed at a predetermined interval to face the thin film transistor substrate, and a liquid crystal material is injected between the thin film transistor substrate and the common electrode substrate. At this time, the liquid crystal material is oriented perpendicular to the substrate. In addition, a compensation film such as a biaxial film is attached on the color filter substrate, and two polarizing plates are disposed outside the thin film transistor substrate and the common electrode substrate.
이상과 같이, 박막 트랜지스터와 화소 전극을 1개의 화소 영역당 2개씩 형성하고, 결합 전극을 사용하여 이웃하는 화소 영역의 두 화소 전극을 용량성으로 결합해 놓으면 액정 표시 장치를 좌우측면에서 바라볼 때 시인성이 저하되는 것을 방지할 수 있다. 이는 좌우 도메인을 이루는 제2 화소 전극(92)의 전압이 상하 도메인을 이루는 제1 화소 전극(91)의 전압에 비하여 낮게 유지되어 좌우 도메인 내의 전계가 상하 도메인 내의 전계에 비하여 약하게 되기 때문이다. As described above, when two thin film transistors and two pixel electrodes are formed per pixel area, and two pixel electrodes of neighboring pixel areas are capacitively coupled using a coupling electrode, the liquid crystal display is viewed from the left and right sides. It can prevent that visibility falls. This is because the voltage of the
그러면, 좌우 도메인을 이루는 제2 화소 전극(92)의 전압이 상하 도메인을 이루는 제1 화소 전극(91)의 전압에 비하여 낮게 유지되는 이유를 설명한다.Next, the reason why the voltage of the
먼저, 도 12를 참고로 하여, 하나의 화소 영역 내에 배치되어 있는 두 화소 전극[P(n)-a, P(n)-b] 전위{V[P(n)-a], V[P(n)-b)]} 사이의 관계를 도출한다.First, referring to FIG. 12, two pixel electrodes P (n) -a and P (n) -b] potentials {V [P (n) -a] and V [P disposed in one pixel region are described. (n) -b)]}.
도 12에서 Clca는 a 화소 전극과 공통 전극 사이에서 형성되는 액정 용량, Csta는 유지 용량선과 a 화소 전극 사이에서 형성되는 유지 용량, Clcb는 b 화소 전극과 공통 전극 사이에서 형성되는 액정 용량, Cstb는 유지 용량선과 b 화소 전 극 사이에서 형성되는 유지 용량, Cpp는 a 화소 전극과 b 화소 전극 사이에서 형성되는 결합 용량을 나타낸다. In FIG. 12, Clca is a liquid crystal capacitor formed between a pixel electrode and a common electrode, Csta is a storage capacitor formed between a storage capacitor line and a pixel electrode, Clcb is a liquid crystal capacitor formed between a b pixel electrode and a common electrode, and Cstb is The storage capacitor formed between the storage capacitor line and the b pixel electrode, Cpp, represents the coupling capacitance formed between the a pixel electrode and the b pixel electrode.
도 12를 보면 동일한 게이트선과 데이터선에 제1 및 제2 박막 트랜지스터가 연결되어 있고, 제1 및 제2 박막 트랜지스터에는 각각 제1 화소 전극과 제2 화소 전극이 연결되어 있다. 유지 용량선(30)을 사이에 두고 있는 제1 화소 전극과 제2 화소 전극은 서로 용량성 결합(Cpp)을 이루고 있다.12, the first and second thin film transistors are connected to the same gate line and the data line, and the first and second pixel electrodes are connected to the first and second thin film transistors, respectively. The first pixel electrode and the second pixel electrode having the
하나의 데이터선(70)을 기준으로 볼 때, n 번째 게이트선(20)이 온(on)되면 두 개의 박막 트랜지스터(TFT) 채널이 온되고 이를 통하여 제1 및 제2 화소 전극[P(n)-a, P(n)-b]에 전압이 인가된다. 그런데 P(n)-b는 P(n+1)-a와 용량성으로 결합되어 있어서 P(n+1)-a가 온될 때 P(n)-b가 영향을 받는다. 따라서 P(n)-a,와 P(n)-b의 전압은 다음과 같이 주어진다.Based on one
수학식 1 및 2에서 Vd(n)은 P(n) 화소를 구동하기 위하여 데이터선에 인가되는 전압을 의미하고, Vd(n+1)은 P(n+1)를 구동하기 위하여 인가된 데이터선 전압을 의미한다. 또, V'd(n+1)은 이전 프레임(frame)의 P(n+1) 화소에 인가되었던 전압을 의미한다. In
수학식 1 및 2에 나타낸 바와 같이, P(n)-b 화소에 인가되는 전압과 P(n)-a에 인가되는 전압은 서로 다르다. 특히, 점 반전 구동 또는 선 반전 구동을 하고, 다음 화소 행이 이전 화소 행과 동일한 계조를 표시하는 경우(실제로 대부분의 화소가 이러한 경우에 해당하는 시간이 많다.)에는 Vd(n)=-Vd(n+1), Vd(n)=-V'd(n)(공통 전극 전압은 접지 전압으로 가정함)이므로 수학식 2는 다음과 같이 정리할 수 있다.As shown in
수학식 3에 의하면, P(n)-b에는 P(n)-a보다 낮은 전압이 인가됨을 알 수 있다. 이 때, T는 0.65~0.95 정도가 적당하다.According to
본 발명의 제5 실시예에 따른 액정 표시 장치에 대하여 설명한다.A liquid crystal display according to a fifth embodiment of the present invention will be described.
도 13은 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 14는 도 13의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이다.FIG. 13 is a layout view of a thin film transistor substrate for a liquid crystal display according to a fifth exemplary embodiment of the present invention, and FIG. 14 is an equivalent circuit diagram of the liquid crystal display device to which the thin film transistor substrate of FIG. 13 is applied.
본 발명의 제5 실시예에서는 하나의 화소 열에 포함되어 있는 박막 트랜지스터 및 화소 전극이 두 개의 데이터선에 번갈아 가면서 연결되어 있다. 즉, P(n) 화소의 박막 트랜지스터와 두 화소 전극(a, b)은 m번째 데이터선에 연결되어 있고, P(n+1) 화소의 박막 트랜지스터와 두 화소 전극(a, b)은 m+1번째 데이터선에 연결 되어 있다. 박막 트랜지스터와 화소 전극 개개의 구체적인 구조는, 개구부(95, 510, 520, 530)의 위치가 달라진 점을 제외하고는, 제4 실시예에서와 동일하다. 즉, 제4 실시예에서는 가로 개구부(95)가 제2 화소 전극(92)에 형성되어 있고, 제1 개구부(510)는 제1 화소 전극(91)을 좌우로 양분하는 위치에 형성되어 있으며, 제2 및 제3 개구부(520, 530)는 제2 화소 전극(92)을 상하로 3분하는 위치에 형성되어 있다. 따라서, 제1 화소 전극(91)이 좌우 도메인을 이루고, 제2 화소 전극(92)이 상하 도메인을 이룬다.In the fifth embodiment of the present invention, the thin film transistor and the pixel electrode included in one pixel column are alternately connected to two data lines. That is, the thin film transistor of the P (n) pixel and the two pixel electrodes a, b are connected to the mth data line, and the thin film transistor of the P (n + 1) pixel and the two pixel electrodes a, b are m It is connected to the + 1th data line. The specific structure of each of the thin film transistor and the pixel electrode is the same as in the fourth embodiment except that the positions of the
이러한 구조에서 점 반전 구동을 수행하면, 좌우 도메인 내의 전계가 상하 도메인 내의 전계에 비하여 약하게 유지된다. 즉, 제1 화소 전극(91) 전위가 제2 화소 전극(92) 전위에 비하여 항상 낮게 유지되어 좌우 측면에서의 시인성이 향상된다. 그러면 제1 화소 전극(91) 전위가 제2 화소 전극(92) 전위에 비하여 항상 낮게 유지되는 이유를 살펴본다.When point inversion driving is performed in this structure, the electric field in the left and right domains is kept weak compared to the electric fields in the upper and lower domains. That is, the potential of the
도 13과 같은 구조에서 점반전 구동을 수행하면 같은 화소 열에 속하는 화소 전극에는 동일한 극성의 전압이 인가되므로 열(column) 반전 구동과 동일한 특성을 나타내게 된다. 따라서, 다음 화소 행이 이전 화소 행과 동일한 계조를 표시하는 경우(실제로 대부분의 화소가 이러한 경우에 해당하는 시간이 많다.)를 고려하면 Vd(n)=Vd(n+1), Vd(n)=-V'd(n)이 되어 수학식 2는 다음과 같이 정리될 수 있다.In the structure shown in FIG. 13, since the voltage of the same polarity is applied to the pixel electrodes belonging to the same pixel column, the inversion driving is the same as that of the column inversion driving. Therefore, considering the case where the next pixel row displays the same gray scale as the previous pixel row (actually, most of the pixels have a lot of time in this case), Vd (n) = Vd (n + 1), Vd (n ) =-V'd (n) so that
수학식 4에 의하면, 제5 실시예에서는 b 화소의 전압이 a 화소보다 높다. 따라서, 좌우 도메인 내의 전계가 상하 도메인 내의 전계에 비하여 항상 낮게 유지될 수 있다.According to equation (4), in the fifth embodiment, the voltage of the b pixel is higher than the a pixel. Therefore, the electric field in the left and right domains can always be kept lower than the electric field in the upper and lower domains.
위에서는 비록, 이 발명의 가장 실제적이며 바람직한 실시예를 참조하여 설명하였지만, 이 발명은 위에서 개시된 실시예에 한정되는 것은 아니다. 이 발명의 범위는 후술하는 특허 청구 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.Although described above with reference to the most practical and preferred embodiment of the present invention, the present invention is not limited to the embodiment disclosed above. The scope of the invention also encompasses various modifications and equivalents falling within the scope of the following claims.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,1 is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention.
도 2는 도 1의 II-II'선에 대한 단면도이고,FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1,
도 3은 테스트용 셀의 정면과 측면 60°에서의 감마(gamma: gamma) 곡선을 나타내는 그래프이고,3 is a graph showing gamma (gamma: gamma) curves at 60 ° of the front and side surfaces of the test cell.
도 4는 단일 도메인의 수직 배향 액정 셀을 8방향의 측면에서 바라볼 때의 VT 곡선들을 나타내는 그래프이고,4 is a graph showing VT curves when a single domain vertically oriented liquid crystal cell is viewed from the side in eight directions,
도 5는 러빙을 상하 방향으로 안티 패러렐(anti parallel)하게 만든 단일 도메인 VA 셀에서 정면에서의 VT 곡선과 좌우 방향 60도에서의 VT 곡선을 평균한 곡선과 상하 방향 60도에서 VT 곡선을 평균한 곡선과 상하 방향의 곡선을 0.3V 이동시킨 곡선을 같은 그래프에 그린 그림이고,FIG. 5 shows the average of the VT curves in the front and the VT curves in the left and right directions at 60 degrees and the VT curves at the 60 degrees in the vertical direction in a single domain VA cell which makes rubbing anti-parallel in the vertical direction. The figure which shows the curve which moved the curve and the vertical curve by 0.3V on the same graph,
도 6은 본 발명의 제2 및 제3 실시예에 따른 액정 표시 장치의 배치도이고,6 is a layout view of a liquid crystal display device according to a second and third embodiment of the present invention;
도 7은 도 6의 VII-VII'선에 대한 단면도로써 본 발명의 제2 실시예에 따른 단면도이고,FIG. 7 is a cross-sectional view taken along line VII-VII ′ of FIG. 6, and is a cross-sectional view according to a second exemplary embodiment of the present invention.
도 8은 도 6의 VII-VII'선에 대한 단면도로써 본 발명의 제3 실시예에 따른 단면도이고,8 is a cross-sectional view taken along the line VII-VII 'of FIG. 6, and is a cross-sectional view according to a third embodiment of the present invention.
도 9는 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이고,9 is a layout view of a liquid crystal display according to a fourth exemplary embodiment of the present invention.
도 10과 도 11은 각각 도 9의 XI-XI'선과 XII-XII'선에 대한 단면도이고,10 and 11 are cross-sectional views taken along line XI-XI ′ and XII-XII ′ of FIG. 9, respectively.
도 12는 도 9의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이고,FIG. 12 is an equivalent circuit diagram of a liquid crystal display device to which the thin film transistor substrate of FIG. 9 is applied.
도 13은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이고,13 is a layout view of a liquid crystal display according to a fifth exemplary embodiment of the present invention.
도 14는 도 13의 박막 트랜지스터 기판을 적용한 액정 표시 장치의 등가 회로도이다.FIG. 14 is an equivalent circuit diagram of a liquid crystal display device to which the thin film transistor substrate of FIG. 13 is applied.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070129219A KR100895317B1 (en) | 2007-12-12 | 2007-12-12 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070129219A KR100895317B1 (en) | 2007-12-12 | 2007-12-12 | Liquid crystal display |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010072885A Division KR20030042221A (en) | 2001-11-22 | 2001-11-22 | a thin film transistor array panel for a liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070121629A true KR20070121629A (en) | 2007-12-27 |
KR100895317B1 KR100895317B1 (en) | 2009-05-07 |
Family
ID=39138914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070129219A KR100895317B1 (en) | 2007-12-12 | 2007-12-12 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100895317B1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3231261B2 (en) * | 1997-03-26 | 2001-11-19 | 株式会社アドバンスト・ディスプレイ | Liquid crystal display element and liquid crystal display device using the same |
KR20000033831A (en) * | 1998-11-26 | 2000-06-15 | 윤종용 | Liquid crystal displaying device and method for preventing pixel effect thereof |
KR100670053B1 (en) * | 1999-12-27 | 2007-01-16 | 삼성전자주식회사 | Liquid crystal displays |
KR100623985B1 (en) * | 2000-02-01 | 2006-09-13 | 삼성전자주식회사 | Liquid crystal displays and panels for the same |
-
2007
- 2007-12-12 KR KR1020070129219A patent/KR100895317B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100895317B1 (en) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030042221A (en) | a thin film transistor array panel for a liquid crystal display | |
KR100840326B1 (en) | a liquid crystal display and a thin film transistor array panel for the same | |
KR100546258B1 (en) | Liquid crystal display panel of horizontal electronic field applying type | |
KR101427582B1 (en) | Panel and liquid crystal display including the same | |
US8259278B2 (en) | Liquid crystal display | |
US9632376B2 (en) | Liquid crystal display device including switching element with floating terminal | |
KR20100055154A (en) | Liquid crystal display and driving method thereof | |
KR20090088729A (en) | Display device | |
KR20100024140A (en) | Liquid crystal display | |
US9846328B2 (en) | Liquid crystal display | |
US9625780B2 (en) | Liquid crystal display | |
KR101189267B1 (en) | A thin film transistor array panel and a liquid crystal display | |
KR20030004458A (en) | a vertically aligned mode liquid crystal display | |
KR102335825B1 (en) | Liquid crystal display device | |
KR100895317B1 (en) | Liquid crystal display | |
KR20030029218A (en) | a thin film transistor array panel for a liquid crystal display | |
KR100925473B1 (en) | Liquid crystal display | |
KR101367744B1 (en) | Liquid crystal display | |
KR101261612B1 (en) | Liquid crystal display | |
KR20090036557A (en) | Liquid crystal display | |
KR20100030646A (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 11 |