KR20070120671A - Liquid crystal display and driving method thereof - Google Patents

Liquid crystal display and driving method thereof Download PDF

Info

Publication number
KR20070120671A
KR20070120671A KR1020060055227A KR20060055227A KR20070120671A KR 20070120671 A KR20070120671 A KR 20070120671A KR 1020060055227 A KR1020060055227 A KR 1020060055227A KR 20060055227 A KR20060055227 A KR 20060055227A KR 20070120671 A KR20070120671 A KR 20070120671A
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
crystal display
display panel
unit
Prior art date
Application number
KR1020060055227A
Other languages
Korean (ko)
Inventor
김광재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060055227A priority Critical patent/KR20070120671A/en
Publication of KR20070120671A publication Critical patent/KR20070120671A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

A liquid crystal display device and a driving method thereof are provided to suppress a flicker and an afterimage by determining common voltage levels for respective data ICs. A liquid crystal display device includes an LCD(Liquid Crystal Display) panel, a data IC(43) and a compensation common voltage portion(50). The data IC supplies a positive pixel voltage signal and a negative pixel voltage signal to the LCD panel. The compensation common voltage portion is embedded in the data IC and supplies a mean voltage of the positive pixel voltage signal and the negative pixel voltage, which are fed back from the LCD panel to the LCD panel. The compensation common voltage portion includes an adder and a mean calculator.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시 예에 따른 액정 표시 장치를 나타낸 블럭도이다.1 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시 예에 따른 보상 공통 전압부를 나타낸 회로도이다.2 is a circuit diagram illustrating a compensation common voltage unit according to an exemplary embodiment of the present invention.

도 3은 도 2에 도시된 보상 공통 전압부에 입력되는 입력 및 출력 파형을 나타내는 도면이다. FIG. 3 is a diagram illustrating input and output waveforms input to the compensation common voltage unit illustrated in FIG. 2.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

10 : 타이밍 컨트롤러 20 : 액정 표시 패널10: timing controller 20: liquid crystal display panel

43 : 데이터 집적회로 42,44 : 화소 영역43: data integrated circuit 42,44: pixel area

50 : 보상 공통 전압부 52,54 : 피드백 라인50: compensation common voltage section 52, 54: feedback line

56 : 보상 공통 라인 72,74 : 증폭기56: compensating common line 72,74: amplifier

본 발명은 액정 표시 장치 및 그의 구동방법에 관한 것으로, 특히 액정 표시 패널에 발생하는 킥백 전압 차로 인한 잔상 현상을 제거함으로써 표시품질을 개선할 수 있는 액정 표시 장치 및 그의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving method thereof, and more particularly, to a liquid crystal display device and a driving method thereof capable of improving display quality by eliminating an afterimage phenomenon caused by a kickback voltage difference occurring in a liquid crystal display panel.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal display panel.

이러한 액정 표시 장치의 도트 인버젼 방식은 데이터 집적회로에서 수평 및 수직 방향으로 인접하는 화소 전극들에 상반된 극성의 화소 전압을 공급하며 프레임마다 그 화소 전압의 극성을 반전시켜 화소 전극들에 공급한다. 기수 프레임에서 인가된 화소 전압과 동일한 크기의 액정 전압인 우수 프레임에서도 인가되기 위해서는 박막 트랜지스터의 기생 용량에 대한 킥백 전압을 고려한 공통 전압의 공통 전극에 인가해야 한다.The dot inversion scheme of the liquid crystal display device supplies pixel voltages having opposite polarities to pixel electrodes adjacent to each other in the horizontal and vertical directions in the data integrated circuit, and inverts the polarity of the pixel voltages to the pixel electrodes in each frame. In order to be applied even in an even frame, which is a liquid crystal voltage having the same magnitude as the pixel voltage applied in the odd frame, the common voltage of the common voltage considering the kickback voltage for the parasitic capacitance of the thin film transistor should be applied.

종래에는 외부의 인쇄 회로 기판에서 최적의 공통 전압 레벨을 정하여 절대 값의 전압을 인가했으나 그레이 별로 킥백 전압이 달라 최적의 공통 전압 레벨을 결정하기가 어려웠다. 또한, 그레이 별로 킥백을 고려하여 감마 계조 전압을 조정해야하는 번거로움이 있었다. 또 회로상의 임피던스 차이와 액정 표시 패널 자체의 유의차로 인해 보정해놓은 킥백 전압 값이 틀어져 가변 저항으로 조절해야 하는 문제점이 있다. Conventionally, an external voltage is applied to an external printed circuit board to determine an optimal common voltage level, but it is difficult to determine an optimal common voltage level because the kickback voltage is different for each gray. In addition, it was troublesome to adjust the gamma gray voltage in consideration of kickback for each gray. In addition, due to the difference between the impedance of the circuit and the significant difference between the liquid crystal display panel itself, the corrected kickback voltage value is misaligned.

따라서, 본 발명의 기술적 과제는 액정 표시 패널에 발생하는 킥백 전압 차 로 인한 잔상 현상을 제거함으로써 표시품질을 개선할 수 있는 액정 표시 장치 및 그의 구동 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a driving method thereof which can improve display quality by removing afterimage phenomenon caused by a kickback voltage difference occurring in a liquid crystal display panel.

상기 기술적 과제를 달성하기 위하여, 본 발명의 액정 표시 장치는 액정 표시 패널과; 상기 액정 표시 패널에 정극성 화소 전압 신호와 부극성 화소 전압 신호를 공급하는 데이터 집적회로와; 상기 데이터 집적 회로에 내장되며 상기 액정 표시 패널로부터 피드백된 정극성 화소 전압 신호 및 부극성 화소 전압의 평균 전압을 상기 액정 표시 패널로 공급해주는 보상 공통 전압부를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the liquid crystal display device of the present invention and the liquid crystal display panel; A data integrated circuit configured to supply a positive pixel voltage signal and a negative pixel voltage signal to the liquid crystal display panel; And a compensation common voltage unit embedded in the data integrated circuit and supplying an average voltage of the positive pixel voltage signal and the negative pixel voltage fed back from the liquid crystal display panel to the liquid crystal display panel.

여기서, 상기 보상 공통 전압부는 상기 피드백된 정극성 화소 전압과 부극성 화소 전압을 가산하는 가산부와; 상기 가산부로부터의 출력 전압을 이용하여 상기 평균 전압을 생성하는 평균연산부를 구비하는 것을 특징으로 한다.The compensation common voltage unit may include: an adder configured to add the fed back positive pixel voltage and negative pixel voltage; And an average calculating unit generating the average voltage by using the output voltage from the adding unit.

그리고, 상기 가산부는 상기 피드백된 정극성 화소 전압이 제1 저항을 통해 입력되고 상기 피드백된 부극성 화소 전압이 제2 저항을 통해 입력되는 반전 단자와, 상기 반전 단자와 제3 저항을 통해 연결되는 출력 단자를 가지는 제1 연산 증폭기를 포함하며, 상기 평균 연산부는 상기 제1 연산 증폭기의 출력 단자와 제4 저항을 통해 접속되는 반전 단자와, 상기 반전 단자와 제5 저항을 통해 연결되는 출력 단자를 가지는 제2 연산 증폭기를 포함하는 것을 특징으로 한다.The adder may include an inverting terminal through which the fed back positive pixel voltage is input through a first resistor and a fed back negative pixel voltage through a second resistor, and connected through the inverting terminal and a third resistor. A first operational amplifier having an output terminal, wherein the average operation unit comprises an inverting terminal connected to an output terminal of the first operational amplifier through a fourth resistor, and an output terminal connected to the inverting terminal and a fifth resistor; The branch comprises a second operational amplifier.

한편, 상기 액정 표시 패널은 상기 액정 표시 패널에 공급된 정극성 화소 전 압을 상기 보상 공통 전압부로 피드백시키는 제1 피드백 라인과; 상기 액정 표시 패널에 공급된 부극성 화소 전압을 상기 보상 공통 전압부로 피드백시키는 제2 피드백 라인을 추가로 포함하는 것을 특징으로 한다.On the other hand, the liquid crystal display panel includes a first feedback line for feeding back the positive pixel voltage supplied to the liquid crystal display panel to the compensation common voltage unit; And a second feedback line for feeding back the negative pixel voltage supplied to the liquid crystal display panel to the compensation common voltage unit.

또한, 상기 보상 공통 전압부에서 생성된 평균 전압은 상기 액정 표시 패널의 공통 전극에 공급되는 것을 특징으로 한다.The average voltage generated by the compensation common voltage part is supplied to the common electrode of the liquid crystal display panel.

상기 기술적 과제를 달성하기 위하여, 본 발명의 액정 표시 장치의 구동 방법은 액정 표시 패널에 정극성 및 부극성 화소 전압을 공급하는 단계와; 상기 정극성 및 부극성 화소 전압이 데이터 집적회로마다 내장된 보상 공통 전압부로 피드백되는 단계와; 상기 보상 공통 전압부에서 생성된 정극성 및 부극성 화소 전압의 평균 전압을 상기 액정 표시 패널에 공급하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the driving method of the liquid crystal display device of the present invention comprises the steps of supplying a positive and negative pixel voltage to the liquid crystal display panel; Feeding back the positive and negative pixel voltages to a compensation common voltage unit embedded in each data integrated circuit; And supplying an average voltage of the positive and negative pixel voltages generated by the compensation common voltage unit to the liquid crystal display panel.

여기서, 상기 보상 공통 전압부는 상기 피드백된 정극성 화소 전압 신호와 부극성 화소 전압 신호를 가산한 후 상기 평균 전압을 생성하는 것을 특징으로 한다.The compensation common voltage unit may generate the average voltage after adding the fed back positive pixel voltage signal and negative pixel voltage signal.

상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명한다.Other technical problems and features of the present invention in addition to the above technical problem will become apparent through the description of the embodiments with reference to the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 액정 표시 장치를 나타내는 블럭도이다.1 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시된, 액정 표시 장치는 화소 매트릭스를 갖는 액정 표시 패널(20)과, 액정 표시 패널(20)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 집적회로(미도시)와, 액정 표시 패널(20)의 데이터 라인들(DL)을 구동하기 위한 데 이터 집적회로(43)와, 게이트 집적회로(미도시)와 집적회로(43)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(10)와, 액정 표시 장치 구동시 필요로 하는 각 회로 블록에 전원을 공급하는 전원부를 구비한다. 1, the liquid crystal display device includes a liquid crystal display panel 20 having a pixel matrix, a gate integrated circuit (not shown) for driving gate lines GL1 to GLn of the liquid crystal display panel 20, The data integrated circuit 43 for driving the data lines DL of the liquid crystal display panel 20, and the timing controller 10 for controlling the driving timing of the gate integrated circuit (not shown) and the integrated circuit 43. And a power supply unit for supplying power to each circuit block required for driving the liquid crystal display.

액정 표시 패널(20)은 게이트 라인(GL)과 데이터 라인(DL) 사이에 접속된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 공통 전극 사이에 병렬 접속된 액정 서브 화소(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 서브 화소(Clc)는 박막 트랜지스터(TFT)와 접속된 화소 전극과, 화소 전극과 대향하는 공통 전극과 화소 전극 사이에 위치하는 액정으로 구성된다. 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 온 전압에 의해 턴-온되어 데이터 라인(DL)으로부터의 데이터 전압을 화소 전극에 공급하여 데이터 전압과 공통 전압(Vcom)과의 차전압이 액정 서브 화소(Clc)에 충전되게 한다. 그리고 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 오프 전압에 의해 턴-오프되어 액정 서브 화소(Clc)에 충전된 전압이 유지되게 한다. 이때, 스토리지 커패시터(Cst)는 액정 서브 화소(Clc)에 충전된 전압이 안정적으로 유지되게 한다. The liquid crystal display panel 20 includes a thin film transistor TFT connected between the gate line GL and the data line DL, and a liquid crystal subpixel Clc and storage connected in parallel between the thin film transistor TFT and the common electrode. Capacitor Cst is provided. The liquid crystal subpixel Clc is composed of a pixel electrode connected to the thin film transistor TFT, a liquid crystal positioned between the common electrode facing the pixel electrode, and the pixel electrode. The thin film transistor TFT is turned on by the gate-on voltage from the gate line GL to supply the data voltage from the data line DL to the pixel electrode so that a difference voltage between the data voltage and the common voltage Vcom is increased. The liquid crystal subpixel Clc is charged. The thin film transistor TFT is turned off by the gate off voltage from the gate line GL to maintain the voltage charged in the liquid crystal sub-pixel Clc. In this case, the storage capacitor Cst keeps the voltage charged in the liquid crystal subpixel Clc stable.

전원부(미도시)에는 외부로부터 구동 전압(VDD)이 공급되고, 이 구동 전압(VDD)은 디지털 회로를 포함하는 타이밍 컨트롤러(10)와 데이터 집적회로(43) 및 게이트 집적회로(미도시)에 디지털 구동 전압으로 공급된다. 전원부(미도시)는 외부로부터의 구동 전압(VDD)을 이용하여 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)을 각각 생성하여 게이트 구동부(미도시)로 공급하고, 공통 전압(VCOM)을 생성하여 액정 패널(20)에 공급한다. The power supply unit (not shown) is supplied with a driving voltage (VDD) from the outside, and the driving voltage (VDD) is supplied to the timing controller 10 including the digital circuit, the data integrated circuit 43 and the gate integrated circuit (not shown). It is supplied with the digital drive voltage. The power supply unit generates a gate-on voltage VON and a gate-off voltage VOFF using the driving voltage VDD from the outside, and supplies the gate-on voltage VON to the gate driver (not shown), and supplies the common voltage VCOM. It generates and supplies it to the liquid crystal panel 20.

타이밍 컨트롤러(10)는 외부로부터 입력된 수직 동기 신호, 수평 동기 신호, 도트 클럭, 데이터 이네이블 신호 등을 이용하여 게이트 집적회로(미도시) 및 데이터 집적회로(43)의 구동 타이밍을 제어하는 다수의 제어 신호를 발생한다. The timing controller 10 controls a plurality of driving timings of the gate integrated circuit (not shown) and the data integrated circuit 43 using a vertical synchronization signal, a horizontal synchronization signal, a dot clock, a data enable signal, and the like, input from the outside. To generate a control signal.

게이트 집적회로(미도시)는 게이트 라인(GL)에 순차적으로 스캔 펄스를 공급한다. 다시말하여, 게이트 집적회로(미도시)는 전원부로부터의 게이트 온 전압을 이용한 스캔 펄스를 게이트 라인(GL)에 순차적으로 공급한다. 스캔 펄스가 공급된 이외의 나머지 기간에는 전원부로부터의 게이트 오프 전압을 공급한다. The gate integrated circuit (not shown) sequentially supplies a scan pulse to the gate line GL. In other words, the gate integrated circuit (not shown) sequentially supplies the scan pulse using the gate-on voltage from the power supply to the gate line GL. The gate off voltage from the power supply unit is supplied in the remaining periods except the scan pulses.

데이터 집적회로(43)는 액정 표시 패널(20)의 데이터 라인(DL)을 구동한다. 데이터 집적회로(43)는 타이밍 컨트롤러로부터의 디지털 데이터를 감마 전압을 이용하여 아날로그 데이터 신호를 변환하여 게이트 드라이브 IC(미도시)에 의해 게이트 라인(GL)에 스캔 펄스가 공급될 때마다 데이터 라인(DL)으로 공급한다. 그리고, 데이터 집적 회로(43)는 도트 인버젼 방식으로 수평 및 수직 방향으로 인접하는 화소 전극들에 상반된 극성의 화소 전압을 공급하며 프레임마다 그 화소 전압의 극성을 반전시켜 화소 전극들에 공급한다.The data integrated circuit 43 drives the data line DL of the liquid crystal display panel 20. The data integrated circuit 43 converts an analog data signal using a gamma voltage from digital data from a timing controller, so that a scan line is supplied to a gate line GL by a gate drive IC (not shown). DL). The data integrated circuit 43 supplies pixel voltages having opposite polarities to pixel electrodes adjacent to each other in the horizontal and vertical directions in a dot inversion manner, and inverts the polarity of the pixel voltages to the pixel electrodes in each frame.

데이터 집적회로(43) 각각에는 정극성 및 부극성 화소 전압(FV1,FV2)을 피드백하여 평균 전압인 보상 공통 전압(S-Vcom)을 쇼트 포인트에 공급하는 보상 공통 전압부(50)를 내장한다. 종래 공통 전압(Vcom)의 리플 성분을 제거하기 위한 여러 개의 연산 증폭기가 내장된 연산 증폭기 회로부는 인쇄 회로 기판에 구비된다. 이러한 연산 증폭기 회로부에서 리플 성분을 제거한 공통 전압(Vcom)을 생성하여 액정 표시 패널(20)로 공급한다. 인쇄 회로 기판에 구비된 연산 증폭기 회로부는 인 쇄 회로 기판과 회로 필름을 통해 액정 표시 패널(20)로 공급되게 되므로 공급 라인이 상대적으로 길어지며 복잡하게 된다. 그러나 본 발명은 데이터 집적회로(43)마다 보상 공통 전압부(50)를 내장함으로써 화소 전압을 조절하여 액정 표시 패널(20)로 직접 공급하게 됨으로써 길어지지 않고 간단한 라인을 형성하며 라인이 길어지는 지연 현상이 생기지 않는다. 구체적으로 제1 화소 영역(42)의 정극성 화소 전압(FV1)은 제1 피드백 라인(52)을 통해서 보상 공통 전압부(50)에 공급되고, 제 2 화소 영역(44)의 부극성 화소 전압(FV2)은 제2 피드백 라인(54)을 통해 보상 공통 전압부(50)에 공급된다. 여기서 제1 화소 영역(42)은 데이터 구동부(45)와 연결된 데이터 라인(DL)과 홀수번째 게이트 라인(GL1)이 교차되는 영역에 형성된다. 제2 화소 영역(44)은 데이터 구동부(45)와 연결된 데이터 라인(DL)와 짝수번째 게이트 라인(GL2)이 교차되는 영역에 형성된다. 정극성 및 부극성 화소 전압(FV1,FV2)은 보상 공통 전압부(50)를 통해서 정극성 및 부극성 화소 전압(FV1,FV2)의 평균 전압인 보상 공통 전압(S-Vcom)을 생성하여 액정 표시 패널(20)의 쇼트 포인트를 통해 공통 전극에 공급한다. Each of the data integrated circuits 43 includes a compensation common voltage unit 50 which feeds back the positive and negative pixel voltages FV1 and FV2 and supplies the compensation common voltage S-Vcom, which is an average voltage, to the short point. . The op amp circuit unit in which a plurality of op amps are incorporated to remove the ripple component of the conventional common voltage Vcom is provided on a printed circuit board. The common amplifier Vcom having the ripple component removed from the operational amplifier circuit unit is generated and supplied to the liquid crystal display panel 20. Since the operational amplifier circuit unit included in the printed circuit board is supplied to the liquid crystal display panel 20 through the printed circuit board and the circuit film, the supply line is relatively long and complicated. However, according to the present invention, since the compensation common voltage unit 50 is embedded in each data integrated circuit 43, the pixel voltage is controlled to be directly supplied to the liquid crystal display panel 20, thereby forming a simple line without delay. The phenomenon does not occur. Specifically, the positive pixel voltage FV1 of the first pixel region 42 is supplied to the compensation common voltage unit 50 through the first feedback line 52, and the negative pixel voltage of the second pixel region 44 is provided. FV2 is supplied to the compensation common voltage unit 50 through the second feedback line 54. The first pixel area 42 is formed in an area where the data line DL connected to the data driver 45 and the odd-numbered gate line GL1 cross each other. The second pixel area 44 is formed in an area where the data line DL connected to the data driver 45 and the even-numbered gate line GL2 cross each other. The positive and negative pixel voltages FV1 and FV2 generate a compensation common voltage S-Vcom which is an average voltage of the positive and negative pixel voltages FV1 and FV2 through the compensation common voltage unit 50. The supply is supplied to the common electrode through the short point of the display panel 20.

보상 공통 전압부(50)은 도 2에 도시된 두 개의 연산 증폭기로 형성된다. 보상 공통 전압부(50)은 제1 증폭기(72)와 제2 증폭기(74)가 형성된다. 여기서, 보상 공통 전압부(50)에서 제1 증폭기(72)에 입력 전압이 인가되며, 보상 공통 전압부(50)의 출력 전압인 보상 공통 전압(S-Vcom)은 제2 증폭기(74)에서 출력된다. 구체적으로 제1 증폭기(72)의 반전 단자에는 정극성 화소 전압(FV1)이 공급되는 제1 피드백 라인(52)과 부극성 화소 전압(FV2)이 공급되는 제2 피드백 라인(54)이 접 속된다. 여기서 제1 증폭기(72)의 반전 단자와 제1 피드백 라인(52) 사이에는 제1 저항(R1)이 형성되며, 제1 증폭기(72)의 반전 단자와 제2 피드백 라인(54) 사이에는 제2 저항(R2)이 형성된다. 제1 증폭기(72)의 비반전 단자에는 그라운드(GND)와 연결된다. 제1 및 제2 저항(R1,R2)과 연결된 제3 저항(R3)은 제1 증폭기(72)의 출력 단자와 연결된다. 제1 증폭기(72)의 출력 단자에서 생성된 출력 전압은 제2 증폭기(74)의 반전 입력 단자와 연결된다. 제1 증폭기(72)의 출력 단자와 제2 증폭기(74)의 입력 단자 사이에는 제4 저항(R4)이 형성된다. 제2 증폭기(74)의 비반전 단자는 그라운드(GND)와 연결된다. 제2 증폭기(74)의 반전 단자와 반전 단자의 출력 단자와 연결된 보상 라인 사이에는 제5 저항(R5)이 형성된다. The compensation common voltage unit 50 is formed of two operational amplifiers shown in FIG. 2. The compensation common voltage unit 50 includes a first amplifier 72 and a second amplifier 74. Here, an input voltage is applied to the first amplifier 72 by the compensation common voltage unit 50, and a compensation common voltage S-Vcom which is an output voltage of the compensation common voltage unit 50 is applied by the second amplifier 74. Is output. Specifically, the first feedback line 52 supplied with the positive pixel voltage FV1 and the second feedback line 54 supplied with the negative pixel voltage FV2 are connected to the inverting terminal of the first amplifier 72. do. The first resistor R1 is formed between the inverting terminal of the first amplifier 72 and the first feedback line 52, and the first resistor R1 is formed between the inverting terminal of the first amplifier 72 and the second feedback line 54. 2 resistors R2 are formed. The non-inverting terminal of the first amplifier 72 is connected to the ground GND. The third resistor R3 connected to the first and second resistors R1 and R2 is connected to the output terminal of the first amplifier 72. The output voltage generated at the output terminal of the first amplifier 72 is connected to the inverting input terminal of the second amplifier 74. A fourth resistor R4 is formed between the output terminal of the first amplifier 72 and the input terminal of the second amplifier 74. The non-inverting terminal of the second amplifier 74 is connected to the ground GND. A fifth resistor R5 is formed between the inverting terminal of the second amplifier 74 and the compensation line connected to the output terminal of the inverting terminal.

보상 공통 전압부(50)에서 부극성 화소 전압(FV1,FV2)을 피드백하여 평균 전압인 보상 공통 전압(S-Vcom)을 쇼트 포인트에 공급하는 방법은 아래와 같다.A method of supplying the compensation common voltage S-Vcom, which is an average voltage, to the short point by feeding back the negative pixel voltages FV1 and FV2 from the compensation common voltage unit 50 is as follows.

구체적으로 정극성 화소 전압(FV1)은 제1 피드백 라인(52)을 통해서 제1 증폭기(72)에 공급되며, 부극성 화소 전압(FV2)은 제2 피드백 라인(54)을 통해서 제1 증폭기(72)에 공급된다. 제1 증폭기(72)에 입력된 정극성 및 부극성 화소 전압(FV1,FV2)은 제1 증폭기(72)에 의해 두 전압을 더하는 역할을 한다. 여기서 제1 증폭기(72)의 두 전압을 합하게 되는 방법을 설명하자면, 제1 증폭기(72)의 수학식은 In detail, the positive pixel voltage FV1 is supplied to the first amplifier 72 through the first feedback line 52, and the negative pixel voltage FV2 is supplied through the second feedback line 54. 72). The positive and negative pixel voltages FV1 and FV2 input to the first amplifier 72 serve to add two voltages by the first amplifier 72. Here, the method of adding the two voltages of the first amplifier 72, the equation of the first amplifier 72 is

eo= -(e1/R1+e2/R2)*R3eo =-(e1 / R1 + e2 / R2) * R3

여기서 eo은 제1 증폭기의 출력 전압의 값을 나타내고 e1은 제1 입력 전압 값과 e2은 제2 입력 전압 값을 나타낸다. R1,R2,R3는 제1 증폭기(72)의 각각의 저 항을 나타낸다. 여기서 제1 증폭기(72)는 R1,R2,R3의 값이 동일하게 가정하여 출력 전압 값의 수학식은 아래와 같이 간단하게 나타낸다.Where eo represents the value of the output voltage of the first amplifier, e1 represents the first input voltage value and e2 represents the second input voltage value. R1, R2, and R3 represent respective resistors of the first amplifier 72. Here, the first amplifier 72 assumes that the values of R1, R2, and R3 are the same, and the equation of the output voltage value is simply expressed as follows.

eo= -(e1+e2)eo =-(e1 + e2)

결국 제1 증폭기(72)의 출력 전압 값은 제1 입력 전압인 정극성 전압(FV1)과 제2 입력 전압인 부극성 전압(FV2)이 합하여 반전된 값이 된다. 다시 말하여, 제1 증폭기(72)의 출력 단자와 연결된 제2 증폭기(74)의 입력 단자에 의해 제1 증폭기(72)의 출력 전압은 제2 증폭기(74)의 입력 전압으로 공급된다. 여기서 제2 증폭기(74)는 제1 증폭기(72)의 출력 전압 값을 반으로 나누는 역할을 한다. 구체적으로 제2 증폭기(74)의 반으로 나누는 방법을 설명하자면, 제2 증폭기(74)의 출력 전압 값을 구하는 식은As a result, the output voltage value of the first amplifier 72 becomes the inverted value of the sum of the positive polarity voltage FV1 which is the first input voltage and the negative polarity voltage FV2 which is the second input voltage. In other words, the output voltage of the first amplifier 72 is supplied to the input voltage of the second amplifier 74 by the input terminal of the second amplifier 74 connected to the output terminal of the first amplifier 72. Here, the second amplifier 74 serves to divide the output voltage value of the first amplifier 72 in half. Specifically, the method of dividing by half of the second amplifier 74, the equation for obtaining the output voltage value of the second amplifier 74

eo= -(R4/R5)e3eo =-(R4 / R5) e3

여기서 eo는 제2 증폭기(74)의 출력 전압 값을 나타낸다. e3는 제2 증폭기(74)의 입력 전압 값을 다시 말하여 제1 증폭기(72)의 출력 전압값을 나타낸다. 제2 증폭기(74)의 입력 전압 값을 반으로 나누기 위해 R4는 R5의 1/2값으로 나타내는 저항값으로 형성된다. 이에 따라, 제2 증폭기(74)의 입력 전압 값은 제2 증폭기(74)의 출력 단자와 연결된 보상 공통 라인(56)을 통해 쇼트 포인트로 공급된다. Where eo represents the output voltage value of the second amplifier 74. e3 denotes an input voltage value of the second amplifier 74, that is, an output voltage value of the first amplifier 72. In order to divide the input voltage value of the second amplifier 74 by half, R4 is formed as a resistance value represented by 1/2 of R5. Accordingly, the input voltage value of the second amplifier 74 is supplied to the short point through the compensation common line 56 connected to the output terminal of the second amplifier 74.

결국 도 3에 도시된 바와 같이 보상 공통 전압부(50)는 정극성 및 부극성 전압(FV1,FV2)을 공급받아서 제1 증폭기(72) 의해 두 전압(FV1,FV2)을 더한뒤, 제2 증폭기(74)의 의해 반으로 나눠진 전압 값으로 출력됨으로써 두 전압(FV1,FV2)의 평균 값인 보상 공통 전압(S_Vcom)을 생성하게 된다. 여기서 두 전압(FV1,FV2)의 평균 값인 보상 공통 전압(S_Vcom)은 결국 공통 전압으로 쇼트 포인트로 공급됨으로써 공통 전압 레벨을 결정하게 된다. 이와 같은 형식으로 데이터 집적회로(43)마다 공통 전압 레벨을 차동인가 할 수 있으므로 액정 표시 패널(20) 위치에 따른 킥백 전압 차이로 인한 부분적인 플리커 문제를 해결할 수 있다.As shown in FIG. 3, the compensation common voltage unit 50 receives the positive and negative voltages FV1 and FV2 and adds the two voltages FV1 and FV2 by the first amplifier 72. The amplifier 74 outputs a voltage value divided in half to generate a compensation common voltage S_Vcom which is an average value of the two voltages FV1 and FV2. The compensation common voltage S_Vcom, which is an average value of the two voltages FV1 and FV2, is eventually supplied to the short point as the common voltage to determine the common voltage level. In this manner, the common voltage level may be differentially applied to each data integrated circuit 43, thereby solving a partial flicker problem due to the difference in kickback voltage according to the position of the liquid crystal display panel 20.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 그의 구동 방법은 데이터 집적회로마다 공통 전압 레벨을 결정해주어서 공통 전압을 차동 인가할 수 이있는 보상 공통 전압부를 포함으로써 플리커나 잔상 문제를 해결할 수 있어, 표시 품질을 향상시킬 수 있다.As described above, the liquid crystal display and the driving method thereof according to the present invention can solve the flicker or afterimage problem by including a compensation common voltage unit capable of differentially applying a common voltage by determining a common voltage level for each data integrated circuit. Therefore, the display quality can be improved.

또한, 데이터 집적회로마다 내부에 구비함으로써 액정 표시 패널에 공급하는 신호 라인의 길이가 종래에 비해 짧아진다. 이에 따라, 본 발명에 따른 액정 표시 장치는 배선 감소를 통한 회로의 간소화 할 수 있음과 아울러 라인 저항을 줄일 수 있다. In addition, the length of the signal line supplied to the liquid crystal display panel is shorter than that in the prior art by being provided inside each data integrated circuit. Accordingly, the liquid crystal display according to the present invention can simplify the circuit by reducing the wiring and reduce the line resistance.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although the detailed description of the present invention described above has been described with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art, those skilled in the art, described in the claims below It will be understood that various modifications and changes can be made in the present invention without departing from the spirit and scope of the invention.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (7)

액정 표시 패널과;A liquid crystal display panel; 상기 액정 표시 패널에 정극성 화소 전압 신호와 부극성 화소 전압 신호를 공급하는 데이터 집적회로와;A data integrated circuit configured to supply a positive pixel voltage signal and a negative pixel voltage signal to the liquid crystal display panel; 상기 데이터 집적 회로에 내장되며 상기 액정 표시 패널로부터 피드백된 정극성 화소 전압 신호 및 부극성 화소 전압의 평균 전압을 상기 액정 표시 패널로 공급해주는 보상 공통 전압부를 포함하는 것을 특징으로 하는 액정 표시 장치.And a compensation common voltage unit embedded in the data integrated circuit and supplying an average voltage of the positive pixel voltage signal and the negative pixel voltage fed back from the liquid crystal display panel to the liquid crystal display panel. 제1항에 있어서,The method of claim 1, 상기 보상 공통 전압부는 The compensation common voltage unit 상기 피드백된 정극성 화소 전압과 부극성 화소 전압을 가산하는 가산부와;An adder configured to add the feedback positive pixel voltage and negative pixel voltage; 상기 가산부로부터의 출력 전압을 이용하여 상기 평균 전압을 생성하는 평균연산부를 구비하는 것을 특징으로 하는 액정 표시 장치.And an average calculating unit for generating the average voltage using the output voltage from the adding unit. 제1항에 있어서,The method of claim 1, 상기 가산부는The addition unit 상기 피드백된 정극성 화소 전압이 제1 저항을 통해 입력되고 상기 피드백된 부극성 화소 전압이 제2 저항을 통해 입력되는 반전 단자와, 상기 반전 단자와 제3 저항을 통해 연결되는 출력 단자를 가지는 제1 연산 증폭기를 포함하며, A feedback terminal having the feedback positive pixel voltage input through a first resistor and the feedback negative pixel voltage input through a second resistor, and an output terminal connected to the inversion terminal and a third resistor; 1 operational amplifier, 상기 평균 연산부는The average calculation unit 상기 제1 연산 증폭기의 출력 단자와 제4 저항을 통해 접속되는 반전 단자와, 상기 반전 단자와 제5 저항을 통해 연결되는 출력 단자를 가지는 제2 연산 증폭기를 포함하는 것을 특징으로 하는 액정 표시 장치.And a second operational amplifier having an output terminal connected to an output terminal of the first operational amplifier through a fourth resistor and an output terminal connected to the inverting terminal and a fifth resistor. 제2항에 있어서,The method of claim 2, 상기 액정 표시 패널은The liquid crystal display panel 상기 액정 표시 패널에 공급된 정극성 화소 전압을 상기 보상 공통 전압부로 피드백시키는 제1 피드백 라인과;A first feedback line for feeding back the positive pixel voltage supplied to the liquid crystal display panel to the compensation common voltage unit; 상기 액정 표시 패널에 공급된 부극성 화소 전압을 상기 보상 공통 전압부로 피드백시키는 제2 피드백 라인을 추가로 포함하는 것을 특징으로 하는 액정 표시 장치.And a second feedback line for feeding back the negative pixel voltage supplied to the liquid crystal display panel to the compensation common voltage unit. 제 1 항에 있어서,The method of claim 1, 상기 보상 공통 전압부에서 생성된 평균 전압은 상기 액정 표시 패널의 공통 전극에 공급되는 것을 특징으로 하는 액정 표시 장치.The average voltage generated by the compensation common voltage unit is supplied to the common electrode of the liquid crystal display panel. 액정 표시 패널에 정극성 및 부극성 화소 전압을 공급하는 단계와;Supplying positive and negative pixel voltages to the liquid crystal display panel; 상기 정극성 및 부극성 화소 전압이 데이터 집적회로마다 내장된 보상 공통 전압부로 피드백되는 단계와;Feeding back the positive and negative pixel voltages to a compensation common voltage unit embedded in each data integrated circuit; 상기 보상 공통 전압부에서 생성된 정극성 및 부극성 화소 전압의 평균 전압을 상기 액정 표시 패널에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.And supplying average voltages of the positive and negative pixel voltages generated by the compensation common voltage unit to the liquid crystal display panel. 제6항에 있어서,The method of claim 6, 상기 보상 공통 전압부는 상기 피드백된 정극성 화소 전압 신호와 부극성 화소 전압 신호를 가산한 후 상기 평균 전압을 생성하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.And the compensating common voltage unit generates the average voltage after adding the feedbacked positive pixel voltage signal and the negative pixel voltage signal.
KR1020060055227A 2006-06-20 2006-06-20 Liquid crystal display and driving method thereof KR20070120671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060055227A KR20070120671A (en) 2006-06-20 2006-06-20 Liquid crystal display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055227A KR20070120671A (en) 2006-06-20 2006-06-20 Liquid crystal display and driving method thereof

Publications (1)

Publication Number Publication Date
KR20070120671A true KR20070120671A (en) 2007-12-26

Family

ID=39138324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055227A KR20070120671A (en) 2006-06-20 2006-06-20 Liquid crystal display and driving method thereof

Country Status (1)

Country Link
KR (1) KR20070120671A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222978B1 (en) * 2006-06-29 2013-01-17 엘지디스플레이 주식회사 Apparatus and method for driving of liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222978B1 (en) * 2006-06-29 2013-01-17 엘지디스플레이 주식회사 Apparatus and method for driving of liquid crystal display device
US8907877B2 (en) 2006-06-29 2014-12-09 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device

Similar Documents

Publication Publication Date Title
KR101200966B1 (en) Common voltage generation circuit and liquid crystal display comprising the same
JP4778473B2 (en) Liquid crystal display device and driving method thereof
JP4590390B2 (en) Liquid crystal display device and driving method thereof
KR20070015695A (en) Liquid crystal display and driving method thereof
JP2008003546A (en) Liquid crystal panel, liquid crystal display device, and method for driving same
KR20140120108A (en) Method of driving display panel and display apparatus for performing the same
KR101441385B1 (en) Driving apparatus for liquid crystal display device and method for driving the same
KR20080034542A (en) Liquid crystal display and driving method thereof
KR20110061745A (en) Driving circuit for liquid crystal display device and method for driving the same
KR100840331B1 (en) common voltage generating device and liquid crystal device using the same
KR20080049336A (en) Apparatus for driving lcd
KR20070071725A (en) Apparatus for driving lcd
KR20090058982A (en) Common voltage compensation circuit for liquid crystal display device
KR20070117019A (en) Liquid crystal display and driving method thereof
KR20070120671A (en) Liquid crystal display and driving method thereof
KR101166829B1 (en) Apparatus and method for driving of liquid crystal display device
KR101319329B1 (en) Liquid crystal display device
KR101432568B1 (en) Apparatus and method for driving liquid crystal display of 2 dot inversion type
KR101326582B1 (en) Liquid crystal display device
KR101037083B1 (en) Apparatus and method for driving of liquid crystal display device
KR101043672B1 (en) Gamma voltage circuit and liquid crystal display having the same
KR20080057931A (en) Apparatus of generating gamma voltage
KR20070111901A (en) 2 dot-inversion type liquid cristal display
KR100989244B1 (en) Liquid crystal display device and dirving method thereof
KR101818467B1 (en) Driving apparatus for liquid crystal display device and method for driving the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination