KR20070112466A - 유기 디바이스 패키지 및 그 제조 방법 - Google Patents
유기 디바이스 패키지 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070112466A KR20070112466A KR1020077022080A KR20077022080A KR20070112466A KR 20070112466 A KR20070112466 A KR 20070112466A KR 1020077022080 A KR1020077022080 A KR 1020077022080A KR 20077022080 A KR20077022080 A KR 20077022080A KR 20070112466 A KR20070112466 A KR 20070112466A
- Authority
- KR
- South Korea
- Prior art keywords
- organic
- organic electronic
- device package
- electronic devices
- electronic device
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000012044 organic layer Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 6
- 238000013086 organic photovoltaic Methods 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 3
- 238000005516 engineering process Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007641 inkjet printing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- -1 but not limited to Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007756 gravure coating Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/82—Interconnections, e.g. terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/84—Parallel electrical configurations of multiple OLEDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/86—Series electrical configurations of multiple OLEDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 명세서에는 전기적 단락과 전기적 개방 모두에 대해 완전한 폴트 톨러런스를 제공하는 유기 디바이스 패키지(10)가 기술되었다. 유기 디바이스 패키지(10)는 전기적으로 직렬 연결된 유기 전자 소자의 복수의 그룹들(12, 14, 16)을 포함하고, 상기 유기 전자 소자의 복수의 그룹들(12, 14, 16) 중 적어도 하나는 전기적으로 병렬 연결된 유기 전자 소자의 서브-그룹들(20, 22)을 포함하고, 상기 유기 전자 소자의 복수의 서브-그룹들(20, 22) 중 적어도 하나는 전기적으로 직렬 연결된 복수의 유기 전자 소자들(24)을 포함한다. 복수의 유기 전자 소자들(24)은 전기적으로 직렬 구조로 접속되어 직렬 블록을 형성할 수 있다. 유사하게, 복수의 유기 전자 소자들은 전기적으로 병렬 구조로 접속되어 병렬 블록을 형성할 수 있다. EH한, 복수의 직렬 블록들과 병렬 블록들이 가요성과 폴트 톨러런스가 증가된 그리드 네트워크를 제공하도록 포개어질 수 있는 다양한 실시예가 구상된다. 또한, 유기 디바이스 패키지(10)의 다양한 실시예를 사용하여, 퓨즈를 사용하지 않고 전기적 단락 및 전기적 개방에 대한 완전한 폴트 톨러런스가 획득될 수 있으며, 이것은 바람직하게 전류 기술의 한계를 해결한다.
Description
본 발명은 "NATIONAL INSTITUTE OF STANDARDS AND TECHNOLOGY"에 의해 재정된 계약 번호 70NANB3H3030 하에서 정부와 함께 고안되었다. 정부는 본 발명에 대해 소정의 권리를 갖는다.
본 발명은 전반적으로 조명 장치에 관한 것으로, 보다 구체적으로는 유기 전자 디바이스에 관한 것이다.
현재, 디스플레이 애플리케이션과 조명 애플리케이션에서의 유기 발광 다이오드(OLED)와 같은, 그러나 이것으로 제한되는 것은 아닌 유기 전자 디바이스의 사용이 증가하고 있다. 지난 10년간, OLED 분야에서 놀라운 진전이 있어왔다. 이전에, 액정 디스플레이(LCD)는 대부분의 디스플레이 애플리케이션에서 사용되었다. 그러나, LCD 디스플레이는 생산 비용과 소비자 가격이 높다.
영상 기기 해상도가 변화함에 따라, 개선된 디스플레이 및/또는 조명 특성을 제공하는 더욱 개선된 디바이스에 대한 필요성이 증가하고 있다. 또한, 컴퓨터, PDA, 휴대폰의 특성을 전술된 디스플레이 및/또는 조명 특성과 함께 결합하는 것이 종종 요구된다. 또한, 액정 디스플레이와 관련된 높은 생산 비용과 소비자 가격을 피하는 동시에, 경량이고 전력소비가 낮으며 넓은 시야각을 갖는 새로운 디바이스에 대한 필요성이 플랫 패널 디스플레이 개발에 대한 최근의 관심을 촉진하고 있다. 결과적으로, 플랫 패널 산업은 OLED와 같은 새로운 디스플레이의 사용에 눈을 돌리고 있다.
당업자가 이해하는 바와 같이, OLED는 두 개의 충전된 전극 사이에 샌드위치된 얇은 유기 층들의 적층을 포함한다. 유기 층들은 정공주입층(hole injection layer), 정공수송층(hole transport layer), 발광층(emissive layer) 및 전자수송층(electron transport layer)을 포함한다. OLED 조명 디바이스로 적절한 전압을 인가함에 따라, 전압이 전형적으로 2 내지 10V 사이일 때, 주입된 포지티브 및 네가티브 전하는 발광층 내에서 재결합하여 광을 생성한다. 또한, 유기층의 구조와 양극 및 음극의 선택은 발광층 내에서의 재결합 프로세스를 최대화하도록 지정되며, 따라서 OLED 디바이스로부터의 광출력을 최대화한다. 이러한 구조는 부피가 크고 환경적으로 바람직하지 않은 수은 램프에 대한 필요성을 없애며, 보다 얇고 다용도이며 더욱 아담한 디스플레이 또는 조명 디바이스를 산출한다. 또한, OLED는 바람직하게 비교적 적은 전력을 소비한다. 이러한 특성들의 조합은 OLED 디스플레이가 바람직하게 적은 무게만을 추가하고 적은 공간을 차지하면서도 보다 많은 인게이징 방법으로 정보를 통신하는 것을 가능케 한다. 또한, 이러한 특성들의 조합은 국부 조명 애플리케이션에 사용되는 보다 작고, 보다 밝고 더욱 다용도의 디바 이스를 제공할 수 있다.
그러나, 광역 OLED의 개발은 전기적 단락과 전기적 개방(electrical open)을 야기하는 국부적 결함의 존재에 의한 OLED 디바이스의 실패 때문에 어려운 일이다. 전형적으로, 제조 중의 입자 오염, 거친 전극으로부터의 울퉁불퉁한 성질 및 유기층 두께의 불균일성은 OLED의 양극와 음극 사이의 단락을 발생시킬 수 있다. 또한, OLED의 전기 접속의 손실은 전기적 개방을 발생시킬 수 있다.
따라서 전기적 단락과 전기적 개방 모두에 대해 바람직하게 폴트 톨러런스(fault tolerance)를 제공하는 견고한 디바이스 아키텍쳐를 개발하는 것이 요구된다.
여기에 간략하게, 기술의 측면에 따른 유기 디바이스 패키지가 기술된다. 유기 디바이스 패키지는 전기적으로 직렬 연결된 유기 전자 소자의 복수의 그룹들을 포함하고, 유기 전자 소자의 복수의 그룹들 중 적어도 하나는 전기적으로 병렬 연결된 유기 전자 소자의 복수의 서브-그룹들을 포함하며, 유기 전자 소자의 복수의 서브-그룹들 중 적어도 하나는 전기적으로 직렬 연결된 복수의 소자들을 포함한다.
본 기술의 다른 측면에 따른 유기 디바이스 패키지가 제공된다. 유기 디바이스 패키지는 전기적으로 직렬 연결된 유기 전자 소자의 복수의 모듈들을 포함하고, 유기 전자 소자의 복수의 모듈들 중 적어도 하나는 전기적으로 병렬 연결된 유기 전자 소자의 복수의 그룹들을 포함하고, 유기 전자 소자의 복수의 그룹들 중 적어도 하나는 전기적으로 직렬 연결된 유기 전자 소자의 복수의 서브-그룹들을 포함하며, 유기 전자 소자의 복수의 서브-그룹들 중 적어도 하나는 전기적으로 병렬 연결된 복수의 소자들을 포함한다.
본 기술의 다른 측면에 따른 유기 디바이스 패키지가 제공된다. 유기 디바이스 패키지는 제 1 노드와 제 2 노드 사이에 연결된 제 1 유기 전자 소자를 포함한다. 또한, 유기 디바이스 패키지는 제 2 노드와 제 3 노드 사이에 연결된 제 2 유기 전자 소자를 포함하며, 제 1 및 제 2 유기 전자 소자는 전기적으로 직렬 연결되어 제 1 서브-그룹을 형성한다. 또한, 유기 디바이스 패키지는 제 1 노드와 제 4 노드 사이에 연결된 제 3 유기 전자 소자를 포함한다. 또한, 유기 디바이스 패키지는 제 4 노드와 제 3 노드 사이에 연결된 제 4 유기 전자 소자를 포함하며, 제 3 및 제 4 유기 전자 소자는 전기적으로 직렬 연결되어 제 2 서브-그룹을 형성하고, 제 1 및 제 2 서브-그룹들은 전기적으로 병렬 연결되어 하나의 그룹을 형성한다.
본 기술의 다른 측면에 따른 유기 디바이스 패키지의 제조 방법이 제공된다. 이 방법은 기판을 제공하는 단계를 포함한다. 이 방법은 또한 기판 상에 복수의 바닥 전극을 패터닝하는 단계를 포함한다. 또한 이 방법은 복수의 바닥 전극들 상에 유기층을 배치하는 단계를 포함한다. 또한, 이 방법은 복수의 개구부들을 형성하도록 유기층을 패터닝하는 단계를 포함하되, 개구부들은 유기 디바이스 패키지의 바닥 전극과 상부 전극 사이에서의 전기적 연결을 용이하게 하도록 구성된다. 또한, 이 방법은 유기층 상에 복수의 상부 전극들을 패터닝하는 단계를 포함하며, 적어도 두 개의 바닥 전극들 또는 상부 전극들이 전기적으로 병렬 연결된다.
본 기술의 다른 측면에 따른 유기 디바이스 패키지 제조 방법이 제공된다. 이 방법은 복수의 유기 전자 소자를 전기적으로 직렬 연결하여 서브-그룹을 형성하는 단계를 포함한다. 또한, 이 방법은 복수의 서브-그룹들을 전기적으로 병렬 연결하여 그룹을 형성하는 단계를 포함한다. 또한, 이 방법은 복수의 그룹들을 전기적으로 직렬 연결하는 단계를 포함한다.
도 1은 본 기술의 측면에 따른 유기 디바이스 패키지의 예시적인 실시예의 개략도,
도 2는 본 기술의 측면에 따른 도 1에 도시된 유기 디바이스 패키지를 제조하는 예시적인 프로세스를 도시하는 순서도,
도 3-6은 본 기술의 측면에 따른 도 1에 도시된 유기 디바이스 패키지를 제조하는 예시적인 프로세스를 도시한 도면,
도 7은 도 6의 유기 디바이스 패키지의 유기 전자 소자의 그룹의 확대도,
도 8은 본 기술의 측면에 따른 도 6에 도시된 유기 디바이스 패키지의 예시적인 실시예를 단면 라인 8-8을 따라 자른 제 1 단면도,
도 9는 본 기술의 측면에 따른 도 6에 도시된 유기 디바이스 패키지의 예시적인 실시예를 단면 라인 9-9을 따라 자른 제 2 단면도,
도 10은 본 기술의 측면에 따른 유기 디바이스 패키지의 다른 예시적인 실시예를 도시한 도면,
도 11은 본 기술의 측면에 따른 유기 디바이스 패키지의 또 다른 예시적인 실시예를 도시한 도면.
본 발명의 특성들, 측면들 및 장점들은 첨부된 도면을 참조로 하여 하기의 상세한 설명을 읽었을 때 보다 잘 이해될 것이며, 이때 도면들에 걸쳐 동일한 문자는 동일한 부분을 나타낸다.
유기 재료는 회로 및 디스플레이 기술 분야를 변환시키도록 준비되었으며 유기 전자 디바이스와 광전자 디바이스에 의해 제공되는 낮은 비용과 고성능에 의해 많은 관심을 끌어왔다. 예를 들어, 유기 전자 디바이스 디스플레이는 그들의 우세한 성능과 명암대비, 두께의 얇은 정도, 전력 소비, 밝기, 응답 속도 및 시야각 영역에서의 특성 때문에 최근 많은 관심을 받고 있다. 그러나, 광역 OLED의 개발은 전기적 단락 및 전기적 개방을 발생시키는 국부적 결함을 야기하고, 그에 따라 동작 동안 OLED 디바이스의 실패를 야기할 수 있는 제조 기술 때문에 어렵다. 전형적으로, 제조 중의 입자 오염, 전극 거칠기로부터의 울퉁불퉁한 성질 및 유기층 두께의 불균일성은 OLED의 양극와 음극 사이의 단락을 발생시킬 수 있다. 이와 유사하게, 전기적 개방은 상호접속의 어긋남(mis-alignment), 전기 연결성(connectivity)의 손실, 및/또는 유기 재료의 불완전한 제거에 의해 발생될 수 있다. 따라서 바람직하게는 전기적 단락 및 전기적 개방 모두에 대해 폴트 톨러런스를 제공하는 견고한 디바이스 아키텍쳐를 개발하는 것이 요구된다. 본 명세서에서 기술된 기술은 이 러한 문제의 일부 또는 전부를 해결한다.
도 1을 참조하면, 유기 디바이스 패키지(10)의 예시적인 제 1 실시예가 도시되었다. 여기에 계획된 구성에서, 유기 디바이스 패키지(10)는 복수 그룹의 유기 전자 소자를 구비하는 것으로 개략적으로 도시되었다. 일 실시예에서, 복수의 유기 전자 소자의 각각은 유기 전자 디바이스를 포함할 수 있다. 도시된 실시예에서, 유기 디바이스 패키지(10)는 제 1 그룹(12), 제 2 그룹(14) 및 제 3 그룹(16)의 유기 전자 소자를 포함하는 것으로 도시되었다. 그러나 당업자가 이해하는 바와 같이, 본 기술의 다른 실시예에서, 보다 적거나 보다 많은 수의 유기 전자 소자의 그룹이 구상될 수 있다. 유기 전자 소자의 그룹(12, 14, 16)은 그룹(12, 14, 16)이 전기적으로 직렬 연결되도록 배열될 수 있다. 유기 전자 소자의 제 1 및 제 2 그룹(12, 14)은 직렬 상호접속 영역(18)을 통해 전기적으로 직렬 연결될 수 있다. 유사한 방법으로, 유기 전자 소자의 제 2 및 제 3 그룹(14, 16)은 직렬 상호접속 영역(18)을 통해 전기적으로 직렬 연결될 수 있다.
또한, 본 기술의 측면에 따르면, 유기 전자 소자의 복수의 그룹들(12, 14, 16) 중 적어도 하나는 병렬 구조로 서로 전기적으로 접속될 수 있는 유기 전자 소자의 복수의 서브-그룹을 포함할 수 있다. 도시된 실시예에서, 제 1 그룹(12)은 두 개의 서브-그룹을 구비하는 것으로 도시되었다. 그러나, 당업자가 이해하는 바와 같이, 본 기술의 다른 실시예에서, 보다 큰 수의 유기 전자 소자의 서브-그룹이 계획될 수 있다. 일 실시예에서, 유기 전자 소자의 제 1 그룹(12)은 도 1에 도시된 바와 같이 제 1 서브-그룹(20)의 유기 전자 소자와 제 2 서브-그룹(22)의 유기 전 자 소자를 포함할 수 있다. 유기 전자 소자의 제 1 및 제 2 서브-그룹(20, 22)은 제 1 및 제 2 서브-그룹(20, 22)이 제 1 그룹(12)을 형성하도록 전기적으로 병렬 연결되도록 배열될 수 있다.
또한, 본 기술의 다른 측면에 따르면, 유기 전자 소자의 복수의 서브-그룹(20, 22)은 전기적으로 직렬 배열로 접속될 수 있는 복수의 유기 전자 소자(24)를 포함할 수 있다. 또한, 임의의 실시예에서, 복수의 유기 전자 소자(24)의 각각은 유기 전자 디바이스를 포함할 수 있다. 또한, 복수의 유기 전자 소자(24)의 각각은 유기 발광 디바이스, 유기 광전지 셀, 유기 광색성 디바이스, 유기 트랜지스터, 유기 집적 회로, 유기 센서 또는 광-검출기 중 하나를 포함할 수 있다. 또한, 복수의 유기 전자 소자(24)의 각각은 바닥 전극과 상부 전극을 각각 포함할 수 있다. 일 실시예에서, 바닥 전극은 양극을 포함할 수 있고 상부 전극은 음극을 포함할 수 있다. 인접하게 배치된, 유기 전자 디바이스와 같은 두 개의 유기 전자 소자(24) 사이의 직렬 연결은 유기 전자 소자의 음극을 인접하는 유기 전자 소자의 양극과 연결함으로써 획득될 수 있다.
유기 전자 소자의 서브-그룹(20, 22)을 계속 참조하면, 제 1 서브-그룹(20)은 유기 전자 디바이스와 같은 전기적으로 직렬 연결될 수 있는 복수의 유기 전자 소자(24)를 포함할 수 있다. 유사하게, 제 2 서브-그룹(22) 또한 전기적으로 직렬 연결되는 복수의 유기 전자 소자(24)를 포함할 수 있다. 예를 들어, 일 실시예에서, 제 1 서브-그룹(20)은 전기적으로 직렬 연결된 두 개의 유기 전자 소자(24)를 포함할 수 있다. 이와 유사하게, 제 2 서브-그룹(22) 또한 전기적으로 직렬 연결된 두 개의 유기 전자 소자(24)를 포함할 수 있다. 도 1에서, 제 1 및 제 2 서브-그룹(20, 22) 각각은 직렬 구조로 전기적으로 접속된 두 개의 유기 전자 소자(24)를 구비하도록 도시되었다. 그러나, 당업자가 이해하는 바와 같이, 제 1 및 제 2 서브 그룹(20, 22)은 전기적으로 직렬 연결된 두 개 이상의 유기 전자 소자(24)를 포함할 수 있다.
또한, 도 1은 "3단 아키텍쳐(three-tier architecture)"를 구비하는 유기 디바이스 패키지(10)의 예시적인 실시예를 도시한다. 다시 말하면, 유기 디바이스 패키지(10)의 직렬/병렬/직렬 모델이 도 1에 도시되었다. 복수의 유기 전자 소자(24)는 유기 전자 소자의 서브-그룹을 형성하도록 전기적으로 직렬 연결된다. 또한, 복수의 서브-그룹(20, 22)은 하나의 그룹의 유기 전자 소자를 형성하도록 전기적으로 병렬 연결된다. 또한, 복수의 그룹들(12, 14, 16)은 유기 디바이스 패키지(10)를 형성하도록 전기적으로 직렬 연결된다.
도 1에 도시된 예시적인 3단 아키텍쳐는 바람직하게 전기적 개방과 전기적 단락 모두에 대해 완전한 폴트 톨러런스를 제공한다. 도 1에 도시된 3단 아키텍쳐는 그룹들(12, 14, 16) 내의 임의의 유기 전자 소자(24)에서의 개방 결함(open failure)을 견딜 수 있다. 그룹들(12, 14, 16) 중 하나에서의 전기적 개방의 경우에서, 유기 디바이스 패키지(10)를 통과하는 전류 흐름이 복수의 서브-그룹(20, 22) 사이의 예시적인 병렬 연결을 통해 유지될 수 있다. 예를 들어, 만약 제 1 서브-그룹(20) 내의 유기 전자 소자(24) 중 하나가 개방에 실패한다면, 제 1 서브-그룹(20)을 통해 전류가 흐르지 않을 것이다. 결과적으로, 전류는 제 2 서브-그 룹(22)을 통해 흐른다. 따라서, 그룹(12)에서, 제 1 그룹(12) 내의 유기 전자 소자(24) 중 하나에서의 전기 개방의 경우에서 전류 흐름을 위한 교체 경로가 존재한다. 그에 따라 도시된 실시예는 전기적 개방에 대한 유기 디바이스 패키지(10)의 톨러런스를 용이하게 한다.
전형적으로, 그룹들(12, 14, 16) 중 하나에서의 유기 전자 소자(24) 중 하나의 단락 결함은 해당 그룹 내의 다른 유기 전자 소자(24)에 대해 전류의 감소를 나타낼 수 있다. 이러한 결함은 도 1에 도시된 유기 디바이스 패키지(10)의 예시적인 배열에 의해 극복될 수 있다. 유기 디바이스 패키지(10) 내의 유기 전자 소자(24) 중 하나에서 단락 결함이 발생한 경우에, 전기적 단락을 갖는 경로를 통한 전류 흐름은 전류가 서브-그룹(20, 22) 내의 다른 유기 전자 소자(24)를 통해 계속 흐름으로써 유지된다. 예를 들어, 제 1 그룹(12)에서, 만약 제 1 서브-그룹(20) 내의 유기 전자 소자(24) 중 하나에 단락 결함이 존재한다면, 전류는 제 1 서브-그룹(20) 내의 전기적 단락과 그외의 유기 전자 소자(24)를 통해 흐른다. 또한, 전류는 제 2 서브-그룹(22)을 통해서도 흐른다. 따라서, 제 1 그룹(12) 내의 유기 전자 소자(24) 중 하나에서 전기적 단락이 발생한 경우에도 전류 흐름을 위한 연속적인 경로가 존재한다. 그에 따라 도시된 실시예는 전기적 단락에 대한 유기 디바이스 패키지(10)의 톨러런스를 용이하게 한다. 바람직하게는, 본 기술의 측면에 따라, 도 1에 도시된 유기 디바이스 패키지(10)의 예시적인 3단 아키텍쳐는 전기적 단락에 대한 폴트 톨러런스를 제공하는 데에 퓨즈를 사용할 필요가 없다. 퓨즈를 포함하는 것은 바람직하지 않게 제조 프로세스의 복잡도를 증가시켜 제조 비용을 더 높게 한 다.
도 2를 참조하면, 본 기술의 측면에 따른 유기 디바이스 패키지를 제조하는 예시적인 방법을 나타내는 순서도가 도시되었다. 일 실시예에서, 유기 디바이스 패키지(10)(도 1 참조)는 서브-그룹을 형성하도록 전기적으로 직렬 연결된 복수의 유기 전자 소자들을 포함하며, 이때 복수의 유기 전자 소자의 각각은 바닥 전극과 상부 전극을 각각 포함할 수 있다. 또한, 복수의 서브-그룹들은 유기 전자 소자의 그룹을 형성하도록 전기적으로 병렬 연결될 수 있다. 또한, 유기 전자 소자의 복수의 그룹들은 전기적으로 직렬 연결되어 전기적 단락과 전기적 개방 모두를 견딜 수 있는 유기 디바이스 패키지(10)를 형성한다.
도 2에 요약된 방법은 단계(26)에서 시작한다. 단계(26)에서, 기판이 제공된다. 일 실시예에서, 기판은 플라스틱, 금속 호일 또는 가요성 유리와 같은, 그러나 이것으로 제한되는 것은 아닌 가요성 기판을 포함할 수 있다. 이와는 달리, 기판은 플라스틱, 유리, 실리콘, 금속 호일 또는 이들의 조합과 같은, 그러나 이것으로 제한되는 것은 아닌 비-가요성 기판을 포함할 수 있다. 또한, 기판은 의도된 발광 방향에 따라 실질적으로 투명하거나 또는 불투명할 수 있다. 따라서, 바닥-방출 유기 전자 소자에 있어서, 기판은 실질적으로 투명할 수 있다. 본 명세서에서 사용되는 바와 같은 "실질적으로 투명한"이라는 표현은 가시광의 적어도 약 50%, 바람직하게는 적어도 약 80%의 총 전달을 허용하는 재료를 일컫는다. 이와는 달리, 상부-방출 유기 전자 소자에 있어서, 광은 상부 전극을 통해 유기 전자 소자로부터 전달될 수 있다. 결과적으로, 기판은 불투명할 수 있다.
단계(28)에서, 복수의 바닥 전극들은 기판 상에 패터닝될 수 있다. 일 실시예에서, 복수의 바닥 전극 각각은 양극을 포함할 수 있다. 먼저 패터닝되는 전극은 유기 디바이스 패키지의 동작상 사용 동안 바닥 전극을 구현하기 때문에 "바닥" 전극으로 지칭된다. 복수의 바닥 전극은 유기 디바이스 패키지에 의해 방출된 광에 대해 투과성인 제 1 재료를 포함할 수 있다. 예를 들어, 제 1 재료는 인듐 주석 산화물(ITO) 또는 주석 산화물을 포함할 수 있다. 또한, 바닥 전극의 두께는 약 10㎚ 내지 약 100㎛의 범위 내에 있을 수 있으며, 바람직하게는 약 10㎚ 내지 약 1㎛의 범위 내에 있고, 보다 바람직하게는 약 10㎚ 내지 약 200㎚의 범위에, 더욱 바람직하게는 약 50㎚ 내지 약 200㎚의 범위 내에 있을 수 있다. 이러한 실시예에서, 복수의 바닥 전극은 유기 디바이스 패키지에 의해 흡수된 광에 대해 투과성인 제 1 재료를 포함할 수 있다. 또한, 다른 실시예에서, 복수의 바닥 전극은 유기 디바이스 패키지에 의해 변조된 광에 대해 투과성인 제 1 재료를 포함할 수 있다.
이어서, 단계(30)에서, 하나 이상의 유기층이 복수의 바닥 전극 상에 배치될 수 있다. 유기층은 스핀-코팅, 잉크젯 인쇄, 직접적인 및 간접적인 그라비어 코팅(gravure coating), 스크린-인쇄, 분사, 또는 물리적 증착법과 같은, 그러나 이것으로 제한되는 것은 아닌 기술들을 사용하여 배치될 수 있다. 유기층은 복수의 유기 전자 소자 각각의 각 전극 사이에서 중간층으로서의 역할을 할 수 있다. 전형적으로, 유기층의 전체 두께는 약 1㎚ 내지 약 1mm의 범위에 있을 수 있고, 바람직하게는 약 1㎚ 내지 약 10㎛의 범위에 있을 수 있으며, 보다 바람직하게는 약 30㎚ 내지 약 1㎛, 더욱 바람직하게는 약 30㎚ 내지 약 200㎚의 범위에 있을 수 있다.
단계(30)에서의 유기층의 증착에 이어서, 단계(32)에서 유기층이 패터닝된다. 예시적인 일 실시예에서, 유기층은 하단의 바닥 전극과 일치하도록 패터닝될 수 있다. 이와는 달리, 유기층은 패터닝된 바닥 전극 위에 연속적인 층을 형성할 수 있다. 또한, 유기층은 유기층을 통과하는 복수의 개구부를 형성하도록 패터닝될 수 있다. 이해하는 바와 같이, 개구부는 일반적으로 유기층 내에 구멍을 생성함으로써 형성된다. 즉, 복수의 개구부는 유기 디바이스 패키지의 바닥 및 상부 전극 사이에서 전기적인 연결을 용이하게 하도록 구성될 수 있다.
복수의 개구부는 레이저 절제와 같은 기술을 사용하는 유기층의 선택적인 제거에 의해 형성될 수 있다. 이해하는 바와 같이, 절제는 입사광에 의한 재료의 제거로서 정의된다. 유기층 내의 개구부는, 포토리소그래피와 유사한 유기층의 화학적 융해를 포함할 수 있는 광화학적 변화에 의한 유기층의 선택적인 제거에 의해 패터닝될 수 있다. 전형적으로, 유기층의 절제에 앞서, 유기층은 질소 또는 아르곤과 같은 기밀 구조의 비활성 기체에 의해 뚜렷해질 수 있다(cleared). 이와는 달리, 잉크젯 인쇄와 같은 기술이 복수의 개구부를 형성하는 데에 사용될 수 있다.
이어서, 단계(34)에서, 복수의 상부 전극이 유기층 상에 패터닝될 수 있다. 일 실시예에서, 복수의 상부 전극의 각각은 음극을 포함할 수 있다. 마지막에 패터닝되는 이러한 전극들은 유기 디바이스 패키지의 동작상 사용 동안 상부 전극을 구현하기 때문에 "상부" 전극이라 지칭된다. 복수의 상부 전극들은 ITO와 같이 유기 디바이스 패키지에 의해 방출되는 광에 대해 투과성인 제 2 재료를 포함할 수 있다. 이와는 달리, 복수의 상부 전극들은 금속과 같은 반사성 재료를 포함할 수 있 으며, 이때 금속은 알루미늄(Al) 또는 은(Ag)을 포함할 수 있다. 또한, 상부 전극의 두께는 약 10㎚ 내지 약 100㎛ 범위 내에 있을 수 있고, 바람직하게는 약 10㎚ 내지 약 1㎛ 범위 내에 있을 수 있으며, 보다 바람직하게는 약 10㎚ 내지 약 200㎚, 더욱 바람직하게는 약 50㎚ 내지 약 200㎚ 범위 내에 있을 수 있다. 이러한 실시예에서, 복수의 상부 전극들은 유기 디바이스 패키지에 의해 흡수된 광에 대해 투과성인 제 2 재료를 포함할 수 있다. 또한, 다른 실시예에서, 복수의 상부 전극들은 유기 디바이스 패키지에 의해 변조된 광에 대해 투과성인 제 2 재료를 포함할 수 있다.
또한, 단계(34)에서, 복수의 상부 전극들은 복수의 유기 전자 소자들 사이에서의 직렬 연결을 용이하게 하도록 패터닝될 수 있다. 본 기술의 일 실시예에 따르면, 유기 디바이스 패키지는 적어도 제 1 유기 전자 소자와 제 2 유기 전자 소자를 포함할 수 있으며, 이때 제 1 및 제 2 유기 전자 소자 각각은 바닥 및 상부 전극을 각각 포함한다. 여기에 계획된 구성에서, 제 1 및 제 2 유기 전자 소자들 사이의 직렬 전기 연결은 제 1 유기 전자 소자의 상부 전극을 통해 획득될 수 있다 .다시 말하면, 제 1 유기 전자 소자의 상부 전극은, 상부 전극의 크기를 제 1 유기 전자 소자의 바닥 전극의 일부분과 제 2 유기 전자 소자의 바닥 전극의 일부분에 걸치도록 조정함으로써 제 1 및 제 2 유기 전자 소자를 전기적으로 직렬 연결하도록 패터닝될 수 있으며, 이것은 도 3-7과 관련하여 추가로 도시되고 기술될 것이다. 결과적으로, 제 1 및 제 2 유기 전자 소자는 전술된 바와 같이 서브-그룹을 형성하도록 전기적으로 직렬 연결될 수 있다.
이와는 달리, 본 기술의 다른 측면에 따르면, 복수의 상부 전극들은 제 1 기판 상에 패터닝될 수 있다. 또한, 복수의 상부 전극들은 제 2 기판 상에 패터닝될 수 있다. 또한, 하나 이상의 유기층은 복수의 바닥 전극, 복수의 상부 전극 또는 둘 모두 중 적어도 하나의 위에 배치될 수 있다. 이어서, 제 1 및 제 2 기판은 유기 디바이스 패키지를 형성하도록 연결될 수 있다. 또한, 제 2 기판은 제 2 기판 상에 배치된 복수의 상부 전극들이 제 1 기판 상에 배치된 복수의 바닥 전극들과 실질적으로 대향하게 위치되도록 배치될 수 있다. 또한, 복수의 상부 전극들은 전술된 바와 같이 복수의 유기 전자 소자들 사이의 직렬 연결을 용이하게 하도록 패터닝될 수 있다.
이어서, 제 1 및 제 2 기판은 유기 디바이스 패키지에 압력을 인가함으로써 연결될 수 있다. 이와는 달리, 제 1 및 제 2 기판 사이의 연결은 유기 디바이스 패키지의 가열함으로써 형성될 수도 있다. 또한, 유기 디바이스 패키지를 형성하도록 제 1 및 제 2 기판을 연결하는 데에 압력과 열의 응용의 조합이 사용될 수 있다. 또한, 유기 디바이스 패키지는 유기 디바이스 패키지를 가열함으로써 경화될 수 있다. 이와는 달리, 유기 디바이스 패키지는 유기 디바이스 패키지를 자외선에 노출시킴으로써 경화될 수 있다.
도 3-7은 도 2의 프로세스 단계에 상응하는, 유기 디바이스 패키지(36)에 있어서의 예시적인 프로세스 순서를 나타내는 개략도이다. 보다 구체적으로, 도 3은 유기 디바이스 패키지(36)를 제조하는 프로세스의 초기 단계를 도시한다. 도 3에 도시된 바와 같이, 기판(38)이 제공될 수 있다. 또한, 복수의 바닥 전극(40)이 기 판(38) 상에 패터닝될 수 있다. 일 실시예에서, 복수의 바닥 전극들(40)의 각각은 양극을 포함할 수 있다. 복수의 바닥 전극들은 전술된 바와 같이 유기 디바이스 패키지(36)에 의해 방출되는 광에 대해 투과성이 제 1 재료를 포함할 수 있다.
도 4에 도시된 바와 같이, 하나 이상의 유기층(42)이 복수의 바닥 전극들(40) 상에 배치될 수 있다. 유기층(42)은 전술된 바와 같이 복수의 유기 전자 소자들 각각의 각 전극들 사이에서 중간층으로서의 역할을 할 수 있다. 이어서, 유기층(42)의 조각을 에칭하는 데에 레이저 절제 또는 잉크젯 인쇄가 사용될 수 있으며, 이에 따라 도 5에 도시된 바와 같이 유기층(42) 내에 복수의 개구부(44)를 정의한다.
다음으로, 도 6에 도시된 바와 같이, 복수의 상부 전극(46)이 유기층(42) 상에 배치될 수 있다. 도 6에 도시된 바와 같이, 유기 디바이스 패키지(36)는 세 개의 그룹(48, 50, 52)의 유기 전자 소자를 포함한다. 제 1 그룹(48)의 유기 전자 소자는 직렬 상호접속 영역(54)을 통해 제 2 그룹(50)의 유기 전자 소자와 전기적으로 직렬 연결될 수 있다. 유사한 방법으로, 제 2 그룹(50)의 유기 전자 소자는 직렬 상호접속 영역(54)을 통해 제 3 그룹(52)의 유기 전자 소자와 전기적으로 직렬 연결될 수 있다.
도 7은 제 1 그룹(48)의 유기 전자 소자의 확대된 모습을 도시한다. 여기에 계획된 구성에서, 제 1 유기 전자 소자(56) 및 제 2 유기 전자 소자(58)는 직렬 상호접속 영역(54)에 의해 전기적으로 직렬 연결되어 유기 전자 소자의 제 1 서브-그룹(62)을 형성할 수 있다. 일 실시예에서, 직렬 상호접속 영역(54)은 유기층(42)일 수 있다. 유사하게, 제 3 유기 전자 소자(64)와 제 4 유기 전자 소자(66)는 직렬 상호접속 영역(54)을 통해 전기적으로 직렬 연결되어 유기 전자 소자의 제 2 서브-그룹(68)을 형성할 수 있다. 또한, 이해하는 바와 같이, 제 1 , 제 2, 제 3 및 제 4 유기 전자 소자 각각은 바닥 전극와 상부 전극을 각각 포함한다. 일 실시예에서, 바닥 전극은 양극이고 상부 전극은 음극이다. 전술된 바와 같이, 제 1 유기 전자 소자(56)의 상부 전극은 제 2 유기 전자 소자(58)의 바닥 전극와 전기적으로 연결되어 직렬 연결을 획득할 수 있다. 이와 유사하게, 제 3 및 제 4 유기 전자 소자(64, 66)는 제 3 유기 전자 소자(64)의 상부 전극을 제 4 유기 전자 소자(66)의 바닥 전극에 연결시킴으로써 전기적으로 직렬 접속될 수 있다.
또한, 제 1 및 제 2 서브-그룹(62, 68)은 유기 전자 소자의 그룹(48)을 형성하도록 전기적으로 병렬 연결될 수 있다. 여기에 계획된 구성에서, 제 1 및 제 2 서브-그룹(62, 68)을 연결하는 병렬 접속은 제 1 병렬 상호접속 영역(70)을 통해 제 1 유기 전자 소자(56)의 바닥 전극과 제 3 유기 전자 소자(64)의 바닥 전극을 전기적으로 연결함으로써 획득될 수 있다. 유사하게, 제 2 유기 전자 소자(58)의 상부 전극은 제 2 병렬 상호접속 영역(72)을 통해 제 4 유기 전자 소자(66)의 상부 전극와 전기적으로 연결될 수 있다. 결과적으로, 유기 전자 소자의 제 1 및 제 2 서브-그룹(62, 68)은 전기적으로 병렬 연결되어 제 1 그룹(48)을 형성한다. 이러한 실시예에서, 제 1 및 제 2 병렬 상호접속 영역(70, 72)은 버스-라인을 포함할 수 있다(도시되지 않음). 버스-라인은 적어도 두 개의 전극을 전기적으로 연결하도록 구성될 수 있고, 이때 적어도 두 개의 전극은 두 개의 바닥 전극 또는 두 개의 상 부 전극을 포함할 수 있다.
도 8을 참조하면, 단면 라인 8-8을 따라 자른 도 6의 예시적인 유기 디바이스 패키지(36)의 제 1 측단면(74)이 도시되었다. 도 8에서, 유기 디바이스 패키지(74)는 적어도 바닥 전극(76)과 상부 전극(78)을 구비하는 제 1 유기 전자 소자를 포함하도록 도시되었다. 또한, 유기 디바이스 패키지(74)는 바닥 전극(80)과 상부 전극(82)을 구비하는 제 2 유기 전자 소자를 포함한다. 참조 번호(84)는 유기 전자 소자의 제 1 및 제 2 서브-그룹을 전기적으로 병렬 연결시키도록 구성될 수 있는 제 1 병렬 상호접속 영역을 나타낸다. 이와 같이, 제 2 병렬 상호접속 영역(86)은 유기 전자 소자의 제 1 및 제 2 서브-그룹을 전기적으로 병렬 연결시키는 데에 사용될 수 있다.
도 9는 단면 라인 9-9을 따라 자른 도 6의 유기 디바이스 패키지(36)의 제 2 측단면(88)을 도시하였다. 도 9에서, 유기 디바이스 패키지(88)는 6개의 유기 전자 소자를 포함하는 것으로 도시되었다. 제 1 유기 전자 소자는 바닥 전극(90)과 상부 전극(92)을 구비하는 것으로 도시되었다. 또한, 제 2 유기 전자 소자는 바닥 전극(94)과 상부 전극(96)을 구비하는 것으로 도시되었다. 전술된 바와 같이, 바닥 전극(90, 94)은 제 1 및 제 2 유기 전자 소자의 각 양극을 포함할 수 있다. 유사하게, 상부 전극(92, 96)은 제 1 및 제 2 유기 전자 소자의 각 음극을 포함할 수 있다.
본 기술의 측면에 따르면, 복수의 유기 전자 소자는 전술된 바와 같이 유기 전자 소자의 서브-그룹을 형성하도록 전기적으로 직렬 연결될 수 있다. 일 실시예 에서, 제 1 유기 전자 소자의 상부 전극(92)은 제 1 및 제 2 유기 전자 소자를 연결하는 직렬 접속을 제공하도록 구성될 수 있다. 이러한 실시예에서, 제 1 유기 전자 소자의 상부 전극(92)은 음극일 수 있고 제 2 유기 전자 소자의 바닥 전극(94)은 양극일 수 있다. 결과적으로, 제 1 및 제 2 유기 전자 소자는 직렬 상호접속 영역(98)을 통해 전기적으로 직렬 연결될 수 있다. 도시된 실시예는 제 1 유기 전자 소자의 음극(92)과 제 2 유기 전자 소자의 양극(94) 사이의 직렬 연결을 도시한다. 일 실시예에서, 직렬 상호접속 영역(98)은 유기층(42)의 일부를 포함할 수 있다. 이해하는 바와 같이, 유기 디바이스 패키지(88) 내의 다른 유기 전자 소자는 각각의 직렬 상호접속 영역을 통해 전기적으로 직렬 연결될 수 있다.
도 10을 참조하면, 유기 디바이스 패키지의 예시적인 제 2 실시예(100)가 도시되었다. 여기에 계획된 구성에서, 유기 디바이스 패키지(100)는 유기 전자 소자의 복수의 모듈들을 구비하도록 도시되었다. 예시화된 실시예에서, 유기 디바이스 패키지(100)는 제 1 모듈(102), 제 2 모듈(104) 및 제 3 모듈(106)의 유기 전자 소자를 포함하도록 도시되었다. 그러나, 당업자가 이해하는 바와 같이, 본 기술의 다른 실시예에서 더 적거나 더 많은 수의 유기 전자 소자의 모듈이 구상될 수 있다. 유기 전자 소자의 모듈(102, 104, 106)은 전기적으로 직렬 접속되어 유기 디바이스 패키지(100)를 형성할 수 있다. 또한, 제 1 및 제 2 모듈(102, 104)은 직렬 상호접속 영역(108)을 통해 전기적으로 직렬 연결될 수 있다. 이와 유사하게, 제 2 및 제 3 모듈(104, 106)은 직렬 상호접속 영역(108)을 통해 제 2 및 제 3 모듈(104, 106)이 전기적으로 직렬 연결되도록 배열될 수 있다.
계속 도 10을 참조하면, 유기 전자 소자의 복수의 모듈들(102, 104, 106) 중 적어도 하나는 전기적으로 병렬 구조로 서로 접속될 수 있는 유기 전자 소자의 복수의 그룹을 포함할 수 있다. 여기에 계획된 구성에서, 제 1 모듈(102)은 두 개의 그룹을 포함하도록 도시되었다. 그러나, 당업자가 이해하는 바와 같이, 본 기술의 다른 실시예에서, 더 많은 수의 유기 전자 소자의 그룹이 고려될 수 있다. 예를 들어, 일 실시예에서, 제 1 모듈(102)은 제 1 그룹(110) 및 제 2 그룹(112)을 포함할 수 있다. 또한, 제 1 및 제 2 그룹(110, 112)은 도 10에 도시된 바와 같이 제 1 모듈(102)을 형성하도록 전기적으로 병렬 연결될 수 있다.
또한, 본 기술의 다른 측면에 따르면, 유기 전자 소자의 복수의 그룹들(110, 112) 중 적어도 하나는 전기적으로 직렬 구조로 연결될 수 있는 복수의 서브-그룹들을 포함할 수 있다. 도시된 실시예에서, 유기 전자 소자의 제 1 서브-그룹(114) 및 제 2 서브-그룹(116)은 제 1 그룹(110)을 형성하도록 전기적으로 직렬 연결될 수 있다. 이와 같이, 제 2 그룹(112)은 유기 전자 소자의 복수의 서브-그룹들을 전기적으로 직렬 연결함으로써 형성될 수 있다.
전술된 바와 같이, 유기 전자 소자의 복수의 서브-그룹들은 전기적으로 병렬 연결될 수 있는 복수의 유기 전자 소자(118)들을 포함할 수 있다. 또한, 복수의 유기 전자 소자(118)들 각각은 바닥 전극와 상부 전극을 각각 포함할 수 있다. 일 실시예에서, 바닥 전극은 양극을 포함할 수 있고 상부 전극은 음극을 포함할 수 있다. 이러한 실시예에서, 복수의 유기 전자 소자(118) 각각은 유기 전자 디바이스를 포함할 수 있다. 또한, 전술된 바와 같이 복수의 유기 전자 디바이스들 각각은 유 기 발광 디바이스, 유기 광전지 셀, 유기 광색성 디바이스, 유기 트랜지스터, 유기 집적 회로, 유기 센서 또는 광-검출기 중 하나를 포함할 수 있다.
여기에 계획된 구성에서, 유기 전자 소자의 제 1 서브-그룹(114)은 전기적으로 병렬 연결될 수 있는 복수의 유기 전자 소자(118)를 포함할 수 있다. 이와 같이, 유기 전자 소자의 제 2 서브-그룹(116)은 전기적으로 병렬 연결될 수 있는 복수의 유기 전자 소자(118)를 포함할 수 있다. 도 10에서, 제 1 및 제 2 서브-그룹(114, 116)은 각각 전기적으로 병렬 연결된 두 개의 유기 전자 소자(118)를 구비하도록 도시되었다. 그러나, 당업자가 이해하는 바와 같이, 제 1 및 제 2 서브-그룹(114 , 116)은 전기적으로 병렬 연결된 두 개 이상의 유기 전자 소자(118)를 포함할 수 있다.
도 10을 계속 참조하면, "4단 아키텍쳐"를 구비하는 유기 디바이스 패키지(100)의 예시적인 실시예가 도시되었다. 다시 말하면, 직렬/병렬/직렬/병렬 모델의 유기 디바이스 패키지(100)가 도 10에 도시되었다. 복수의 유기 전자 소자(118)는 전기적으로 병렬 연결되어 유기 전자 소자의 서브-그룹을 형성한다. 또한, 유기 전자 소자의 복수의 서브 그룹들(114, 116)은 전기적으로 직렬 연결되어 유기 전자 소자 그룹을 형성한다. 또한, 유기 전자 소자의 복수의 그룹들(110, 112)은 전기적으로 병렬 연결되어 유기 전자 소자의 모듈을 형성한다. 또한, 복수의 모듈들(102, 104, 106)은 전기적으로 직렬 연결되어 유기 디바이스 패키지(100)를 형성한다.
도 1을 참조하여 전술된 바와 같이, 도 10에 도시된 예시적인 4단 아키텍쳐(100)는 또한 전기적 개방과 전기적 단락 모두에 대해 오류를 견딜 수 있다. 또 한, 전술된 바와 같이 4단 아키텍쳐(100)는 전기적 단락에 대한 폴트 톨러런스를 제공하기 위해 퓨즈를 사용할 필요가 없다.
도 1 내지 도 10에 도시된 유기 디바이스 패키지의 다양한 실시예들은 설명을 목적으로 도시되었다. 그러나, 본 발명의 예시적인 측면에 따른, 유기 디바이스 패키지의 다양한 다른 실시예들이 계획될 수 있다. 전술된 바와 같이, 복수의 유기 전자 소자들은 직렬 블록을 형성하도록 직렬 구조로 전기적으로 접속될 수 있다. 유사하게, 복수의 유기 전자 소자들은 병렬 블록을 형성하도록 병렬 구조로 전기적으로 접속될 수 있다. 그 다음 이러한 직렬 블록 및 병렬 블록은 그리드 네트워크(grid network)를 형성하도록 포개어질 수 있다. 따라서, 그리드 네트워크의 다양한 실시예들이 다양한 배열의 직렬 및 병렬 블록들이 의해 형성될 수 있다.
도 11을 참조하면, 도 1의 유기 디바이스 패키지(10)의 예시적인 실시예(120)가 도시되었다. 이 실시예에서, 유기 디바이스 패키지(120)는 복수의 노드들 사이에 복수의 유기 전자 소자들을 배열함으로써 형성될 수 있다. 본 명세서에서 사용되는 "노드"는 유기 전자 소자 사이의 접속점을 나타내는 데에 사용된다. 또한, 복수의 유기 전자 소자 각각은 유기 전자 디바이스를 포함할 수 있다.
여기에 계획된 구성에서, 제 1 유기 전자 소자(122)는 제 1 노드(124)와 제 2 노드(126) 사이에 연결될 수 있다. 유사하게, 제 2 유기 전자 소자(128)는 제 2 노드(126)와 제 3 노드(130) 사이에 연결될 수 있다. 제 1 및 제 2 노드(124, 126)의 사이에 제 1 유기 전자 소자(122)를 연결하고 제 2 및 제 3 노드(126, 130) 사이에 제 2 유기 전자 소자(128)를 연결한 결과로, 유기 전자 소자의 제 1 서브-그 룹(132)이 형성될 수 있다. 제 1 및 제 2 유기 전자 소자(122, 128)는 전기적으로 직렬 연결되어 제 1 서브-그룹(132)을 형성할 수 있다.
제 3 유기 전자 소자(134)는 제 1 노드(124)와 제 4 노드(136) 사이에서 연결될 수 있다. 유사하게, 제 4 유기 전자 소자(138)는 제 4 노드(136)와 제 3 노드(130)의 사이에서 연결될 수 있다. 그 결과, 제 3 및 제 4 유기 전자 소자(134, 138)는 전기적으로 직렬 연결되어 유기 전자 소자의 제 2 서브-그룹(140)을 형성한다.
또한, 전술된 바와 같이, 제 1 및 제 2 서브-그룹(132, 140)은 전기적으로 병렬 연결되어 유기 전자 소자의 제 1 그룹(142)을 형성할 수 있다. 유사하게, 유기 전자 소자의 복수의 서브-그룹이 전기적으로 병렬 연결되어 유기 전자 소자의 제 2 그룹(144) 및 제 3 그룹(146)을 형성할 수 있다. 복수의 그룹들(142, 144, 146)은 전기적으로 직렬 연결되어 유기 디바이스 패키지(120)를 형성할 수 있다. 예를 들어, 제 1 및 제 2 그룹(142, 144)은 직렬 상호접속 영역(148)을 통해 전기적으로 직렬 연결될 수 있다. 유기 전자 소자의 제 2 및 제 3 그룹(144, 146)은 이와 유사하게 직렬 상호접속 영역(148)을 통해 전기적으로 직렬 연결될 수 있다. 따라서, 도 11에 도시된 실시예는 직렬/병렬/직렬인 3단의 예시적인 유기 디바이스 패키지(120)를 도시한다.
유기 디바이스 패키지의 다양한 실시예들과 전술된 유기 디바이스 패키지를 제조하는 방법은 바람직하게 전기적 단락과 전기적 개방 모두에 대해 완전히 폴트 톨러런스를 제공하는 유기 디바이스 패키지의 제조를 가능케 한다. 또한, 복수의 직렬 블록 및 병렬 블록이 포개져 가요성과 폴트 톨러런스가 향상된 그리드 네트워크를 제공할 수 있는 다양한 실시예들이 계획된다. 또한, 유기 디바이스 패키지의 다양한 실시예와 전술된 제조 방법을 사용하여, 퓨즈를 사용하지 않고 전기적 단락과 전기적 개방에 대한 완전한 폴트 톨러런스가 획득될 수 있으며, 이는 현재 기술의 한계를 바람직하게 극복한다.
본 발명의 소정의 특성들이 본 명세서에 도시되고 기술되었지만, 당업자는 다양한 변경과 변화들을 고안할 수 있을 것이다. 따라서, 첨부된 특허청구범위는 본 발명의 진정한 사상에 포함되는 변경 및 변화를 포함한다.
Claims (20)
- 전기적으로 직렬 연결된 유기 전자 소자의 복수의 그룹들을 포함하는 유기 디바이스 패키지로서,상기 유기 전자 소자의 복수의 그룹들 중 적어도 하나는 전기적으로 병렬 연결된 유기 전자 소자의 복수의 서브-그룹들을 포함하며,상기 유기 전자 소자의 복수의 서브-그룹들 중 적어도 하나는 전기적으로 직렬 연결된 복수의 유기 전자 소자들을 포함하는유기 디바이스 패키지.
- 제 1 항에 있어서,상기 복수의 유기 전자 소자들 각각은 유기 전자 디바이스를 포함하는유기 디바이스 패키지.
- 제 2 항에 있어서,상기 복수의 유기 전자 디바이스들 각각은 유기 발광 디바이스, 유기 광전지 셀, 유기 광색성 디바이스, 유기 센서 또는 이들의 조합 중 하나를 포함하는유기 디바이스 패키지.
- 제 1 항에 있어서,상기 복수의 유기 전자 소자들 각각은 바닥 전극과 상부 전극을 포함하는유기 디바이스 패키지.
- 제 4 항에 있어서,상기 바닥 전극은 양극이고 상기 상부 전극은 음극인유기 디바이스 패키지.
- 제 4 항에 있어서,상기 바닥 전극은 상기 유기 디바이스 패키지에 의해 방사되거나, 흡수되거나, 변조되거나 또는 이들이 조합된 광에 대해 투과성인 제 1 전도 재료를 포함하는유기 디바이스 패키지.
- 제 6 항에 있어서,상기 제 1 전도 재료는 인듐 주석 산화물을 포함하는유기 디바이스 패키지.
- 제 4 항에 있어서,상기 상부 전극은 상기 유기 디바이스 패키지에 의해 방사되거나, 흡수되거나, 변조되거나 또는 이들이 조합된 광에 대해 투과성인 제 2 전도 재료를 포함하 는유기 디바이스 패키지.
- 제 1 항에 있어서,상기 유기 디바이스 패키지는 적어도 제 1 유기 전자 소자 및 제 2 유기 전자 소자를 포함하되,상기 제 1 유기 전자 소자의 상부 전극은, 상기 제 1 유기 전자 소자의 상기 바닥 전극의 일부분과 상기 제 2 유기 전자 소자의 상기 바닥 전극의 일부분에 걸쳐짐으로써 상기 제 1 유기 전자 소자 및 상기 제 2 유기 전자 소자의 각 바닥 전극을 전기적으로 연결하도록 구성되는유기 디바이스 패키지.
- 전기적으로 직렬 연결된 유기 전자 소자의 복수의 모듈들을 포함하는 유기 디바이스 패키지로서,상기 유기 전자 소자의 복수의 모듈들 중 적어도 하나는 전기적으로 병렬 연결된 유기 전자 소자의 복수의 그룹들을 포함하고,상기 유기 전자 소자의 복수의 그룹들 중 적어도 하나는 전기적으로 직렬 연결된 유기 전자 소자의 복수의 서브-그룹들을 포함하고,상기 유기 전자 소자의 복수의 서브-그룹들은 전기적으로 병렬 연결된 복수의 유기 전자 소자들을 포함하는유기 디바이스 패키지.
- 제 10 항에 있어서,상기 복수의 유기 전자 소자들 각각은 유기 전자 디바이스를 포함하는유기 디바이스 패키지.
- 제 10 항에 있어서,상기 복수의 유기 전자 소자들 각각은 바닥 전극과 상부 전극을 포함하는유기 디바이스 패키지.
- 제 12 항에 있어서,상기 바닥 전극은 양극이고 상기 상부 전극은 음극인유기 디바이스 패키지.
- 제 10 항에 있어서,상기 유기 디바이스 패키지는 적어도 제 1 유기 전자 소자와 제 2 유기 전자 소자를 포함하되,상기 제 1 유기 전자 소자의 상부 전극은, 상기 제 1 유기 전자 소자의 바닥 전극의 일부분과 상기 제 2 유기 전자 소자의 바닥 전극의 일부분에 걸쳐짐으로써 상기 제 1 유기 전자 소자와 상기 제 2 유기 전자 소자의 각 바닥 전극을 전기적으 로 연결하도록 구성되는유기 디바이스 패키지.
- 유기 디바이스 패키지로서,제 1 노드와 제 2 노드 사이에 연결된 제 1 유기 전자 소자와,상기 제 2 노드와 제 3 노드 사이에 연결된 제 2 유기 전자 소자 - 상기 제 1 유기 전자 소자와 상기 제 2 유기 전자 소자는 전기적으로 직렬 연결되어 제 1 서브-그룹을 형성함 - 와,상기 제 1 노드와 제 4 노드 사이에 연결된 제 3 유기 전자 소자와,상기 제 4 노드와 상기 제 3 노드 사이에 연결된 제 4 유기 전자 소자 - 상기 제 3 유기 전자 소자 및 상기 제 4 유기 전자 소자는 전기적으로 직렬 연결되어 제 2 서브-그룹을 형성함 - 를 포함하되,상기 제 1 서브-그룹 및 상기 제 2 서브-그룹은 전기적으로 병렬 연결되어 하나의 그룹을 형성하는유기 디바이스 패키지.
- 제 15 항에 있어서,전기적으로 직렬 연결된 복수의 그룹들을 더 포함하는유기 디바이스 패키지.
- 제 15 항에 있어서,상기 복수의 유기 전자 소자들 각각은 바닥 전극과 상부 전극을 포함하는유기 디바이스 패키지.
- 제 17 항에 있어서,상기 바닥 전극은 양극이고 상기 상부 전극은 음극인유기 디바이스 패키지.
- 유기 디바이스 패키지 제조 방법으로서,기판을 제공하는 단계와,상기 기판 상에 복수의 바닥 전극들을 패터닝하는 단계와,상기 복수의 바닥 전극들 상에 유기층을 배치하는 단계와,상기 유기층을 패터닝하여 복수의 개구부들을 형성하는 단계 - 상기 개구부는 상기 유기 디바이스 패키지의 상기 바닥 전극와 상기 상부 전극 사이의 전기적 연결을 용이하게 하도록 구성됨 - 와,상기 유기층 상에 복수의 상부 전극들을 패터닝하는 단계를 포함하되,상기 바닥 전극들 또는 상기 상부 전극들 중 적어도 두 개는 병렬 연결되는유기 디바이스 패키지 제조 방법.
- 유기 디바이스 패키지 제조 방법으로서,복수의 유기 전자 소자들을 전기적으로 직렬 연결하여 서브-그룹을 형성하는 단계와,복수의 상기 서브-그룹들을 전기적으로 병렬 연결하여 그룹을 형성하는 단계와,복수의 상기 그룹들을 전기적으로 직렬 연결하는 단계를 포함하는유기 디바이스 패키지 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/092,488 | 2005-03-29 | ||
| US11/092,488 US7518148B2 (en) | 2005-03-29 | 2005-03-29 | Full fault tolerant architecture for organic electronic devices |
| PCT/US2006/002275 WO2006104544A1 (en) | 2005-03-29 | 2006-01-24 | Full fault tolerant architecture for organic electronic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070112466A true KR20070112466A (ko) | 2007-11-26 |
| KR101367675B1 KR101367675B1 (ko) | 2014-02-27 |
Family
ID=36570664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077022080A KR101367675B1 (ko) | 2005-03-29 | 2006-01-24 | 유기 디바이스 패키지 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7518148B2 (ko) |
| EP (1) | EP1867213B1 (ko) |
| JP (1) | JP2008535240A (ko) |
| KR (1) | KR101367675B1 (ko) |
| CN (1) | CN101194538B (ko) |
| WO (1) | WO2006104544A1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602006009517D1 (de) * | 2005-06-30 | 2009-11-12 | Koninkl Philips Electronics Nv | Vorrichtung auf organischer basis und herstellungsverfahren dafür |
| DE102007012726A1 (de) | 2007-03-16 | 2008-09-18 | Micronas Gmbh | Verschlüsselungsvorrichtung mit einem mehrstufigen Verschlüsselungsblock |
| JP4945327B2 (ja) * | 2007-06-04 | 2012-06-06 | ローム株式会社 | 有機ｅｌ素子及びその製造方法とそれを用いた有機ｅｌ表示パネル。 |
| JP5172402B2 (ja) * | 2008-03-13 | 2013-03-27 | シャープ株式会社 | 有機ｅｌデバイス |
| US20090284158A1 (en) * | 2008-05-16 | 2009-11-19 | General Electric Company | Organic light emitting device based lighting for low cost, flexible large area signage |
| US8022623B2 (en) * | 2008-08-15 | 2011-09-20 | General Electric Company | Ultra-thin multi-substrate color tunable OLED device |
| EP2267818B1 (en) | 2009-06-22 | 2017-03-22 | Novaled GmbH | Organic lighting device |
| KR101084266B1 (ko) * | 2009-09-23 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 발광 조명 장치 |
| US8137148B2 (en) | 2009-09-30 | 2012-03-20 | General Electric Company | Method of manufacturing monolithic parallel interconnect structure |
| US20110163337A1 (en) * | 2010-01-06 | 2011-07-07 | General Electric Company | Architecture for organic electronic devices |
| US8344389B2 (en) * | 2010-01-29 | 2013-01-01 | General Electric Company | Optoelectronic device array |
| US8434906B2 (en) | 2010-02-23 | 2013-05-07 | General Electric Company | Lighting system with thermal management system |
| WO2011142248A1 (ja) | 2010-05-14 | 2011-11-17 | Ｎｅｃライティング株式会社 | 有機ｅｌ照明装置 |
| JP5709540B2 (ja) * | 2011-01-14 | 2015-04-30 | 三菱重工業株式会社 | 有機ｅｌ素子の製造方法 |
| JP5656659B2 (ja) * | 2011-01-14 | 2015-01-21 | 三菱重工業株式会社 | 有機ｅｌ素子の製造方法 |
| US9516713B2 (en) * | 2011-01-25 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP5250162B1 (ja) * | 2011-11-21 | 2013-07-31 | パナソニック株式会社 | 発光装置及び照明装置 |
| DE102012109218B4 (de) | 2012-09-28 | 2018-06-28 | Osram Oled Gmbh | Verfahren zum Herstellen einer optoelektronischen Baugruppe und optoelektronische Baugruppe |
| JP2015119096A (ja) * | 2013-12-19 | 2015-06-25 | 株式会社タムラ製作所 | 発光装置 |
| WO2017001336A1 (en) * | 2015-07-02 | 2017-01-05 | Koninklijke Philips N.V. | An led lighting device |
| US9865671B2 (en) | 2015-09-03 | 2018-01-09 | Industrial Technology Research Institute | Organic light-emitting device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556687A (en) | 1978-06-29 | 1980-01-18 | Handotai Kenkyu Shinkokai | Traffic use display |
| US4939426A (en) * | 1987-03-19 | 1990-07-03 | United States Of America | Light emitting diode array |
| JPH05205964A (ja) * | 1991-02-26 | 1993-08-13 | Fuji Electric Co Ltd | コンデンサの劣化検出回路 |
| US6566808B1 (en) | 1999-12-22 | 2003-05-20 | General Electric Company | Luminescent display and method of making |
| US6803732B2 (en) | 2001-12-20 | 2004-10-12 | Osram Opto Semiconductors Gmbh | LED array and LED module with chains of LEDs connected in parallel |
| US7049757B2 (en) | 2002-08-05 | 2006-05-23 | General Electric Company | Series connected OLED structure and fabrication method |
| US6693296B1 (en) * | 2002-08-07 | 2004-02-17 | Eastman Kodak Company | OLED apparatus including a series of OLED devices |
| US20040118444A1 (en) | 2002-12-20 | 2004-06-24 | General Electric Company | Large-area photovoltaic devices and methods of making same |
| JP2004234868A (ja) * | 2003-01-28 | 2004-08-19 | Matsushita Electric Works Ltd | 有機ｅｌ照明素子 |
| US6870196B2 (en) | 2003-03-19 | 2005-03-22 | Eastman Kodak Company | Series/parallel OLED light source |
| US7045965B2 (en) * | 2004-01-30 | 2006-05-16 | 1 Energy Solutions, Inc. | LED light module and series connected light modules |
| US7012585B2 (en) * | 2004-02-06 | 2006-03-14 | Eastman Kodak Company | OLED apparatus having improved fault tolerance |
-
2005
- 2005-03-29 US US11/092,488 patent/US7518148B2/en not_active Expired - Fee Related
-
2006
- 2006-01-24 EP EP06719223A patent/EP1867213B1/en not_active Expired - Fee Related
- 2006-01-24 CN CN200680010128XA patent/CN101194538B/zh not_active Expired - Fee Related
- 2006-01-24 JP JP2008504027A patent/JP2008535240A/ja active Pending
- 2006-01-24 KR KR1020077022080A patent/KR101367675B1/ko not_active IP Right Cessation
- 2006-01-24 WO PCT/US2006/002275 patent/WO2006104544A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| EP1867213B1 (en) | 2012-05-23 |
| US20060226522A1 (en) | 2006-10-12 |
| EP1867213A1 (en) | 2007-12-19 |
| CN101194538A (zh) | 2008-06-04 |
| US7518148B2 (en) | 2009-04-14 |
| WO2006104544A1 (en) | 2006-10-05 |
| JP2008535240A (ja) | 2008-08-28 |
| KR101367675B1 (ko) | 2014-02-27 |
| CN101194538B (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101367675B1 (ko) | 유기 디바이스 패키지 및 그 제조 방법 | |
| EP1831928B1 (en) | Organic electronic devices having two dimensional series interconnections | |
| US7259391B2 (en) | Vertical interconnect for organic electronic devices | |
| US8759884B2 (en) | Electronic device and method of manufacturing the same | |
| CN109309101B (zh) | 显示面板及显示装置 | |
| US7893610B2 (en) | Tandem organic electroluminescent device | |
| US20060264143A1 (en) | Fabricating method of an organic electroluminescent device having solar cells | |
| US8686632B2 (en) | Organic electroluminescent device | |
| US7911128B2 (en) | Organic electroluminescence display device having anode and drain sealing structure and a method for fabricating thereof | |
| KR20030069707A (ko) | 유기전계발광 소자 및 그의 제조방법 | |
| KR20030084233A (ko) | 유기전계발광 소자 및 그의 제조방법 | |
| US9190628B2 (en) | Optoelectronic component and method for producing an optoelectronic component | |
| US8293570B2 (en) | Method for manufacturing light emitting device | |
| Duggal et al. | Fault-tolerant, scalable organic light-emitting device architecture | |
| EP3506379B1 (en) | Oled device and manufacturing method therefor, display panel, and display apparatus | |
| US6580090B2 (en) | Organic light-emitting devices | |
| KR100866886B1 (ko) | 오엘이디 소자의 제조 방법 | |
| KR200320880Y1 (ko) | 유기 태양 전지를 갖는 유기 전계 발광 디스플레이 모듈 | |
| CN113161394A (zh) | 一种显示基板及其制备方法、显示装置 | |
| KR20050110792A (ko) | 능동 구동형 유기 ｅｌ 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |