KR20070111060A - Device and method of controlling amba bus without arbitration and amba bus interface system using the same - Google Patents
Device and method of controlling amba bus without arbitration and amba bus interface system using the same Download PDFInfo
- Publication number
- KR20070111060A KR20070111060A KR1020060043913A KR20060043913A KR20070111060A KR 20070111060 A KR20070111060 A KR 20070111060A KR 1020060043913 A KR1020060043913 A KR 1020060043913A KR 20060043913 A KR20060043913 A KR 20060043913A KR 20070111060 A KR20070111060 A KR 20070111060A
- Authority
- KR
- South Korea
- Prior art keywords
- master
- slave
- signal
- connection
- amba bus
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/287—Multiplexed DMA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Abstract
Description
도 1은 종래의 AMBA 버스 인터페이스를 기반으로 한 시스템의 예시적인 구조를 나타내는 도면.1 illustrates an exemplary structure of a system based on a conventional AMBA bus interface.
도 2는 종래의 AMBA 버스 인터페이스 시스템의 예시적인구성도.2 is an exemplary configuration diagram of a conventional AMBA bus interface system.
도 3은 종래 기술에 따른 AMBA 버스 인터페이스 시스템에서 버스의 점유권 이동을 나타내는 예시적인 타이밍도.3 is an exemplary timing diagram showing occupancy movement of a bus in an AMBA bus interface system according to the prior art.
도 4는 본 발명에 따른 무중재 AMBA 버스 제어 장치의 구성도.4 is a block diagram of a mediation-free AMBA bus control apparatus according to the present invention.
도 5는 본 발명에 따른 무중재 AMBA 버스 제어 장치의 상태도.5 is a state diagram of the mediationless AMBA bus control apparatus according to the present invention.
도 6은 본 발명에 따른 무중재 AMBA 버스 제어 방법의 흐름도.6 is a flow chart of a method for controlling an unmediated AMBA bus in accordance with the present invention.
도 7은 본 발명에 따른 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템의 제1 구현예를 나타내는 도면.7 shows a first embodiment of an AMBA bus interface system using an arbitration-free AMBA bus control apparatus according to the present invention.
도 8은 본 발명에 따른 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템의 제2 구현예를 나타내는 도면.8 shows a second embodiment of an AMBA bus interface system using an arbitration-free AMBA bus control apparatus according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
110: 고성능 ARM 프로세서 120: 대역폭 내장 메모리110: high performance ARM processor 120: bandwidth internal memory
130: 고대역폭 외부 메모리 인터페이스 140: 버스 마스터130: high bandwidth external memory interface 140: bus master
150: 브릿지 160: UART150: bridge 160: UART
165: 키패드 170: 타이머165: keypad 170: timer
180: GPIO 210: 마스터180: GPIO 210: master
220: 중재자 230: 슬레이브220: mediator 230: slave
240: 다중화기 250: 디코더240: multiplexer 250: decoder
300: 무중재 AMBA 버스 제어 장치 310: 마스터 제어부300: no arbitration AMBA bus control unit 310: master control unit
320: 데이터 전송 제어부 330: 주소 다중화부320: data transmission control unit 330: address multiplexer
340: 준비신호 제어부340: ready signal controller
본 발명은 무중재 AMBA 버스 제어 장치 및 제어 방법과 이를 이용한 AMBA 버스 인터페이스 시스템에 관한 것으로, 더욱 구체적으로는 AMBA 버스 인터페이스를 사용하는 시스템에서 중재를 수행하지 않고 다수의 마스터와 슬레이브 사이에 직접 접속을 허용하여 특정한 마스터가 특정한 슬레이브를 주로 접속할 때 AMBA 표준의 변화없이 전체 AMBA 버스 인터페이스 시스템의 전체 시스템 성능을 향상시킬 수 있는 무중재 AMBA 버스 제어 장치 및 제어 방법과 이를 이용한 AMBA 버스 인터페이스 시스템에 관한 것이다.The present invention relates to an arbitration-free AMBA bus control apparatus and a control method, and an AMBA bus interface system using the same. More specifically, the present invention provides a direct connection between a plurality of masters and slaves without arbitration in a system using the AMBA bus interface. The present invention relates to a non-mediated AMBA bus control device and control method which can improve the overall system performance of the entire AMBA bus interface system without changing the AMBA standard when a specific master mainly connects a specific slave, and an AMBA bus interface system using the same.
AMBA(Advanced Microcontroller Bus Architecture)는 ARM 사에서 제안된 오 픈 표준 버스 규격이다.AMBA (Advanced Microcontroller Bus Architecture) is an open standard bus specification proposed by ARM.
도 1은 종래의 AMBA 버스 인터페이스를 기반으로 한 시스템의 예시적인 구조를 나타내는 도면이다. 1 is a diagram illustrating an exemplary structure of a system based on a conventional AMBA bus interface.
도시되듯이 AMBA 버스 인터페이스를 기반으로 한 시스템은, 내부에 고성능 ARM 프로세서(110) 및 고대역폭 내장 메모리(high-bandwidth on-chip RAM, 120)와, 고대역폭 외부 메모리 인터페이스(130)와, 버스 마스터(Bus Master, 140)와, 브릿지(150)와, UART(160), 키패드(165), 타이머(170), GPIO(180) 등을 포함한다.As shown, a system based on the AMBA bus interface includes a high-performance ARM
도시되듯이 고속의 데이터 전송이 필요한 장치는 AHB(Advanced High-performance Bus) 또는 ASB(Advanced System Bus) 인터페이스를 사용하며, 저속이거나 데이터의 양이 적은 장치는 브릿지(150)를 통하여 APB(Advanced Peripheral Bus) 인터페이스로 연결된다. As shown, devices that require high data rates use an Advanced High-performance Bus (AHB) or Advanced System Bus (ASB) interface, while low-speed or low-volume devices use Advanced Peripheral (APB) through the
각 구성요소에 대한 상세한 설명은 종래의 AMBA 구조를 참조할 수 있으므로 생략한다.Detailed description of each component is omitted since it can refer to the conventional AMBA structure.
도 2는 종래의 AMBA 버스 인터페이스 시스템의 예시적인 구성도이다.2 is an exemplary configuration diagram of a conventional AMBA bus interface system.
도시되듯이 AMBA 버스 인터페이스 시스템은 다수의 마스터(master, 210a 내지 210c)와, 중재자(arbiter, 220)와, 다수의 슬레이브(slave, 230a 내지 230c)와, 어드레스의 다중화를 위한 다중화기(multiplexer, 240a)와, 데이터 기록을 위한 다중화기(240b)와, 데이터 판독을 위한 다중화기(240c)와, 디코더(250)를 포함한다.As shown, the AMBA bus interface system includes a plurality of
마스터(210a 내지 210c)는 200 MHz 정도의 고속으로 동작하며, 슬레이브(230a 내지 230c)는 100MHz 정도의 저속으로 동작한다.The
따라서 슬레이브의 사용을 위해서, 마스터(210a 내지 210c)는 중재자(220)에게 AMBA 버스의 점유권을 신청할 수 있으며, 점유권을 가진 마스터는 정해진 주소를 가지는 슬레이브에 데이터의 기록/판독을 수행할 수 있다. 이 경우 한번에 하나의 마스터만이 AMBA 버스의 점유권을 가질 수 있다.Accordingly, for use of the slave, the
슬레이브(230a 내지 230c)는 주어진 주소 범위 내에서 기록/판독을 수행할 수 있으며, 요청한 데이터 전송에 대한 성공, 실패, 대기 상태에 대한 정보를 응답 신호(HRESP)를 통하여 마스터(210a 내지 210c)에게 보고한다.The
중재자(220)는 한번에 하나의 마스터만이 AMBA 버스를 사용할 수 있도록 제어하며, 내부의 우선 순위 결정 로직에 따라서 두 개 이상의 마스터가 동시에 AMBA 버스를 요청할 경우 우선 순위가 높은 마스터에게 버스 사용권을 준다.The
디코더(250)는 전송하고자 하는 슬레이브 주소를 디코딩하여 주소에 맞는 슬레이브와 마스터에게 선택 신호를 전송한다. The
이 경우 디코더(250)는 슬레이브(230a 내지 230c)로부터 준비(HREADY) 신호를 전송받아 각 마스터(210a 내지 210c)에 전달한다.In this case, the
어드레스의 다중화를 위한 다중화기(240a)와, 데이터 기록을 위한 다중화기(240b)와, 데이터 판독을 위한 다중화기(240c)는 마스터(210a 내지 210c)로부터 어드레스(HADDR) 또는 데이터 기록(HWDATA) 또는 데이터 판독(HRDATA)을 다중화하여 슬레이브(230a 내지 230c)에 전송한다.The
도 2를 참조로 설명한 종래의 AMBA 버스 인터페이스 시스템에서는 다수의 마스터와 다수의 슬레이브로 구성되어 있지만, 버스의 점유는 하나의 마스터만이 가 질 수 있다. 버스의 점유권을 가지기 위해서는, 각 마스터가 중재자(220)에게 버스 점유권에 대한 요청 신호를 보내며, 중재자(220)는 두 개 이상의 마스터가 동시에 요청 신호를 보내는 경우 우선 순위를 통하여 하나의 마스터를 선택하여 허용(grant) 신호를 전송한다. 허용 신호를 받은 마스터는 이전에 버스를 점유하던 마스터의 접속이 종료된 후 버스의 점유권을 가지고 자신의 접속을 시작한다.In the conventional AMBA bus interface system described with reference to FIG. 2, a plurality of masters and a plurality of slaves are included, but only one master may occupy the bus. In order to take possession of the bus, each master sends a request signal for bus occupancy rights to the
도 3은 종래 기술에 따른 AMBA 버스 인터페이스 시스템에서 버스의 점유권 이동을 나타내는 예시적인 타이밍도(timing diagram)이다.3 is an exemplary timing diagram showing occupancy movement of a bus in an AMBA bus interface system according to the prior art.
도시되듯이 도 3은 중재자(220)를 통하여 버스 점유권이 마스터 #1(210a)로부터 마스터 #2(210b)로 이동되는 상황을 나타낸다.As shown in FIG. 3, the bus occupancy right is transferred from the
즉 시간 T3에서 버스 점유권이 마스터 #1(210a)로부터 마스터 #2(210b)로 전달되며, 이러한 버스 점유권의 이동은 HGRANT_M1 신호와 HGRANT_M2 신호를 통하여 확인할 수 있다. 하지만, 주소(HADDR)와 제어(HTRANS) 신호의 점유권은 시간 T5에서, 데이터 버스의 점유권은 시간 T7에서 각각 마스터 #1(210a)로부터 마스터 #2(210b)로 이동되는 것을 확인할 수 있다.That is, the bus occupancy right is transferred from the
이러한 종래 기술에 따른 AMBA 버스 인터페이스 시스템은 다수의 마스터가 다수의 슬레이브에 각각 순차적으로 사용하는 경우 중재자(220)를 통한 점유권 획득을 통하여 충돌없이 사용할 수 있는 장점을 가진다.The AMBA bus interface system according to the related art has an advantage that it can be used without collision through acquiring the possession right through the
그러나 예컨대 다수의 마스터 중 하나가 LCD 컨트롤러이고 다수의 슬레이브중 하나가 LCD에 표시된 데이터를 저장하는 메모리인 경우, LCD 컨트롤러는 주로 메모리에 접속을 수행하여 데이터를 판독하여 LCD에 표시하도록 구성되며, 이를 위 해서 마스터인 LCD 컨트롤러는 수시로 슬레이브인 메모리에 접속하는 것이 요구된다.However, if, for example, one of the plurality of masters is an LCD controller and one of the plurality of slaves is a memory that stores data displayed on the LCD, the LCD controller is mainly configured to read the data and display it on the LCD by accessing the memory. For this purpose, the master LCD controller is often required to connect to the slave memory.
이러한 경우 LCD 컨트롤러가 점유권을 가지는 경우에는 메모리에 접속을 수행할 수 있지만 다른 마스터는 점유권이 없기 때문에 다른 슬레이브에 접속할 수 없다. 또한 다른 마스터가 점유권을 가지는 경우에는 LCD 컨트롤러가 LCD 에 디스플레이할 데이터를 판독하기 위해서 메모리에 접속하여야 함에도 불구하고 자신에게 점유권이 이전될 때까지 접속할 수 없는 단점이 있다.In this case, if the LCD controller has the right to occupy, it can connect to the memory, but the other master cannot access another slave because it does not have the right to occupy. In addition, if another master has possession, although the LCD controller must access a memory to read data to be displayed on the LCD, it cannot be accessed until the possession is transferred to itself.
본 발명의 목적은 AMBA 버스 인터페이스를 사용하는 시스템에서 중재를 수행하지 않고 다수의 마스터와 슬레이브 사이에 직접 접속을 허용하여 특정한 마스터가 특정한 슬레이브를 주로 접속할 때 AMBA 표준의 변화없이 전체 AMBA 버스 인터페이스 시스템의 전체 시스템 성능을 향상시킬 수 있는 무중재 AMBA 버스 제어 장치를 제공하는 데 있다.An object of the present invention is to allow direct connection between a plurality of masters and slaves without performing arbitration in a system using an AMBA bus interface, so that when a specific master mainly connects a specific slave, the entire AMBA bus interface system can be changed without changing the AMBA standard. The goal is to provide an arbitration-free AMBA bus control that can improve overall system performance.
본 발명의 다른 목적은 AMBA 버스 인터페이스를 사용하는 시스템에서 중재를 수행하지 않고 다수의 마스터와 슬레이브 사이에 직접 접속을 허용하여 특정한 마스터가 특정한 슬레이브를 주로 접속할 때 AMBA 표준의 변화없이 전체 AMBA 버스 인터페이스 시스템의 전체 시스템 성능을 향상시킬 수 있는 무중재 AMBA 버스 제어 방법을 제공하는 데 있다.Another object of the present invention is to allow direct connection between a plurality of masters and slaves without performing arbitration in a system using the AMBA bus interface, so that the entire AMBA bus interface system without a change in the AMBA standard when a specific master mainly connects a specific slave. It is to provide a method of mediation without control of AMBA bus that can improve overall system performance.
본 발명의 또 다른 목적은 상기 무중재 AMBA 버스 제어 장치를 이용한AMBA 버스 인터페이스 시스템을 제공하는 데 있다.Another object of the present invention to provide an AMBA bus interface system using the mediation-free AMBA bus control device.
상기 기술적 과제를 달성하기 위하여, 본 발명은 고순위 마스터와 저순위 마스터를 중재 과정 없이 슬레이브에 연결하기 위한 무중재 AMBA 버스 제어 장치로서, 상기 고순위 마스터 또는 상기 저순위 마스터로부터의 상기 슬레이브로의 접속을 위한 슬레이브 접속 신호를 수신하여 상기 슬레이브에 접속할 마스터를 결정하는 마스터 제어부와, 상기 마스터 제어부의 결정에 따라서 상기 고순위 마스터 또는 상기 저순위 마스터와 상기 슬레이브 사이의 데이터 전송을 수행하는 데이터 전송 제어부와, 상기 마스터 제어부의 결정에 따라서 상기 고순위 마스터 또는 상기 저순위 마스터로부터의 주소 신호를 상기 슬레이브로 전송하는 주소 다중화부와, 상기 슬레이브로부터 준비 신호를 수신받아 상기 마스터 제어부의 결정에 따라서 상기 고순위 마스터 및 상기 저순위 마스터에 각각 적합하도록 변환하여 상기 고순위 마스터 및 상기 저순위 마스터에게로 각각 전송하는 준비 신호 제어부를 포함하는 무중재 AMBA 버스 제어 장치를 제공한다.In order to achieve the above technical problem, the present invention provides a non-mediated AMBA bus control device for connecting a high-priority master and a low-priority master to a slave without an arbitration process, the high-priority master or the low-priority master to the slave A master controller for receiving a slave connection signal for connection and determining a master to be connected to the slave; and a data transmission controller for performing data transmission between the high or low rank master and the slave according to the determination of the master controller. And an address multiplexer for transmitting an address signal from the high or low rank master to the slave according to the determination of the master controller, and receiving a ready signal from the slave and receiving the ready signal from the master controller. Rank master and It provides a non-mediated AMBA bus control device including a ready signal control unit for converting to suit each of the low-rank master, and transmits to the high-rank and low-rank master, respectively.
본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 마스터 제어부는, 상기 고순위 마스터 및 상기 저순위 마스터로부터 동시에 상기 슬레이브 접속 신호를 수신하는 경우 상기 고순위 마스터를 상기 슬레이브로 접속하도록 제어할 수 있다.In the non-mediated AMBA bus control apparatus according to the present invention, the master controller may control to connect the high priority master to the slave when the slave access signal is simultaneously received from the high rank master and the low rank master. have.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 마스터 제어부는, 상기 저순위 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 저장하도록 제어한 후, 상기 고순위 마스터의 상기 슬레이브에 대한 접속이 종료된 후 상기 저장된 상기 저순위 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 기초로 상기 저순위 마스터를 상기 슬레이브로 접속하도록 제어할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the master control unit controls to store information on the slave connection signal from the low priority master, and then the connection of the high priority master to the slave is terminated. After the termination, the controller may control to connect the low priority master to the slave based on the stored information about the slave access signal from the low priority master.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 슬레이브 접속 신호에 대한 정보는 상기 슬레이브 접속 신호와 상기 주소 신호를 포함할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the information on the slave connection signal may include the slave connection signal and the address signal.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 마스터 제어부는, 상기 고순위 마스터 또는 상기 저순위 마스터 중 어느 하나로부터만 상기 슬레이브 접속 신호를 수신하는 경우 해당 마스터를 상기 슬레이브로 접속하도록 제어할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the master control unit controls to connect the master to the slave when receiving the slave access signal from only one of the high rank master and the low rank master. can do.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 마스터 제어부는, 상기 고순위 마스터 또는 상기 저순위 마스터 중 하나의 마스터로부터 상기 슬레이브 접속 신호를 수신하여 상기 슬레이브에 접속이 계속 중인 경우 현재 접속되지 않은 마스터로부터 상기 슬레이브 접속 신호를 수신하면, 상기 접속 계속 중인 마스터의 상기 슬레이브로의 접속이 종료되기 전까지는 상기 현재 접속되지 않은 마스터의 상기 슬레이브로의 접속을 대기하도록 제어할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the master control unit receives the slave connection signal from one of the high-priority master and the low-priority master and currently connects to the slave when the connection is continued. When the slave connection signal is received from a master that has not been connected, the master may control to wait for the connection of the currently not connected master to the slave until the connection of the master which is being continued to the slave is terminated.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 마스터 제어부는, 상기 현재 접속되지 않은 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 저장하도록 제어한 후, 상기 접속 계속 중인 마스터의 상기 슬레이브에 대한 접속이 종료된 후 상기 저장된 상기 현재 접속되지 않은 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 기초로 상기 현재 접속되지 않은 마스터를 상기 슬레이브로 접속하도록 제어할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the master control unit controls to store information on the slave connection signal from the master that is not currently connected, and then to the slave of the master that is continuously connected. After the connection is terminated, the currently not connected master may be controlled to be connected to the slave based on the stored information about the slave access signal from the currently not connected master.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 슬레이브 접속 신호에 대한 정보는 상기 슬레이브 접속 신호와 상기 주소 신호를 포함할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the information on the slave connection signal may include the slave connection signal and the address signal.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 데이터 전송 제어부는, 상기 마스터 제어부의 결정에 따라서 상기 고순위 마스터 또는 상기 저순위 마스터로부터의 기록 데이터를 상기 슬레이브에 전송하는 데이터 기록 다중화부와, 상기 마스터 제어부의 결정에 따라서 상기 슬레이브로부터의 판독 데이터를 상기 고순위 마스터 또는 상기 저순위 마스터로 전송하는 데이터 판독 역다중화부를 포함할 수 있다.In addition, in the apparatus for arbitration-free AMBA bus according to the present invention, the data transmission control unit, the data recording multiplexing unit for transmitting the recording data from the high rank master or the low rank master to the slave in accordance with the determination of the master control unit And a data read demultiplexer configured to transmit read data from the slave to the high or low rank master according to the determination of the master controller.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 준비 신호 제어부는, 상기 고순위 마스터 또는 상기 저순위 마스터 중 하나의 마스터로부터 상기 슬레이브 접속 신호를 수신하여 상기 슬레이브에 접속이 계속 중인 경우 현재 접속되지 않은 마스터로부터 상기 슬레이브 접속 신호를 수신하면, 상기 접속 계속 중인 마스터의 상기 슬레이브로의 접속이 종료되기 전까지는 상기 현재 접속되지 않은 마스터에게는 상기 슬레이브에 대한 준비 신호를 대기 상태로 설정하여 전송할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the ready signal control unit receives the slave connection signal from one of the high or low rank master and currently connects to the slave. When the slave connection signal is received from an unconnected master, the ready signal for the slave may be set and transmitted to the currently not connected master until the connection to the slave is terminated. have.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 준비 신호 제어부는, 상기 접속 계속 중인 마스터의 상기 슬레이브로의 접속이 종료되면 상기 접속이 종료된 마스터에게는 상기 슬레이브에 대한 준비 신호를 대기 상태로 설정 하여 전송하고 현재 접속되지 않은 마스터에게는 상기 슬레이브에 대한 준비 신호를 접속 가능 상태로 설정하여 전송할 수 있다.In the non-mediated AMBA bus control apparatus according to the present invention, the ready signal controller waits for a ready signal for the slave to the master whose connection is terminated when the connection to the slave of the master that is being connected is terminated. It is possible to set and transmit to the master that is not currently connected to the ready signal for the slave to connect to the set state.
또한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 상기 준비 신호 제어부는, 상기 고순위 마스터 및 상기 저순위 마스터가 전부 상기 슬레이브에게로 접속 중인 상태가 아닌 경우 상기 고순위 마스터 및 상기 저순위 마스터 모두에게로 상기 슬레이브에 대한 준비 신호를 접속 가능 상태로 설정하여 전송할 수 있다.In addition, in the non-mediated AMBA bus control apparatus according to the present invention, the ready signal controller is the high-rank master and the low-rank master when the high-rank master and the low-rank master are not all connected to the slave. It is possible to set the ready signal for the slave to an accessible state and transmit it to all.
또한 본 발명은 고순위 마스터와 저순위 마스터를 중재 과정 없이 슬레이브에 연결하기 위한 무중재 AMBA 버스 제어 방법으로서, (a) 상기 고순위 마스터 또는 상기 저순위 마스터로부터 상기 슬레이브로의 접속을 위한 슬레이브 접속 신호를 수신하고 이를 기초로 상기 슬레이브로 접속할 마스터를 결정하는 단계와, (b) 상기 결정에 따라서 상기 고순위 마스터 또는 상기 저순위 마스터로부터의 주소 신호를 기초로 상기 고순위 마스터 또는 상기 저순위 마스터로부터의 기록 데이터를 상기 슬레이브에 전송하거나 또는 상기 슬레이브로부터의 판독 데이터를 상기 고순위 마스터 또는 상기 저순위 마스터로 전송하는 단계와, (c) 상기 결정에 따라서 상기 슬레이브로부터의 준비 신호를 변환하여 상기 고순위 마스터 또는 상기 저순위 마스터에게로 전송하는 단계를 포함하는 무중재 AMBA 버스 제어 방법을 제공한다.In addition, the present invention provides a method for controlling a non-mediated AMBA bus for connecting a high-priority master and a low-priority master to a slave without arbitration, and (a) slave connection for connection from the high-priority master or the low-priority master to the slave. Receiving a signal and determining a master to connect to the slave based on the signal; and (b) according to the determination, the high or low rank master based on an address signal from the high or low rank master. Transmitting write data from the slave or reading data from the slave to the high or low rank master, (c) converting a ready signal from the slave according to the determination to To the higher master or the lower master. Provides an arbitration-free AMBA bus control method comprising the steps.
본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (a)는, (a-1) 상기 고순위 마스터 및 상기 저순위 마스터로부터 동시에 상기 슬레이브 접속 신호를 수신하는 경우 상기 고순위 마스터를 상기 슬레이브로 접속하도록 제어 하는 단계를 포함할 수 있다.In the method of controlling an unmediated AMBA bus according to the present invention, the step (a) may include (a-1) receiving the high priority master when the slave access signal is simultaneously received from the high priority master and the low priority master. And controlling to connect to the slave.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (a-1)는, (a-11) 상기 저순위 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 저장하는 단계와, (a-12) 상기 고순위 마스터의 상기 슬레이브에 대한 접속이 종료된 후 상기 저장된 상기 저순위 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 기초로 상기 저순위 마스터를 상기 슬레이브로 접속하도록 제어하는 단계를 포함할 수 있다.In addition, in the method for controlling an unmediated AMBA bus according to the present invention, the step (a-1) may include (a-11) storing information on the slave access signal from the low priority master, and (a- 12) after the connection of the high priority master to the slave is terminated, controlling to connect the low priority master to the slave based on information on the stored slave connection signal from the low priority master; Can be.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 슬레이브 접속 신호에 대한 정보는 상기 슬레이브 접속 신호와 상기 주소 신호를 포함할 수 있다.In addition, in the method of controlling the unmediated AMBA bus according to the present invention, the information on the slave access signal may include the slave access signal and the address signal.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (a)는, (a-2) 상기 고순위 마스터 또는 상기 저순위 마스터 중 어느 하나로부터만 상기 슬레이브 접속 신호를 수신하는 경우 해당 마스터를 상기 슬레이브로 접속하도록 제어하는 단계를 포함할 수 있다.In addition, in the method for controlling an unmediated AMBA bus according to the present invention, the step (a) may be performed when (a-2) the slave access signal is received from only one of the high or low rank master. And controlling to connect to the slave.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (a)는, (a-3) 상기 고순위 마스터 또는 상기 저순위 마스터 중 하나의 마스터로부터 상기 슬레이브 접속 신호를 수신하여 상기 슬레이브에 접속이 계속 중인 경우 현재 접속되지 않은 마스터로부터 상기 슬레이브 접속 신호를 수신하는 단계와, (a-4) 상기 접속 계속 중인 마스터의 상기 슬레이브로의 접속이 종료되기 전까지는 상기 현재 접속되지 않은 마스터의 상기 슬레이브로의 접속을 대기하도록 제어하는 단계 를 포함할 수 있다.In addition, in the method of controlling an unmediated AMBA bus according to the present invention, the step (a) may include (a-3) receiving the slave connection signal from one of the higher or lower rank masters to the slave. Receiving the slave connection signal from a master not currently connected when the connection is ongoing; and (a-4) the master of the currently not connected master until the connection to the slave from the master being connected is terminated. Controlling to wait for a connection to the slave.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (a)는, (a-5) 상기 현재 접속되지 않은 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 저장하는 단계와, (a-6) 상기 접속 계속 중인 마스터의 상기 슬레이브에 대한 접속이 종료된 후 상기 저장된 상기 현재 접속되지 않은 마스터로부터의 상기 슬레이브 접속 신호에 대한 정보를 기초로 상기 현재 접속되지 않은 마스터를 상기 슬레이브로 접속하도록 제어하는 단계를 포함할 수 있다.In addition, in the method of controlling an unmediated AMBA bus according to the present invention, the step (a) may include: (a-5) storing information on the slave connection signal from the currently not connected master; 6) control to connect the currently not connected master to the slave based on the information on the slave connection signal from the currently not connected master after the connection of the master that is continuously connected to the slave is terminated. It may include the step.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 슬레이브 접속 신호에 대한 정보는 상기 슬레이브 접속 신호와 상기 주소 신호를 포함할 수 있다.In addition, in the method of controlling the unmediated AMBA bus according to the present invention, the information on the slave access signal may include the slave access signal and the address signal.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (c)는, (c-1) 상기 고순위 마스터 또는 상기 저순위 마스터 중 하나의 마스터로부터 상기 슬레이브 접속 신호를 수신하여 상기 슬레이브에 접속이 계속 중인 경우 현재 접속되지 않은 마스터로부터 상기 슬레이브 접속 신호를 수신하는 단계와, (c-2) 상기 접속 계속 중인 마스터의 상기 슬레이브로의 접속이 종료되기 전까지는 상기 현재 접속되지 않은 마스터에게는 상기 슬레이브에 대한 준비 신호를 대기 상태로 설정하여 전송하는 단계를 포함할 수 있다.In addition, in the method for controlling an unmediated AMBA bus according to the present invention, the step (c) may include (c-1) receiving the slave connection signal from one of the higher or lower rank masters to the slave. Receiving the slave connection signal from a master not currently connected when the connection is ongoing; and (c-2) transmitting to the master not currently connected until the connection to the slave is terminated. The method may include setting and transmitting a ready signal for a slave in a standby state.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (c)는, (c-3) 상기 접속 계속 중인 마스터의 상기 슬레이브로의 접속이 종료되면 상기 접속이 종료된 마스터에게는 상기 슬레이브에 대한 준비 신호를 대기 상태로 설정 하여 전송하고 현재 접속되지 않은 마스터에게는 상기 슬레이브에 대한 준비 신호를 접속 가능 상태로 설정하여 전송하는 단계를 포함할 수 있다.In addition, in the method for controlling an unmediated AMBA bus according to the present invention, the step (c) may include (c-3) if the connection is terminated when the connection of the master that is being connected is terminated, the master is terminated. And setting the ready signal for the slave to the standby state and transmitting the ready signal for the slave to a master that is not currently connected.
또한 본 발명에 따른 무중재 AMBA 버스 제어 방법에 있어서, 상기 단계 (c)는, (c-4) 상기 고순위 마스터 및 상기 저순위 마스터가 전부 상기 슬레이브에게로 접속 중인 상태가 아닌 경우 상기 고순위 마스터 및 상기 저순위 마스터 모두에게로 상기 슬레이브에 대한 준비 신호를 접속 가능 상태로 설정하여 전송하는 단계를 포함할 수 있다.In addition, in the method for controlling an unmediated AMBA bus according to the present invention, the step (c) may include (c-4) the high priority when the high priority master and the low priority master are not all connected to the slave. And setting a ready signal for the slave to an accessible state to both the master and the lower priority master.
또한 본 발명은 다수의 마스터와 다수의 슬레이브와 중재자를 포함하는 AMBA 버스 인터페이스 시스템에 있어서, 본 발명에 따른 무중재 AMBA 버스 제어 장치를 하나 이상 포함하고, 상기 다수의 마스터 중 일부는 상기 중재자를 거치지 않고 상기 하나 이상의 무중재 AMBA 버스 제어 장치를 통하여 직접 상기 다수의 슬레이브 중 일부의 슬레이브에 연결되는 것을 특징으로 하는 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템을 제공한다.The present invention also provides an AMBA bus interface system comprising a plurality of masters, a plurality of slaves, and an arbiter, comprising at least one non-managed AMBA bus control device according to the present invention, some of which do not pass through the arbiter. The present invention provides an AMBA bus interface system using an arbitration-free AMBA bus control device, which is directly connected to some of the plurality of slaves through the at least one arbitration-free AMBA bus control device.
또한 본 발명은 다수의 마스터와 다수의 슬레이브를 포함하는 AMBA 버스 인터페이스 시스템에 있어서, 본 발명에 따른 무중재 AMBA 버스 제어 장치를 하나 이상 포함하고, 상기 다수의 마스터의 일부 또는 전부는 중재자를 거치지 않고 상기 하나 이상의 무중재 AMBA 버스 제어 장치를 통하여 직접 상기 다수의 슬레이브 중 일부 또는 전부에 연결되는 것을 특징으로 하는 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템을 제공한다.The present invention also provides an AMBA bus interface system comprising a plurality of masters and a plurality of slaves, comprising one or more non-mediated AMBA bus control devices according to the invention, wherein some or all of the plurality of masters are not passed through an intermediary. It provides an AMBA bus interface system using an arbitration-free AMBA bus control device, characterized in that directly connected to some or all of the plurality of slaves through the one or more mediation-free AMBA bus control device.
이하, 본 발명의 무중재 AMBA 버스 제어 장치 및 제어 방법과 이를 이용한 AMBA 버스 인터페이스 시스템을 첨부한 도면을 참조로 하여 보다 구체적으로 설명한다.Hereinafter, with reference to the accompanying drawings, the AMBA bus control apparatus and control method and the AMBA bus interface system using the same of the present invention will be described in more detail.
도 4는 본 발명에 따른 무중재 AMBA 버스 제어 장치의 구성도이다.Figure 4 is a block diagram of a mediation-free AMBA bus control apparatus according to the present invention.
도시되듯이 본 발명에 따른 무중재 AMBA 버스 제어 장치는, 고순위 마스터와 저순위 마스터를 중재 과정 없이 슬레이브에 연결하기 위한 것으로서, 마스터 제어부(310)와, 데이터 전송 제어부(320)와, 주소 다중화부(330)와, 준비신호 제어부(340)를 포함한다.As shown, an arbitration-free AMBA bus control apparatus according to the present invention is for connecting a high-priority master and a low-priority master to a slave without arbitration, and includes a
마스터 제어부(310)는 도시되듯이 고순위 마스터(도시되지 않음)로부터의 슬레이브 접속 신호(Chip_Select_HP) 또는 저순위 마스터(도시되지 않음)로부터의 슬레이브 접속 신호(Chip_Select_LP)를 수신하여 슬레이브(도시되지 않음)에 접속할 마스터를 결정한다. 이하 설명에서 X_LP 또는 X_HP는 종래의 AMBA 버스 인터페이스 시스템에 사용되는 신호 X에 대해서 고순위 마스터와 저순위 마스터에서의 구별을 위해서 사용되는 기호이다. The
마스터 제어부(310)는 예컨대 고순위 마스터 및 저순위 마스터로부터 동시에 슬레이브 접속 신호(Chip_Select_HP 및 Chip_Select_LP)를 수신하는 경우 고순위 마스터를 슬레이브로 접속하도록 제어하여 중재 과정 없이 슬레이브로의 접속을 수행한다.For example, when the
이 경우 마스터 제어부(310)는 저순위 마스터로부터의 슬레이브 접속 신호(Chip_Select_LP)에 대한 정보를 저장하도록 제어한 후, 고순위 마스터의 슬레이브에 대한 접속이 종료된 후 저장된 저순위 마스터로부터의 슬레이브 접속 신호 (Chip_Select_LP)에 대한 정보를 기초로 저순위 마스터를 슬레이브로 접속하도록 제어한다. In this case, the
이 경우 슬레이브 접속 신호(Chip_Select_LP)에 대한 정보는 슬레이브 접속 신호(Chip_Select_LP)와 주소 신호(HADDR_LP)를 포함할 수 있으며, 기타 제어 신호, 예컨대 도시된 AMBA_CONTROL_LP 등의 AMBA 관련 신호 역시 포함될 수 있다.In this case, the information on the slave access signal Chip_Select_LP may include the slave access signal Chip_Select_LP and the address signal HADDR_LP, and may also include other control signals such as AMBA-related signals such as the illustrated AMBA_CONTROL_LP.
또한 마스터 제어부(310)는 고순위 마스터 또는 저순위 마스터 중 어느 하나로부터만 슬레이브 접속 신호(Chip_Select_HP 또는 Chip_Select_LP)를 수신하는 경우 해당 마스터를 슬레이브로 접속하도록 제어할 수 있다. 이 경우는 고순위 마스터 또는 저순위 마스터 사이에 충돌이 없으므로 중재 과정 없이 해당 마스터를 슬레이브로 접속하는 것이다.In addition, when the
또한 마스터 제어부(310)는 고순위 마스터 또는 저순위 마스터 중 하나의 마스터로부터 슬레이브 접속 신호(Chip_Select_HP 또는 Chip_Select_LP)를 수신하여 슬레이브에 접속이 계속 중인 경우 현재 접속되지 않은 마스터로부터 슬레이브 접속 신호(Chip_Select_LP 또는 Chip_Select_HP)를 수신하면, 접속 계속 중인 마스터의 슬레이브로의 접속이 종료되기 전까지는 현재 접속되지 않은 마스터의 슬레이브로의 접속을 대기하도록 제어할 수 있다.In addition, the
이 경우 상기 마스터 제어부는, 현재 접속되지 않은 마스터로부터의 슬레이브 접속 신호(Chip_Select_LP 또는 Chip_Select_HP)에 대한 정보를 저장하도록 제어한 후, 접속 계속 중인 마스터의 슬레이브에 대한 접속이 종료된 후 저장된 현재 접속되지 않은 마스터로부터의 슬레이브 접속 신호(Chip_Select_LP 또는 Chip_Select_HP)에 대한 정보를 기초로 현재 접속되지 않은 마스터를 슬레이브로 접속하도록 제어할 수 있다.In this case, the master control unit controls to store information on the slave connection signal (Chip_Select_LP or Chip_Select_HP) from the master that is not currently connected, and then terminates the connection to the slave of the master that is still connected. On the basis of the information on the slave connection signal (Chip_Select_LP or Chip_Select_HP) from the master, it is possible to control to connect the master not currently connected to the slave.
슬레이브 접속 신호(Chip_Select_LP 또는 Chip_Select_HP)에 대한 정보는 예컨대 슬레이브 접속 신호(Chip_Select_LP 또는 Chip_Select_HP)와 주소 신호(HADDR_LP 또는 HADDR_HP)를 포함하는 것이며, 기타 제어 신호, 예컨대 도시된 AMBA_CONTROL_LP 또는 AMBA_CONTROL_HP등의 AMBA 관련 신호 역시 포함될 수 있다.The information on the slave access signal Chip_Select_LP or Chip_Select_HP includes, for example, the slave access signal Chip_Select_LP or Chip_Select_HP and the address signal HADDR_LP or HADDR_HP. Other control signals, such as AMBA_CONTROL_LP or AMBA_CONTROL_HP, are also included. May be included.
데이터 전송 제어부(320)는 마스터 제어부(310)의 결정에 따라서 고순위 마스터 또는 저순위 마스터와 슬레이브 사이의 데이터(HDATA_HP, HDATA_LP) 전송을 수행한다.The data
즉 데이터 전송 제어부(320)는 마스터로부터 슬레이브로의 데이터의 기록 및 슬레이브로부터 마스터로의 데이터 판독을 수행한다. That is, the data
이를 위하여 데이터 전송 제어부(320)는 마스터 제어부(310)의 결정에 따라서 고순위 마스터 또는 저순위 마스터로부터의 기록 데이터(HWDATA_HP, HWDATA_LP)를 슬레이브에 전송하는 데이터 기록 다중화부(도시되지 않음)와, 마스터 제어부(310)의 결정에 따라서 슬레이브로부터의 판독 데이터(HRDATA)를 고순위 마스터 또는 저순위 마스터로 전송하는 데이터 판독 역다중화부(도시되지 않음)를 포함하도록 구성할 수 있다.To this end, the data
주소 다중화부(330)는 마스터 제어부(310)의 결정에 따라서 고순위 마스터 또는 저순위 마스터로부터의 주소 신호(HADDR_HP, HADDR_LP)를 슬레이브로 전송한다. 이 경우 제어 신호, 즉 도시된 AMBA_CONTROL_HP 또는 AMBA_CONTROL_LP 등의 제 어 신호를 포함할 수 있다.The
준비신호 제어부(340)는 슬레이브로부터 준비 신호(HREADY)를 수신받아 마스터 제어부(310)의 결정에 따라서 고순위 마스터 및 저순위 마스터에 각각 적합하도록 변환(HREADY_HP, HREADY_LP)하여 고순위 마스터 및 저순위 마스터에게로 각각 전송한다.The
준비신호 제어부(340)는 특히 동시에 다수의 마스터가 슬레이브로 접속을 수행하려는 경우 슬레이브의 상태를 대기 상태(HREADY=0) 또는 접속 가능 상태(HREADY=1)로 변환하는 역할을 수행한다.The
이를 위하여 준비신호 제어부(340)는 고순위 마스터 또는 저순위 마스터 중 하나의 마스터로부터 슬레이브 접속 신호(Chip_Select_HP 또는 Chip_Select_LP)를 수신하여 슬레이브에 접속이 계속 중인 경우 현재 접속되지 않은 마스터로부터 슬레이브 접속 신호(Chip_Select_LP 또는 Chip_Select_HP)를 수신하면, 접속 계속 중인 마스터의 슬레이브로의 접속이 종료되기 전까지는 현재 접속되지 않은 마스터에게는 슬레이브에 대한 준비 신호(HREADY)를 대기 상태로 설정하여 전송한다.To this end, the
또한 이 경우 접속 계속 중인 마스터의 슬레이브로의 접속이 종료되면 접속이 종료된 마스터에게는 슬레이브에 대한 준비 신호(HREADY)를 대기 상태로 설정하여 전송하고 현재 접속되지 않은 마스터에게는 슬레이브에 대한 준비 신호(HREADY)를 접속 가능 상태로 설정하여 전송한다.In this case, when the connection to the slave of the master that is still connected is terminated, the ready master signal (HREADY) for the slave is set to the standby state and transmitted to the master that has been disconnected. ) To set the connection status and send.
또한 준비 신호 제어부(340)는, 고순위 마스터 및 저순위 마스터가 전부 슬레이브에게로 접속 중인 상태가 아닌 경우 고순위 마스터 및 저순위 마스터 모두에 게로 슬레이브에 대한 준비 신호(HREADY_HP, HREADY_LP)를 접속 가능 상태로 설정하여 전송하여, 고순위 마스터 또는 저순위 마스터가 모두 중재 과정 없이 슬레이브를 사용할 수 있도록 구성될 수 있다.In addition, the
이러한 도 4를 참조로 설명한 본 발명에 따른 무중재 AMBA 버스 제어 장치에 있어서, 고순위 마스터 또는 저순위 마스터 중 어느 하나가 현재 접속 중인 경우 다른 마스터는 준비 신호 제어부(340)를 통하여 대기 상태를 수신받는다. 따라서 종래의 AMBA 버스 인터페이스 시스템에서의 중재 과정을 통한 점유권 획득과는 상관없이 각 마스터는 슬레이브로의 접속이 가능하며, 다만 다른 마스터가 현재 슬레이브에 접속하고 있는 상태이면 종래의 점유권 획득과는 관계없지만 마치 자신에게 점유권이 있지만 슬레이브의 응답이 늦게 도착하는 것으로 간주될 수 있다.In the non-mediated AMBA bus control apparatus according to the present invention described with reference to FIG. 4, when either one of the high rank master and the low rank master is currently connected, the other master receives a standby state through the
이러한 경우 경합에 의해서 먼저 선택되어 접속 중인 마스터의 접속, 즉 예컨대 고순위 마스터의 접속이 단일 전송 접속(Single Transmit Access)이라면 나중에 접속되는 마스터, 즉 저순위 마스터는 대기 사이클(wait cycle)이 2번 증가한 것처럼 간주될 수 있으며. 먼저 선택된 마스터, 즉 고순위 마스터의 접속이 버스트 전송 접속(Burst Transmit Access)이라면 나중에 접속되는 마스터, 즉 저순위 마스터는 버스트 전송 + 2 사이클 동안 대기 사이클이 증가하는 것으로 간주될 수 있다.In this case, if the connection of the master being selected first by contention, that is, the connection of the high-priority master, is a single transmit access, then the master that is connected later, that is, the lower-priority master, has two wait cycles. Can be considered as increased. If the connection of the first selected master, i.e., the high priority master, is a Burst Transmit Access, then the master connected later, i.e., the lower rank master, may be considered to have an increase in wait cycles during the burst transfer + 2 cycles.
또한 현재 슬레이브에 접속하는 마스터가 없는 경우는 먼저 접속한 마스터, 즉 고순위 또는 저순위 마스터의 접속이 수행되며, 접속을 수행하는 도중에 다른 마스터의 접속이 들어오면 우선 순위에 관계없이 먼저 수행하던 접속(단일 전송 접 속 또는 버스트 전송 접속)이 끝난 이후에 나중의 접속한 마스터의 접속을 수행한다.In addition, if there is no master currently connected to the slave, the first connected master, that is, the high or low master, is connected.If another master comes in during the connection, the previous connection is performed regardless of the priority. After (single transfer connection or burst transfer connection) is finished, connect with the master connected later.
도 5는 본 발명에 따른 무중재 AMBA 버스 제어 장치의 상태도(state diagram)를 나타내는 도면이다.5 is a view showing a state diagram (state diagram) of the non-mediated AMBA bus control apparatus according to the present invention.
도시되듯이 본 발명에 따른 무중재 AMBA 버스 제어 장치는 7개의 스테이트를 가질 수 있다.As shown, an unmediated AMBA bus control device according to the present invention may have seven states.
우선 INIT 스테이트는 본 발명에 따른 무중재 AMBA 버스 제어 장치의 동작이 시작되는 경우의 초기 상태로서, 마스터들의 접속을 기다리는 스테이트이다. 도 5의 상태도에서 마스터 #0을 고순위 마스터로 마스터 #1을 저순위 마스터로 가정하고 이하 설명을 수행한다.First, the INIT state is an initial state when the operation of the mediationless AMBA bus control apparatus according to the present invention is started, and is a state waiting for connection of masters. In the state diagram of FIG. 5, it is assumed that
INIT 스테이트에서 마스터 #0이 접속을 하면 스테이트 0으로 이동하고, 마스터 #1이 접속을 스테이트 4로 이동하며, 마스터 #0과 마스터 #1이 동시에 접속하면 스테이트 1로 이동한다. 스테이트 1에서는 우선 순위가 마스터 #0이 높기 때문에 마스터 #0의 접속부터 수행된다.When
스테이트 0은 마스터 #0의 접속에 대한 처리를 하는 스테이트이다. 이 경우 마스터 #0의 접속에 대한 처리가 끝나면 INIT 스테이트로 돌아가 다음 접속을 기다리며, 마스터 #0에 대한 접속을 처리하는 도중에 마스터 #1이 접속하면 스테이트 1로 이동한다.
스테이트 1은 마스터 #0의 접속을 처리하는 도중에 마스터 #1이 접속을 하거나, INIT 스테이트에서 마스터 #0과 마스터 #1이 동시에 접속할 때 이동되는 스테 이트이다. 마스터 #0의 접속을 우선 처리하며, 이 경우 마스터 #1의 접속은 레지스터에 저장되고 마스터 #1에 대해서 준비 신호인 HREADY는 '0'으로 설정하여 마스터 #1이 대기 상태에 있도록 한다.
스테이트 2는 스테이트 1의 상태에서 다시 마스터 #0이 접속할 때 이동되는 스테이트이다. 현재 진행되는 마스터 #0의 접속 처리가 끝나면 마스터 #1의 접속을 처리하고 다시 새로 들어온 마스터 #0의 접속을 처리하도록 한다. 이는 마스터 #1이 계속적인 마스터 #0의 접속으로 인해 대기 상태가 연장되는 것을 막도록 하기 위함이다. 따라서 새로 들어온 마스터 #0의 접속을 저장하고 현재 진행 중인 마스터 #0의 접속에 대한 처리가 끝나는 즉시 마스터 #0의 준비 신호(HREADY)를 '0'으로 설정하여 이미 들어왔던 마스터 #1의 처리를 수행한 이후 다시 마스터 #0의 처리가 가능할 때까지 새로 들어온 마스터 #0의 접속에 대해서 대기 상태에 있도록 한다.
스테이트 3은 INIT 상태에서 마스터 #1이 접속할 때 이동되는 스테이트이다. 스테이트 0과 대칭으로 처리되는 방법은 동일하다.State 3 is the state that is moved when
스테이트 4는 스테이트 1과 대칭으로서, 마스터 #0이 마스터 #1로 대치되고 처리방법은 동일하다
스테이트 5는 스테이트 2와 대칭이다. 마스터 #0이 마스터 #1로 대치되고 처리방법은 동일하다State 5 is symmetrical with
이와 같은 도 5의 상태도를 통하여 마스터 #0과 마스터 #1이 번갈아 슬레이브에 접속을 하더라도 순차적으로 처리하여 대기 상태에 있는 사이클을 줄일 수 있 다. Although the
도 6은 본 발명에 따른 무중재 AMBA 버스 제어 방법의 흐름도이다.6 is a flowchart of a method of controlling an unmediated AMBA bus according to the present invention.
본 발명에 따른 무중재 AMBA 버스 제어 방법은 고순위 마스터와 저순위 마스터를 중재 과정 없이 슬레이브에 연결하기 위한 것이다. 따라서 종래의 중재 과정에 따른 슬레이브 접속 제한을 줄이기 위한 방법으로서 다음과 같이 구성된다.The method of controlling an unmediated AMBA bus according to the present invention is to connect a high rank master and a low rank master to a slave without arbitration. Therefore, as a method for reducing the slave access restriction according to the conventional arbitration process is configured as follows.
우선 고순위 마스터 또는 저순위 마스터로부터 슬레이브로의 접속을 위한 슬레이브 접속 신호를 수신한다(S110).First, a slave access signal for accessing a slave from a high priority master or a low priority master is received (S110).
이 경우 슬레이브 접속 신호를 기초로 고순위 마스터 또는 저순위 마스터 중 어느 마스터를 슬레이브로 접속할지 결정하게 된다(S120).In this case, based on the slave access signal, it is determined which master of the higher or lower rank master is to be connected to the slave (S120).
도 5를 참조로 한 상태도에서 설명한 바와 같이 고순위 마스터 및 저순위 마스터로부터 동시에 슬레이브 접속 신호를 수신하는 경우에는 우선적으로 고순위 마스터를 슬레이브로 접속하도록 제어한다. 또한 이 경우 저순위 마스터로부터의 슬레이브 접속 신호에 대한 정보를 저장해 놓은 후 고순위 마스터의 슬레이브에 대한 접속이 종료된 이후에 저장해 놓았든 저순위 마스터로부터의 슬레이브 접속 신호에 대한 정보를 기초로 저순위 마스터를 슬레이브로 접속하도록 제어할 수 있다.As described in the state diagram with reference to FIG. 5, when the slave access signal is simultaneously received from the high rank master and the low rank master, the control is performed to connect the high rank master to the slave first. Also, in this case, after storing the information on the slave access signal from the low-order master, the low-priority based on the information on the slave access signal from the low-order master is stored after the connection to the slave of the high-rank master is terminated. You can control the master to connect as a slave.
이 경우 저장되는 슬레이브 접속 신호에 대한 정보는 슬레이브 접속 신호와 주소 신호를 포함하는 것이 바람직하며, 기타 AMBA 인터페이스 제어에 필요한 제어 신호도 포함할 수 있다.In this case, the information on the stored slave access signal preferably includes a slave access signal and an address signal, and may also include other control signals necessary for AMBA interface control.
또한 고순위 마스터 또는 저순위 마스터 중 어느 하나로부터만 슬레이브 접속 신호를 수신하는 경우 해당 마스터를 슬레이브로 접속하도록 제어하여 효율적인 슬레이브 사용이 가능하도록 한다. 즉 종래 기술에서와 같이 점유권이 없는 경우라도 저순위 마스터는 슬레이브에 접속이 가능하게 된다. In addition, when a slave access signal is received from only one of the high and low rank masters, the master is controlled to be connected to the slave to enable efficient slave use. In other words, even in the case where there is no possession right as in the prior art, the lower priority master can be connected to the slave.
또한 고순위 마스터 또는 저순위 마스터 중 하나의 마스터로부터 슬레이브 접속 신호를 수신하여 슬레이브에 접속이 계속 중인 경우에 현재 접속되지 않은 마스터로부터 다시 슬레이브 접속 신호를 수신한다면, 접속 계속 중인 마스터의 슬레이브로의 접속이 종료되기 전까지는 현재 접속되지 않은 마스터로부터의 슬레이브로의 접속을 대기하도록 제어할 수 있다.Also, if the slave connection signal is received from one of the higher or lower priority masters and the slave connection signal is received again from the master that is not currently connected when the connection is continued to the slave, the connection to the slave of the master that is being connected is connected. Until this is terminated, it is possible to control to wait for a connection to a slave from a master that is not currently connected.
이 경우에도 현재 접속되지 않은 마스터로부터의 슬레이브 접속 신호에 대한 정보를 저장하고, 이후 접속 계속 중인 마스터의 슬레이브에 대한 접속이 종료된 이후에 미리 저장해 놓은 현재 접속되지 않은 마스터로부터의 슬레이브 접속 신호에 대한 정보를 기초로 현재 접속되지 않은 마스터를 슬레이브로 접속하도록 제어한다. 또한 이 경우에도 저장되는 슬레이브 접속 신호에 대한 정보는 슬레이브 접속 신호와 주소 신호를 포함하는 것이 바람직하며, 기타 AMBA 인터페이스 제어에 필요한 제어 신호도 포함할 수 있다.Also in this case, information about the slave connection signal from the currently unconnected master is stored, and after the connection to the slave of the master that is currently connected is terminated, the slave connection signal from the currently unconnected master previously stored is stored. Based on the information, control to connect the currently not connected master to the slave. Also in this case, the information on the stored slave access signal preferably includes a slave access signal and an address signal, and may also include other control signals necessary for AMBA interface control.
단계 S120을 통하여 슬레이브로 접속할 마스터가 결정되면 고순위 마스터 또는 저순위 마스터로부터의 주소 신호를 기초로 결정된 마스터로부터의 기록 데이터를 슬레이브에 전송하거나 또는 슬레이브로부터의 판독 데이터를 결정된 마스터로 전송한다(S130).When the master to be connected to the slave is determined in step S120, write data from the master determined based on the address signal from the high or low rank master is transmitted to the slave or read data from the slave is transmitted to the determined master (S130). ).
단계 S120을 통하여 슬레이브로 접속할 마스터가 결정되면 슬레이브로부터의 준비 신호를 변환하여 고순위 마스터 또는 저순위 마스터에게로 전송한다(S140).When the master to be connected to the slave is determined in step S120, the ready signal from the slave is converted and transmitted to the high or low rank master (S140).
준비 신호(HREADY)는 고순위 마스터 또는 저순위 마스터에게 적합하도록 변환된다.The ready signal HREADY is converted to suit a high or low rank master.
예컨대 고순위 마스터 또는 저순위 마스터 중 하나의 마스터로부터 슬레이브 접속 신호를 수신하여 슬레이브에 접속이 계속 중인 경우 다시 현재 접속되지 않은 마스터로부터 슬레이브 접속 신호를 수신하면, 접속 계속 중인 마스터의 슬레이브로의 접속이 종료되기 전까지는 현재 접속되지 않은 마스터에게는 슬레이브에 대한 준비 신호를 대기 상태로 설정하여 전송한다. For example, if a slave connection signal is received from one of the high or low priority masters and the connection is continued to the slave, when the slave connection signal is received from the master that is not currently connected, the connection to the slave of the master being connected is stopped. Until the termination, the ready signal for the slave is transmitted to the master that is not currently connected.
또한 이 경우 접속 계속 중인 마스터의 슬레이브로의 접속이 종료되면 접속이 종료된 마스터에게는 슬레이브에 대한 준비 신호를 대기 상태로 설정하여 전송하고 현재 접속되지 않은 마스터에게는 슬레이브에 대한 준비 신호를 접속 가능 상태로 설정하여 전송한다. 이러한 사항은 특정 마스터가 슬레이브를 계속 사용함으로 발생하는 다른 마스터의 슬레이브 접속 지연을 방지하기 위함이다.In this case, when the connection to the slave of the master that is still connected is terminated, the ready signal for the slave is sent to the terminated master as a standby state, and the ready signal for the slave is accessible to the master that is not currently connected. Set and send. This is to prevent the slave access delay of other masters caused by the continued use of a slave by a specific master.
또한 고순위 마스터 및 저순위 마스터가 전부 슬레이브에게로 접속 중인 상태가 아닌 경우라면 고순위 마스터 및 저순위 마스터 모두에게로 슬레이브에 대한 준비 신호를 접속 가능 상태로 설정하여 어느 마스터라도 슬레이브에 접속이 가능하도록 구성된다.Also, if all of the high and low masters are not connected to the slave, the master can be connected to the slave by setting the ready signal for the slave to both the high and low masters. Is configured to.
도 7은 본 발명에 따른 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템의 제1 구현예를 나타내는 도면이다.7 is a view showing a first embodiment of the AMBA bus interface system using the mediationless AMBA bus control apparatus according to the present invention.
도시되듯이 종래의 AMBA 버스 인터페이스 시스템은 마스터 #1 내지 마스터 #3(210a 내지 210c)과, 중재자(220)와, 어드레스의 다중화를 위한 다중화기(240a) 와, 데이터 기록을 위한 다중화기(240b)와, 데이터 판독을 위한 다중화기(240c)등을 포함하여, 디코더(250)와, 슬레이브 #1 내지 슬레이브 #3(230a 내지 230c)을 포함한다. 이 경우 디코더(250)의 준비 신호(HREADY) 등에 대한 동작은 도시를 생략하나, 도 2를 참조할 수 있다. 또한 응답 신호(HRESP) 또는 제어 신호 등에 대해서도 도시를 생략한다.As shown, a conventional AMBA bus interface system includes
도 7에 도시된 본 발명에 따른 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템과 도 2를 참조로 도시된 종래의 AMBA 버스 인터페이스 시스템의 차이점은 마스터 #4(210d)와, 무중재 AMBA 버스 제어 장치(300)를 더 포함하는 것이다. 마스터 #4(210d)는 또한 중재자(220)와 연결되지 않고 무중재 AMBA 버스 제어 장치(300)에 연결되고, 각 다중화기(240a 내지 240c)의 출력은 무중재 AMBA 버스 제어 장치(300)의 입력에 연결된다.The difference between the AMBA bus interface system using the mediation-free AMBA bus control apparatus shown in FIG. 7 and the conventional AMBA bus interface system shown with reference to FIG. 2 is the
예컨대 LCD 장치를 AMBA 버스 인터페이스 시스템으로 구현하는 경우, 마스터 #4(210d)는 예컨대 LCD 컨트롤러로, 슬레이브 #3(210c)을 LCD에 표시할 데이터를 저장하는 메모리로 구성할 수 있으며, 이러한 경우에 대해서 도 7에 도시된 본 발명에 따른 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템을 상세히 설명한다.For example, when the LCD device is implemented as an AMBA bus interface system, the
마스터 #4(210d), 즉 LCD 컨트롤러(210d)는 항상 LCD 화면에 데이터를 표시해야 하므로 주기적으로 슬레이브 #3(210c), 즉 메모리(230c)에 접속하여 데이터를 읽어야 한다. 이 경우 종래의 AMBA 버스 인터페이스 시스템은 마스터 #4(210d)가 슬레이브 #3(210c)을 접속할 경우 다른 마스터(210a 내지 210c)는 모든 슬레이브 (230a 내지 230c)에 접속할 수 없고 마스터 #4(210d)가 접속을 끝낸 이후에 점유권을 가져와서 슬레이브(230a 내지 230c)에 접속할 수 있다. Since the
그러나 본 발명에 따른 AMBA 버스 인터페이스 시스템에서는 LCD 컨트롤러(210d)는 메모리(230c)를 항상 접속할 수 있고, LCD 컨트롤러(210d)가 메모리(230c)를 접속하는 동안에는 다른 마스터(210a 내지 210c)는 다른 슬레이브(230a 내지 230b)에 성능의 저하 없이 접속이 가능하며 메모리(230c)를 접속하는 경우에도 약간의 대기 사이클을 가지고 접속할 수 있다. 따라서 전체적으로 시스템의 성능이 향상될 수 있다. However, in the AMBA bus interface system according to the present invention, the
또한 이 경우 무중재 AMBA 버스 제어 장치(300)의 입력에 연결되는 각 다중화기(240a 내지 240c)의 출력 또는 마스터 #4(210d)의 출력은 우선 순위를 설정할 수 있다. 즉 고순위 마스터로서 다중화기(240a 내지 240c)의 출력을 대응시키고 저순위 마스터로서 마스터 #4(210d)의 출력을 대응시킬 수 있으며, 또는 반대로 저순위 마스터로서 다중화기(240a 내지 240c)의 출력을 대응시키고 고순위 마스터로서 마스터 #4(210d)의 출력을 대응시킬 수도 있다. 이러한 고순위 또는 저순위 마스터의 대응은 본 발명에 따른 AMBA 버스 인터페이스 시스템의 설계 목적에 따라서 자유롭게 선택이 가능하다.In this case, the output of each of the
도 8은 본 발명에 따른 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템의 제2 구현예를 나타내는 도면이다.8 is a view showing a second embodiment of the AMBA bus interface system using the mediationless AMBA bus control apparatus according to the present invention.
도 8에 도시된 본 발명에 따른 무중재 AMBA 버스 제어 장치를 이용한 AMBA 버스 인터페이스 시스템은 중재자를 사용하지 않고 다수의 마스터(210a 내지 210d) 가 슬레이브(230)에 본 발명에 따른 무중재 AMBA 버스 제어 장치(300a 내지 300c)를 통하여 연결되어 있다.In the AMBA bus interface system using the mediationless AMBA bus control apparatus according to the present invention illustrated in FIG. 8, a plurality of
이 경우 예컨대 우선 순위는 마스터 #1(210a)이 가장 높게, 마스터 #4(210d)가 가장 낮게 설정될 수도 있으나, 본 발명에 따른 무중재 AMBA 버스 제어 장치(300a 내지 300c)의 저순위, 고순위 마스터 설정에 따라서 자유롭게 설정이 가능할 수 있다.In this case, for example, the priority may be set to the highest of
또한 도 7 내지 도 8에는 각각 하나의 본 발명에 따른 무중재 AMBA 버스 제어 장치(300) 내지는 3개의 본 발명에 따른 무중재 AMBA 버스 제어 장치(300a 내지 300c)를 사용하지만, 설계에 따라서 다수개의 본 발명에 따른 무중재 AMBA 버스 제어 장치를 적용할 수 있으며, 이 경우에도 각 무중재 AMBA 버스 제어 장치의 저순위, 고순위 입력 설정에 따라서 다양한 우선 순위 설정이 가능하다.In addition, although Fig. 7 to Fig. 8 each use one of the mediation-free AMBA
비록 본 발명의 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들에 의해 제한되는 것은 아니며, 본 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.Although the configuration of the present invention has been described in detail, it is only for illustrating the present invention, and the protection scope of the present invention is not limited thereto, and the protection scope of the present invention is defined through the description of the claims.
이상 설명한 바와 같이, 본 발명에 따르면 AMBA 버스 인터페이스를 사용하는 시스템에서 중재를 수행하지 않고 다수의 마스터와 슬레이브 사이에 직접 접속을 허용하여 특정한 마스터가 특정한 슬레이브를 주로 접속할 때 AMBA 표준의 변화없이 전체 AMBA 버스 인터페이스 시스템의 전체 시스템 성능을 향상시킬 수 있다.As described above, according to the present invention, a system using an AMBA bus interface allows direct connection between a plurality of masters and slaves without performing arbitration, so that the entire AMBA without changing the AMBA standard when a specific master mainly connects a specific slave. The overall system performance of the bus interface system can be improved.
Claims (25)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060043913A KR100813878B1 (en) | 2006-05-16 | 2006-05-16 | Device and method of controlling amba bus without arbitration and amba bus interface system using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060043913A KR100813878B1 (en) | 2006-05-16 | 2006-05-16 | Device and method of controlling amba bus without arbitration and amba bus interface system using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070111060A true KR20070111060A (en) | 2007-11-21 |
KR100813878B1 KR100813878B1 (en) | 2008-03-18 |
Family
ID=39090069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060043913A KR100813878B1 (en) | 2006-05-16 | 2006-05-16 | Device and method of controlling amba bus without arbitration and amba bus interface system using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100813878B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100976306B1 (en) * | 2008-12-31 | 2010-08-16 | 엘에스산전 주식회사 | Gateway Module for Duplexed Profibus System |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100475438B1 (en) * | 2002-10-09 | 2005-03-14 | 삼성전자주식회사 | Data bus system and method for performing cross-access between buses |
JP2004213142A (en) | 2002-12-27 | 2004-07-29 | Renesas Technology Corp | Semiconductor integrated circuit device |
KR100626362B1 (en) * | 2003-05-23 | 2006-09-20 | 삼성전자주식회사 | Arbiter and method for arbitrating high-performance bandwidth system bus and bus system having arbiter |
JP4190969B2 (en) | 2003-07-04 | 2008-12-03 | Necエレクトロニクス株式会社 | Bus arbitration system in bus system and AMBA |
-
2006
- 2006-05-16 KR KR1020060043913A patent/KR100813878B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100976306B1 (en) * | 2008-12-31 | 2010-08-16 | 엘에스산전 주식회사 | Gateway Module for Duplexed Profibus System |
Also Published As
Publication number | Publication date |
---|---|
KR100813878B1 (en) | 2008-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101034494B1 (en) | Bus system based on open core protocol | |
US7380045B2 (en) | Protocol conversion and arbitration circuit, system having the same, and method for converting and arbitrating signals | |
US7554355B2 (en) | Crossbar switch architecture for multi-processor SoC platform | |
US5933610A (en) | Predictive arbitration system for PCI bus agents | |
KR100814904B1 (en) | On-Chip Communication architecture | |
US7275119B2 (en) | Early detection and grant, an arbitration scheme for single transfers on AMBA advanced high-performance bus | |
US8041867B2 (en) | Method and apparatus for enhancing data rate of advanced micro-controller bus architecture | |
KR20050043426A (en) | Command transmitting method and apparatus in the pipeline bus system | |
KR20050082834A (en) | Bus system for connect sub-system included plural masters to bus based on open core protocol | |
KR100633773B1 (en) | Bus system and method of bus arbitration | |
EP1653370B1 (en) | Bus controller | |
JP4198376B2 (en) | Bus system and information processing system including bus system | |
CN105988968B (en) | Semiconductor device with a plurality of semiconductor chips | |
KR100706801B1 (en) | Multi processor system and data transfer method thereof | |
US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
EP1820109B1 (en) | Time-based weighted round robin arbiter | |
US6804736B2 (en) | Bus access arbitration based on workload | |
US7711787B2 (en) | On-chip network interfacing apparatus and method | |
KR100813878B1 (en) | Device and method of controlling amba bus without arbitration and amba bus interface system using the same | |
KR20040100631A (en) | Bus system and method for arbitrating high-performance bandwidth system bus with multi-master | |
US6996655B1 (en) | Efficient peer-to-peer DMA | |
CN114641764A (en) | Bus system and method for operating a bus system | |
JP2004265265A (en) | Data transfer control device | |
KR100487218B1 (en) | Apparatus and method for interfacing an on-chip bus | |
JP4249741B2 (en) | Bus system and information processing system including bus system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |