KR20070099793A - Submount for light emitting device - Google Patents

Submount for light emitting device Download PDF

Info

Publication number
KR20070099793A
KR20070099793A KR20060030991A KR20060030991A KR20070099793A KR 20070099793 A KR20070099793 A KR 20070099793A KR 20060030991 A KR20060030991 A KR 20060030991A KR 20060030991 A KR20060030991 A KR 20060030991A KR 20070099793 A KR20070099793 A KR 20070099793A
Authority
KR
South Korea
Prior art keywords
submount
substrate
pair
barrier
laser diode
Prior art date
Application number
KR20060030991A
Other languages
Korean (ko)
Inventor
최광기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20060030991A priority Critical patent/KR20070099793A/en
Publication of KR20070099793A publication Critical patent/KR20070099793A/en

Links

Images

Abstract

A submount for a light-emitting device is provided to prevent the short due to the overflow of solders by forming a barrier on a substrate to block the flow of the solder during a flip-chip bonding process. A submount(30) for a light-emitting device includes a substrate(31), a pair of bonding layers(34,36), a pair of solders(35,37), and a barrier(33). The pair of bonding layers(34,36) are separated from each other on the substrate(31). The pair of solders(35,37) are formed on the pair of bonding layers(34,36) respectively. The barrier(33) is formed on the substrate(31) to be placed between the pair of solders(35,37), and blocks the flow of the solders(35,37) which are melted during a flip-chip process.

Description

발광소자용 서브마운트{Submount for light emitting device}Submount for light emitting device

도 1은 본 발명의 일 실시예에 따른 발광소자용 서브마운트 및 이에 결합되는 리지 도파로형 레이저 다이오드를 개략적으로 보여준다.1 schematically shows a submount for a light emitting device and a ridge waveguide type laser diode coupled thereto according to an embodiment of the present invention.

도 2는 도 1의 일부분을 확대하여 보여준다. 2 shows an enlarged view of a portion of FIG. 1.

도 3은 본 발명의 다른 실시예에 따른 발광소자용 서브마운트 및 이에 결합되는 리지 도파로형 레이저 다이오드를 개략적으로 보여준다.3 schematically shows a submount for a light emitting device and a ridge waveguide type laser diode coupled thereto according to another embodiment of the present invention.

도 4 및 도 5는 각각 본 발명의 또 다른 실시예들에 따른 서브마운트 및 이에 결합되는 리지 도파로형 레이저 다이오드를 개략적으로 보여준다.4 and 5 schematically show a submount and a ridge waveguide type laser diode coupled thereto according to still other embodiments of the present invention, respectively.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10...레이저 다이오드 13,15...제1 및 제2전극10 ... laser diode 13,15 ... first and second electrodes

30,130,230,330...서브마운트 31...기판30,130,230,330 ... Submount 31 ... substrate

33...배리어 34,36...본딩층33 ... Barrier 34,36 ... Bonding Floor

35,37...솔더 40...단차 구조35, 37 Solder 40 Step construction

본 발명은 발광소자용 서브마운트에 관한 것으로, 보다 상세하게는 발광소자 와 플립 칩 본딩에 의해 결합되는 발광소자용 서브마운트에 관한 것이다.The present invention relates to a submount for a light emitting device, and more particularly to a submount for a light emitting device coupled by a light emitting device and flip chip bonding.

일반적으로, 발광 다이오드(LED: Light Emitting Diode), 레이저 다이오드(LD: Laser Diode) 등과 같은 발광소자는 원활한 열 방출을 위해 플립 칩 본딩(flip chip bonding) 기술에 의해 서브 마운트(submount)와 결합된다. 서브마운트에는, 발광소자의 전극과 용융 접합되는 솔더(solder)가 마련되어 있다. In general, light emitting devices such as light emitting diodes (LEDs) and laser diodes (LDs) are combined with submounts by flip chip bonding technology for smooth heat dissipation. . The submount is provided with a solder which is melt-bonded with the electrodes of the light emitting element.

그런데, 발광소자와 서브마운트 플립 칩 본딩(flip chip bonding)시, 용융된 솔더의 오버플로우(overflow)로 인해, 단락이 발생되어, 발광소자 예컨대, 레이저 다이오드의 신뢰성과 성능 저하가 발생할 수 있다.By the way, during the submount flip chip bonding with the light emitting device, a short circuit may occur due to the overflow of the molten solder, which may cause a decrease in reliability and performance of the light emitting device such as a laser diode.

따라서, 발광소자와 서브마운트의 본딩 공정시 신뢰성 향상을 위해서는, 용융된 솔더의 오버플로우로 인한 단락을 확실하게 방지할 수 있는 개선된 서브 마운트 디자인(design)이 필요하다.Therefore, in order to improve reliability in the bonding process of the light emitting device and the submount, an improved submount design that can reliably prevent a short circuit due to the overflow of the molten solder is required.

본 발명은 상기한 바와 같은 점을 감안하여 안출된 것으로, 발광소자와 서브마운트의 플립 칩 본딩시 용융된 솔더(solder)의 오버플로우(overflow)로 인한 단락을 방지할 수 있도록 된 발광소자용 서브마운트를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and is intended to prevent a short circuit due to overflow of molten solder during flip chip bonding of a light emitting device and a submount. The purpose is to provide a mount.

상기 목적을 달성하기 위한 본 발명에 따른 발광소자용 서브마운트는, 기판과; 상기 기판 상에 서로 이격되게 형성되는 한쌍의 본딩층과; 상기 한쌍의 본딩층 상에 각각 형성되는 한쌍의 솔더와; 상기 한쌍의 솔더 사이에 위치하도록 상기 기판에 형성되어, 플립 칩 공정시 용융된 상기 솔더의 흐름을 차단하는 배리어;를 구 비하는 것을 특징으로 한다.Submount for a light emitting device according to the present invention for achieving the above object is a substrate; A pair of bonding layers formed on the substrate to be spaced apart from each other; A pair of solders formed on the pair of bonding layers, respectively; And a barrier formed on the substrate so as to be positioned between the pair of solders to block the flow of the molten solder during the flip chip process.

상기 배리어는, 상기 한쌍의 본딩층 중 적어도 하나의 본딩층이 형성된 상기 기판의 면에 대해 양각 또는 음각의 단일 또는 서로 이격된 복수개 구조로 형성될 수 있다.The barrier may be formed of a plurality of structures spaced apart from each other or single or embossed with respect to a surface of the substrate on which at least one bonding layer of the pair of bonding layers is formed.

상기 배리어는 상기 기판을 에칭하여 형성되는 것일 수 잇다.The barrier may be formed by etching the substrate.

상기 발광소자용 서브마운트는 리지 도파로형 레이저 다이오드의 서브마운트로 적합하도록 마련될 수 있다.The light emitting element submount may be provided to be suitable as a submount of a ridge waveguide type laser diode.

이때, 상기 기판의 상기 리지 도파로형 레이저 다이오드의 리지에 대응되는 위치에 단차 구조가 형성되고, 상기 단차 구조 상에 상기 한쌍의 본드층 및 솔더 중 일 본드층 및 솔더가 형성될 수 있다.In this case, a stepped structure may be formed at a position corresponding to the ridge of the ridge waveguide type laser diode of the substrate, and one bond layer and solder among the pair of bond layers and solder may be formed on the stepped structure.

상기 단차 구조의 높이는 상기 레이저 다이오드의 리지 높이보다 작거나 같도록 형성될 수 있다.The height of the stepped structure may be formed to be less than or equal to the height of the ridge of the laser diode.

상기 단차 구조의 바닥 폭은 상기 레이저 다이오드의 리지 폭과 같거나 크도록 형성될 수 있다.The bottom width of the stepped structure may be formed to be equal to or larger than the ridge width of the laser diode.

상기 배리어는, 상기 한쌍의 본딩층 중 다른 본딩층이 형성된 상기 기판의 면에 대해 양각 또는 음각으로 형성되고, 상기 단차 구조는, 그 바닥면이 상기 다른 본드층이 형성된 상기 기판의 면과 동일 높이에 위치하거나 이보다 낮게 위치하도록 형성될 수 있다.The barrier is embossed or engraved with respect to a surface of the substrate on which another bonding layer of the pair of bonding layers is formed, and the stepped structure has a bottom surface having the same height as the surface of the substrate on which the other bond layers are formed. It may be formed to be located at or lower than.

상기 한쌍의 본딩층은 동일 높이의 면에 형성되고, 상기 배리어는 상기 한쌍의 본딩층이 형성된 면에 대해 양각 또는 음각으로 형성될 수 있다.The pair of bonding layers may be formed on the same height surface, and the barrier may be embossed or engraved with respect to the surface on which the pair of bonding layers are formed.

이하, 첨부된 도면들을 참조하면서 본 발명에 따른 발광소자용 서브마운트 및 이를 채용한 발광소자 조립체의 바람직한 실시예들을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a light emitting device submount and a light emitting device assembly employing the same according to the present invention.

본 발명에 따른 서브마운트를 구비하는 발광소자 조립체는 두 전극이 구비된 발광소자와, 이 발광소자와 플립 칩 본딩되는 서브마운트를 포함한다. 상기 발광소자는 적어도 한쌍의 전극을 가지는 레이저 다이오드 예컨대, 리지 도파로형 레이저 다이오드일 수 있다. 또한, 상기 발광소자는 적어도 한쌍의 전극을 가지며, 서브마운트와 플립 칩 본딩되는 다른 종류의 발광소자일 수도 있다. 이하에서는 발광소자가 리지 도파로형 레이저 다이오드인 경우에 대해 본 발명에 따른 발광소자용 서브마운트의 실시예들을 설명한다.A light emitting device assembly having a submount according to the present invention includes a light emitting device having two electrodes and a submount that is flip chip bonded to the light emitting device. The light emitting device may be a laser diode having at least one pair of electrodes, for example, a ridge waveguide type laser diode. In addition, the light emitting device may have another type of light emitting device having at least one pair of electrodes and flip-chip bonded to the submount. Hereinafter, embodiments of a submount for a light emitting device according to the present invention will be described with respect to a case where the light emitting device is a ridge waveguide type laser diode.

도 1은 본 발명의 일 실시예에 따른 발광소자용 서브마운트(30) 및 이에 결합되는 리지 도파로형 레이저 다이오드(10)를 개략적으로 보여주며, 도 2는 도 1의 일부분을 확대하여 보여준다. 도 3은 본 발명의 다른 실시예에 따른 발광소자용 서브마운트(130) 및 이에 결합되는 리지 도파로형 레이저 다이오드(10)를 개략적으로 보여준다.FIG. 1 schematically shows a light emitting device submount 30 and a ridge waveguide type laser diode 10 coupled thereto according to an embodiment of the present invention, and FIG. 2 shows an enlarged portion of FIG. FIG. 3 schematically shows a submount 130 for a light emitting device and a ridge waveguide type laser diode 10 coupled thereto according to another embodiment of the present invention.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예 및 다른 실시예에 따른 발광소자용 서브마운트(30)(130)는, 제1 및 제2전극(13)(15)이 구비된 발광소자 예컨대, 리지 도파로형 레이저 다이오드(10)와 플립칩 본딩되어 레이저 다이오드(10) 동작시에 발생되는 열을 방출할 수 있도록 된 것으로, 기판(31)과, 이 기판(31) 상에 서로 이격되게 형성되는 제1 및 제2본딩층(36)(34)과, 제1 및 제2본딩층(36)(34) 상에 각각 형성되는 제1 및 제2솔더(37)(35)와, 이 제1 및 제2솔 더(37)(35) 사이에 위치하도록 기판(31)에 형성되어 플립칩 공정시 용융된 상기 제1 또는 제2솔더(37)(35)의 흐름을 차단하는 배리어(33)를 구비한다.1 to 3, the submounts 30 and 130 for light emitting devices according to the exemplary embodiment and the other exemplary embodiment of the present invention emit light having the first and second electrodes 13 and 15. A device such as a ridge waveguide type laser diode 10 is flip-chip bonded to emit heat generated when the laser diode 10 is operated. The substrate 31 is spaced apart from each other on the substrate 31. First and second bonding layers 36 and 34 formed on the first and second bonding layers 36 and 34, respectively, and formed on the first and second bonding layers 36 and 34, respectively; A barrier formed on the substrate 31 to be positioned between the first and second solders 37 and 35 to block the flow of the first or second solders 37 and 35 melted during the flip chip process. 33 is provided.

상기 리지 도파로형 레이저 다이오드(10)는 예를 들어, GaN 계열 III-V 족 질화물 반도체 레이저일 수 있다. 상기 리지 도파로형 레이저 다이오드(10)는 예를 들어, 다음과 같이 구성될 수 있다. 기판 위에는 제1화합물 반도체층이 마련된다. 기판은 GaN 또는 SiC 등의 III-V족 화합물 반도체층 기판, 또는 사파이어 기판과 같은 고저항성 기판일 수 있다. 제1화합물 반도체층은 GaN계열의 III-V족 질화물 화합물 반도체로 이루어진 n형 물질층 또는 언 도프드(Undoped) 물질층으로서, n-GaN층일 수 있다. The ridge waveguide laser diode 10 may be, for example, a GaN series III-V nitride semiconductor laser. The ridge waveguide laser diode 10 may be configured as follows, for example. The first compound semiconductor layer is provided on the substrate. The substrate may be a III-V compound semiconductor layer substrate such as GaN or SiC, or a high resistivity substrate such as a sapphire substrate. The first compound semiconductor layer may be an n-type material layer or an undoped material layer made of a GaN-based III-V nitride compound semiconductor, and may be an n-GaN layer.

제1화합물 반도체층 위에는 제1클래드층 및 공진층이 순차적으로 마련될 수 있다. 제1클래드층은 n-AlGaN/GaN층일 수 있다. 공진층은 제1클래드층 상에 순차적으로 형성된 제1도파층(wave guide layer), 활성층 및 제2도파층으로 구성될 수 있다. 활성층은 전자-정공 등의 캐리어 재결합에 의해 레이징이 일어나는 물질층으로써, 다중 양자 우물(MQW: Multi Quantum Well) 구조를 갖는 GaN계열의 III-V족 질화물 화합물 반도체층일 수 있다. 예를 들어, 활성층은 InxAlyGa1-x-yN(0 ≤x ≤1, 0 ≤y ≤1 그리고 x+y ≤1)층일 수 있다. 이외에 활성층은 GaN계열의 III-V족 질화물 화합물 반도체층에 인듐(In)을 소정의 비율로 함유하는 물질층, 예를 들면 InGaN층일 수 있다. 제1 및 제2도파층은 GaN계열의 III-V족 질화물 화합물 반도체층으로서 각각 n-GaN층 및 p-GaN층일 수 있다. 제1 및 제2도파층은 활성층에 비해 굴절률이 낮고, 제1클래드층 및 후술할 제2클래드층 보다는 굴절률이 높다. 공진층 위에 제2클래드층 및 제2화합물 반도체층이 순차적으로 형성될 수 있다.The first cladding layer and the resonance layer may be sequentially provided on the first compound semiconductor layer. The first cladding layer may be an n-AlGaN / GaN layer. The resonant layer may include a first wave guide layer, an active layer, and a second waveguide layer sequentially formed on the first cladding layer. The active layer is a material layer in which lasing occurs by carrier recombination such as electron-holes, and may be a GaN-based group III-V nitride compound semiconductor layer having a multi quantum well (MQW) structure. For example, the active layer may be an InxAlyGa1-x-yN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1 and x + y ≦ 1) layer. In addition, the active layer may be a material layer containing indium (In) in a predetermined ratio in the GaN-based III-V nitride compound semiconductor layer, for example, an InGaN layer. The first and second waveguide layers may be n-GaN and p-GaN layers, respectively, as GaN-based III-V nitride compound semiconductor layers. The first and second waveguide layers have a lower refractive index than the active layer, and have a higher refractive index than the first cladding layer and the second cladding layer to be described later. The second cladding layer and the second compound semiconductor layer may be sequentially formed on the resonance layer.

제2클래드층은 공진층의 중앙에 대응하는 부분이 리지(ridge)형태로 돌출된 돌출부 및 이 돌출부에 비해 두께가 얇은 부분으로 구성될 수 있다. 제2화합물 반도체층은 제2클래드층의 돌출부 상면에 마련될 수 있다. 제2클래드층은 도핑 물질이 p형인 것을 제외하고는 제1클래드층과 동일한 물질층일 수 있다. 제2화합물 반도체층은 GaN계열의 III-V족 질화물 화합물 반도체층으로서, p형 도전성 불순물이 도핑된 직접 천이형일 수 있다. 예를 들어, 제2화합물 반도체층은 p-GaN층일 수 있다. 또한, 상기 제2화합물 반도체층은 제1화합물 반도체층과 마찬가지로 GaN층, 알루미늄(Al)이나 인듐(In)을 소정의 비율로 함유하는 AlGaN층 또는 InGaN층일 수 있다. 제2클래드층은 제2화합물 반도체층과 연통된 채널이 구비된 보호막으로 덮여 있을 수 있다. 보호막 위에는 채널을 통하여 제2화합물 반도체층과 접촉되는 제1전극(13)으로서 p형 전극이 마련된다.The second cladding layer may include a protrusion in which a portion corresponding to the center of the resonance layer protrudes in the form of a ridge, and a portion thinner than the protrusion. The second compound semiconductor layer may be provided on an upper surface of the protrusion of the second clad layer. The second cladding layer may be the same material layer as the first cladding layer except that the doping material is p-type. The second compound semiconductor layer is a GaN-based group III-V nitride compound semiconductor layer, and may be a direct transition type doped with a p-type conductive impurity. For example, the second compound semiconductor layer may be a p-GaN layer. In addition, the second compound semiconductor layer may be an AlGaN layer or an InGaN layer containing a GaN layer, aluminum (Al), or indium (In) in a predetermined ratio, similar to the first compound semiconductor layer. The second cladding layer may be covered with a protective film having a channel communicating with the second compound semiconductor layer. The p-type electrode is provided on the passivation layer as the first electrode 13 in contact with the second compound semiconductor layer through the channel.

상기와 같은 구성을 갖는 리지 도파로형 레이저 다이오드(10)에서는, 제1화합물 반도체층을 단차지게 형성함으로써, 리지(11)가 위치되며 상기 제1전극(13)이 형성되는 제1부분(17)이 제2전극(15)이 형성되는 제2부분(18)보다 돌출되도록 단차지게 형성할 수 있다. 상기 제2전극(15)은 n형 전극으로서 단차진 제1화합물 반도체층 상에 형성될 수 있다.In the ridge waveguide type laser diode 10 having the above structure, the first compound semiconductor layer is formed stepwise so that the ridge 11 is positioned and the first portion 17 on which the first electrode 13 is formed. The second electrode 15 may be formed stepped so as to protrude from the second portion 18 on which the second electrode 15 is formed. The second electrode 15 may be formed on the stepped first compound semiconductor layer as an n-type electrode.

상기 제1 및 제2전극(13)(15) 상에는 각각 본딩 금속층(21)(23)이 형성될 수 있다. Bonding metal layers 21 and 23 may be formed on the first and second electrodes 13 and 15, respectively.

이와 같은 리지 도파로형 레이저 다이오드(10)에서는 p형 전극과 n형 전극 즉, 제1 및 제2전극(13)(15)이 서로 단차져 있다.In this ridge waveguide type laser diode 10, the p-type electrode and the n-type electrode, that is, the first and second electrodes 13 and 15 are stepped from each other.

상기 서브마운트(30)(130)는 예컨대, 리지 도파로형 레이저 다이오드(10)와 플립칩 본딩되어 이 레이저 다이오드(10)의 동작시에 발생되는 열을 방출시키기 위한 것이다.The submounts 30 and 130 are, for example, flip chip bonded with the ridge waveguide type laser diode 10 to dissipate heat generated during operation of the laser diode 10.

상기 서브마운트(30)(130)에 있어서, 기판(31)은 세라믹 등과 같은 절연물질로 이루어질 수 있다. 상기 제1 및 제2본딩층(36)(34)은 전기전도성이 우수하며, 제1 및 제2솔더(37)(35)와의 부착성(adhesion)이 좋은 금속으로 이루어질 수 있다. 상기 제1 및 제2본딩층(36)(34)은 Au, Ti, Pt, Cr 중 어느 하나 또는 적어도 둘 이상의 합금 예컨대, Cr/Au, Ti/Pt/Au 등으로 형성될 수 있다.In the submounts 30 and 130, the substrate 31 may be made of an insulating material such as ceramic. The first and second bonding layers 36 and 34 may be made of a metal having excellent electrical conductivity and good adhesion to the first and second solders 37 and 35. The first and second bonding layers 36 and 34 may be formed of any one of Au, Ti, Pt, Cr, or at least two or more alloys such as Cr / Au, Ti / Pt / Au, and the like.

상기 제1 및 제2솔더(37)(35)는 제1 및 제2본딩층(36)(34) 상에 각각 형성된다. 상기 제1 및 제2솔더(37)(35)는 레이저 다이오드(10)의 제1 및 제2전극(13)(15)과 제1 및 제2본딩층(36)(34)을 접합시키기 위한 것으로, 용융성 및 열전도도가 우수한 합금으로 이루어질 수 있다. 상기 제1 및 제2솔더(37)(35)는, Cr, Ti, Pt, Au, Mo, Sn 중 적어도 2개 이상의 합금, 예를 들면, Au/Sn, Pt/Au/Sn, Cr/Au/Sn 등으로 형성될 수 있다.The first and second solders 37 and 35 are formed on the first and second bonding layers 36 and 34, respectively. The first and second solders 37 and 35 are used to bond the first and second electrodes 13 and 15 and the first and second bonding layers 36 and 34 of the laser diode 10 to each other. It can be made of an alloy excellent in meltability and thermal conductivity. The first and second solders 37 and 35 may include at least two or more alloys of Cr, Ti, Pt, Au, Mo, and Sn, for example, Au / Sn, Pt / Au / Sn, and Cr / Au. / Sn and the like.

상기 제1 및 제2솔더(37)(35)의 층 두께는 레이저 다이오드(10)에서의 제1 및 제2전극(13)(15)의 수직 방향으로의 위치 차이를 고려하여 형성되는 것이 바람직하다. 예를 들어, 도 1 및 도 3에서와 같이, 리지(11)가 위치되며 제1전극(13)이 형성되는 제1부분(17)이 제2전극(15)이 형성되는 제2부분(18)보다 돌출되도록 단차진 경우, 제2전극(15)과 접합되는 제2솔더(35)는 제1전극(13)과 접합되는 제1솔 더(37)보다 두껍게 형성될 수 있다. 다른 예로서, 제2솔더(35)가 위치되는 기판 부분을 돌출되게 형성하여 제2솔더(35)를 제1솔더(37)와 동일 또는 유사한 두께로 형성할 수도 있다.The layer thicknesses of the first and second solders 37 and 35 are preferably formed in consideration of the positional difference in the vertical direction of the first and second electrodes 13 and 15 in the laser diode 10. Do. For example, as shown in FIGS. 1 and 3, the first portion 17 in which the ridge 11 is positioned and the first electrode 13 is formed is the second portion 18 in which the second electrode 15 is formed. When stepped so as to protrude more than), the second solder 35 bonded to the second electrode 15 may be formed thicker than the first solder 37 bonded to the first electrode 13. As another example, the second solder 35 may be formed to have the same or similar thickness as the first solder 37 by protruding the portion of the substrate where the second solder 35 is located.

상기 배리어(33)는 한쌍의 본딩층(36)(34) 중 적어도 하나의 본딩층 예컨대, 제2본딩층(34)이 형성된 상기 기판(31)의 면 부분(이하, 기준 면 부분(32))에 대해 양각 또는 음각의 단일 또는 서로 이격된 복수개 구조로 형성될 수 있다. 상기 배리어(33)는 기판(31)을 에칭하여 형성될 수 있다.The barrier 33 is a surface portion of the substrate 31 on which at least one bonding layer, for example, a second bonding layer 34, of the pair of bonding layers 36 and 34 is formed (hereinafter, referred to as a reference surface portion 32). It may be formed of a plurality of structures spaced apart from each other, single or embossed with respect to). The barrier 33 may be formed by etching the substrate 31.

도 1에서는 배리어(33)가 상기 기준 면 부분(32)에 대해 양각으로 서로 이격된 복수개 예컨대, 6개 구조로 형성된 예를 보여준다. 도 3에서는 배리어(33)가 상기 기준 면 부분(32)에 대해 음각으로 서로 이격된 복수개 예컨대, 5개 구조로 형성된 예를 보여준다. 상기 배리어(33)는 양각 또는 음각의 단일 구조로 형성될 수도 있다.1 shows an example in which the barrier 33 is formed of a plurality of structures, for example, six, spaced apart from each other at an embossed angle with respect to the reference plane portion 32. 3 shows an example in which the barrier 33 is formed of a plurality of structures, for example, five structures spaced apart from each other at a negative angle with respect to the reference plane portion 32. The barrier 33 may be formed in a single structure of embossed or engraved.

한편, 리지 도파로형 레이저 다이오드(10)에 적용되는 경우, 본 발명에 따른 서브마운트(30)(130)는, 도 1 내지 도 3에 보여진 바와 같이, 기판(31)의 레이저 다이오드(10)의 리지(11)에 대응되는 위치에 단차 구조(40)를 형성하여, 리지(11)에 가해지는 하중을 분산하여 하중에 의한 스트레스(stress)를 완화할 수 있도록 마련된 것이 보다 바람직하다.On the other hand, when applied to the ridge waveguide type laser diode 10, the submount 30, 130 according to the present invention, as shown in Figures 1 to 3, of the laser diode 10 of the substrate 31 It is more preferable that the stepped structure 40 is formed at a position corresponding to the ridge 11 so as to distribute the load applied to the ridge 11 so as to alleviate stress due to the load.

즉, 상기 기판(31)에 레이저 다이오드(10)의 리지(11)에 대응하는 부분이 바닥면(38)이 되도록 단차 구조(40)를 형성하고, 이 단차 구조(40) 상에 제1본드층(36) 및 제1솔더(37)를 형성할 수 있다. That is, the stepped structure 40 is formed on the substrate 31 such that the portion corresponding to the ridge 11 of the laser diode 10 becomes the bottom surface 38, and the first bond is formed on the stepped structure 40. Layer 36 and first solder 37 may be formed.

도 1에서와 같이 배리어(33)가 상기 기준 면 부분(32)에 대해 양각으로 형성되는 경우, 단차 구조(40)의 바닥면(38)은 배리어(33)와 마찬가지로, 상기 기준 면 부분(32)과 동일 높이에 위치한다. 도 3에서와 같이 배리어(33)가 기준 면 부분(32)에 대해 음각으로 형성되는 경우, 단차 구조(40)의 바닥면(38)은 배리어(33)와 마찬가지로, 상기 기준 면 부분(32)보다 아래쪽에 위치한다.When the barrier 33 is embossed with respect to the reference plane portion 32 as in FIG. 1, the bottom surface 38 of the stepped structure 40, like the barrier 33, is the reference plane portion 32. Located at the same height as). When the barrier 33 is formed intaglio with respect to the reference surface portion 32 as in FIG. 3, the bottom surface 38 of the stepped structure 40, like the barrier 33, is the reference surface portion 32. It is located further down.

이때, 단차 구조(40)의 높이(Hs)는 레이저 다이오드(10)의 리지 높이(Hr)보다 작거나 같도록 된 것이 바람직하다. 또한, 단차 구조(40)의 바닥면 폭(Ws)은 레이저 다이오드(10)의 리지 폭(Wr)과 같거나 크도록 된 것이 바람직하다. 예를 들어, 단차 구조(40)는 그 바닥면 폭(Ws)이 레이저 다이오드(10)의 리지 폭(Wr)의 최소 1.5배가 되도록 형성될 수 있다.At this time, the height Hs of the stepped structure 40 is preferably smaller than or equal to the ridge height Hr of the laser diode 10. In addition, the bottom width Ws of the stepped structure 40 is preferably equal to or larger than the ridge width Wr of the laser diode 10. For example, the stepped structure 40 may be formed such that its bottom width Ws is at least 1.5 times the ridge width Wr of the laser diode 10.

단차 구조(40)의 높이(Hs)와 단차 구조(40)의 바닥면 폭(Ws)을 상기와 같은 조건으로 형성하는 경우, 제1부분(17)의 리지(11) 이외의 부분의 면(17a)이, 단차 구조(40)의 상단 부분 면(39)과 접하게 되어, 플립 칩 본딩시 리지(11)에 집중되는 스트레스를 분산시킬 수 있고, 이에 의해 레이저 다이오드(10)의 성능 저하를 방지할 수 있다. 또한, 배리어(33)와 단차 구조(40)를 사용함으로써, 레이저 다이오드(10)와 서브마운트(30)의 플립 칩 본딩시 본딩 력을 증가시킬 수 있어, 솔더(37)(35)와 레이저 다이오드(10)간의 본딩 질(bonding quality)을 향상시킬 수 있다.In the case where the height Hs of the stepped structure 40 and the bottom surface width Ws of the stepped structure 40 are formed under the above conditions, the surface of the portion other than the ridge 11 of the first portion 17 ( 17a) comes into contact with the upper surface 39 of the stepped structure 40 to disperse the stress concentrated on the ridge 11 during flip chip bonding, thereby preventing performance degradation of the laser diode 10. can do. In addition, by using the barrier 33 and the stepped structure 40, the bonding force can be increased during the flip chip bonding of the laser diode 10 and the submount 30, so that the solders 37 and 35 and the laser diode can be increased. It is possible to improve the bonding quality between the (10).

또한, 본 발명에 따른 서브마운트(30)를 사용하면, 두 솔더(37)(35) 사이에 배리어(33)를 구비함에 의해, 플립 칩 본딩시 용융된 제1 및 제2솔더(37)(35) 즉, p-n 솔더의 오버플로우(overflow)를 방지하여, 레이저 다이오드(10)의 단락 발생을 억제할 수 있어 신뢰성이 향상된다.In addition, using the submount 30 according to the present invention, the barrier 33 is provided between the two solders 37 and 35, so that the first and second solders 37 (melted during flip chip bonding) ( 35. That is, the overflow of the pn solder can be prevented, so that the short circuit of the laser diode 10 can be suppressed and the reliability is improved.

한편, 이상에서는 본 발명에 따른 서브마운트(30)가 리지(11)에 가해지는 하중을 분산하여 하중에 의한 스트레스(stress)를 완화할 수 있도록 리지(11)에 대응하는 기판(31) 부분에 단차 구조(40)를 형성한 경우를 예를 들어 설명 및 도시하였으나, 도 4 및 도 5에 보여진 바와 같이, 본 발명에 따른 서브마운트(230)(330)는 리지(11)에 대응하는 부분이 하중 분산용 단차 구조(40)가 없는 구조를 가질 수 도 있다. 도 4 및 도 5는 각각 본 발명의 또 다른 실시예들에 따른 서브마운트(230)(330)를 보인 것으로, 도 1 내지 도 3에서와 동일 참조부호는 실질적으로 동일 또는 유사한 기능을 하는 부재를 나타낸다.On the other hand, in the above, the submount 30 according to the present invention is distributed to the portion of the substrate 31 corresponding to the ridge 11 so as to distribute the load applied to the ridge 11 to alleviate stress caused by the load. Although the case where the stepped structure 40 is formed has been described and illustrated by way of example, as shown in FIGS. 4 and 5, the submounts 230 and 330 according to the present invention have a portion corresponding to the ridge 11. It may have a structure without the step structure 40 for load distribution. 4 and 5 show submounts 230 and 330 according to still another embodiment of the present invention, respectively, and the same reference numerals as in FIGS. 1 to 3 denote members having substantially the same or similar functions. Indicates.

도 4에서는 배리어(33)가 제2솔더(35)가 마련되는 기준 면 부분(32)에 대해 양각으로 서로 이격된 복수개 예컨대, 5개 구조로 형성된 예를 보여준다. 도 5에서는 배리어(33)가 제2솔더(35)가 마련되는 기준 면 부분(32)에 대해 음각으로 서로 이격된 복수개 예컨대, 4개 구조로 형성된 예를 보여준다. 상기 배리어(33)는 양각 또는 음각의 단일 구조로 형성될 수도 있다.In FIG. 4, an example in which the barrier 33 is formed of a plurality of structures, for example, five structures spaced apart from each other at an embossed position with respect to the reference surface portion 32 on which the second solder 35 is provided is shown. In FIG. 5, an example in which the barrier 33 is formed of a plurality of structures, for example, four spaced apart from each other at a negative angle with respect to the reference surface portion 32 on which the second solder 35 is provided is shown. The barrier 33 may be formed in a single structure of embossed or engraved.

이때, 도 4에서와 같이 배리어(33)가 상기 기준 면 부분(32)에 대해 양각으로 형성되는 경우, 제1솔더(37)가 마련되는 면 부분은 배리어(33)와 마찬가지로, 상기 기준 면 부분(32)과 동일 높이에 위치한다. 또한, 도 5에서와 같이 배리어(33)가 기준면 부분(32)에 대해 음각으로 형성되는 경우, 제1솔더(37)가 마련되는 면 부분은 배리어(33)와 마찬가지로, 상기 기준 면 부분(32)보다 아래쪽에 위치 한다. 이때, 제1솔더(37)의 윗면과 배리어(33)의 상단 부분 사이의 간격(Hs')은 리지의 높이(Hr)와 같거나 작은 것이 바람직하다.In this case, as shown in FIG. 4, when the barrier 33 is embossed with respect to the reference surface portion 32, the surface portion on which the first solder 37 is provided is similar to the barrier 33. It is located at the same height as (32). In addition, when the barrier 33 is intaglio with respect to the reference plane portion 32 as shown in FIG. It is located lower than). At this time, the interval Hs' between the upper surface of the first solder 37 and the upper portion of the barrier 33 is preferably equal to or smaller than the height Hr of the ridge.

상기한 바와 같은 본 발명에 따른 발광소자용 서브마운트에 따르면, 한쌍의 솔더 사이에 위치하도록 기판에 배리어를 형성함으로써, 플립칩 본딩 공정시 솔더의 흐름을 차단할 수 있다. 따라서, 발광소자와 서브마운트의 플립 칩 본딩시 용융된 솔더(solder)의 오버플로우(overflow)로 인한 단락을 방지할 수 있다.According to the submount for a light emitting device according to the present invention as described above, by forming a barrier on the substrate to be located between a pair of solder, it is possible to block the flow of solder during the flip chip bonding process. Therefore, it is possible to prevent a short circuit due to overflow of the molten solder during flip chip bonding of the light emitting element and the submount.

또한, 리지 도파로형 레이저 다이오드의 리지에 대응하는 부분에 단차 구조를 형성하는 경우, 리지 도파로형 레이저 다이오드와 서브 마운트 플립 칩 본딩시 리지에 집주오디는 스트레스(stress)를 분산시킬 수 있다.In addition, when the stepped structure is formed in a portion corresponding to the ridge of the ridge waveguide laser diode, the home audio may be distributed to the ridge during ridge waveguide laser diode and sub-mount flip chip bonding.

Claims (9)

기판과;A substrate; 상기 기판 상에 서로 이격되게 형성되는 한쌍의 본딩층과;A pair of bonding layers formed on the substrate to be spaced apart from each other; 상기 한쌍의 본딩층 상에 각각 형성되는 한쌍의 솔더와; A pair of solders formed on the pair of bonding layers, respectively; 상기 한쌍의 솔더 사이에 위치하도록 상기 기판에 형성되어, 플립 칩 공정시 용융된 상기 솔더의 흐름을 차단하는 배리어;를 구비하는 것을 특징으로 발광소자용 서브마운트.And a barrier formed on the substrate to be positioned between the pair of solders to block the flow of the molten solder during the flip chip process. 제1항에 있어서, 상기 배리어는, 상기 한쌍의 본딩층 중 적어도 하나의 본딩층이 형성된 상기 기판의 면에 대해 양각 또는 음각의 단일 또는 서로 이격된 복수개 구조로 형성된 것을 특징으로 하는 발광소자용 서브마운트.The sub-light emitting device as claimed in claim 1, wherein the barrier is formed in a plurality of structures spaced apart from each other or single or embossed with respect to a surface of the substrate on which at least one bonding layer is formed. Mount. 제2항에 있어서, 상기 배리어는 상기 기판을 에칭하여 형성되는 것을 특징으로 하는 발광소자용 서브마운트.The submount of claim 2, wherein the barrier is formed by etching the substrate. 제1항 내지 제3항 중 어느 한 항에 있어서, 리지 도파로형 레이저 다이오드의 서브마운트로 적합하도록 된 것을 특징으로 하는 발광소자용 서브마운트.4. The submount for a light emitting element according to any one of claims 1 to 3, which is adapted to be suitable as a submount of a ridge waveguide type laser diode. 제4항에 있어서, 상기 기판의 상기 리지 도파로형 레이저 다이오드의 리지에 대응되는 위치에 단차 구조가 형성되고, The stepped structure according to claim 4, wherein a stepped structure is formed at a position corresponding to the ridge of the ridge waveguide type laser diode of the substrate, 상기 단차 구조 상에 상기 한쌍의 본드층 및 솔더 중 일 본드층 및 솔더가 형성되는 것을 특징으로 하는 발광소자용 서브마운트.The submount for a light emitting device, characterized in that the one bond layer and the solder of the pair of bond layers and solder is formed on the stepped structure. 제5항에 있어서, 상기 단차 구조의 높이는 상기 레이저 다이오드의 리지 높이보다 작거나 같도록 된 것을 특징으로 하는 발광소자용 서브마운트.6. The submount of claim 5, wherein the height of the stepped structure is less than or equal to the height of the ridge of the laser diode. 제5항에 있어서, 상기 단차 구조의 바닥 폭은 상기 레이저 다이오드의 리지 폭과 같거나 큰 것을 특징으로 하는 발광소자용 서브마운트.6. The submount of claim 5, wherein the bottom width of the stepped structure is equal to or larger than the ridge width of the laser diode. 제5항에 있어서, 상기 배리어는, 상기 한쌍의 본딩층 중 다른 본딩층이 형성된 상기 기판의 면에 대해 양각 또는 음각으로 형성되고,The method of claim 5, wherein the barrier is embossed or engraved with respect to a surface of the substrate on which another bonding layer of the pair of bonding layers is formed, 상기 단차 구조는, 그 바닥면이 상기 다른 본드층이 형성된 상기 기판의 면과 동일 높이에 위치하거나 이보다 낮게 위치하도록 형성되는 것을 특징으로 하는 발광소자용 서브마운트.And the stepped structure is formed such that its bottom surface is located at the same height as or lower than the surface of the substrate on which the other bond layer is formed. 제4항에 있어서, 상기 한쌍의 본딩층은 동일 높이의 면에 형성되고, 상기 배리어는 상기 한쌍의 본딩층이 형성된 면에 대해 양각 또는 음각으로 형성된 것을 특징으로 하는 발광소자용 서브마운트.The submount of claim 4, wherein the pair of bonding layers are formed on the same height, and the barrier is embossed or engraved with respect to the surface on which the pair of bonding layers are formed.
KR20060030991A 2006-04-05 2006-04-05 Submount for light emitting device KR20070099793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060030991A KR20070099793A (en) 2006-04-05 2006-04-05 Submount for light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060030991A KR20070099793A (en) 2006-04-05 2006-04-05 Submount for light emitting device

Publications (1)

Publication Number Publication Date
KR20070099793A true KR20070099793A (en) 2007-10-10

Family

ID=38804980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060030991A KR20070099793A (en) 2006-04-05 2006-04-05 Submount for light emitting device

Country Status (1)

Country Link
KR (1) KR20070099793A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029154A (en) * 2017-09-12 2019-03-20 엘지이노텍 주식회사 Light emitting device package and light emitting apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029154A (en) * 2017-09-12 2019-03-20 엘지이노텍 주식회사 Light emitting device package and light emitting apparatus

Similar Documents

Publication Publication Date Title
KR102086365B1 (en) Semiconductor light emitting device
TWI430468B (en) Semiconductor light emitting devices including current spreading layers
KR100568269B1 (en) GaN LED for flip-chip bonding and manufacturing method therefor
KR100838197B1 (en) Light emitting diode with improved current spreading performance
EP1161772B1 (en) Iii-nitride light-emitting device with increased light generating capability
US6977396B2 (en) High-powered light emitting device with improved thermal properties
US6521914B2 (en) III-Nitride Light-emitting device with increased light generating capability
US6573537B1 (en) Highly reflective ohmic contacts to III-nitride flip-chip LEDs
KR100958054B1 (en) Submount of semiconductor laser diode, manufacturing method thereof and semiconductor laser diode assembly adopting the same
CN110676367B (en) Light emitting diode
US9331453B2 (en) Laser diode device
KR20150139630A (en) Contact for a semiconductor light emitting device
JP2012054422A (en) Light-emitting diode
JP2012099700A (en) Semiconductor light-emitting device
KR100964399B1 (en) Semiconductor laser diode and semiconductor laser diode assembly adopting the same
US9008138B2 (en) Laser diode device
JP2006332365A (en) Group iii nitride based compound semiconductor light emitting element and light emitting device using the same
KR20110129620A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101360881B1 (en) Light emitting diode with conductive connect line
JP2012089801A (en) Semiconductor light-emitting element, manufacturing method therefor, and package board
KR20070099793A (en) Submount for light emitting device
JP2012054423A (en) Light-emitting diode
JP2006147679A (en) Integrated light emitting diode, manufacturing method thereof, display and lighting apparatus for light emitting diode
KR100397608B1 (en) Light emitting device using GaN series III-V group nitride semiconductor laser diode
JP3786000B2 (en) Nitride semiconductor laser diode and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination